TWI387001B - 在間距重覆程序期間隔離陣列圖案之方法與具有隔離陣列圖案之半導體裝置結構 - Google Patents

在間距重覆程序期間隔離陣列圖案之方法與具有隔離陣列圖案之半導體裝置結構 Download PDF

Info

Publication number
TWI387001B
TWI387001B TW097120382A TW97120382A TWI387001B TW I387001 B TWI387001 B TW I387001B TW 097120382 A TW097120382 A TW 097120382A TW 97120382 A TW97120382 A TW 97120382A TW I387001 B TWI387001 B TW I387001B
Authority
TW
Taiwan
Prior art keywords
space
photoresist patterns
pattern
patterns
width
Prior art date
Application number
TW097120382A
Other languages
English (en)
Other versions
TW200903641A (en
Inventor
Adam L Olson
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200903641A publication Critical patent/TW200903641A/zh
Application granted granted Critical
Publication of TWI387001B publication Critical patent/TWI387001B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

在間距重覆程序期間隔離陣列圖案之方法與具有隔離陣列圖案之半導體裝置結構
本發明之具體實施例一般而言係關於半導體裝置結構之製造，且更具體言之，本發明係關於隔離陣列圖案之方法，及關於具有此類圖案之半導體裝置結構。
本申請案主張2007年5月31日申請之美國專利申請案第11/756,218號之申請日的權利。
積體電路(「IC」)設計者需要藉由減少圖案之大小以及藉由減少基板上鄰近圖案間的分離距離，以增加IC內積體化之位準或圖案的密度。工業上將鄰近圖案中之相同點間之距離稱為「間距」，而且習知上依該等圖案間之中心至中心距離加以測量。該間距係大約等於該圖案之一寬度及分離該圖案與該鄰近圖案之一空間之一寬度之和。由於減少圖案大小以及間距之壓力，已發展出間距減少程序。
圖1A至1F中解說一習知間距減少程序(有時亦將其實施成一「間距相乘性」程序)。間距相乘性用以在一靶材料(例如一基板)中形成至少二圖案，其中每一圖案在該靶材料上面之一掩膜(例如一光阻材料)中形成。如圖1A中所解說，在該靶材料20上面之光阻材料中形成第一圖案10之一陣列。通常形成具有一最小圖案大小(「F」)之第一圖案10。第一圖案10係藉由第一空間12彼此分離。第一圖案10及第一空間12具有一第一間距，圖1A中將其標示成「X」。如圖1B中所解說，在第一圖案10及靶材料20上形 成一間隔物材料30。該間隔物材料30減少第一空間12之寬度，形成第一空間12'。如圖1C及1D中所解說，將間隔物材料30各向異性地移除，以形成間隔物側壁36，其中圖1D係沿著圖1C中之直線a至a之一斷面圖。如圖1C中所解說，其係圖1D之解說之一俯視圖，間隔物側壁36圍繞每一第一圖案10。如圖1E中所解說，將第一圖案10從靶材料20移除，形成獨立之間隔物側壁36。移除第一圖案10產生第二空間18，其由間隔物側壁36加以圍繞。該等間隔物側壁36、第二空間18及第一空間12'用作一掩膜，以型樣化該靶材料20。該靶材料20中之型樣包含第二圖案32(參見圖1G)，例如直線或溝渠，其對應於第二空間18與第一空間12'，及第三空間34(參見圖1G)，其對應於該等間隔物側壁36。該靶材料20中之第二圖案32及第三空間34具有大約該第一間距之一半之一間距，圖1E中將其標示成「X/2」。其中於間距重覆程序前，該寬度X包含一第一圖案10及第一空間12，寬度X現在包含兩個第二圖案32及兩個第三空間34。雖然在以上範例中，該間距係實際減半，但習知上將間距之此減少稱為間距「重覆」。本文保留此習知術語。
在此間距重覆程序中，第二空間18之末端係由間隔物側壁36加以隔離。然而，第一空間12'之末端並未隔離。如圖1F中所解說，隔離第一空間12'之一途徑已在第一空間12'、第二空間18及間隔物側壁36之末端上形成一掩膜40。如圖1G中所解說，掩膜40隔離第一空間12'，同時間隔物側壁36用作一掩膜，以型樣化靶材料20。由於在形成該已 型樣化靶材料20時，使用掩膜40之一第二微影程序用以阻斷蝕刻，所以在圖1A至1G所解說之間距重覆程序中使用二掩膜層。
技術中存在對於隔離圖案間所形成之第二空間以不致使用一第二掩膜層之方法之需要。
揭示本發明之方法之具體實施例，其用於隔離藉由一間距減少程序所建立之圖案之陣列，及藉由相同間距減少程序所產生之半導體裝置結構。於該間距減少程序期間，將一間隔物材料沈積在該等圖案並且蝕刻，以形成間隔物側壁。該等圖案可從一光阻材料或可適合用於形成一掩膜之其他犧牲材料形成。該等間隔物側壁可能具有一足以實質上填充相鄰圖案之末端間之一距離之厚度。如此，相鄰圖案間之空間係由該等間隔物側壁加以隔離。在一具體實施例中，該間距減少程序係一間距重覆程序。
本文所描述之方法及半導體裝置結構並未形成用於處理半導體裝置結構之一完整程序流程。程序流程之剩餘部分對於此項技術人士而言係已知。因此，本文僅描述理解本發明之具體實施例所需的方法以及半導體裝置結構。本文描述之材料層可藉由任何適合沈積技術形成，包括(但不限於)旋塗、毯覆式塗布、化學汽相沈積(「CVD」)、原子層沈積(「ALD」)、電漿增強ALD或物理汽相沈積(「PVD」)。取決於欲使用之材料，該沈積技術可由熟習此項技術的人士選擇。
現將參考圖式，其中全部圖式中之類似數字指類似部分。該等圖式並未按比例繪製。
圖2A至4C中解說根據本發明之具體實施例之隔離陣列圖案之方法。在一具體實施例中，該等圖案具有一最小圖案大小(「F」)。然而，端視用以形成該等圖案之技術，該等圖案可具有一大於F之圖案大小。如圖2A中所示，一第三圖案50之陣列係存在於基板60上。該等第三圖案50可藉由第四空間120彼此分離。可組態第三圖案50與第四空間120間之距離，以便於間距重覆時，第四空間120變成由沈積在該等第三圖案50上之間隔物材料加以隔離。第三圖案50之末端52可寬於第三圖案50之中間區域54，而且第四空間120之末端122可窄於第四空間120之中間區域124。在一具體實施例中，該等第三圖案50之末端52係實質上彼此相鄰，使該間隔物材料於沈積在該等第三圖案50上時變成在第四空間120之末端122中之至少一點與其本身實質接觸。可組態第三圖案50之末端52之寬度W1及第四空間120之末端122之寬度W2，以便於該間距重覆程序期間實現第四空間120藉由其間之間隔物材料之沈積而自我隔離。如以下之詳細解釋，該間隔物材料可依足以實質上填充該等第四空間12之末端122之一厚度加以沈積。
第三圖案50之中間區域54之寬度係標示為W3，而且第四空間120之中間區域124之寬度係標示為W4。該等中間區域54之寬度W3對應於最終在該基板60上形成之至少一 圖案之所需大小。第三圖案50之中間區域54之寬度W3及第四空間120之中間區域124之寬度W4可彼此相同或不同，端視在基板60中形成之圖案及直線之所需大小。該等寬度W3及W4亦可與第四空間120之末端122之寬度W2相同或不同。在一具體實施例中，第四空間120之末端122之寬度W2小於或大約等於第三圖案50之第一間距X之一半。在另一具體實施例中，第四空間120之末端122之寬度W2大約等於F，有可能使用用以形成該等第三圖案50之微影技術。
雖然末端52寬於中間區域54，但第三圖案50之相鄰末端52間及第三圖案50之相鄰中間區域54間之第一間距X保持相同。例如，若第三圖案50之相鄰中間區域54間之第一間距X係200 nm(W3係大約100 nm，而且W4係大約100 nm)，而且第四空間120之末端122之寬度W2係大約75 nm，則第三圖案50之末端52之寬度W1係大約125 nm，其等於大約200 nm之原始間距。
圖2A(及後續圖式)解說第三圖案50之陣列之一部分。然而，眾多個別第三圖案50可存在於該陣列中。此外，為了方便性，圖2A(及後續圖式)中僅解說每一第三圖案50之一末端52。然而，每一第三圖案50之未解說末端可為該已解說末端52之鏡射影像。
該等第三圖案50可從與該間距重覆程序相容之一材料形成。例如，該等第三圖案50可從沈積在基板60上之一光阻材料形成，並且使用一習知微影技術加以型樣化。示範性微影技術包含但不限於248 nm及193 nm微影蝕刻、電子束 微影，及X射線微影。該微影技術可端視該等第三圖案50之所需大小及該基板60中形成之圖案之所需大小而選出。光阻材料(例如正及負光阻)係此項技術中已知，因而本文不詳細描述。該等第三圖案50亦可從其他犧牲材料(例如一含碳材料)形成。如此，於沈積間隔物側壁70之間隔物材料前，可將該等第三圖案50之型樣蝕刻至基板60中。可將該等第三圖案50依F或依大於F之圖案大小印刷在該基板60上。藉由非限制範例，該等第三圖案50可具有一100 nm之圖案大小或一75 nm之圖案大小。然而，該圖案大小可為藉由習知微影技術可達成之任何大小。
具有不同寬度之末端52及中間區域54之第三圖案50及具有不同寬度之末端122及中間區域124之第四空間120可使用具有不同寬度之對應區域之一掩膜加以形成。如此項技術中已知，一掩膜可用以型樣化該光阻材料，形成第三圖案50及第四空間120。端視該光阻材料係一正光阻或一負光阻，該掩膜可包含實質上類似於第三圖案50之所需型樣之一型樣，或者實質上類似於第三圖案50之所需型樣之負影像之一型樣。光阻材料之掩膜製造及型樣化及顯影係此項技術中已知，因而本文不詳細描述。雖然圖2A及2B解說該等第三圖案50之末端52具有一所謂「T」形狀，但末端52可具有任何形狀，其實現其上沈積之間隔物側壁70(參見圖2B)實質上填充該等第四空間120之末端122。藉由非限制範例，第三圖案50之末端52可具有一圓形、矩形、「L」，或其他形狀。
基板60可從以下之一材料形成：其與半導體裝置結構處理相容，而且其相對於用以形成該等間隔物側壁70之材料係可選擇性蝕刻。如本文所使用，當一材料展現至少大約2倍大於曝露至相同蝕刻化學成分之另一材料之蝕刻速率之一蝕刻速率時，該材料係「可選擇性蝕刻」。理想中，此一材料具有比曝露於相同蝕刻化學成分中之另一材料的蝕刻速率大至少約10倍之蝕刻速率。若使用一各向異性蝕刻技術蝕刻基板60之材料，則該基板60之材料亦可依與該等間隔物側壁70之材料實質上相同之速率或者一較其更低之速率係可蝕刻。譬如，該基板60可為一半導體基板，例如一習知矽基板，或包含半導體材料之其他主體基板。如本文所使用，術語「主體基板」意謂並且包括矽晶圓、絕緣物上矽(「SOI」)基板、矽藍寶石(「SOS」)基板、基底半導體基礎上矽之磊晶材料，以及其他半導體、光電子元件或生物技術材料，例如矽鍺、鍺、砷化鎵、氮化鎵或磷化銦。
基板60亦可包含該半導體基板或主體基板上所形成之至少一中間物材料。該中間物材料可包含一抗反射層(「ARC」)、一含碳材料(例如一透明碳(「TC」)材料)、一非晶碳(「AC」)材料或相對於該間隔物材料而可選擇性蝕刻之其他材料(例如鎢、鋁、銅或其組合)中至少一者。ARC材料係此項技術中已知，而且包含但不限於無機材料(例如二氧化矽、氮氧化矽、多晶矽或其組合，其係介電抗反射層(「DARC」))，或者有機材料(例如一含矽、旋塗 式硬掩膜)。藉由非限制範例，若該基板60包含該中間物材料，則該基板60可包含該主體基板、該主體基板上所形成之一TC材料或AC材料，及該TC材料或AC材料上所形成之一ARC材料。該中間物材料可藉由習知技術(例如藉由CVD、PVD)或藉由旋塗而形成。
圖2B及圖2C解說圍繞該陣列中之每一第三圖案50之間隔物側壁70。圖2C係沿著直線b至b之圖2B之一斷面。間隔物側壁70將第四空間120之寬度W4減少至第七空間130之寬度W5。第四空間120之中間區域124之寬度係以該等間隔物側壁70之厚度之二倍減少。該等間隔物側壁70之厚度可實質上對應於基板60中最終形成之直線之寬度。然而，間隔物側壁70之厚度可能未正確地對應於此等直線之寬度。例如，間隔物側壁70可為大約42 nm厚，而在該基板60中產生具有一大約50 nm之寬度之直線。間隔物側壁70可依大於或等於大約第四空間120之末端122之寬度W2之一半之一厚度沈積，圖2B中將其標示成W2/2。因此，間隔物側壁70在第四空間120之末端122中變成彼此實質接觸，並且實質上填充末端122，隔離第七空間130。因此，該等間隔物側壁70可用以自我隔離第三圖案50間之第四空間120。
間隔物側壁70可從與該間距重覆程序並且與後續處理動作相容之一材料形成。該間隔物材料可從可等形地沈積在該等第三圖案50上之任何材料(例如一有機或一無機材料)形成。藉由非限制範例，該間隔物材料可為氮化矽 (「Si3 N4 」)、氧化矽(「SiOX 」)，或多晶矽。可例如藉由ALD將該間隔物材料實質上等形地沈積在該等第三圖案50上。然而，可使用其他沈積技術，只要間隔物材料係依所需厚度實質上等形地沈積。間隔物側壁70可藉由從該間隔物材料各向異性地移除材料而形成。沈積及各向異性地蝕刻該間隔物材料並未加以解說。然而，從該間隔物材料形成該等間隔物側壁70之程序係與從間隔物材料30形成該等側壁36之程序(其於圖1B至1D中解說)實質上相同，除了間隔物側壁70實質上填充第四空間120之末端122(如圖2B中所解說)外。
用以各向異性地蝕刻該間隔物材料之蝕刻劑可端視使用之間隔物材料加以選出。該間隔物材料可使用一稀釋劑中之一含氫或含氧氣體而各向異性地蝕刻。藉由非限制範例，若該間隔物材料係SiOx ，則該各向異性蝕刻可為一電漿蝕刻，例如一含四氟甲烷(「CF4 」)電漿、一含三氟甲烷(「CHF3 」)電漿、一含C4 F8 電漿，或其組合。若間隔材料係Si3 N4 ，則各向異性蝕刻可為CHF3 /O2 /He電漿或C4 F8 /CO/Ar電漿。
如圖2D中所解說，於第七空間130由間隔物側壁70隔離後，可移除第三圖案50。該等第三圖案50可使用一蝕刻劑加以移除，該蝕刻劑適合用於蝕刻一已顯影光阻材料，或者用於移除形成該等第三圖案50之其他材料。此類蝕刻劑係此項技術中已知，因而本文不詳細討論。移除第三圖案50產生前面已定位第三圖案50之間隔物側壁70及第五空間 140之一陣列。第五空間140包含末端142及中間區域144。該等末端142具有一W1之寬度，而且該等中間區域144具有一W3之寬度。第五空間140及第四空間120兩者係由間隔物側壁70所隔離，因為於該間距重覆程序期間相鄰間隔物側壁70在第四空間120之末端122中變成彼此實質接觸。
第五空間140之中間區域144之寬度W3可對應於在該基板60中最終形成之第四圖案62(參見圖2E)之寬度。在一具體實施例中，第五空間140之中間區域144之寬度W3係大約等於F，實現在該基板60中形成具有一小於F之寬度之第四圖案62。如前面所描述，F係於處理該間距減少程序前之第三圖案50之最小圖案大小。第五空間140及第七空間130之中間區域144可為大約相等寬度(亦即，W3及W5可實質上相同)，在基板60中形成具有大約相同寬度之第四圖案62及第一直線150。對於具有一小於大約F之寬度之第四圖案62，該等第三圖案50可藉由能夠印刷該所需F之一微影技術加以形成。然而，若基板60中之第四圖案62及第一直線150具有不同寬度，則第五空間140之中間區域144之寬度W3及第七空間130之W5(因而，第三圖案50之中間區域54及第七空間130之寬度)可彼此不同。
如圖2E中所解說，該等間隔物側壁70、第五空間140及第七空間130可用作一掩膜，以型樣化基板60。該掩膜可用以形成該基板60中之第四圖案62及第一直線150。藉由非限制範例，第四圖案62可為字線或溝渠。藉由以上述方式隔離第五空間140與第七空間130，當將間隔物側壁70、 第五空間140及第七空間130之型樣轉移至基板60時，並未使用一第二微影程序阻斷蝕刻。如此，從該間距重覆程序消除一微影層。基板60中之第四圖案62可具有等於大約該第一間距X之一半之一間距。如此，於該間距重覆程序後，X之寬度包含兩個第四圖案62及兩個第一直線150。即使第七空間130之寬度與第五空間140之中間區域144之寬度可能彼此不相等，第四圖案62之寬度可能大約彼此相等。由於前面定位於第五空間140之中間區域144之光阻材料，於一乾式蝕刻程序期間，可不同於該等第五空間140之中間區域144所建立之型樣而將該等第七空間130所建立之型樣轉移至該基板60。該差異亦可由與該等間隔物側壁70之實質垂直性之偏差造成。
為了在基板60中形成該等第四圖案62，可使用至少一乾式蝕刻。若該基板60包含該半導體基板或該主體基板，則該基板60可藉由使用以下而蝕刻：溴化氫氣體(「HBr」)/Cl2 ，或一碳氟化合物電漿(例如一含CF4 電漿、一含C2 F6 電漿、一含C4 F8 電漿、一含CHF3 電漿、一含CH2 F2 電漿或其混合物)蝕刻。若該基板60包含該主體基板上之至少一中間物材料，則可使用一第一乾式蝕刻程序將該型樣轉移至該中間物材料，繼而藉由一第二乾式蝕刻程序將該型樣轉移至該半導體基板或該主體基板。藉由非限制範例，若基板60包含該半導體基板或主體基板上之ARC，則可使用一碳化氟電漿蝕刻該ARC。可使用HBr/Cl2 或一碳化氟電漿蝕刻，以蝕刻該半導體基板或主體基板。藉由非限制範 例，若基板60包含該主體基板上之一含碳材料，則可使用一以氧為主之電漿(例如一O2 /Cl2 電漿、一O2 /HBr電漿、一O2 /SO2 /N2 電漿或一N2 /O2 /HBr電漿)蝕刻該含碳材料。可使用HBr/Cl2 或一碳化氟電漿蝕刻該半導體基板或主體基板。其他可能之電漿化學成分包括O2 以及二氧化硫(SO2 )。
在另一具體實施例中，第三圖案50之中間區域54之寬度W3大於F。如圖3A至3D中所解說，後續修整或蝕刻該等第三圖案50，而將該寬度減少至大約等於F。在圖3A至3D所解說之具體實施例中，第三圖案50之一部分形成一所謂「L」形狀，而非圖2A至2D中所描述之所謂「T」形狀。然而，此具體實施例可以具有任何形狀之末端52(例如具有該所謂「T」形狀之末端52)之第三圖案50加以使用。如圖3A中所解說，中間物區域50a接合第三圖案50之末端52與中間區域54，提供該等第三圖案50之部分之所謂「L」形狀。中間物區域120a接合第四空間120之末端122與中間區域124，提供該等第四空間120之部分之所謂「L」形狀。在此具體實施例中，第三圖案50之末端52可相對於彼此交錯，而非如在圖2A至2E所解說之具體實施例中，末端52實質上相鄰。如圖3A中所示，鄰近末端52之一部分係彼此相鄰，而非如圖2A至2E中所解說，第三圖案50之全部末端52實質上彼此相鄰。鄰近末端52之部分係彼此相鄰至一程度，其足以在該等第三圖案50上形成該等間隔物側壁70時使該等間隔物側壁70於第四空間120之末端122中變 成實質接觸。
以該光阻或犧牲材料所形成之第三圖案50具有一大於大約F之圖案大小(W3大於大約F)，而且第四空間120之末端122之W2大約等於F。第四空間120之中間區域124之寬度W4可大於F，而且亦可大約等於第三圖案50之中間區域54之寬度W3。第三圖案50之中間物區域50a可具有與末端52相同之寬度，或者可具有較末端52更大之一寬度或更小之一寬度。圖3A中將第三圖案50之中間物區域50a之寬度標示成W6，而且將末端52之寬度標示成W1。第三圖案50之中間物區域50a之寬度W6可與中間區域54之寬度W3相同或不同。藉由非限制範例，該寬度W6可大於該寬度W3。第四空間120之中間物區域120a可具有與第三圖案50之中間物區域50a相同之寬度。圖3A中將中間物區域120a之寬度標示成W8。
當第三圖案50之中間區域54之寬度W3大於F時，可修整或蝕刻第三圖案50，以減少其寬度。如圖3B中所解說，於沈積該間隔物材料前，該等第三圖案50可例如藉由一乾式蝕刻加以蝕刻。該修整程序將第三圖案50之中間區域54之寬度從大於F減少至大約F，而且以一對應量增加第四空間120之中間區域124之寬度。圖3B中將中間區域54之寬度標示成W9，而且將中間區域124之寬度標示成W10。該修整程序亦可用以將中間區域54之寬度減少至F以外之一寬度，端視使用之間距重覆程序，及在該基板60中形成之第四圖案62之大小。該修整程序亦以一類似於中間區域124 所增加之量增加第四空間120之末端122之寬度。圖3B中將末端122之寬度標示成W11。修整程序係此項技術中已知，因而本文不詳細討論。第四空間120之末端122之寬度W11可等於大約第三圖案50之第一間距X之一半。應了解，該修整程序並未改變該第一間距X，但反而改變構成該第一間距X之第三圖案50與第四空間120之相對寬度。於沈積該間隔物材料前，可將該等第三圖案50之型樣轉移至該半導體基板或主體基板上面之中間物材料中。或者，並且如本文所描述，可將該間隔物材料沈積在該等第三圖案50。
圖3C解說圍繞每一第三圖案50之間隔物側壁70。如前面所討論，該等間隔物側壁70係藉由在該等第三圖案50沈積該間隔物材料並且選擇性蝕刻該間隔物材料所形成。間隔物側壁70之厚度大於或等於大約第三圖案50之相鄰末端52間之距離之一半。換言之，間隔物側壁70之厚度大於或等於大約W11/2。該等間隔物側壁70在第四空間120之末端122中變成實質接觸，形成並且隔離第七空間130。如圖3D中所解說，移除該等第三圖案50，形成第五空間140。第五空間140及第七空間130兩者係由間隔物側壁70所隔離。該等間隔物側壁70、第五空間140及第七空間130可用作一掩膜，以型樣化基板60，例如用以在該基板60中形成第四圖案62及第一直線150。
藉由非限制範例，若藉由間距重覆所達成之間距係大約100 nm，而且F係大約72 nm(從大約69 nm至大約75 nm)， 則具有一大約92 nm之圖案大小之第三圖案50可藉由一適當微影技術加以形成。第三圖案50之中間區域54之寬度W3係大約92 nm，而且第三圖案50之末端52之寬度W1係大約112 nm。第四空間120之末端122之寬度W2等於大約72 nm，而且第四空間120之中間區域124之寬度W4係大約108 nm。如此，第三圖案50間之第一間距X係大約200 nm。第三圖案50係以大約20 nm加以修整(藉由蝕刻該等第三圖案50)，使中間區域54之寬度W9等於大約72 nm。此蝕刻將第四空間120之中間區域124之寬度W10增加至大約128 nm。於該蝕刻後，第四空間120之末端122之寬度係以大約20 nm從大約72 nm (W2)增加至大約92 nm (W11)。間隔物側壁70係依大於或等於第四空間120之末端122之寬度之一半之一厚度在該等第三圖案50上形成，使間隔物側壁70在末端122中實質上彼此接觸。由於第四空間120之末端122具有一大約92 nm之寬度，間隔物側壁70之厚度係大約46 nm(從大約41 nm至大約51 nm)，實質上填充第四空間120之末端122。該等間隔物側壁70隔離第七空間130，其具有以該等間隔物側壁70之厚度之二倍之數量加以減少之一寬度。於移除第三圖案50時，如前面所描述，該等間隔物側壁70、第五空間140及第七空間130形成一掩膜，用以型樣化下面基板60，導致基板60上之第四圖案62具有該第一寬X之一半之一間距。
藉由非限制範例，若藉由間距重覆所達成之間距係大約50 nm，而且F係大約35 nm，則第三圖案50之中間區域54 之寬度W3及第四空間120之中間區域124之寬度W4可為大約50 nm，而且第四空間120之末端122之寬度W2可為大約35 nm。如此，該第一間距X係100 nm。第三圖案50之末端52之寬度W1可為大約65 nm。第三圖案50可以大約15 nm加以修整，使第四空間120之末端122及區域124之寬度分別增加至大約50 nm (W11)及大約65 nm (W10)。可在該等第三圖案50上沈積具有等於大約25 nm(介於大約20 nm與大約30 nm間)之一厚度之間隔物側壁70，隔離該等第七空間130。轉移至使用該等間隔物側壁70、第五空間140及第七空間130當作一掩膜之基板60之型樣可在該基板60中形成大約25 nm之圖案。該間距可為大約50 nm。
圖4A至4C中解說另一具體實施例，其中第三圖案50之一部分形成一所謂「L」形狀。在此具體實施例中，上述之修整程序可藉由產生具有一實質上等於F之寬度W3之第三圖案50之中間區域54而避免。第三圖案50之末端52之寬度W1可大於F。該等第三圖案50可藉由能夠印刷該所需F之一微影技術加以形成。第四空間120可形成有寬度W2約等於F之末端122。第四空間120之中間區域124之寬度W4可具有一大於F之寬度，而且大約等於第三圖案50之末端52之寬度W1。圖4B解說圍繞每一第三圖案50之間隔物側壁70。如前面所討論，該等間隔物側壁70係藉由在該等第三圖案50沈積該間隔物材料並且各向異性地蝕刻該間隔物材料而形成。間隔物側壁70之厚度等於大約第四空間120之末端122之寬度W2之一半。因此，該等相鄰間隔物側壁 70在末端122中變成實質接觸，隔離第七空間130。如圖4C中所解說，移除該等第三圖案50，形成第五空間140。第五空間140及第七空間130係由間隔物側壁70所隔離。該等間隔物側壁70、第五空間140及第七空間130係用作一掩膜，以型樣化該基板60，導致具有該第一間距X之一半之一間距之基板60上之第四圖案62。
藉由非限制範例，若藉由間距重覆所達成之間距係大約100 nm，而且F係大約72 nm(從大約69至大約75 nm)，則該等第三圖案50可藉由能夠達成F之一微影技術加以形成。藉由依F形成該等第三圖案50，消除蝕刻或修整該等第三圖案50，減少資金成本及製造空間。第三圖案50之中間區域54之寬度W3係大約72 nm，如同第四空間120之末端122之寬度W2。第三圖案50間之第一間距X係大約200 nm。間隔物側壁70係依大於或等於第四空間120之末端122之寬度W2之一半之一厚度在該等第三圖案50上形成，使間隔物側壁70在第四空間120之末端122中實質上彼此接觸。由於第四空間120之末端122具有一大約72 nm之寬度，間隔物側壁70係依一大約36 nm(介於大約31 nm與大約41 nm間)之厚度加以沈積，實質上填充第四空間120之末端122並且隔離第七空間130。於移除第三圖案50時，該等間隔物側壁70、第五空間140及第七空間130形成一型樣，其用作一掩膜，以蝕刻該基板60。在基板60中形成之型樣具有原始間距X之一半之一間距。
藉由非限制範例，若藉由間距重覆所達成之間距係大約 50 nm，而且F係大約35 nm，則第三圖案50之中間區域54之寬度W3可為大約35 nm，第四空間120之中間區域124之寬度W4可為大約65 nm，而且第四空間120之末端122之寬度W2可為大約35 nm。第三圖案50之末端52之寬度W1可為大約65 nm。如此，該第一間距X係100 nm。可在該等第三圖案50上沈積具有一等於大約17.5 nm之厚度之間隔物側壁70，隔離該等第七空間130。轉移至使用該等間隔物側壁70當作一掩膜之基板60之型樣可在該基板60中形成25 nm之圖案，其具有一50 nm之間距。
如圖5A至5C及圖6中所解說，隔離藉由該間距減少程序所建立之圖案間之空間而不致使用一第二掩膜層之另一方法利用一額外圖案。如圖5A中所示，一第五圖案80之陣列係存在於基板60上，伴隨第六圖案90。該等第五圖案80可藉由第八空間160彼此分離，而且可藉由第九空間170與該第六圖案90分離。可將該第六圖案90定位於與該等第五圖案80之末端相鄰。該等第五圖案80及第六圖案90可位於彼此附近，使沈積在該等第五圖案80及第六圖案90之間隔物側壁95在該等第九空間170中變成彼此實質接觸。該等間隔物側壁95實質上填充第九空間170，隔離第八空間160。用以隔離該等第八空間160之材料及許多程序動作可如前面所描述。
該等第五圖案80、第八空間160及第六圖案90可藉由在該基板60上沈積一光阻或其他犧牲材料而在該基板60上形成。該等第五圖案80及第六圖案90可從例如前面所描述之 材料之一之相同材料形成。該光阻或犧牲材料可使用一適當掩膜加以型樣化，形成該等第五圖案80、第八空間160，及第六圖案90。該等第五圖案80可依F或一大於F之圖案大小印刷在該基板60上。藉由非限制範例，該等第五圖案80可具有一100 nm之圖案大小或一75 nm之圖案大小。然而，該圖案大小可為可藉由習知微影技術達成之任何大小。在一具體實施例中，如圖5A中所解說，該第六圖案90可為實質上線性，並且可定向，而實質上垂直於該等第五圖案80及該等第八空間160。藉由非限制範例，該第六圖案90可為一直線。該基板60可為前面所描述之材料之一。
如圖5B中所解說，可將一間隔物材料沈積在該等第五圖案80及第六圖案90上，並且各向異性地蝕刻，以形成間隔物側壁95。該間隔物材料可為前面所描述之材料之一，並且可將其等形地沈積在該等第五圖案80及第六圖案90上。該等間隔物側壁95可減少該等第八空間160之寬度，產生第十空間180。可組態第九空間170之寬度W12，以便於該間距重覆程序期間實現第八空間160藉由該間隔物材料之沈積而自我隔離。該間隔物材料可依足以實質上填充第九空間170之一厚度加以沈積。該間隔物材料之厚度亦可足以將第八空間160之寬度減少至近似與第五圖案80相同之寬度。該等間隔物側壁95之厚度可實質上對應於基板60中最終形成之直線之寬度。第八空間160之寬度係以該等間隔物側壁95之厚度之二倍加以減少，所以第五圖案80與第 十空間180之寬度可實質上相同。該等間隔物側壁95可依大於或等於大約第九空間170之寬度W12之一半之一厚度加以沈積。然而，間隔物側壁95在該等第九空間170中變成彼此實質接觸，實質上填充第九空間170，並且自我隔離第五圖案80間之第八空間160。
如圖5C中所解說，於第八空間160由間隔物側壁95加以隔離後，可移除第五圖案80。如前面所描述，可移除或蝕刻該等第五圖案80。移除第五圖案80產生前面定位第五圖案80之第十一空間190。該等第十一空間190係由間隔物側壁95加以圍繞。第十空間180及第十一空間190兩者係由間隔物側壁95所隔離，因為於該間距重覆程序期間該間隔物側壁95在第九空間170中變成彼此實質接觸。該等第十空間180、第十一空間190及間隔物側壁95可用作一掩膜，以型樣化基板60，在該基板60中形成圖案(未解說)及直線(未解說)。將該型樣轉移至該基板60中可如前面所描述加以進行。該等第五圖案80之寬度可對應於該基板60中所形成之圖案之寬度，而且該等間隔物側壁95之寬度可對應於該基板60中所形成之直線之寬度。
在另一具體實施例中，如圖6中所解說，該第六圖案90'可具有一不規則形狀。可將該第六圖案90'定位於與該等第五圖案80之末端相鄰，而且可藉由第九空間170(未解說)與該等第五圖案80分離。該第六圖案90'可位於該等第五圖案80之附近，使該等第五圖案80上及該第六圖案90'上之間隔物側壁95在該等第九空間170中變成彼此實質接觸。除了 第六圖案90'之形狀外，用以隔離該等第八空間160之其他程序動作可如前面在圖5A至5C中所描述。當在該等第五圖案80及第六圖案90'形成該等間隔物側壁95時，該等間隔物側壁95實質上填充該等第九空間170，產生並且隔離第十空間180。第五圖案80可藉由第八空間160彼此分離。可組態第五圖案80與第八空間160間之距離，以便於間距重覆時，第十空間180變成由沈積在第六圖案90'之一間隔物材料加以隔離。
藉由任何上述方法所形成之已型樣化基板60可經受額外處理，以產生所需積體電路裝置。此類處理係此項技術中已知，因而本文不詳細描述。僅為了範例之緣故，已型樣化基板60可用於一鑲嵌程序。在一鑲嵌程序之一範例中，該已型樣化基板60可包含一氧化物材料中之溝渠。可將一導電材料沈積在該氧化物材料上，填充該等溝渠。然後可將該氧化物材料之表面平坦化，在該氧化物材料中形成導電直線。鑲嵌程序係此項技術中已知，因而本文不詳細討論。
上述方法可用以形成具有陣列圖案之一密集型樣之半導體裝置結構。型樣化層60可用於IC裝置，例如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、鐵電記憶體(FE)、NAND以及NOR快閃記憶體、微處理器(如具有場效電晶體(FET))、CMOS成像器以及平板顯示器。藉由非限制範例，已型樣化基板60可用於形成一快閃裝置。
任何以上所述動作可取決於所用之材料以及用於形成以 及移除該等材料之程序，而與其他動作結合。此外，任何以上動作可利用多個程序以達成單一動作。於任何動作後，可出現進一步處理(以上未描述)，尤其例如清潔、離子植入、擴散摻雜、額外材料之沈積、濕式或乾式蝕刻，及化學機械拋光等。
於一間距重覆程序期間，上述具體實施例可用以隔離第三圖案50間之第四空間120。應瞭解，可與本發明之具體實施例共同使用之間距重覆程序不存在任何限制。因此，亦應瞭解，第三圖案50可以一給定間距重覆程序所必需之任何方式加以型樣化、修整，及/或進一步處理，只要沈積在第四空間120之末端122中之間隔物側壁70之厚度等於或大於末端122之寬度W2之一半。
此外，可與本發明之具體實施例共同使用之第三圖案50之圖案大小不存在任何下限。例如，不管用以產生該等第三圖案50之微影程序，本發明之具體實施例可用以隔離該等第三圖案50間之第四空間120。
雖然本發明可有各種修改及替代形式及實施方案，特定具體實施例已藉由舉例之方式顯示在圖式中且已本文詳述。但是，應瞭解本發明不限於所揭示特定具體實施例。相反地，本發明係涵蓋所有修改、等效物與替代物，而且落入由下列隨附申請專利範圍所定義之本發明的精神與範疇內。
10‧‧‧第一圖案
12‧‧‧第一空間
12'‧‧‧第一空間
18‧‧‧第二空間
20‧‧‧靶材料
30‧‧‧間隔物材料
32‧‧‧第二圖案
34‧‧‧第三空間
36‧‧‧間隔物側壁
40‧‧‧掩膜
50‧‧‧第三圖案
50a‧‧‧中間物區域
52‧‧‧第三圖案之末端
54‧‧‧第三圖案之中間區域
60‧‧‧基板
62‧‧‧第四圖案
70‧‧‧間隔物側壁
80‧‧‧第五圖案
90‧‧‧第六圖案
90'‧‧‧第六圖案
95‧‧‧間隔物側壁
120‧‧‧第四空間
120a‧‧‧中間物區域
122‧‧‧第四空間之末端
124‧‧‧第四空間之中間區域
130‧‧‧第七空間
140‧‧‧第五空間
142‧‧‧第五空間之末端
144‧‧‧第五空間之中間區域
160‧‧‧第八空間
170‧‧‧第九空間
180‧‧‧第十空間
190‧‧‧第十一空間
圖1A、1B、1D及1G係於根據一習知間距減少程序之處 理之各種階段期間之一半導體裝置結構之斷面圖，圖1C係圖1D中所解說之半導體裝置結構之一俯視圖，而且圖1E及1F係於根據一習知間距減少程序之處理之各種階段期間之半導體裝置結構之俯視圖；圖2A、2B及2D係於根據本發明之一具體實施例之處理之各種階段期間之一半導體裝置結構之俯視圖，而且圖2C及2E係於根據本發明之一具體實施例之處理之各種階段期間之一半導體裝置結構之斷面圖；圖3A至3D係於根據本發明之一具體實施例之處理之各種階段期間之一半導體裝置結構之俯視圖；圖4A至4C係於根據本發明之一具體實施例之處理之各種階段期間之一半導體裝置結構之俯視圖；圖5A至5C係於根據本發明之一具體實施例之處理之各種階段期間之一半導體裝置結構之俯視圖；以及圖6係於根據本發明之一具體實施例之處理期間之一半導體裝置結構之一俯視圖。
60‧‧‧基板
70‧‧‧間隔物側壁
130‧‧‧第七空間
140‧‧‧第五空間
142‧‧‧第五空間之末端
144‧‧‧第五空間之中間區域

Claims (14)

  1. 一種半導體製造之方法，其包括：在一基板上形成複數個光阻圖案，該複數個光阻圖案之每一光阻圖案包括具有一第一寬度之一中間區域，及具有一第二寬度之至少一末端；以及在該複數個光阻圖案之每一光阻圖案上形成間隔物側壁，該等間隔物側壁於該複數個光阻圖案之該至少一末端彼此實質接觸。
  2. 如請求項1之方法，其中在一基板上形成複數個光阻圖案包括形成該複數個光阻圖案之該等中間區域，其具有小於該複數個光阻圖案之該至少一末端之寬度之一寬度。
  3. 如請求項1之方法，其中在一基板上形成複數個光阻圖案包括形成該複數個光阻圖案之該至少一末端，其實質上彼此相鄰並且以一距離分離。
  4. 如請求項1之方法，其中在一基板上形成複數個光阻圖案包括形成該複數個光阻圖案之該至少一末端，其彼此交錯並且以一距離分離。
  5. 如請求項1之方法，其中在一基板上形成複數個光阻圖案包括形成該複數個光阻圖案，該複數個光阻圖案之該至少一末端間具有一距離，其小於或大約等於該複數個光阻圖案間之間距之一半。
  6. 如請求項1之方法，其中在一基板上形成複數個光阻圖案包括藉由一第一空間分離該複數個光阻圖案之每一 者，其中該第一空間之一末端之一寬度小於該第一空間之一中間區域之一寬度。
  7. 如請求項1之方法，其中在該複數個光阻圖案之每一光阻圖案上形成間隔物側壁包括依大於或等於大約相鄰光阻圖案之末端間之距離之一半之一厚度沈積該等間隔物側壁。
  8. 如請求項1之方法，進一步包括移除該複數個光阻圖案，以形成包括第二空間及該等間隔物側壁之一型樣。
  9. 如請求項8之方法，進一步包括將包括該等第二空間及該等間隔物側壁之型樣轉移至該基板。
  10. 一種半導體裝置結構，其包括：一基板上之複數個光阻圖案，其中該複數個光阻圖案之末端寬於該複數個光阻圖案之該等中間區域；該複數個光阻圖案間之空間，其中該等空間之末端窄於該等空間之中間區域；以及圍繞該複數個光阻圖案之每一者之間隔物側壁，其中該等間隔物側壁係於該複數個光阻圖案之每一者間之空間之末端中彼此實質接觸。
  11. 如請求項10之半導體裝置結構，其中相鄰間隔物側壁隔離該複數個光阻圖案間之空間。
  12. 如請求項10之半導體裝置結構，其中該複數個光阻圖案之末端包括一T形狀或一L形狀。
  13. 一種半導體製造之方法，其包括：在一基板上形成複數個光阻圖案，該複數個光阻圖案 之一第一光阻圖案係定向，其在該複數個光阻圖案之剩餘光阻圖案之末端之附近；以及在該複數個光阻圖案之每一光阻圖案上形成間隔物側壁，該等間隔物側壁於該複數個光阻圖案之剩餘光阻圖案之末端彼此實質接觸。
  14. 一種半導體裝置結構，其包括：一基板上之複數個光阻圖案，該複數個光阻圖案之一第一光阻圖案係定向，其在該複數個光阻圖案之剩餘光阻圖案之末端之附近；該複數個光阻圖案之該第一光阻圖案與該等剩餘光阻圖案間之一空間；以及圍繞該複數個光阻圖案之每一者之間隔物側壁，該等間隔物側壁係於該複數個光阻圖案之該第一光阻圖案與該等剩餘光阻圖案間之空間中彼此實質接觸。
TW097120382A 2007-05-31 2008-05-30 在間距重覆程序期間隔離陣列圖案之方法與具有隔離陣列圖案之半導體裝置結構 TWI387001B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/756,218 US7709390B2 (en) 2007-05-31 2007-05-31 Methods of isolating array features during pitch doubling processes and semiconductor device structures having isolated array features

Publications (2)

Publication Number Publication Date
TW200903641A TW200903641A (en) 2009-01-16
TWI387001B true TWI387001B (zh) 2013-02-21

Family

ID=39671635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097120382A TWI387001B (zh) 2007-05-31 2008-05-30 在間距重覆程序期間隔離陣列圖案之方法與具有隔離陣列圖案之半導體裝置結構

Country Status (5)

Country Link
US (2) US7709390B2 (zh)
KR (1) KR101170284B1 (zh)
CN (1) CN101681811B (zh)
TW (1) TWI387001B (zh)
WO (1) WO2008150722A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US8018070B2 (en) * 2007-04-20 2011-09-13 Qimonda Ag Semiconductor device, method for manufacturing semiconductor devices and mask systems used in the manufacturing of semiconductor devices
US8980756B2 (en) * 2007-07-30 2015-03-17 Micron Technology, Inc. Methods for device fabrication using pitch reduction
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) * 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
KR101543330B1 (ko) * 2009-08-05 2015-08-11 삼성전자주식회사 반도체 소자의 제조 방법
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8288083B2 (en) 2010-11-05 2012-10-16 Micron Technology, Inc. Methods of forming patterned masks
KR101132803B1 (ko) 2010-12-30 2012-04-02 주식회사 하이닉스반도체 미세 패턴 형성 방법
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8722320B2 (en) 2011-07-27 2014-05-13 Micron Technology, Inc. Lithography method and device
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
JP5738786B2 (ja) * 2012-02-22 2015-06-24 株式会社東芝 半導体装置および半導体装置の製造方法
US8802574B2 (en) * 2012-03-13 2014-08-12 Globalfoundries Inc. Methods of making jogged layout routings double patterning compliant
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8637406B1 (en) 2012-07-19 2014-01-28 International Business Machines Corporation Image transfer process employing a hard mask layer
US20140054756A1 (en) * 2012-08-23 2014-02-27 Michael Hyatt Anti spacer process and semiconductor structure generated by the anti spacer process
US9048292B2 (en) * 2012-10-25 2015-06-02 Micron Technology, Inc. Patterning methods and methods of forming electrically conductive lines
US9105587B2 (en) 2012-11-08 2015-08-11 Micron Technology, Inc. Methods of forming semiconductor structures with sulfur dioxide etch chemistries
US9711368B2 (en) * 2013-04-15 2017-07-18 United Microelectronics Corp. Sidewall image transfer process
DE102019101593B4 (de) 2018-08-15 2024-03-14 Taiwan Semiconductor Manufacturing Co. Ltd. Selbstjustierter Doppelstrukturierungsprozess und mit diesem hergestellte Halbleiterstruktur
US10818505B2 (en) 2018-08-15 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned double patterning process and semiconductor structure formed using thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736300A (en) * 1991-07-11 1998-04-07 Hitachi, Ltd. Manufacturing method or an exposing method for a semiconductor device or a semiconductor integrated circuit device and a mask used therefor
US6982221B1 (en) * 2005-06-10 2006-01-03 Sharp Laboratories Of America, Inc. Method of forming 2/3F pitch high density line array
US20060216922A1 (en) * 2005-03-28 2006-09-28 Tran Luan C Integrated circuit fabrication
US20060228854A1 (en) * 2004-08-31 2006-10-12 Luan Tran Methods for increasing photo alignment margins
US7154132B2 (en) * 2003-05-21 2006-12-26 Renesas Technology Corp. Semiconductor device with dummy electrode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278105A (en) 1992-08-19 1994-01-11 Intel Corporation Semiconductor device with dummy features in active layers
KR970004922B1 (ko) * 1993-07-27 1997-04-08 삼성전자 주식회사 고집적 반도체 배선구조 및 그 제조방법
US6022815A (en) 1996-12-31 2000-02-08 Intel Corporation Method of fabricating next-to-minimum-size transistor gate using mask-edge gate definition technique
JP3912949B2 (ja) * 1999-12-28 2007-05-09 株式会社東芝 フォトマスクの形成方法及び半導体装置の製造方法
US7163864B1 (en) * 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US6713396B2 (en) 2002-04-29 2004-03-30 Hewlett-Packard Development Company, L.P. Method of fabricating high density sub-lithographic features on a substrate
US7474000B2 (en) 2003-12-05 2009-01-06 Sandisk 3D Llc High density contact to relaxed geometry layers
US7655387B2 (en) 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
KR100905157B1 (ko) * 2007-09-18 2009-06-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736300A (en) * 1991-07-11 1998-04-07 Hitachi, Ltd. Manufacturing method or an exposing method for a semiconductor device or a semiconductor integrated circuit device and a mask used therefor
US7154132B2 (en) * 2003-05-21 2006-12-26 Renesas Technology Corp. Semiconductor device with dummy electrode
US20060228854A1 (en) * 2004-08-31 2006-10-12 Luan Tran Methods for increasing photo alignment margins
US20060216922A1 (en) * 2005-03-28 2006-09-28 Tran Luan C Integrated circuit fabrication
US6982221B1 (en) * 2005-06-10 2006-01-03 Sharp Laboratories Of America, Inc. Method of forming 2/3F pitch high density line array

Also Published As

Publication number Publication date
US20100193917A1 (en) 2010-08-05
CN101681811A (zh) 2010-03-24
US20080296732A1 (en) 2008-12-04
KR20100007927A (ko) 2010-01-22
WO2008150722A1 (en) 2008-12-11
CN101681811B (zh) 2011-12-07
US7709390B2 (en) 2010-05-04
TW200903641A (en) 2009-01-16
KR101170284B1 (ko) 2012-07-31
US7855148B2 (en) 2010-12-21

Similar Documents

Publication Publication Date Title
TWI387001B (zh) 在間距重覆程序期間隔離陣列圖案之方法與具有隔離陣列圖案之半導體裝置結構
KR101091298B1 (ko) 반도체 디바이스의 임계 치수를 축소하는 방법 및 축소된 임계 치수를 갖는 부분적으로 제조된 반도체 디바이스
TWI391988B (zh) 利用間距減縮製造裝置之方法及相關結構
US6429123B1 (en) Method of manufacturing buried metal lines having ultra fine features
KR100640640B1 (ko) 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
KR101670556B1 (ko) 집적 회로 패터닝 방법
KR100734464B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR20180060884A (ko) 반도체 방법 및 디바이스
CN104658892B (zh) 用于集成电路图案化的方法
TWI409881B (zh) Semiconductor device manufacturing method
US9034762B2 (en) Triple patterning method
CN110874019B (zh) 一种图案化方法
CN109559978B (zh) 半导体结构及其形成方法
US8089153B2 (en) Method for eliminating loading effect using a via plug
US11145760B2 (en) Structure having improved fin critical dimension control
CN111668093B (zh) 半导体器件及其形成方法
JP2009094379A (ja) 半導体装置の製造方法
JP2009010156A (ja) パターン形成方法
CN115775726A (zh) 半导体结构的形成方法