CN102280406B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN102280406B
CN102280406B CN201010604276.2A CN201010604276A CN102280406B CN 102280406 B CN102280406 B CN 102280406B CN 201010604276 A CN201010604276 A CN 201010604276A CN 102280406 B CN102280406 B CN 102280406B
Authority
CN
China
Prior art keywords
photoresist pattern
insulating barrier
distance piece
opening
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010604276.2A
Other languages
English (en)
Other versions
CN102280406A (zh
Inventor
朴正熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102280406A publication Critical patent/CN102280406A/zh
Application granted granted Critical
Publication of CN102280406B publication Critical patent/CN102280406B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种制造半导体器件的方法，包括以下步骤：在衬底结构之上形成多个光致抗蚀剂图案；在包括光致抗蚀剂图案的结构之上形成用于间隔物的绝缘层；各向异性地刻蚀绝缘层来在光致抗蚀剂图案的侧壁上形成多个间隔物，并形成贯穿绝缘层的第一开口；以及在绝缘层中形成第二开口，以暴露衬底结构。

Description

制造半导体器件的方法
相关申请的交叉引用
本申请要求于2010年6月10日提交的韩国专利申请No.10-2010-0054877的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及制造半导体器件的技术，更具体而言，涉及用于在半导体器件中形成精细图案的方法。本发明的示例性实施例对形成精细金属互连(finemetalinterconnection)的方法有所帮助。
背景技术
由于半导体器件变得高度集成化，期望形成精细的图案。然而，由于曝光设备的有限的分辨率，难以利用20nm或小于20nm的工艺来制造具有精细图案的器件。
为了解决这一问题，通常采用在硬掩模的侧壁上形成间隔件并执行间接图案化的间隔件图案化技术(SPT)。这样的技术例如公开在韩国未审查专利公开No.2008-0113857中。
图1A至图1G是示出利用常用的SPT工艺来形成金属互连的方法的剖面图。
参见图1A，接触插塞102a、102b和102c彼此间隔预定的距离并贯穿绝缘层101而形成。绝缘层103形成在插塞102a、102b和102c、以及绝缘层101上，硬掩模层104和非反射层105形成在绝缘层103上。光致抗蚀剂图案106形成在非反射层105上而与插塞102a和102c重叠。绝缘层103包括氧化硅，硬掩模层104包括碳基薄膜。
参见图1B，利用光致抗蚀剂图案106作为刻蚀阻挡层来刻蚀非反射层105和硬掩模层104，并去除残留的光致抗蚀剂图案以及非反射层，由此形成硬掩模图案104a和104c。
参见图1C，在包括硬掩模图案104a和104c的所得结构上沉积用于间隔件的薄膜107。用于间隔件的薄膜107包括相对于绝缘层103具有刻蚀选择性的金属。参见图1D，刻蚀薄膜107以形成间隔件107a。
参见图1E，去除硬掩模图案104a和104c，并利用间隔件107a作为刻蚀阻挡层来刻蚀绝缘层103，由此形成绝缘图案103a。
参见图1F和图1G，在包括绝缘图案103a的所得结构上沉积金属层108，并利用化学机械抛光(CMP)将沉积金属层108平坦化，直到暴露绝缘图案103a为止，由此形成金属互连108a。
如上所述，在形成金属互连的现有方法中，工艺相对复杂。
例如，根据现有技术，总共要使用包括绝缘层、硬掩模层、非反射层、用于间隔件的薄膜、以及金属层这五层。此外，根据现有技术，要执行三次刻蚀工艺，即对硬掩模层的刻蚀、用于间隔件的刻蚀、以及对绝缘层的刻蚀。
发明内容
本发明的实施例涉及一种利用简化的工艺来形成精细的金属互连的方法，在所述简化的工艺中，层叠并使用的薄膜数量少，且刻蚀工艺的次数少。
根据本发明的实施例，一种制造半导体器件的方法包括以下步骤：在衬底结构之上形成多个光致抗蚀剂图案；在包括光致抗蚀剂图案的结构之上形成用于间隔件的绝缘层；各向异性地刻蚀绝缘层来在光致抗蚀剂图案的侧壁上形成多个间隔件，并形成贯穿绝缘层的第一开口以暴露衬底结构；以及去除光致抗蚀剂图案来在绝缘层中形成第二开口，以暴露衬底。
根据本发明的另一个实施例，一种制造半导体器件的方法包括以下步骤：将顶表面比半导体结构的光致抗蚀剂图案的顶表面低的区域中的绝缘层去除来形成贯穿半导体结构的绝缘层的第一开口，并将绝缘层留在光致抗蚀剂图案的侧壁之上，其中，在去除绝缘层之前，绝缘层覆盖光致抗蚀剂图案的顶表面；以及去除光致抗蚀剂图案来形成贯穿绝缘层的第二开口，其中，半导体结构包括第一导电构件，并且光致抗蚀剂图案在去除光致抗蚀剂图案之前与第一导电构件相接触。
根据本发明的另一个实施例，一种制造半导体器件的方法包括以下步骤：在衬底结构之上形成第一绝缘层；形成第一导电构件至第三导电构件，所述第一导电构件至第三导电构件贯穿第一绝缘层而延伸，并沿第一方向彼此间隔开；形成第一光致抗蚀剂图案和第二光致抗蚀剂图案，所述第一光致抗蚀剂图案和第二光致抗蚀剂图案与第一导电构件和第三导电构件重叠，并沿与第一方向大致垂直的方向延伸；在包括第一光致抗蚀剂图案和第二光致抗蚀剂图案的结构之上形成用于间隔件的绝缘层；各向异性地刻蚀绝缘层来在第一光致抗蚀剂图案和第二光致抗蚀剂图案的侧壁上形成多个间隔件，并形成使第二导电构件暴露的第一开口；以及去除第一光致抗蚀剂图案和第二光致抗蚀剂图案来形成使第一导电构件和第三导电构件暴露的第二开口。
附图说明
图1A至图1G是利用现有的SPT工艺来形成金属互连的方法的剖面图。
图2A至图2H是根据本发明的示例性实施例的用于形成金属互连的方法的俯视图。
图3A至图3H是沿着图2A至2H中的线A-A’截取的半导体器件的剖面图。
具体实施方式
下面将参照附图更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式来实施，并且不应当被理解为限于本文所提出的实施例。确切地说，提供这些实施例是为了使得本说明书将是清楚且完整的，并且将会向本领域技术人员完全传达本发明的范围。在本说明书中，相同的附图标记在本发明的各个附图和实施例中表示相同的部分。
附图并非按比例绘制，且在一些实例中，为了清晰地图示实施例的特征，可能对比例进行了夸大。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或衬底上的情况，而且还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。
图2A至图2H是表示根据本发明的示例性实施例的用于形成金属互连的方法的俯视图，图3A至3H是沿着图2A至2H中的线A-A’截取的半导体器件的剖面图。
参见图2A和图3A，绝缘层201形成在经历了期望的工艺的衬底上并形成半导体结构。多个接触插塞202a、202b和202c贯穿绝缘层201而形成。虽然图2A和3A中并未示出，但接触插塞202a、202b和202c与位于绝缘层201下方的导电层(多晶硅层或金属层)耦合并形成衬底结构的一部分。如图2A的俯视图所示，接触插塞202a、202b和202c沿X方向彼此间隔开预定的间距。接触插塞202a、202b和202c可以使用诸如多晶硅或钨的金属作为导电构件。
参见图2B和图3B，在包括接触插塞202a、202b和202c的所得结构上涂敷光致抗蚀剂203。
参见图2C和图3C，使用光掩模通过曝光与显影工艺而形成光致抗蚀剂图案203a。光致抗蚀剂图案203a具有沿Y方向延伸的线图案形状。光致抗蚀剂图案203a与接触插塞202a和202c重叠，而不与接触插塞202b重叠。换言之，光致抗蚀剂图案203a不与三个相邻的接触插塞之中位于中间的接触插塞重叠。
参见图2D和图3D，根据包括光致抗蚀剂图案203a的所得结构的拓扑结构，形成具有预定厚度的用于间隔件的绝缘层204。调整绝缘层204的沉积厚度而使得在光致抗蚀剂图案203a之间、即在接触插塞202b上方形成凹部B。
参见图2E和图3E，各向异性地刻蚀绝缘层204，直到暴露接触插塞202b为止，由此在光致抗蚀剂图案203a的侧壁上形成间隔件204a。间隔件204a具有沿Y方向延伸的线图案形状。形成了第一开口220b，接触插塞202b经由所述第一开口220b而暴露。
参见图2F和图3F，去除光致抗蚀剂图案203a。可以利用例如O2等离子体剥离法来去除光致抗蚀剂图案203a。由此，形成了第二开口220a和220c，接触插塞202a和202c经由所述第二开口220a和220c而暴露。
参见图2G和图3G，在包括间隔件204a的所得结构上形成金属层205。参见图2H和图3H，将晶片表面抛光，直到充分地暴露间隔件204a并将金属层分隔开为止，由此形成金属互连205a。在抛光后，金属互连205a由间隔件204b彼此分隔开，并作为与接触插塞202a、202b和202c耦合的线图案。在将间隔件204b留作用于将金属互连205a彼此分隔开的绝缘层之后，可以形成钝化层(未示出)。
根据本发明的实施例，用于在接触插塞(或通孔插塞(viaplugs))上形成金属互连的方法是作为例子来描述的，并非用以限制本发明。例如，可以将本发明应用于在没有接触插塞的情况下形成包括重复的线以及间隔件的精细图案。
根据本发明的示例性实施例，由于使用了包括金属层以及用于间隔件的绝缘层的两个薄膜，因此降低/减少了层叠的薄膜的数量。
另外，根据本发明的示例性实施例，并不需要多次刻蚀工艺。例如，可以仅执行用于间隔件的刻蚀工艺。
结果是，根据本发明的示例性实施例，在可以提高成品率、可以减少生产时间，并且可以降低制造成本的情况下，可以显著地简化制造工艺。
虽然已经参照具体的实施例描述了本发明，但是对于本领域技术人员而言明显的是，在不脱离所附权利要求所限定的本发明的主旨和范围的前提下，可以进行各种变化和修改。

Claims (19)

1.一种制造半导体器件的方法，包括以下步骤：
在衬底之上形成绝缘层；
形成导电构件，所述导电构件贯穿所述绝缘层而延伸，并沿第一方向彼此间隔开；
形成光致抗蚀剂图案，所述光致抗蚀剂图案与所述导电构件重叠，并沿与所述第一方向大致垂直的方向延伸；
在包括所述光致抗蚀剂图案的结构之上形成绝缘层；
各向异性地刻蚀所述绝缘层来在所述光致抗蚀剂图案的侧壁上形成多个间隔件，并形成贯穿所述绝缘层的第一开口以暴露衬底结构；以及
去除所述光致抗蚀剂图案来在所述绝缘层中形成第二开口，以暴露所述衬底结构。
2.如权利要求1所述的方法，其中，所述绝缘层包括氧化物。
3.如权利要求1所述的方法，还包括以下步骤：在所述第一开口和所述第二开口中形成导电层。
4.如权利要求3所述的方法，其中，形成导电层的步骤包括以下步骤：
在包括所述第一开口和所述第二开口的结构之上沉积所述导电层；以及
将所述导电层抛光，直到暴露所述间隔件为止。
5.如权利要求1所述的方法，其中，形成绝缘层的步骤包括：形成绝缘层，所述绝缘层在相邻的光致抗蚀剂图案之间的区域的顶表面高度比相邻的光致抗蚀剂图案的顶表面的高度低。
6.如权利要求1所述的方法，其中，形成多个间隔件的步骤包括：将间隔件形成为每个间隔件在所述间隔件与所述光致抗蚀剂图案中的一个接合中从垂直角度逐渐倾斜为小于垂直角度的角度。
7.如权利要求6所述的方法，还包括以下步骤：在所述第一开口和所述第二开口中形成导电层，其中，形成导电层的步骤包括以下步骤：
在包括所述第一开口和所述第二开口的结构之上沉积所述导电层；以及
将所述导电层抛光，直到将所述间隔件的逐渐倾斜的部分抛光掉且所述间隔件具有均匀的宽度为止。
8.一种制造半导体器件的方法，包括以下步骤：
在衬底之上形成第一绝缘层；
形成第一导电构件，所述第一导电构件贯穿所述第一绝缘层而延伸，并沿第一方向彼此间隔开；
形成光致抗蚀剂图案，所述光致抗蚀剂图案与所述第一导电构件重叠，并沿与所述第一方向大致垂直的方向延伸；
在包括所述光致抗蚀剂图案的结构之上形成第二绝缘层；
将顶表面比半导体结构的光致抗蚀剂图案的顶表面低的区域中的所述第二绝缘层去除来形成贯穿半导体结构的所述第二绝缘层的第一开口，并将所述第二绝缘层留在所述光致抗蚀剂图案的侧壁之上来形成间隔件，其中，在去除所述绝缘层之前，所述绝缘层覆盖所述光致抗蚀剂图案的顶表面；以及
去除所述光致抗蚀剂图案来形成贯穿所述第二绝缘层的第二开口，其中，所述半导体结构包括所述第一导电构件和所述光致抗蚀剂图案，所述光致抗蚀剂图案在所述光致抗蚀剂图案被去除之前与所述第一导电构件相接触。
9.如权利要求8所述的方法，其中，形成间隔件的步骤包括：将间隔件形成为每个间隔件在所述间隔件与所述光致抗蚀剂图案中的一个的接合中从垂直角度逐渐倾斜为小于垂直角度的角度。
10.如权利要求9所述的方法，还包括以下步骤：在所述第一开口和所述第二开口中形成第二导电层，其中，形成所述第二导电层的步骤包括以下步骤：
在包括所述第一开口和所述第二开口的结构之上沉积所述第二导电层；以及
将所述第二导电层的表面抛光，直到将所述间隔件的逐渐倾斜的部分抛光掉且所述间隔件具有均匀的宽度为止。
11.如权利要求10所述的方法，还包括以下步骤：在抛光了的所述第二导电层以及暴露的所述间隔件之上形成钝化层。
12.如权利要求8所述的方法，其中，形成第一开口的步骤使所述第一导电构件的表面开放，并且在所述第一导电构件和第二导电构件之间水平地插入有所述第二绝缘层。
13.如权利要求8所述的方法，其中，所述第二绝缘层包括氧化物。
14.一种制造半导体器件的方法，包括以下步骤：
在衬底之上形成第一绝缘层；
形成第一导电构件至第三导电构件，所述第一导电构件至第三导电构件贯穿所述第一绝缘层而延伸，并沿第一方向彼此间隔开；
形成第一光致抗蚀剂图案和第二光致抗蚀剂图案，所述第一光致抗蚀剂图案和所述第二光致抗蚀剂图案与所述第一导电构件和所述第三导电构件重叠，并沿与所述第一方向大致垂直的方向延伸；
在包括所述第一光致抗蚀剂图案和所述第二光致抗蚀剂图案的结构之上形成用于间隔件的绝缘层；
各向异性地刻蚀所述绝缘层来在所述第一光致抗蚀剂图案和所述第二光致抗蚀剂图案的侧壁上形成多个间隔件，并形成使第二导电构件暴露的第一开口；以及
去除所述第一光致抗蚀剂图案和所述第二光致抗蚀剂图案，来形成使所述第一导电构件和所述第三导电构件暴露的第二开口。
15.如权利要求14所述的方法，其中，用于所述间隔件的所述绝缘层包括氧化物。
16.如权利要求14所述的方法，其中，形成多个间隔件的步骤包括：将间隔件形成为每个间隔件在所述间隔件与所述光致抗蚀剂图案中的一个的接合中从垂直角度逐渐倾斜为小于垂直角度的角度。
17.如权利要求16所述的方法，还包括以下步骤：在所述第一开口和所述第二开口中填充金属层来形成金属互连。
18.如权利要求17所述的方法，其中，形成金属互连的步骤包括以下步骤：
在包括所述第一开口和所述第二开口的结构之上沉积所述金属层；以及
将所述金属层抛光，直到将所述间隔件的逐渐倾斜的部分抛光掉且所述间隔件具有均匀的宽度为止。
19.如权利要求17所述的方法，还包括以下步骤：在所述间隔件和所述金属互连之上形成钝化层。
CN201010604276.2A 2010-06-10 2010-12-24 制造半导体器件的方法 Active CN102280406B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0054877 2010-06-10
KR1020100054877A KR20110135136A (ko) 2010-06-10 2010-06-10 반도체 장치의 극미세 패턴 형성을 위한 방법

Publications (2)

Publication Number Publication Date
CN102280406A CN102280406A (zh) 2011-12-14
CN102280406B true CN102280406B (zh) 2016-03-30

Family

ID=45096565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010604276.2A Active CN102280406B (zh) 2010-06-10 2010-12-24 制造半导体器件的方法

Country Status (4)

Country Link
US (3) US8114724B2 (zh)
KR (1) KR20110135136A (zh)
CN (1) CN102280406B (zh)
TW (1) TWI524375B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105806858B (zh) * 2014-12-31 2019-05-17 北京固鸿科技有限公司 Ct检测方法和ct设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
KR100207487B1 (ko) 1996-08-20 1999-07-15 윤종용 반도체 기억소자의 완충패드 형성방법
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
KR100301038B1 (ko) * 1998-03-02 2001-09-06 윤종용 씨오비(cob)를구비한반도체메모리장치및그제조방법
US6124162A (en) * 1998-12-07 2000-09-26 United Microelectronics Corp. Method for manufacturing cylindrical lower electrode of DRAM capacitor
US6967140B2 (en) * 2000-03-01 2005-11-22 Intel Corporation Quantum wire gate device and method of making same
KR100350056B1 (ko) * 2000-03-09 2002-08-24 삼성전자 주식회사 다마신 게이트 공정에서 자기정렬콘택패드 형성 방법
US6684118B2 (en) * 2002-01-14 2004-01-27 Taiwan Semiconductor Manufacturing Co., Ltd Fabrication facility cycle time approximation method employing historic work in process (WIP) cycle time correlation
KR100501938B1 (ko) * 2003-06-12 2005-07-18 삼성전자주식회사 반도체 소자 제조방법
KR100553839B1 (ko) * 2003-11-27 2006-02-24 삼성전자주식회사 캐패시터와 그 제조 방법, 이를 포함하는 반도체 장치 및그 제조 방법
KR100554514B1 (ko) * 2003-12-26 2006-03-03 삼성전자주식회사 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법.
KR100583731B1 (ko) * 2004-08-03 2006-05-26 삼성전자주식회사 노어형 플래시 메모리 소자 및 그 제조방법
JP4783027B2 (ja) * 2005-01-24 2011-09-28 パナソニック株式会社 半導体記憶装置
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
JP4793927B2 (ja) 2005-11-24 2011-10-12 東京エレクトロン株式会社 基板処理方法及びその装置
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
US7704875B1 (en) * 2007-02-05 2010-04-27 Marvell International Ltd. High-density contact holes
KR100882741B1 (ko) * 2007-05-16 2009-02-09 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법 및 불휘발성 메모리장치
KR100914289B1 (ko) * 2007-10-26 2009-08-27 주식회사 하이닉스반도체 스페이서를 이용한 반도체 메모리소자의 패턴 형성방법
US8227176B2 (en) * 2007-11-02 2012-07-24 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
KR100965774B1 (ko) 2007-11-02 2010-06-24 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR20090054625A (ko) 2007-11-27 2009-06-01 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100946080B1 (ko) 2007-12-28 2010-03-10 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Also Published As

Publication number Publication date
US8409938B2 (en) 2013-04-02
US8114724B2 (en) 2012-02-14
US20120108056A1 (en) 2012-05-03
US8329522B2 (en) 2012-12-11
US20120115322A1 (en) 2012-05-10
CN102280406A (zh) 2011-12-14
TWI524375B (zh) 2016-03-01
TW201145352A (en) 2011-12-16
US20110306202A1 (en) 2011-12-15
KR20110135136A (ko) 2011-12-16

Similar Documents

Publication Publication Date Title
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
TWI391988B (zh) 利用間距減縮製造裝置之方法及相關結構
CN109065547B (zh) 三维存储器的制作方法
US10217696B2 (en) Non-bridging contact via structures in proximity
KR102531315B1 (ko) 자체 정렬된 이중 패터닝
KR20150101398A (ko) 기판 내 반도체 장치의 핀 구조체 제조방법
US8669180B1 (en) Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same
US20150108619A1 (en) Method for patterning a semiconductor substrate
JP5556851B2 (ja) 半導体装置の製造方法
CN102280406B (zh) 制造半导体器件的方法
US11018218B2 (en) Narrow gap device with parallel releasing structure
TW200828502A (en) Method for fabricating landing plug contact in semiconductor device
CN109494149B (zh) 半导体结构的制作方法
US7541255B2 (en) Method for manufacturing semiconductor device
US9105590B2 (en) Semiconductor structure having material layers which are level with each other and manufacturing method thereof
TWI738085B (zh) 積體電路結構及其形成方法
US20150004785A1 (en) Self-aligned patterning technique for semiconductor device features
TWI744059B (zh) 半導體裝置的形成方法
CN112397519B (zh) 一种半导体器件及其制备方法
EP3840034B1 (en) Method for producing nanoscaled electrically conductive lines for semiconductor devices
CN111354630B (zh) 半导体结构及其制造方法
US11270912B2 (en) Method for forming a via hole self-aligned with a metal block on a substrate
KR101987248B1 (ko) 반도체 장치의 제조 방법
CN114220766A (zh) 一种沟槽的制备方法
US7550378B2 (en) Method of manufacturing a semiconductor device having a cell area with a high device element density

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant