TWI603378B - 形成圖案的方法 - Google Patents

形成圖案的方法 Download PDF

Info

Publication number
TWI603378B
TWI603378B TW105112746A TW105112746A TWI603378B TW I603378 B TWI603378 B TW I603378B TW 105112746 A TW105112746 A TW 105112746A TW 105112746 A TW105112746 A TW 105112746A TW I603378 B TWI603378 B TW I603378B
Authority
TW
Taiwan
Prior art keywords
pattern
layer
block copolymer
forming
resist
Prior art date
Application number
TW105112746A
Other languages
English (en)
Other versions
TW201732877A (zh
Inventor
周國耀
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201732877A publication Critical patent/TW201732877A/zh
Application granted granted Critical
Publication of TWI603378B publication Critical patent/TWI603378B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • G03F7/2016—Contact mask being integral part of the photosensitive element and subject to destructive removal during post-exposure processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Description

形成圖案的方法
本發明係有關於一種形成圖案的方法，更特定言之，本發明係有關於一種在半導體製程中形成定向自組裝材料(directed self-assembly, DSA)圖案的方法。
隨著半導體元件的尺寸日漸縮小，對光學微影製程解析度的要求也越來越高。通常，光學微影製程涉及使光通過光罩且將光聚焦至一光化學活性的光阻材料上，藉此將光罩圖案聚焦於光阻上。光或輻射會引起光阻被照射的部分產生化學改變，視使用的是正或是負光阻，允許選擇性保留或移除相對於陰影中的部分。
由於光學微影製程的解析度主要是由曝光光源的波長來決定，故由光學微影製程所得之遮罩層圖案之間必有一定的距離。在顯影後，光阻當作一遮罩，以將一圖案轉移至一下部材料上。光阻需有足夠的抗蝕強度，以承受將遮罩層圖案轉移至一下部材料的蝕刻。然而，光阻層必須有一定的厚度才具有足夠的抗蝕能力，因此，無法直接利用降低光阻層厚度的方式達到元件微縮之目的。
因此，本技術領域仍然需要一形成圖案的改良方法，其能夠最小化光學微影與蝕刻製程的限制，而不增加製程複雜性。
本發明係有關於提供一種改良的形成圖案的方法，其能最小化現有光學微影及蝕刻製程的限制及增加半導體製程中圖案的解析度。
本發明一方面，提出一種形成圖案的方法。首先，提供一基底，於該基底上形成一目標層；再於該目標層上形成複數個第一抗蝕圖案；然後於該第一抗蝕圖案上全面沉積一定向自組裝材料層，其中該定向自組裝材料層填滿該第一抗蝕圖案之間的空隙；之後，對該定向自組裝材料層進行一自組裝過程，於該定向自組裝材料層中形成一重複排列的嵌段共聚物圖案；最後從該定向自組裝材料層中移除不需要的部分，於該目標層上形成第二抗蝕圖案。
根據本發明的一實施例，各第一抗蝕圖案與空隙具有相同的寬度。根據本發明的另一實施例，各第一抗蝕圖案與空隙具有不相同的寬度。
根據本發明的一實施例，定向自組裝材料層包含嵌段共聚物。自組裝過程在低於所述嵌段共聚物的玻璃轉化溫度(Tg)下進行。
根據本發明的一實施例，形成圖案的方法另外包含進行一蝕刻製程，將第二抗蝕圖案轉移至目標層。
於下文中，係加以陳述本發明之具體實施方式，該些具體實施方式可參考相對應的圖式，俾使該些圖式構成實施方式之一部分。同時也藉由說明，揭露本發明可據以施行之方式。該等實施例已被清楚地描述足夠的細節，俾使該技術領域中具有通常技術者可據以實施本發明。其他實施例亦可被加以施行，且對於其結構上所做之改變仍屬本發明所涵蓋之範疇。
因此，下文的細節描述將不被視為一種限定，且本發明所涵蓋之範疇僅被所附之申請專利範圍以及其同意義的涵蓋範圍。
本發明之一或多個實施例將參照附圖描述，其中，相同元件符號始終用以表示相同元件，且其中闡述的結構未必按比例所繪製。
文中所使用的術語「基底」包括任何具有暴露表面之結構，於所述表面上根據本發明沉積一層，例如，形成積體電路(integrated circuit, IC)結構。術語「基底」被理解為包括半導體晶圓。術語「基板」亦可用以指加工過程中之半導體結構，且可包括已被製造在其上之其他層。術語「基板」包括摻雜及未摻雜半導體、由基底半導體或絕緣體之稱的磊晶成長層，以及其他本發明所屬領域具有通常知識者所熟知的半導體結構。
文中所使用的術語「水平」是指平行於基底的常規主平面或表面，而不管其方向。術語「垂直」是指垂直所述水平的方向。術語「上」、「上方」及「下」是指相對於水平面。
術語「蝕刻」普遍用來敘述圖案化某一材料的製程，至少部分該材料會在蝕刻後留存下來。例如，應該可了解蝕刻矽質的過程，包含圖案化一位於矽質上方的遮罩層(例如光阻或硬遮罩)，接著移除未被遮罩層保護的矽質區域。如此一來，被遮罩層保護的矽質區域會在蝕刻製程結束後留下來。然而，另外的例子裡，蝕刻也表示未使用遮罩層，但蝕刻過程結束後仍留下至少部份材料的製程。由以上敘述，可區分術語「蝕刻」與「移除」的不同。當蝕刻某一材料，至少部分該材料會在製程結束後留下來。相反地，當移除某一材料時，所有該材料會在接下來的製程中被移除。然而在某些實施例中，廣義地認為「移除」包含「蝕刻」。
請參考第1圖至第13圖。第1圖至第13圖係根據本發明之實施例所繪示的形成圖案的示例性方法。
第1A圖為光罩的頂視圖，當從上往下看時，光罩10具有線狀圖案11。第1B圖為根據本發明之實施例所繪示的半導體結構剖面圖。首先，如第1B圖所示，提供一基底1。然後，於基底1的水平主表面上依序形成一目標層2及一光阻層3。例如，基底1可包含一矽基底，但不限於此。目標層2可包含氧化矽、氮化矽、矽或多晶矽，但不限於此。光阻層3具有一超薄厚度，例如，約0.01至0.05微米(10至50奈米)，以放寬在光學微影製程中圖案化光阻層3的限制。
第2圖為根據本發明一實施例所繪示的剖面圖，其係在第1B圖的半導體結構上形成複數個第一抗蝕圖案。如第2圖所示，進行一微影製程，包括曝光及顯影，但不限於此，以移除部分光阻層3從而於目標層2上形成複數個第一抗蝕圖案31。如第1A圖所示的光罩10在曝光的過程中被使用。因此，第一抗蝕圖案31係符合第1A圖所示的光罩10之圖案。
根據本發明一實施例，當從上往下看時，第一抗蝕圖案31係彼此平行且具有直條紋(或線狀)的圖案。各第一抗蝕圖案31具有一寬度L 1，相鄰兩個第一抗蝕圖案31間的空隙32具有一寬度S1。根據本發明一實施例，各第一抗蝕圖案31的寬度L1與空隙32的寬度S1相同(L1=S1)。然而，應理解的是，在某些實施例中各第一抗蝕圖案31的寬度L1與空隙32的寬度S1可不相同(L1≠S1)，例如L1<S1。
隨後，如第3圖所示，可經由旋塗、旋鑄、刷塗或氣相沉積等方法，於目標層2上塗佈一定向自組裝(directed self-assembly,DSA)材料層4。根據本發明一實施例，DSA材料層4可包含兩種或兩種以上不混溶之化合物，或包含至少兩種具有不同特徵(諸如官能性、極性、水親和力、抗蝕性等)之成分的自組裝化合物，使得兩種化合物或成分以合理的方式分離及對準，且其中一種化合物或成分可以被選擇性地移除。
根據本發明一實施例，DSA材料層4可包含至少兩種不同聚合物的嵌段共聚物。嵌段共聚物尤其適用於DSA技術，因為其可合成為含有至少兩種獨特的嵌段，使得每一成分可在適當的條件下對準，且在對準之後其中一種成分可以被選擇性地移除。根據本發明一實施例，例如，嵌段共聚物可包含苯乙烯(polystyrene,PS)及甲基丙烯酸甲酯(poly(methyl methacrylate),PMMA)，但不限於此。
如第4圖所示，隨後，對DSA材料層4進行一自組裝過程，以於目標層2上形成第一嵌段共聚物圖案41及第二嵌段共聚物圖案42，其中，所述第一嵌段共聚物圖案41及第二嵌段共聚物圖案42係對應於第一抗蝕圖案31及空隙32重複且交替的排列。第一抗蝕圖案31提供了DSA材料層4進行自組裝過程的界面。自組裝過程可包含退火過程，但不限於此。DSA材料層4的第一嵌段共聚物圖案41係直接形成於第一抗蝕圖案31上。DSA材料層4的第二嵌段共聚物圖案42係直 接形成於相鄰兩個第一抗蝕圖案31間的空隙32上。第一嵌段共聚物圖案61及第二嵌段共聚物圖案62係重複的排列。第一嵌段共聚物圖案41及第二嵌段共聚物圖案42沿著線狀第一抗蝕圖案31的寬度方向重複且交替的排列。所述寬度方向係垂直於第一抗蝕圖案31長度的延伸方向。根據本發明一實施例，第一嵌段共聚物圖案41的寬度W1係與第二嵌段共聚物圖案42的寬度W2相同(W1=W2)，但不限於此。
加熱至足夠的溫度可促進或加速自組裝過程的進行，其中，所述溫度可選擇足夠低以防止對嵌段共聚物或設置在基底1上的半導體元件產生不利的影響。根據本發明一實施例，所述自組裝過程是在低於嵌段共聚物的玻璃轉化溫度(Tg)下進行。重複且交替排列的第一嵌段共聚物圖案41及第二嵌段共聚物圖案42可做為圖案化下層的遮罩。
第5圖為根據本發明一實施例所繪示的剖面圖，其係從DSA材料層4中移除不需要的部分，形成第二抗蝕圖案的半導體結構。如圖5所示，從DSA材料層4中移除不需要的部分，例如，直接位於相鄰兩個第一抗蝕圖案31間之空隙32上的第二嵌段共聚物圖案42，同時留下完整的第一嵌段共聚物圖案41。
由於第一嵌段共聚物圖案41及第二嵌段共聚物圖案42具有不同的特性，隨後可選擇性地移除第二嵌段共聚物圖案42，留下第一嵌段共聚物圖案41，以產生第二抗蝕圖案43。例如，第一嵌段共聚物圖案41在濕式或乾式蝕刻劑中具有第一蝕刻速率，而第二嵌段共聚物圖案42在濕式或乾式蝕刻劑中具有第二蝕刻速率，其中，所述第一蝕刻速率與第二蝕刻速率是不相同的。特定言之，視所使用的蝕刻劑而定，第一蝕刻速率可高於第二蝕刻速率。因此，可選擇適 合蝕刻劑以選擇性地移除第二嵌段共聚物圖案42，從而使第一嵌段共聚物圖案41完整地留在目標層2上，以形成第二抗蝕圖案43。根據本發明的一實施例，第二抗蝕圖案43的寬度W1大於第一抗蝕圖案31的寬度L1。
第6圖為根據本發明一實施例所繪示的剖面圖，其係將第5圖中的第二抗蝕圖案43轉移至目標層2的半導體結構。如第6圖所示，以第二抗蝕圖案43作為一蝕刻遮罩，進行一蝕刻製程(諸如乾式蝕刻)，使第二抗蝕圖案43轉移至目標層2。
第7圖為根據本發明一實施例所繪示的剖面圖，其係將第6圖中的第一抗蝕圖案31及第二抗蝕圖案43移除後的半導體結構。如第7圖所示，進行另一蝕刻製程(諸如乾式蝕刻)，以移除第一抗蝕圖案31及第二抗蝕圖案43。值得注意的是，目標層2中的圖案具有寬度W1，其係等同於第一嵌段共聚物圖案41的寬度W1。
第8圖為根據本發明另一實施例所繪示的剖面圖，其係在第1B圖的半導體結構上形成複數個第一抗蝕圖案。如第8圖所示，進行一微影製程，包括曝光及顯影，但不限於此，以移除部分光阻層3從而於目標層2上形成複數個第一抗蝕圖案31。同樣地，各第一抗蝕圖案31具有一寬度L1，相鄰兩個第一抗蝕圖案31間的空隙32具有一寬度S1。根據本發明一實施例，各第一抗蝕圖案31的寬度L1與空隙32的寬度S1相同(L1=S1)。然而，應理解的是，在某些實施例中各第一抗蝕圖案31的寬度L1與空隙32的寬度S1可不相同(L1≠S1)，例如L1<S1。
第9圖為根據本發明另一實施例所繪示的剖面圖，其係塗佈DSA材料 層4的半導體結構。塗佈方法如第2圖所述，在此不再贅述。根據本發明一實施例，DSA材料層4可包含至少兩種不同聚合物的嵌段共聚物，其中，嵌段共聚物可包含苯乙烯(polystyrene,PS)及甲基丙烯酸甲酯(poly(methyl methacrylate),PMMA)，但不限於此。
應理解的是，可選擇各個嵌段的大小及其組成的嵌段共聚物之比例，以促進自組裝過程及形成具有期望尺寸之有組織的的嵌段域。具有較長共聚物的嵌段共聚物可用於形成較大的區域，具有較短共聚物的嵌段共聚物可用於形成較小的區域。
第10圖為根據本發明另一實施例所繪示的剖面圖，其係對DSA材料層4進行自組裝過程的半導體結構。處理方式如第4圖所述，在此不再贅述。對DSA材料層4進行一自組裝過程，以於目標層2上形成第一嵌段共聚物圖案41及第二嵌段共聚物圖案42，其中，所述第一嵌段共聚物圖案41及第二嵌段共聚物圖案42係對應於第一抗蝕圖案31及空隙32重複且交替的排列。
應理解的是，第一嵌段共聚物圖案41及第二嵌段共聚物圖案42的寬度係由嵌段共聚物中兩種不同的聚合物之大小(或長度)決定。根據本發明一實施例，第一嵌段共聚物圖案41的寬度W1與第二嵌段共聚物圖案42的寬度W2是不相同的(W1≠W2)，例如，W1<W2。
隨後，如第11圖所示，從DSA材料層4中移除不需要的部分，例如，直接位於相鄰兩個第一抗蝕圖案31間之空隙32上的第二嵌段共聚物圖案42，同時留下完整的第一嵌段共聚物圖案41，以形成第二抗蝕圖案43。處理方式如第5圖所述，在此不再贅述。根據本發明的一實施例，第二抗蝕圖案43的寬度W 1大於第一抗蝕圖案31的寬度L 1。
如第12圖所示，以第二抗蝕圖案43作為一蝕刻遮罩，進行一蝕刻製程(諸如乾式蝕刻)，使第二抗蝕圖案43轉移至目標層2。
最後，如第13圖所示，進行另一蝕刻製程(諸如乾式蝕刻)，以移除第一抗蝕圖案31及第二抗蝕圖案43。值得注意的是，目標層2中的圖案具有寬度W 1，其係等同於第一嵌段共聚物圖案41的寬度W 1。
為了因應元件縮小化，所以製造超薄光阻層3以克服光學微影製程的限制，雖然超薄光阻層3的厚度不足以抵抗蝕刻製程，但是本發明是以第二抗蝕圖案43作為蝕刻遮罩。因此，此方法能夠同時放寬光學微影製程的限制並達到元件縮小化。
綜上所述，本發明提供一種形成圖案的改良方法，其能最小化現有光學微影及蝕刻製程的限制及增加半導體製程中圖案的解析度。
本發明之形成圖案的方法。首先，提供一基底1，於該基底1上形成一目標層2；再於該目標層2上形成複數個第一抗蝕圖案31；然後於該第一抗蝕圖案31上全面沉積一定向自組裝材料層4，其中該定向自組裝材料層4填滿該第一抗蝕圖案31之間的空隙32；之後，對該定向自組裝材料層4進行一自組裝過程，於該定向自組裝材料層4中形成一重複排列的嵌段共聚物圖案41及42；最後從該定向自組裝材料層4中移除不需要的部分，於該目標層2上形成第二抗蝕圖案43。
根據本發明的一實施例，各第一抗蝕圖案31與空隙32具有相同的寬度(L 1= S 1).。根據本發明的另一實施例，各第一抗蝕圖案31與空隙32具有不相同的寬度(L 1≠ S 1)。
定向自組裝材料層4包含嵌段共聚物。自組裝過程在低於所述嵌段共聚物的玻璃轉化溫度(Tg)下進行。
本發明形成圖案的方法另外包含進行一蝕刻製程，將第二抗蝕圖案43轉移至目標層2。       以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10 光罩 11 線狀圖案 1 基底 2 目標層 3 光阻層 31 第一抗蝕圖案 L 1寬度
32‧‧‧空隙
S1‧‧‧寬度
4‧‧‧定向自組裝材料層
41‧‧‧第一嵌段共聚物圖案
42‧‧‧第二嵌段共聚物圖案
43‧‧‧第二抗蝕圖案
W1‧‧‧寬度
W2‧‧‧寬度
第1圖至第13圖係根據本發明之實施例所繪示的形成圖案的示例性方法，其中：       第1A圖係光罩的頂視圖；       第1B圖為根據本發明之實施例所繪示的半導體結構剖面圖；       第2圖為根據本發明之一實施例所繪示的剖面圖，其係在第1B圖的半導體結構上形成複數個第一抗蝕圖案；       第3圖為根據本發明之一實施例所繪示的剖面圖，其係塗佈定向自組裝材料層的半導體結構；       第4圖為根據本發明之一實施例所繪示的剖面圖，其係對定向自組裝材料層進行自組裝過程的半導體結構；       第5圖為根據本發明之一實施例所繪示的剖面圖，其係從定向自組裝材料層中移除不需要的部分，形成第二抗蝕圖案的半導體結構；       第6圖為根據本發明之一實施例所繪示的剖面圖，其係將第5圖中的第二抗蝕圖案轉移至目標層的半導體結構；       第7圖為根據本發明之一實施例所繪示的剖面圖，其係將第6圖中的第一抗蝕圖案及第二抗蝕圖案移除後的半導體結構；       第8圖為根據本發明之另一實施例所繪示的剖面圖，其係在第1B圖的半導體結構上形成複數個第一抗蝕圖案；       第9圖為根據本發明之另一實施例所繪示的剖面圖，其係塗佈定向自組裝材料層的半導體結構；       第10圖為根據本發明之另一實施例所繪示的剖面圖，其係對定向自組裝材料層進行自組裝過程的半導體結構；       第11圖為根據本發明之另一實施例所繪示的剖面圖，其係從定向自組裝材料層中移除不需要的部分，形成第二抗蝕圖案的半導體結構；       第12圖為根據本發明之另一實施例所繪示的剖面圖，其係將第11圖中的第二抗蝕圖案轉移至目標層的半導體結構；       第13圖為根據本發明之另一實施例所繪示的剖面圖，其係將第12圖中的第二抗蝕圖案及第二抗蝕圖案移除後的半導體結構。
1 基底 2 目標層 31 第一抗蝕圖案 L 1寬度 41 第一嵌段共聚物圖案 43 第二抗蝕圖案 W 1寬度

Claims (8)

  1. 一種形成圖案的方法，包含：提供一基底，於該基底上形成一目標層；於該目標層上形成複數個第一抗蝕圖案；於該第一抗蝕圖案上全面沉積一定向自組裝材料層，其中該定向自組裝材料層填滿該第一抗蝕圖案之間的空隙；對該定向自組裝材料層進行一自組裝過程，於該定向自組裝材料層中形成一重複排列的嵌段共聚物圖案，且該嵌段共聚物圖案重複排列的位置受該第一抗蝕圖案的位置而做定位，其中該自組裝過程在低於該嵌段共聚物的玻璃轉化溫度(Tg)下進行；以及從該定向自組裝材料層中移除不需要的部分，於該目標層上形成第二抗蝕圖案。
  2. 如申請專利範圍第1項所述的形成圖案的方法，其中該目標層包含氧化矽、氮化矽、矽或多晶矽。
  3. 如申請專利範圍第1項所述的形成圖案的方法，其中各該第一抗蝕圖案與該空隙具有相同的寬度。
  4. 如申請專利範圍第1項所述的形成圖案的方法，其中各該第一抗蝕圖案與該空隙具有不相同的寬度。
  5. 如申請專利範圍第1項所述的形成圖案的方法，其中該定向自組裝材料層包含嵌段共聚物。
  6. 如申請專利範圍第5項所述的形成圖案的方法，其中該嵌段共聚物包含苯乙烯及甲基丙烯酸甲酯。
  7. 如申請專利範圍第1項所述的形成圖案的方法，其中該不需要的部分係不直接位於該第一抗蝕圖案的該定向自組裝材料層。
  8. 如申請專利範圍第1項所述的形成圖案的方法，其中另包含：進行一蝕刻製程，將該第二抗蝕圖案轉移至該目標層。
TW105112746A 2016-03-14 2016-04-25 形成圖案的方法 TWI603378B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15/069,936 US9613820B1 (en) 2016-03-14 2016-03-14 Method of forming patterns

Publications (2)

Publication Number Publication Date
TW201732877A TW201732877A (zh) 2017-09-16
TWI603378B true TWI603378B (zh) 2017-10-21

Family

ID=58419137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105112746A TWI603378B (zh) 2016-03-14 2016-04-25 形成圖案的方法

Country Status (3)

Country Link
US (1) US9613820B1 (zh)
CN (1) CN107195538B (zh)
TW (1) TWI603378B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170051886A (ko) * 2015-11-03 2017-05-12 삼성전자주식회사 반도체 장치의 패턴 형성 방법
CN109712871B (zh) * 2018-12-27 2021-09-21 中国科学院微电子研究所 半导体结构与其制作方法
KR20200141554A (ko) * 2019-06-10 2020-12-21 에스케이하이닉스 주식회사 패턴 형성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201511083A (zh) * 2013-09-12 2015-03-16 United Microelectronics Corp 圖案化的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW575907B (en) 2002-12-24 2004-02-11 Macronix Int Co Ltd Patterning method for fabricating integrated circuit
US8349203B2 (en) * 2009-09-04 2013-01-08 International Business Machines Corporation Method of forming self-assembled patterns using block copolymers, and articles thereof
CN103177936A (zh) * 2011-12-26 2013-06-26 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
JP6088800B2 (ja) * 2012-11-07 2017-03-01 株式会社東芝 パターン形成方法
EP2981985B1 (en) * 2013-04-03 2021-03-10 Brewer Science, Inc. Highly etch-resistant polymer block for use in block copolymers for directed self-assembly
US8853085B1 (en) * 2013-04-23 2014-10-07 International Business Machines Corporation Grapho-epitaxy DSA process with dimension control of template pattern
US9349604B2 (en) * 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201511083A (zh) * 2013-09-12 2015-03-16 United Microelectronics Corp 圖案化的方法

Also Published As

Publication number Publication date
CN107195538A (zh) 2017-09-22
US9613820B1 (en) 2017-04-04
TW201732877A (zh) 2017-09-16
CN107195538B (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
US10014175B2 (en) Lithography using high selectivity spacers for pitch reduction
KR102436100B1 (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
US10707080B2 (en) Methods of patterning a target layer
US9159579B2 (en) Lithography using multilayer spacer for reduced spacer footing
KR102394994B1 (ko) 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
US8361704B2 (en) Method for reducing tip-to-tip spacing between lines
US8956962B2 (en) Method for fabricating large-area nanoscale pattern
TWI546617B (zh) 藉由嵌段共聚物之自組裝而在基板上提供微影特徵之方法
TW201528347A (zh) 用於後段製程(beol)互連之前層自對準通孔及插塞圖案化
US9087875B2 (en) Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material
US10373826B2 (en) Metal interconnect structure
TWI603378B (zh) 形成圖案的方法
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
US20170170017A1 (en) Method for Patterning a Substrate Involving Directed Self-Assembly
US9129909B2 (en) Method of patterning
CN106298461B (zh) 制作不连续直线图案的方法与不连续直线图案结构
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
US9348230B2 (en) Method of manufacturing semiconductor device
US9349607B1 (en) Method of forming line pattern
JP2018160537A (ja) パターン形成方法
KR20070054892A (ko) 반도체 소자의 제조 방법
KR20100076763A (ko) 반도체 소자의 미세 패턴 제조 방법
KR20080061840A (ko) 반도체 소자의 제조 방법