JP6088800B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP6088800B2
JP6088800B2 JP2012245531A JP2012245531A JP6088800B2 JP 6088800 B2 JP6088800 B2 JP 6088800B2 JP 2012245531 A JP2012245531 A JP 2012245531A JP 2012245531 A JP2012245531 A JP 2012245531A JP 6088800 B2 JP6088800 B2 JP 6088800B2
Authority
JP
Japan
Prior art keywords
layer
pattern
block copolymer
film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012245531A
Other languages
English (en)
Other versions
JP2014096407A (ja
Inventor
敦 日恵野
敦 日恵野
裕子 中村
裕子 中村
鋼児 浅川
鋼児 浅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012245531A priority Critical patent/JP6088800B2/ja
Priority to US14/065,944 priority patent/US9177818B2/en
Priority to KR1020130132756A priority patent/KR101563057B1/ko
Publication of JP2014096407A publication Critical patent/JP2014096407A/ja
Application granted granted Critical
Publication of JP6088800B2 publication Critical patent/JP6088800B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の実施形態は、電子デバイスにおけるパターン形成方法に関する。
例えば、半導体装置などの各種の電子デバイスにおける微細なパターンは、リソグラフィー技術によって形成される。今後のパターンの微細化に対応するための新しいリソグラフィー技術として、複数種類のポリマーが結合したブロック共重合体をミクロ相分離させ、これを用いて加工を行う方法がある。この方法においては、ブロック共重合体を所望の位置に所望の配向でミクロ相分離させることが重要である。また、工程数を減らすなどしてより安価に微細なパターンを形成することが望まれる。
米国特許出願公開第２０１０／０２９７８４７号明細書
本発明の実施形態の課題は、ポリスチレン誘導体と側鎖の炭素数が６以上のアクリルから成るブロック共重合体を用いることにより、レジストをガイドパターンとして利用することができるためプロセス数を減らすことである。また、相分離アニール温度を低温化することができるため安価に微細なＣ／Ｈパターンを形成する方法を提供することである。
本発明の実施形態によれば、下地層の上に設けられ開口部を有するレジスト層の前記開口部内に、ポリスチレン誘導体と、側鎖の炭素数が６以上１８以下のアクリルと、を含むブロック共重合体層を形成する工程と、前記ブロック共重合体層を相分離させて、前記開口部内に前記ポリスチレン誘導体を含む第１の層と前記アクリルを含む第２の層とを形成する工程と、前記第２の層を除去する工程と、を備えたパターン形成方法が提供される。前記第１の層と前記第２の層とを形成する工程は、前記開口部内に、前記第１の層と前記第２の層とを含むシリンダ構造を形成することを含む。前記ポリスチレン誘導体は、ポリスチレンを含み、前記アクリルは、ポリヘキシルメタクリレートを含む。
図１（ａ）〜図１（ｃ）は、実施形態に係るパターン形成方法を示す模式的断面図である。 図２（ａ）〜図２（ｃ）は、実施形態に係るパターン形成方法を示す模式的平面図である。 図３（ａ）〜図３（ｄ）は、参考例に係るパターン形成方法を例示する模式的断面図である。 図４（ａ）〜図４（ｆ）は、実施形態に係るパターン形成を例示する模式的断面図である。 図５（ａ）〜図５（ｆ）は、実施形態に係るパターン形成を例示する模式的平面図である。 図６は、アクリルの側鎖の炭素数に対する水の接触角を表すグラフ図である。 図７（ａ）〜図７（ｆ）は、実施形態に係るパターン形成方法における相分離を例示するＡＦＭ像である。 図８は、実施形態に係るアクリルの側鎖の炭素数とドライエッチング耐性との経験則を例示するグラフ図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１（ａ）〜図１（ｃ）は、実施形態に係るパターン形成方法を例示する模式的断面図である。
図２（ａ）〜図２（ｃ）は、実施形態に係るパターン形成方法を例示する模式的平面図である。
これらの図において、下地層１５の主面に対して垂直な方向をＺ軸方向とする。Ｚ軸方向に対しての垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
図１（ａ）に表したように、実施形態に係るパターン形成方法は、下地層１５の上に設けられ開口部２０ｈを有するレジスト層２０の開口部２０ｈ内に、ブロック共重合体層３０を形成する工程（第１ステップ）を含む。下地層１５は、例えばＳｉ基板である。開口部２０ｈは、例えば孔である。開口部２０ｈは、凹部であることもある。ブロック共重合体層３０は、ポリスチレン誘導体と、側鎖の炭素数が６以上のアクリルと、を含む。
図２（ａ）に表したように、この例では、レジスト層２０の開口部２０ｈは、円形状の形態を有し、Ｘ方向とＹ方向とに周期的に配列されている。ただし、開口部２０ｈの平面形状は、円形状に限らない。
本パターン形成方法は、さらに、ブロック共重合体層３０を相分離させて、開口部２０ｈ内にポリスチレン誘導体を含む第１の層３１とアクリルを含む第２の層３２とを形成する工程（第２ステップ）を備える。
ブロック共重合体が２種類のポリマーＡ、Ｂを含み、ポリマーＡの表面エネルギーの方が小さいとする。レジスト層２０の表面エネルギーがポリマーＢの表面エネルギーよりポリマーＡの表面エネルギーに近い場合、ポリマーＡとレジスト層２０の親和性が高くなり、ポリマーＡがレジスト層２０の側壁に集まりやすくなる。一方、レジスト層２０の表面エネルギーがポリマーＡの表面エネルギーよりポリマーＢの表面エネルギーに近い場合、ポリマーＢとレジスト層２０の親和性が高くなり、ポリマーＢがレジスト層２０の側壁に集まりやすくなる。
ブロック共重合体層３０を形成する前に、開口部２０ｈを有するレジスト層２０が形成される。開口部２０ｈが形成された後に、レジスト層２０は架橋し、架橋後のレジスト層２０は、ブロック共重合体を溶解する溶媒に対して不溶化される。ブロック共重合体を溶解する溶媒は、トルエン、キシレン、メシチレンなどの芳香族炭化水素類、の溶媒としては、シクロヘキサノン、アセトン、エチルメチルケトン、メチルイソブチルケトン等のケトン類、メチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブアセテート、ブチルセロソルブアセテート等のセロソルブル類が挙げられる。その他にもテトラヒドロフランやクロロホルム等の良溶媒が挙げられる。溶媒は、必要に応じて２種以上を組み合わせて用いることができる。
図１（ｂ）に表したように、アニールによりブロック共重合体層３０がミクロ相分離されて、開口部２０ｈ内に、ポリスチレン誘導体を含む第１の層３１とアクリルを含む第２の層３２とが形成される。この例では、シリンダ構造４０のパターンが形成される。シリンダ構造４０は、第１の層３１と、第２の層３２と、を含む。本実施形態では、ブロック共重合体をアニールする方法及び雰囲気は特に限定されない。例えば、ブロック共重合体のミクロ相分離を水素などの還元作用のあるガスを不活性ガスに混合したフォーミングガス中で加熱することにより行う。これ以外にもアニール時の雰囲気は真空中やアルゴン、窒素などの不活性ガス中でも良い。アニール装置については特に限定されないが、好ましくはオーブン、ホットプレート等を用いて行う。
また、加熱以外のアニール方法として、溶媒雰囲気下にブロック共重合体を曝すことでミクロ相分離構造を形成させる溶媒アニール法を用いても良い。溶媒アニールに用いる溶媒は、トルエン、キシレン、メシチレンなどの芳香族炭化水素類、の溶媒としては、シクロヘキサノン、アセトン、エチルメチルケトン、メチルイソブチルケトン等のケトン類、メチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブアセテート、ブチルセロソルブアセテート等のセロソルブル類が挙げられる。その他にもテトラヒドロフランやクロロホルム等の良溶媒を用いても良い。溶媒は、必要に応じて２種以上を組み合わせて用いることができる。
ブロック共重合体層３０に含まれるポリマーの一方と、レジスト層２０と、の親和性が他方のポリマーに比べて高くなると、ブロック共重合体に含まれるポリマーのうちの、一方のポリマーがレジスト層２０の側壁に集まりやすくなる。
第１の層３１のレジスト層２０に対する親和性は、第２の層３２のレジスト層２０に対する親和性よりも高い。
従って、図２（ｂ）に表したように、レジスト層２０に接触する第１の層３１と、第１の層３１によって取り囲まれた第２の層３２と、を有するシリンダ構造４０が形成される。第１の層３１は、円筒状の形態を有し、第２の層３２は、円柱状の形態を有する。
本パターン形成方法は、さらに、レジスト層２０の開口部２０ｈから第２の層３２を除去する工程（第３ステップ）を備える。
図１（ｃ）に表したように、エッチングによってレジスト層２０の開口部２０ｈにおいて第２の層３２を除去する。ここで、第２の層３２のエッチング耐性は、第１の層３１のエッチング耐性よりも低い。従って、第２の層３２が開口部２０ｈから選択的に除去される。ミクロ相分離後に片方のポリマーを除去する方法（ここでは層３２を除去する方法）は、反応性イオンエッチング（ＲＩＥ）とウェットエッチングが挙げられる。ＲＩＥでは、ブロック共重合体を構成しているポリマーＡとポリマーＢが異なるＲＩＥ耐性を有することを利用して、一方のポリマーを除去できる。
例えば、ポリスチレンとポリブタジエンからなるブロック共重合体をミクロ相分離させた場合には、オゾン処理によりポリスチレンブロックのみを残すことができる。また、ポリスチレンとポリメチルメタクリレートからなるブロック共重合体をミクロ相分離させた場合には、酸素、ハロゲン化炭素などの反応性ガスを用いたＲＩＥによりポリスチレンブロックのみを残すことができる（USP6,565,763、およびK. Asakawa et al.,Jpn.J.Appl.Phys，41,6112?6118,2002を参照）。ＲＩＥに用いるガスは特に限定されない。酸素、フッ素や塩素、臭素、ヨウ素を含むハロゲン系のガスやハロゲン化炭素を用いることができる。
一方、ウェットエッチングは、エネルギー線の照射により分解するポリマーＡとエネルギー線に対して難分解性のポリマーＢとを有するブロック共重合体をミクロ相分離させた後、ブロック共重合体層に光、もしくは電子線を照射してポリマーＡを分解させ、溶剤で洗い流すことによりポリマーＡを選択的に除去することができる。例えば、エネルギー線とは紫外線、電子線、Ｘ線等が挙げられる。溶剤としては、トルエン、キシレン、メシチレンなどの芳香族炭化水素類、シクロヘキサン、シクロヘプタン、シクロオクタン、シクロノナンなどのシクロアルカン類、ヘキサン、ヘプタン、オクタン、ノナン、デカンなどのアルカン類、メタノール、エタノール、１−プロパノール、２−プロパノールなどのアルキルアルコール類等が挙げられる。
また、ケトン類、セロソルブ類、およびエステル類といった有機溶媒も使用できる。ケトン類の溶剤としては、シクロヘキサノン、アセトン、エチルメチルケトン、メチルイソブチルケトン等が挙げられる。セロソルブル類の溶剤としては、メチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブアセテート、ブチルセロソルブアセテート等が挙げられる。エステル類の溶剤としては、酢酸エチル、酢酸ブチル、酢酸イソアミル、γ−ブチロラクトン、３−メトキシプロピオン酸メチル等が挙げられる。溶剤は、必要に応じて２種以上を組み合わせて用いることができる。
図２（ｃ）に表したように、第２の層３２が開口部２０ｈから除去された後には、円筒状の第１の層３１が開口部２０ｈ内に残る。これにより、開口部２０ｈの内径よりもさらに径が小さい開口部３１ｈが形成される。
ブロック共重合体層の相分離の例について説明する。
ブロック共重合体は、例えば、同一種類のモノマーが連続して複数結合したもの（ブロック）を含む。各々のブロックは、互いに化学結合している。ブロック共重合体において、ブロック状になった複数種類のポリマーが互いに化学結合している。ポリマー間の斥力によりミクロ相分離させることで、微細な周期パターンが形成される。ブロック共重合体相分離構造のモルフォロジー（形態）は、ブロックの体積分率により決まる。モルフォロジーは、例えば、シリンダ構造及びラメラ構造などを含む。
例えば、２種類のポリマー（ポリマーＡ、ポリマーＢ）からなるブロック共重合体の場合、シリンダ構造においては、一方のポリマーの体積分率が約３０％である。ラメラ構造においては、２つのポリマーの体積分率が約５０％である。シリンダ構造においては、比率の低いポリマーが円柱状の形態をとり、周期的に円柱が並ぶ。体積分率の高いポリマーが、その周囲のマトリックス相を形成する。一方、ラメラ構造においては、交互に層が形成され、ポリマーＡ、ポリマーＢ、ポリマーＡ、ポリマーＢ…と、ポリマーＡ及びポリマーＢが、交互に並ぶ。
ミクロ相分離させただけでは、指紋状のパターンや、種々のドメインなどが形成される。この場合には、規則的なパターンを形成することは困難である。規則的なパターンは、例えば、半導体のパターンに必要なコンタクトホール（Ｃ／Ｈ）パターンやラインアンドスペース（Ｌ＆Ｓ）パターンなどを含む。さらに、ミクロ相分離させただけの場合は、所望の位置にどのポリマーが配列するかも規定できない。ブロック共重合体の特定のポリマーを所望の位置に規則的に配列させるためのガイドパターンが設けられる。これにより、規則的なパターンが形成でき、ポリマーの位置も規定できる。ガイドパターンには、物理ガイドとケミカルガイドがある。
本実施形態に係る物理ガイドについて説明する。物理ガイドはブロック共重合体を規則的に配向させるための凹凸の構造体である。その構造体の溝内の側壁とポリマーとの親和性が利用される。構造体の側壁と一方のポリマーとの親和性が高い場合には、側壁上に一方のポリマーが並ぶ。これを起点にして、ブロック共重合体が溝内で規則的に配列する。例えば、構造体の底面にも配向制御層を形成して、ブロック共重合体の配向をさらに制御することもできる。本実施形態では、物理ガイドが提供される。
シリンダ構造４０を形成する場合は、物理ガイドを用いて、シリンダの軸が下地層１５の層面に対して垂直になるように、第１の層３１及び第２の層３２が配向する。例えば、第１の層３１がシリンダとなり、第２の層３２が第１の層３１を取り囲む場合は、第１の層３１の軸が、下地層１５の層面に対して垂線になる。逆に、例えば、第２の層３２がシリンダとなり、第１の層３１が第２の層３２を取り囲む場合は、第２の層３２の軸が、下地層１５の層面に対して垂線になる。これにより、ブロック共重合体を所望の位置で所望の配向でミクロ相分離させることができる。
実施形態においては、下地層１５は、例えば、Ｓｉ基板である。しかし、実際の半導体素子作製には、回路基板を用いる。さらに回路基板を加工するために下地層１５はレジスト、反射防止膜、転写膜等を含んでいる。実施形態は、例えば、半導体のパターンを形成するリソグラフィー技術に関する。実施形態は、例えば、特に、ブロック共重合体をミクロ相分離させた後、一方ののポリマー相を除去して、残存しているポリマー相をエッチングマスクとするパターニング技術に使用される。
ミクロ相分離後のラメラ構造やシリンダ構造のうち、ブロック共重合体を構成している片方のポリマーを選択的に除去することで、Ｃ／ＨパターンやＬ＆Ｓパターンを形成できる。基板表面に垂直な円柱の軸を持つシリンダ構造は、円柱部分を形成しているポリマー相を除去することで、Ｃ／Ｈパターンとなる。また、基板表面に垂直にポリマー界面を持つように配向したラメラ構造は、片方のポリマー相を選択的に除去することで、Ｌ＆Ｓパターンとなる。このようにブロック共重合体のミクロ相分離構造で形成されたＣ／ＨパターンやＬ＆Ｓパターンはレジストパターンに代わるエッチングマスクとなる。
レジスト層２０の開口部２０ｈに、例えば、ポリスチレン（ＰＳ）と、ポリメチルメタクリレート（ＰＭＭＡ）と、を含むブロック共重合体を用いると、適切なコンタクトホールパターンが形成されない可能性がある。これは、レジストは親水性のため、親水性のＰＭＭＡの一部がレジストの側壁に集まってしまうためである。
このため、ＰＳと、ＰＭＭＡと、を含むブロック共重合体を用いたパターン形成方法では、以下のプロセスが検討されている。
図３（ａ）〜図３（ｄ）は、参考例に係るパターン形成方法を例示する模式的断面図である。
図３（ａ）に表されるように、被加工膜１１の上にＣ膜１２が設けられ、Ｃ膜１２の上にＳｉ酸化膜１３が設けられている。さらに、Ｓｉ酸化膜１３の上にＣ膜１２が設けられ、このＣ膜１２の上にＳｉ酸化膜１３が設けられている。つまり、Ｃ膜１２とＳｉ酸化膜１３とを含む組を２組用意する。そして、最上層のＳｉ酸化膜１３の上にレジスト層２０を形成する。レジスト層２０には上述した開口部２０ｈが設けられている。レジスト層２０から表出したＳｉ酸化膜１３と、レジスト層２０から表出したＳｉ酸化膜１３の下のＣ膜１２と、をＲＩＥにより除去する。
これにより、図３（ｂ）に表されるように、レジストパターンがＳｉ酸化膜１３に転写され、Ｓｉ酸化膜パターンがＣ膜１２に転写される。Ｃ膜１２には、開口部１２ｈが形成される。この段階では、レジスト層２０が既に除去されている。
次に、図３（ｃ）に表されるように、Ｃ膜１２の開口部１２ｈに、ポリスチレン（ＰＳ）と、ポリメチルメタクリレート（ＰＭＭＡ）と、を含むブロック共重合体層３５を形成する。
次に、図３（ｄ）に表されるように、ブロック共重合体層３５に加熱処理（例えば、２５０℃付近）を施す。この加熱処理により、ブロック共重合体層３５がミクロ相分離されて、開口部１２ｈ内に、ポリスチレンを含む層３６と、ポリメチルメタクリレートを含む層３７とが形成される。ここで、ポリスチレンのＣ膜１２に対する親和性は、ポリメチルメタクリレートのＣ膜１２に対する親和性よりも高い。従って、レジスト層２０に接触する層３６と、層３６によって取り囲まれた層３７と、が形成される。層３６および層３７は、シリンダ構造を有する。
図３（ａ）〜図３（ｄ）に例示されるプロセスでは、Ｓｉ酸化膜１３とＣ膜１２とからなる組が２組必要になる。これにより、コストが高くなっている。また、シリンダ構造を得るために、２５０℃付近で加熱処理をするため、アニール工程においてもコストが高くなってしまう。
つまり、安価にＣ／Ｈパターンを形成するためには、Ｓｉ酸化膜１３およびＣ膜１２の製造工程数を減らし、加熱処理における温度を下げることが有効である。しかし、現状では、これらを兼ねた方法がなく、参考例のようなプロセスを経なければならず、コストが増大している。
図４（ａ）〜図４（ｆ）は、実施形態に係るパターン形成を例示する模式的断面図である。
図５（ａ）〜図５（ｆ）は、実施形態に係るパターン形成を例示する模式的平面図である。
図４（ａ）にパターン形成方法を適用したレジスト物理ガイド２００を示す。レジスト物理ガイド２００は、レジストパターンである。レジストパターンの開口部（２００ｈ）においてＳｉ酸化膜を表出させている。レジストパターンエッジがブロック共重合体ミクロ相分離後のブロック共重合体配列の起点となる。
レジスト物理ガイド２００のパターニングは、通常の光露光プロセスと同じなので、反射低減機能が利用される。例えば、光露光ではＡｒＦ光が用いられる。ここでは、Ｓｉ酸化膜１３０（ＳＯＧ膜：Spin-On-Glass）／Ｃ膜１２０（ＳＯＣ膜：Spin-On-Carbon）の積層構造が反射低減膜の機能を持つ。Ｓｉ酸化膜１３０は、シリコン化合物膜の一例であり、Ｃ膜１２０は有機膜の一例である。また、レジスト物理ガイド２００から下層の積層体を下地層とする。
Ｃ膜１２０の下には、被加工膜１１０がある。例えば、被加工膜１１０とは、Ｓｉ酸化膜１３１（ＴＥＯＳ膜：Tetraethyl orthosilicate）中に埋め込まれた金属配線１３２で構成されている。金属配線にもちいる材料は、タングステン、アルミニウム、銅、銅コバルト、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド等が挙げられる。
図５（ａ）に表されるように、レジスト物理ガイド２００は、Ｃ／Ｈパターンを有する。例えば、レジスト物理ガイド２００には、円形状の開口部２００ｈが設けられている。
次に、図４（ｂ）に表されるように、レジスト物理ガイド２００の開口部２００ｈのなかに、ポリスチレン（ＰＳ）と、ポリｎヘキシルメタクリレート（ＰｎＨＭＡ）と、を含むブロック共重合体層３００を形成する。
図５（ｂ）に表されるように、開口部２００ｈのなかに形成されたブロック共重合体層３００は、ミクロ相分離前の状態にある。例えば、重量平均分子量７００００、モル分率（ｆ（ＰＳ））が０．８０のブロック共重合体ＰＳ−ｂ−ＰｎＨＭＡを開口部２００ｈのなかに形成する。
次に、図４（ｃ）に表されるように、ブロック共重合体層３００にアニール処理を施す。アニール温度は、室温（例えば、２５℃）以上１５０℃以下に調整される。第１の実施例では、一例として、１５０℃、８時間のアニール処理を施す。また、図１（ｂ）で説明したようにアニール方法及び雰囲気は特に限定されない。
図４（ｃ）はミクロ相分離後の状態を例示している。この例では、レジスト物理ガイド２００とポリスチレン（ＰＳ）とに親和性があるので、レジストパターンの側壁にポリスチレンが集まる。ブロック共重合体層３００がミクロ相分離すると、開口部２００ｈ内に、ポリスチレン（ＰＳ）を含む層３１０と、ポリｎヘキシルメタクリレート（ＰｎＨＭＡ）を含む層３２０とが形成される。
図５（ｃ）に表されるように、レジスト物理ガイド２００に接触する層３１０と、層３１０によって取り囲まれた層３２０と、が形成される。層３１０および層３２０は、シリンダ構造を有する。
次に、図４（ｄ）に表されるように、エッチングによって層３２０を選択的に除去する。層３２０を選択的に除去する方法は、図１（ｃ）の層３２を除去する方法と同様である。
このため、図５（ｄ）に表されるように、開口部２００ｈよりもさらに径の小さい開口部３１０ｈが形成される。
次に、図４（ｅ）及び図５（ｅ）に表されるように、残った層３１０とレジスト物理ガイド２００とをマスクとしてパターン転写をＳｉ酸化膜１３０とＣ膜１２０とに対して行う。
例えば、レジスト物理ガイド２００及び層３１０をマスクとして、フッ素系のガスを使用してＳｉ酸化膜１３０をエッチングする。続いて、Ｓｉ酸化膜パターンをマスクとして、ＣＦ４／Ｏ２／Ａｒ系のガスを使用してＣ膜１２０をエッチングする。
続いて、図４（ｆ）及び図５（ｆ）に表されるように、Ｃ膜のパターンをマスクとして、フッ素系のガスを使用してＳｉ酸化膜１３１をエッチングする。最後に金属配線１３２に到達する。
ＰＳパターンをＳＯＧ膜に、ＳＯＧパターンをＳＯＣ膜に、ＳＯＣ膜パターンをＳｉ酸化膜と金属配線に転写することで、十分なエッチング選択比をとることができ、膜厚の薄いＰＳでもエッチング加工が可能である。
上記方法によれば、フォトレジストのガイドパターンを利用できるためＳＯＧ／ＳＯＣ層は一組で足りる。また、ＰＳ−ｂ−ＰｎＨＭＡは、室温以上、１５０℃以下の範囲で相分離構造を形成できるため、ＰＳ−ｂ−ＰＭＭＡと比べてアニール温度を低減させることができる。このため、本実施例は、コスト削減に繋がる。
上記ではＡｒＦ光によりレジスト物理ガイド２００を形成した例を示した。しかし、レジスト物理ガイド２００を形成する手段はこれに限定されない。エネルギー線照射により現像液可溶部と不溶部ができる材料であればレジスト物理ガイド２００として使用できる。また、ＡｒＦ光以外のエネルギー線として、電子ビーム、ＥＵＶ光、イオンビーム、粒子線を使用することが可能である。
以下にポリスチレン誘導体と側鎖の炭素数が６以上のアクリルのブロック共重合体を選択した理由について説明する。
はじめにアクリルを選択した理由について説明する。親水性のレジストの物理ガイド内に適切なシリンダ構造を形成するためには、ＰＳとＰＳよりも疎水性のポリマーのブロック共重合体を選択する必要がある。上記ブロック共重合体を用いた場合、マトリックス相のＰＳがレジストの物理ガイド側壁に集まりやすく、ＰＳよりも疎水性のポリマーがシリンダ相を形成するため適切なシリンダ構造を形成するからである。例えばアクリル以外にＰＳよりも疎水性が高いポリマーとしてポリジメチルシロキサン(ＰＤＭＳ)、ポリ２，２，２−トリフルオロエチルメタクリレート（ＰＴＦＥＭＡ）が挙げられる。しかし、以下の点でアクリルの方がＰＤＭＳおよびＰＴＦＥＭＡより優れている。
ＰＳ−b−ＰＤＭＳを用いた場合について説明する。Ｏ２プラズマに対するＰＤＭＳのエッチング耐性は、ＰＳのエッチング耐性よりも高い。従って、ＲＩＥ後には、マトリックス相のＰＳが先に取り除かれて、円柱状のＰＤＭＳが残るため、Ｃ／Ｈパターンを形成することができない。
続いて、ＰＳ−b−ＰＴＦＥＭＡを用いた場合について説明する。ブロック共重合体の相分離は一般的にガラス転移温度以上で起こるため、ガラス転移温度が低い場合、相分離をより低温で行うことができる。アクリルであるＰｎＨＭＡのガラス転移温度（Ｔｇ）は、−２７℃であるのに対し、ＰＴＦＥＭＡのガラス転移温度（Ｔｇ）は、８０℃である。このため、ＰＳ−ｂ−ＰｎＨＭＡほどの低温アニールによって、ＰＳとＰＴＦＥＭＡとをミクロ相分離させることができない可能性がある。
また、アクリル系ポリマーの合成面における利点は、原料であるモノマーが入手しやすいことや、重合方法が簡便であることが挙げられる。
したがって、ＰＳよりも疎水性のポリマーのとしてアクリルを選択した。
次に炭素数が６以上のアクリルを選択した理由について説明する。
まず、ガラス転移温度の観点から説明する。一般的にガラス転移温度以上でブロック共重合体をアニールすることによりミクロ相分離構造が得られる。よってガラス転移温度が低ければ、相分離のためのアニール温度を低くすることができる。アクリルの側鎖の炭素数を多くすることでポリマー鎖間の分子間力が低下してガラス転移温度を低くすることができる。例えば分子量が同程度のＰＭＭＡ、ＰｎＢＭＡ、ＰｎＨＭＡのガラス転移温度はそれぞれ１１０℃、３９℃、−２７℃である。したがって、相分離のためのアニール温度を低くするためには、アクリルの側鎖の炭素数はより多い方が良い。
続いて、表面エネルギーの観点から説明する。
図６は、アクリルの側鎖の炭素数における水の接触角を表すグラフ図である。
図６には、ポリｎヘキシルメタクリレート（ＰｎＨＭＡ）、ポリスチレン（ＰＳ）、ポリｎブチルメタクリレート（ＰｎＢＭＡ）、ポリｎプロピルメタクリレート（ＰｎＰＭＡ）、およびポリメチルメタクリレート（ＰＭＭＡ）のそれぞれの水に対する接触角が表されている。水の接触角を表面エネルギーの指標とした。水の接触角が大きくなると表面エネルギーが小さくなる。一方、水の接触角が小さくなると表面エネルギーが大きくなる。
ブロック共重合体の一例として、ＰＳ−ｂ−ＰｎＨＭＡを考える。ただし、ＰＳはマトリックス相、ＰｎＨＭＡはシリンダ相となる。各ホモポリマーの接触角を測定した場合、水との接触角は、ＰＳでは、９４°、ＰｎＨＭＡは、１０４°である。従って、ＰｎＨＭＡの方がＰＳよりも表面エネルギーが小さい。つまり、親水性のレジストのガイドパターン内にＰＳ−ｂ−ＰｎＨＭＡのシリンダ構造を形成した場合、表面エネルギーの高いＰＳがレジストの側壁に集まりやすい。したがって、レジストのガイドパターン内に適切なシリンダ構造を形成することができる。一方、ＰｎＢＭＡ、ＰｎＰＭＡ、およびＰＭＭＡのそれぞれの水との接触角は、ＰＳよりも低い。言い換えるとＰｎＢＭＡ、ＰｎＰＭＡ、およびＰＭＭＡはＰＳよりも表面エネルギーが大きい。
そのため、レジストをガイドパターンに用いた場合、表面エネルギーの高いＰｎＢＭＡ、ＰｎＰＭＡ、およびＰＭＭＡがレジストの側壁に集まりやすく適切なＣ／Ｈパターンが形成されない。また、図６から推測するとポリｎペンチルメタクリレート(側鎖の炭素数が５である)の場合、ＰＳの接触角と同程度になる。そのため、ＰＳとポリｎペンチルメタクリレート間の斥力が低下してＰＳとポリｎペンチルメタクリレートの共重合体は、相分離を起こしにくくなる。同様にアクリルの側鎖の炭素数に対する溶解度パラメータの関係が過去の文献で報告されている(Ruzette et al.Macromolecules 1998,31,8509-8516を参照)。したがって、アクリルの側鎖の炭素数は６以上が好ましい。
実際に相分離させたブロック共重合体の平面ＡＦＭ(Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ)像を例示する。
図７（ａ）〜図７（ｆ）は、実施形態に係るパターン形成方法における相分離を例示するＡＦＭ像である。
図７（ａ）〜図７（ｆ）には、塗布直後のブロック共重合体の平面ＡＦＭ像（上段）と、アニール処理後のブロック共重合体の平面ＡＦＭ像（下段）と、が例示されている。また、ＡＦＭ像では、物理ガイドが設けられていない。すなわち、このＡＦＭ像では、２種類のポリマーＡ、Ｂを含むブロック共重合体層が所定の温度でポリマーＡを含む層とポリマーＢを含む層とに相分離するかが確認されている。なお、それぞれのアニール時間は、８時間とした。
図７（ａ）及び図７（ｄ）には、ＰＳ−ｂ−ＰＭＭＡ層の平面ＡＦＭ像が例示されている。アニール前(図７（ａ）)のＰＳ−ｂ−ＰＭＭＡ層においては、相分離パターンが現れなかった。１６０℃でのアニール処理後において、相分離パターンが現れた(図７（ｄ）)。
図７（ｂ）及び図７(ｅ)には、ＰＳ−ｂ−ＰｎＢＭＡ層の平面ＡＦＭ像が例示されている。アニール前(図７（ｂ）)のＰＳ−ｂ−ＰｎＢＭＡ層においては、相分離パターンが現れなかった。また、図７（ｅ）に示すようにアニール処理後においても、相分離パターンが現れなかった。アニール温度は、１８０℃である。なお、熱重量分析により１８０℃以上ではＰｎＢＭＡが分解してしまうので、アニール温度は、１８０℃が上限である。従って、ＰＳ−ｂ−ＰｎＢＭＡ層は、１８０℃においても相分離しにくいことが分かった。
これに対し、図７（ｃ）及び図７（ｆ）には、ＰＳ−ｂ−ＰｎＨＭＡ層の平面ＡＦＭ像が例示されている。図７（ｃ）に示すようにＰＳ−ｂ−ＰｎＨＭＡ層においては、アニールをしなくても、相分離パターンが現れた。１５０℃でのアニール処理においても、相分離パターンを確認することができた（図７（ｆ）)。ＰＳ−ｂ−ＰｎＨＭＡ層は、１５０℃程度で十分に相分離することが分かった。従って、ＰＳ−ｂ−ＰｎＨＭＡはＰＳ−ｂ−ＰＭＭＡと比べてアニール温度を低くできる。
図８は、実施形態に係るポリスチレンの側鎖の炭素数とドライエッチング耐性との経験則を例示するグラフ図である。
横軸がポリスチレンの側鎖の炭素数で、縦軸が大西パラメータ（Ｎ／（Ｎｃ−Ｎｏ））である。ここで、Ｎは、総原子数を表し、Ｎｃは、炭素原子数を表し、Ｎｏは、酸素原子数を表す。
また、大西パラメータは重合性単位容積あたりの炭素密度を表し、一般に大西パラメータが小さくなるとエッチング耐性が向上する。
図８から分かるように、側鎖の炭素数が６から１８まではドライエッチング耐性が増加する。また、側鎖の炭素数が大きくなるに従い立体障害が高くなりポリマーを合成しにくくなる。従って、アクリルの側鎖の炭素数は６以上１８以下がより好ましい。
なお、ＰＳのドライエッチング耐性は、アクリルのドライエッチング耐性よりも高い。これにより、ＰＳとアクリルとを含むシリンダ構造にドライエッチング加工を施した場合、アクリルが選択的にエッチング除去される。
本実施形態では、ポリスチレン誘導体と側鎖の炭素数が６以上のアクリルのブロック共重合体が用いられる。例えば、ポリスチレン誘導体とはポリスチレン、ポリヒドロキシスチレン、ポリ２ビニルピリジン等が挙げられる。また側鎖の炭素数が６以上のアクリルとはポリｎヘキシルメタクリレート（ＰｎＨＭＡ）、ポリｎヘプチルメタクリレート、ポリｎオクチルメタクリレート、ポリｎノニルメタクリレート、ポリｎデシルメタクリレート、ポリｎウンデシルメタクリレート、ポリラウリルメタクリレート(ＰｎＬＭＡ)、ポリオクタデシルメタクリレート(ＰｎＯＭＡ)、ポリｎヘキシルアクリレート、ポリｎヘプチルアクリレート、ポリｎオクチルアクリレート、ポリｎノニルアクリレート、ポリｎデシルアクリレート、ポリｎウンデシルアクリレート、ポリラウリルアクリレート、ポリｎオクタデシルアクリレート等が挙げられる。これ以外にもアクリルの側鎖が６以上であれば、類似した化学構造のアクリルも含むことができる。
以下、実施例を説明する。
＜実施例１＞
Ｓｉ基板上にＡｒＦ露光用のフォトレジスト(ＪＳＲ社製ＡＲ２３９５)を１５００ｒｐｍ、３０秒間の条件で回転塗布する。続いて１２０℃、９０秒でプリベイクした後、Ｃ／Ｈパターンのレチクルを用いてＡｒＦエキシマレーザでパターン露光を行う。露光量は２５ｍＪ／ｃｍ２とする。ＰＥＢ(Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ)を１２５℃、６０秒で行い、２．３８％ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）で現像を行う。続いて現像後のフォトレジストをＡｒＦエキシマレーザで全面露光を行う。露光量は２５ｍＪ／ｃｍ２とする。続いて１８５℃、１２０秒でのアニールによりフォトレジストを硬化させる。フォトレジストを全面露光し、アニールすることによりブロック共重合体溶液に対して不溶化させる。ここで全面露光に用いる光源をＫｒＦエキシマレーザ、低圧水銀灯、あるいは高圧水銀灯に変えても同様な結果が得られる。ただし、低圧水銀灯と高圧水銀灯の露光量は波長２５４ｎｍに換算した値を用いる。このようにしてフォトレジストの膜厚が１２５ｎｍ、開口した径が７０ｎｍのＣ／Ｈパターン（物理ガイド）を得る。
続いて、ＰＳ−ｂ−ＰｎＨＭＡ（ポリスチレン−ポリｎヘキシルメタクリレートブロック共重合体）溶液を調製する。ここで、用いたＰＳ−ｂ−ＰｎＨＭＡの重量平均分子量は７００００、モル分率（ｆ（ＰＳ））が０．８０である。このＰＳ−ｂ−ＰｎＨＭＡを相分離させた場合、ＰＳがマトリックス相で、ＰｎＨＭＡが径２５ｎｍのシリンダ相を形成する。そのＰＳ−ｂ−ＰｎＨＭＡをＰＧＭＥＡ（プロピレングリコール１−モノメチルエーテル２−アセテート）に溶解させて濃度１．５ｗｔ％に調製したＰＳ−ｂ−ＰｎＨＭＡ溶液を得る。次に、調製したＰＳ−ｂ−ＰｎＨＭＡ溶液をＣ／Ｈパターンに加工したフォトレジスト上に２０００ｒｐｍ、３５秒間で回転塗布する。物理ガイド内のＰＳ−ｂ−ＰｎＨＭＡ層の膜厚は、８０ｎｍである。得られた膜を１１０℃、９０秒でベイクして溶媒を除去する。そして、ＰＳ−ｂ−ＰｎＨＭＡを相分離するために１５０℃、６０分間でアニールを行う。その結果、径が７０ｎｍの物理ガイド内にＰＳ−ｂ−ＰｎＨＭＡが相分離構造を形成する。ＰＳがマトリックス相で、ＰｎＨＭＡが径２５ｎｍのシリンダ相を形成する。
その後、Ｏ２プラズマエッチングによりＰｎＨＭＡで構成されているシリンダ相を選択的に除去する。Ｓｉ基板表面が現れるまでＯ２プラズマエッチングをした結果、径が２５ｎｍのＣ／Ｈパターンを形成することができる。Ｃ/Ｈパターンの断面をＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で観察した結果、高さ３５ｎｍのＣ/Ｈパターンが基板表面に対して垂直に形成できていることを確認できる。アスペクト比は（ホール径／ホール長＝１／１．４）Ｃ／Ｈパターンを得ることができる。
＜実施例２＞
相分離後のＰＳ−ｂ−ＰｎＨＭＡを選択的に除去する方法をウェットエッチングにした場合を示す。
Ｓｉ基板上にＡｒＦ露光用のフォトレジスト(ＪＳＲ社製ＡＲ２３９５)を１５００ｒｐｍ、３０秒間の条件で回転塗布する。続いて１２０℃、９０秒でプリベイクした後、Ｃ／Ｈパターンのレチクルを用いてＡｒＦエキシマレーザでパターン露光を行う。露光量は２５ｍＪ／ｃｍ２とする。ＰＥＢを１２５℃、６０秒で行い、２．３８％ＴＭＡＨで現像を行う。続いて現像後のフォトレジストをＡｒＦエキシマレーザで全面露光を行う。露光量は２５ｍＪ／ｃｍ２とする。続いて１８５℃、１２０秒でのアニールによりフォトレジストを硬化させる。フォトレジストを全面露光し、アニールすることによりブロック共重合体溶液に対して不溶化させる。ここで全面露光に用いる光源をＫｒＦエキシマレーザ、低圧水銀灯、高圧水銀灯に変えても同様な結果が得られる。ただし、低圧水銀灯と高圧水銀灯の露光量は波長２５４ｎｍに換算した値を用いる。このようにしてフォトレジストの膜厚が１２５ｎｍ、開口した径が７０ｎｍのＣ／Ｈパターン（物理ガイド）を得る。
続いて、ＰＳ−ｂ−ＰｎＨＭＡ溶液を調製する。ここで、用いたＰＳ−ｂ−ＰｎＨＭＡの重量平均分子量は７００００、モル分率（ｆ（ＰＳ））が０．８０である。このＰＳ−ｂ−ＰｎＨＭＡを相分離させた場合、ＰＳがマトリックス相で、ＰｎＨＭＡが径２５ｎｍのシリンダ相を形成する。そのＰＳ−ｂ−ＰｎＨＭＡをＰＧＭＥＡに溶解させて濃度１．５ｗｔ％に調製したＰＳ−ｂ−ＰｎＨＭＡ溶液を得る。次に、調製したＰＳ−ｂ−ＰｎＨＭＡ溶液をＣ／Ｈパターンに加工したフォトレジスト上に２０００ｒｐｍ、３５秒間で回転塗布する。物理ガイド内のＰＳ−ｂ−ＰｎＨＭＡ層の膜厚は、８０ｎｍである。得られた膜を１１０℃、９０秒でベイクして溶媒を除去する。そして、ＰＳ−ｂ−ＰｎＨＭＡを相分離するために１５０℃、６０分間でアニールを行う。その結果、径が７０ｎｍの物理ガイド内にＰＳ−ｂ−ＰｎＨＭＡが相分離構造を形成する。ＰＳがマトリックス相で、ＰｎＨＭＡが径２５ｎｍのシリンダ相を形成する。
その後、波長１７２ｎｍのＤＵＶ（真空紫外光）を１８００ｍＪ／ｃｍ２で全面照射する。このＤＵＶ照射によって、ＰｎＨＭＡが分解する。光源をＫｒＦエキシマレーザ、低圧水銀灯と高圧水銀灯に変えても同様な結果が得られる。続いて、メチルイソブチルケトンと２−プロパノールを１：３の混合溶媒で３０秒間現像する。この現像によって、分解したＰｎＨＭＡのみが選択的に除去される。したがって、径が２５ｎｍのＣ／Ｈパターンを形成することができる。現像液として、酢酸ブチル、キシレン、ジブチルエーテル、あるいはトルエンを用いても同様な結果が得られる。Ｃ／Ｈパターンの断面をＳＥＭで観察した結果、高さ７５ｎｍのＣ／Ｈパターンが基板表面に対して垂直に形成できていることを確認できる。また、Ｏ２プラズマエッチングのようにＰＳ相はエッチングされないため、アスペクト比の高い（ホール径／ホール長＝１／３）Ｃ／Ｈパターンを得ることができる。
＜実施例３＞
最上層にＷ（タングステン）配線（配線幅１００ｎｍ）とそれを被覆したＴＥＯＳ膜（膜厚１５０ｎｍ）で構成されている半導体回路基板上にＳＯＣ層（膜厚１５０ｎｍ）、ＳＯＧ層（膜厚４５ｎｍ）の順に積層させる。ＪＳＲ社製ＣＴ０８を用いて１５００ｒｐｍ、３０秒でＴＥＯＳ膜上に回転塗布してＳＯＣ層を形成する。その後、ＪＳＲ社製ＳＯＧ０８０を用いて１５００ｒｐｍ、３０秒でＳＯＣ上に回転塗布してＳＯＧ層を形成する。続いて、その多層膜上にＡｒＦ露光用のフォトレジスト(ＪＳＲ社製ＡＲ２３９５)を１５００ｒｐｍ、３０秒間の条件で回転塗布する。続いて１２０℃、９０秒でプリベイクした後、Ｃ／Ｈパターンのレチクルを用いてＡｒＦエキシマレーザでパターン露光を行う。露光量は２５ｍＪ／ｃｍ２とする。ＰＥＢを１２５℃、６０秒で行い、２．３８％ＴＭＡＨで現像を行う。続いて現像後のフォトレジストをＡｒＦエキシマレーザで全面露光を行う。露光量は２５ｍＪ／ｃｍ２とする。続いて１８５℃、１２０秒でのアニールによりフォトレジストを硬化させる。フォトレジストを全面露光し、アニールすることによりブロック共重合体溶液に対して不溶化させる。ここで全面露光に用いる光源をＫｒＦエキシマレーザ、低圧水銀灯、高圧水銀灯に変えても同様な結果が得られる。ただし、低圧水銀灯と高圧水銀灯の露光量は波長２５４ｎｍに換算した値を用いる。このようにしてフォトレジストの膜厚が１２５ｎｍ、開口した径が７０ｎｍのＣ／Ｈパターン（物理ガイド）を得る。
続いて、ＰＳ−ｂ−ＰｎＨＭＡ溶液を調製する。ここで、用いたＰＳ−ｂ−ＰｎＨＭＡの重量平均分子量は７００００、モル分率（ｆ（ＰＳ））が０．８０である。このＰＳ−ｂ−ＰｎＨＭＡを相分離させた場合、ＰＳがマトリックス相で、ＰｎＨＭＡが径２５ｎｍのシリンダ相を形成する。そのＰＳ−ｂ−ＰｎＨＭＡをＰＧＭＥＡに溶解させて濃度１．５ｗｔ％に調製したＰＳ−ｂ−ＰｎＨＭＡ溶液を得る。次に、調製したＰＳ−ｂ−ＰｎＨＭＡ溶液をＣ／Ｈパターンに加工したフォトレジスト上に２０００ｒｐｍ、３５秒間で回転塗布する。物理ガイド内のＰＳ−ｂ−ＰｎＨＭＡ層の膜厚は、８０ｎｍである。得られた膜を１１０℃、９０秒でベイクして溶媒を除去する。そして、ＰＳ−ｂ−ＰｎＨＭＡを相分離するために１５０℃、６０分間でアニールを行う。その結果、径が７０ｎｍの物理ガイド内にＰＳ−ｂ−ＰｎＨＭＡが相分離構造を形成する。ＰＳがマトリックス相で、ＰｎＨＭＡが径２５ｎｍのシリンダ相を形成する。
その後、Ｏ２プラズマエッチングによりＰｎＨＭＡで構成されているシリンダ相を選択的に除去する。ＳＯＧ基板表面が現れるまでＯ２プラズマエッチングをする。フォトレジストの物理ガイドとＰＳのマトリックス相をマスクとして、フッ素系のガスによりＳＯＧ膜をエッチングする。続いて、ＳＯＧのパターンをマスクとして、ＣＦ４／Ｏ２／Ａｒ系のガスによりＳＯＣ膜をエッチングする。最後にＳＯＣのパターンをマスクにしてフッ素系のガスによりＴＥＯＳ膜をエッチングする。その結果、径が２５ｎｍのＣ／ＨパターンがＷ配線上に形成される。また、Ｃ／Ｈパターンの断面をＳＥＭで観察した結果、高さ８０ｎｍのＣ／ＨパターンがＷ配線表面に対して垂直に形成できていることを確認できる。
＜実施例４＞
用いるブロック共重合体をＰＳ−ｂ−ＰｎＨＭＡからＰＳ−ｂ−ＰｎＯＭＡ（ポリスチレン−ポリオクタデシルメタクリレートブロック共重合体）に変更した場合を示す。
Ｓｉ基板上にＡｒＦ露光用のフォトレジスト(ＪＳＲ社製ＡＲ２３９５)を１５００ｒｐｍ、３０秒間の条件で回転塗布する。続いて１２０℃、９０秒でプリベイクした後、Ｃ／Ｈパターンのレチクルを用いてＡｒＦエキシマレーザでパターン露光を行う。露光量は２５ｍＪ／ｃｍ２とする。ＰＥＢを１２５℃、６０秒で行い、２．３８％ＴＭＡＨで現像を行う。続いて現像後のフォトレジストをＡｒＦエキシマレーザで全面露光を行う。露光量は２５ｍＪ／ｃｍ２とする。続いて１８５℃、１２０秒でのアニールによりフォトレジストを硬化させる。フォトレジストを全面露光し、アニールすることによりブロック共重合体溶液に対して不溶化させる。ここで全面露光に用いる光源をＫｒＦエキシマレーザ、低圧水銀灯、高圧水銀灯に変えても同様な結果が得られる。ただし、低圧水銀灯と高圧水銀灯の露光量は波長２５４ｎｍに換算した値を用いる。このようにしてフォトレジストの膜厚が１２５ｎｍ、開口した径が７０ｎｍのＣ／Ｈパターン（物理ガイド）を得る。
続いて、ＰＳ−ｂ−ＰｎＯＭＡ溶液を調製する。ここで、用いたＰＳ−ｂ−ＰｎＯＭＡの重量平均分子量は７００００、モル分率（ｆ（ＰＳ））が０．８９である。このＰＳ−ｂ−ＰｎＯＭＡを相分離させた場合、ＰＳがマトリックス相で、ＰｎＯＭＡが径２５ｎｍのシリンダ相を形成する。そのＰＳ−ｂ−ＰｎＯＭＡをＰＧＭＥＡに溶解させて濃度１．５ｗｔ％に調製したＰＳ−ｂ−ＰｎＯＭＡ溶液を得る。次に、調製したＰＳ−ｂ−ＰｎＯＭＡ溶液をＣ／Ｈパターンに加工したフォトレジスト上に２５００ｒｐｍ、３５秒間で回転塗布する。物理ガイド内のＰＳ−ｂ−ＰｎＯＭＡ層の膜厚は、８０ｎｍである。得られた膜を１１０℃、９０秒でベイクして溶媒を除去する。そして、ＰＳ−ｂ−ＰｎＯＭＡを相分離するために１５０℃、６０分間でアニールを行う。その結果、径が７０ｎｍの物理ガイド内にＰＳ−ｂ−ＰｎＯＭＡが相分離構造を形成する。ＰＳがマトリックス相で、ＰｎＯＭＡが径２５ｎｍのシリンダ相を形成する。
その後、Ｏ２プラズマエッチングによりＰｎＯＭＡで構成されているシリンダ相を選択的に除去する。Ｓｉ基板表面が現れるまでＯ２プラズマエッチングをした結果、径が２５ｎｍのＣ／Ｈパターンを形成することができる。なお、Ｃ/Ｈパターンの断面をＳＥＭで観察した結果、高さ２５ｎｍのＣ/Ｈパターンが基板表面に対して垂直に形成できていることを確認できる。
＜比較例１＞
用いるブロック共重合体をＰＳ−ｂ−ＰＭＭＡにする場合、ＰＳ−ｂ−ＰｎＨＭＡのような適切なＣ／Ｈパターンができない例を示す。
Ｓｉ基板上にＡｒＦ露光用のフォトレジスト(ＪＳＲ社製ＡＲ２３９５)を１５００ｒｐｍ、３０秒間の条件で回転塗布する。続いて１２０℃、９０秒でプリベイクした後、Ｃ／Ｈパターンのレチクルを用いてＡｒＦエキシマレーザでパターン露光を行う。露光量は２５ｍＪ／ｃｍ２とする。ＰＥＢを１２５℃、６０秒で行い、２．３８％ＴＭＡＨで現像を行う。続いて現像後のフォトレジストをＡｒＦエキシマレーザで全面露光を行う。露光量は２５ｍＪ／ｃｍ２とする。続いて１８５℃、１２０秒でのアニールによりフォトレジストを硬化させる。フォトレジストを全面露光し、アニールすることによりブロック共重合体溶液に対して不溶化させる。このようにしてフォトレジストの膜厚が１２５ｎｍ、開口した径が７０ｎｍのＣ／Ｈパターン（物理ガイド）を得る。
続いて、ＰＳ−ｂ−ＰＭＭＡ溶液を調製する。ここで、用いたＰＳ−ｂ−ＰＭＭＡの重量平均分子量は７００００、モル分率（ｆ（ＰＳ））が０．６８である。このＰＳ−ｂ−ＰＭＭＡを相分離させた場合、ＰＳがマトリックス相で、ＰＭＭＡが径２５ｎｍのシリンダ相を形成する。そのＰＳ−ｂ−ＰＭＭＡをＰＧＭＥＡに溶解させて濃度１．５ｗｔ％に調製したＰＳ−ｂ−ＰｎＨＭＡ溶液を得る。次に、調製したＰＳ−ｂ−ＰＭＭＡ溶液をＣ/Ｈパターンに加工したフォトレジスト上に２０００ｒｐｍ、３５秒間で回転塗布する。１１０℃、９０秒でベイクした後、２００℃、１分間でアニールを行う。その結果、ＰＳ−ｂ−ＰＭＭＡが相分離して、径が２５nmシリンダ構造を形成する。その後、Ｏ２プラズマエッチングでＰＭＭＡ相を選択的に除去した結果、適切なＣ／Ｈパターンが得られない。この原因は、図６に示したようにＰＭＭＡがＰＳよりも親水性であり、親水性のフォトレジストの側壁にも集まってしまうからである。
＜比較例２＞
用いるブロック共重合体をＰＳ−ｂ−ＰｎＢＭＡにする場合、ＰＳ−ｂ−ＰｎＨＭＡのような微細なＣ/Ｈパターンができない例を示す。
Ｓｉ基板上にＡｒＦ露光用のフォトレジスト(ＪＳＲ社製ＡＲ２３９５)を１５００ｒｐｍ、３０秒間の条件で回転塗布する。続いて１２０℃、９０秒でプリベイクした後、Ｃ／Ｈパターンのレチクルを用いてＡｒＦエキシマレーザでパターン露光を行う。露光量は２５ｍＪ/ｃｍ２とする。ＰＥＢを１２５℃、６０秒で行い、２．３８％ＴＭＡＨで現像を行う。続いて現像後のフォトレジストをＡｒＦエキシマレーザで全面露光を行う。露光量は２５ｍＪ/ｃｍ２とする。続いて１８５℃、１２０秒でのアニールによりフォトレジストを硬化させる。フォトレジストを全面露光し、アニールすることによりブロック共重合体溶液に対して不溶化させる。このようにしてフォトレジストの膜厚が１２５ｎｍ、開口した径が７０ｎｍのＣ／Ｈパターン（物理ガイド）を得る。
続いて、別途用意しておいたＰＳ−ｂ−ＰｎＢＭＡ溶液をＣ/Ｈパターンに加工したフォトレジスト上に塗布する。ここで、用いたＰＳ−ｂ−ＰｎＢＭＡの重量平均分子量は７００００、モル分率（ｆ（ＰＳ））が０．７６である。１１０℃、９０秒でベイクした後、１８０℃、６０分間でアニールを行う。しかし、ＰＳ−ｂ−ＰｎＢＭＡはシリンダ構造を形成することができない。そのため、最終的に物理ガイドよりも微細なＣ／Ｈパターンを形成することができない。これは図６に示したようにＰｎＢＭＡの接触角はＰＳと同程度であるため（ＰＳとＰｎＢＭＡの表面エネルギーが同程度)、ＰＳ−ｂ−ＰｎＢＭＡは、ＰＳとＰｎＢＭＡ間の斥力が小さく相分離構造を形成しにくい。これは図７のＡＦＭの結果からも分かる。
実施形態によれば、ポリスチレン誘導体と側鎖の炭素数が６以上のアクリルから成るブロック共重合体を用いることにより、レジストをガイドパターンとして利用することができるためプロセス数を減らすことができる。そして、相分離アニール温度を低温化することができるため安価に微細なＣ／Ｈパターンを形成する方法およびパターン形成に用いるブロック共重合体を提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、パターン形成方法で用いられる、各種の層、膜、固体、液体及びガスなどの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述したパターン形成方法を基にして、当業者が適宜設計変更して実施し得る全てのパターン形成方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１・・被加工膜、 １２・・Ｃ膜、 １２ｈ・・開口部、 １３・・Ｓｉ酸化膜、 １５・・下地層、 ２０・・レジスト層、 ２０ｈ・・開口部、 ３０ ブロック共重合体層、 ３１・・層、 ３１ｈ・・開口部、 ３２・・層、 ３５・・ブロック共重合体層、 ３６・・層、 ３７・・層、 ４０・・シリンダ構造、 １２０・・Ｃ膜、 １３０・・Ｓｉ酸化膜、 １３１・・Ｓｉ酸化膜、 １３２・・金属配線、 ２００・・レジスト物理ガイド、 ２００ｈ・・開口部、 ３００・・ブロック共重合体層、 ３１０・・層、 ３１０ｈ・・開口部、 ３２０・・層

Claims (4)

  1. 下地層の上に設けられ開口部を有するレジスト層の前記開口部内に、ポリスチレン誘導体と、側鎖の炭素数が６以上１８以下のアクリルと、を含むブロック共重合体層を形成する工程と、
    前記ブロック共重合体層を相分離させて、前記開口部内に前記ポリスチレン誘導体を含む第１の層と前記アクリルを含む第２の層とを形成する工程と、
    前記第２の層を除去する工程と、
    を備え、
    前記第１の層と前記第２の層とを形成する工程は、前記開口部内に、前記第１の層と前記第２の層とを含むシリンダ構造を形成することを含み、
    前記ポリスチレン誘導体は、ポリスチレンを含み、前記アクリルは、ポリヘキシルメタクリレートを含む、パターン形成方法。
  2. 前記ブロック共重合体層を形成する前に、前記レジスト層を形成する工程をさらに備え、
    前記レジスト層の前記形成は、前記レジスト層に前記開口部が形成された後に、前記レジスト層を架橋させて、前記レジスト層を、前記ブロック共重合体層を溶解する溶媒に対して不溶化させることを含む請求項１記載のパターン形成方法。
  3. 前記下地層は、シリコン化合物を含む第３の層と、前記第３の層の下に設けられた被加工膜と、を含み、
    前記レジスト層と前記第１の層をマスクにして前記第３の層をエッチングする工程と、
    前記エッチングされた前記第３の層をマスクにして前記第３の層の下に設けられた前記被加工膜をエッチングして、前記エッチングされた前記被加工膜のパターンを形成する工程と、
    をさらに備えた請求項１または２に記載のパターン形成方法。
  4. 前記下地層は、シリコン化合物を含む第３の層と、前記第３の層の下に設けられた被加工膜と、を含み、
    前記第３の層と前記被加工膜との間に有機膜を形成する工程と、
    前記レジスト層と前記第１の層をマスクにして前記第３の層をエッチングする工程と、
    前記第３の層をマスクに前記有機膜をエッチングする工程と、
    をさらに備えた請求項１または２に記載のパターン形成方法。
JP2012245531A 2012-11-07 2012-11-07 パターン形成方法 Expired - Fee Related JP6088800B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012245531A JP6088800B2 (ja) 2012-11-07 2012-11-07 パターン形成方法
US14/065,944 US9177818B2 (en) 2012-11-07 2013-10-29 Pattern formation method and block copolymer
KR1020130132756A KR101563057B1 (ko) 2012-11-07 2013-11-04 패턴 형성 방법 및 블록 공중합체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012245531A JP6088800B2 (ja) 2012-11-07 2012-11-07 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2014096407A JP2014096407A (ja) 2014-05-22
JP6088800B2 true JP6088800B2 (ja) 2017-03-01

Family

ID=50622749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012245531A Expired - Fee Related JP6088800B2 (ja) 2012-11-07 2012-11-07 パターン形成方法

Country Status (3)

Country Link
US (1) US9177818B2 (ja)
JP (1) JP6088800B2 (ja)
KR (1) KR101563057B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11192972B2 (en) 2019-03-11 2021-12-07 Toshiba Memory Corporation Polymer material, composition, and method of manufacturing semiconductor device

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5694109B2 (ja) 2011-09-26 2015-04-01 株式会社東芝 パターン形成方法
JP6023010B2 (ja) * 2013-06-26 2016-11-09 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP6393546B2 (ja) * 2013-07-31 2018-09-19 東京応化工業株式会社 相分離構造を含む構造体の製造方法、パターン形成方法及び微細パターン形成方法
JP6230323B2 (ja) 2013-08-01 2017-11-15 株式会社東芝 半導体装置
JP6189131B2 (ja) 2013-08-01 2017-08-30 株式会社東芝 半導体装置およびその製造方法
KR102394994B1 (ko) 2013-09-04 2022-05-04 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
US9349604B2 (en) * 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
CN105405804B (zh) * 2014-08-11 2018-10-16 中芯国际集成电路制造(上海)有限公司 导电插塞的形成方法
US10370529B2 (en) 2014-09-30 2019-08-06 Lg Chem, Ltd. Method of manufacturing patterned substrate
WO2016053010A1 (ko) * 2014-09-30 2016-04-07 주식회사 엘지화학 블록 공중합체
WO2016052999A1 (ko) 2014-09-30 2016-04-07 주식회사 엘지화학 블록 공중합체
JP6538159B2 (ja) 2014-09-30 2019-07-03 エルジー・ケム・リミテッド ブロック共重合体
JP6346115B2 (ja) 2015-03-24 2018-06-20 東芝メモリ株式会社 パターン形成方法
KR102293134B1 (ko) 2015-04-17 2021-08-26 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR102350587B1 (ko) 2015-04-23 2022-01-14 삼성전자 주식회사 미세 패턴 형성 방법
JP2017070150A (ja) * 2015-10-01 2017-04-06 株式会社ニコン 異方性エラストマー、誘電エラストマーアクチュエータ、補助用具、および異方性エラストマーの製造方法
KR102637883B1 (ko) * 2015-12-11 2024-02-19 아이엠이씨 브이제트더블유 기판 상의 패턴 형성 방법, 그 방법에 관련된 반도체 장치 및 이용
US9613820B1 (en) * 2016-03-14 2017-04-04 Inotera Memories, Inc. Method of forming patterns
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning
US10008418B2 (en) * 2016-09-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
CN108511388B (zh) * 2017-02-27 2023-07-21 Imec 非营利协会 使目标层图案化的方法
US10381267B2 (en) * 2017-04-21 2019-08-13 International Business Machines Corporation Field effect device with reduced capacitance and resistance in source/drain contacts at reduced gate pitch
KR20210039194A (ko) 2019-10-01 2021-04-09 삼성전자주식회사 집적회로 소자의 제조 방법
US20220199540A1 (en) * 2020-12-17 2022-06-23 Intel Corporation Guided vias in microelectronic structures

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940546B2 (ja) 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
JP5193454B2 (ja) * 2005-10-31 2013-05-08 株式会社東芝 短波長用偏光素子及び偏光素子製造方法
JP4673266B2 (ja) * 2006-08-03 2011-04-20 日本電信電話株式会社 パターン形成方法及びモールド
JP4518067B2 (ja) 2006-10-26 2010-08-04 三菱電機株式会社 レジスト材料
JP5233789B2 (ja) * 2008-03-26 2013-07-10 大日本印刷株式会社 パターン形成方法
US8398868B2 (en) * 2009-05-19 2013-03-19 International Business Machines Corporation Directed self-assembly of block copolymers using segmented prepatterns
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
WO2011036778A1 (ja) * 2009-09-25 2011-03-31 株式会社 東芝 パターン形成方法
JP5171909B2 (ja) * 2010-09-16 2013-03-27 株式会社東芝 微細パターンの形成方法
US20140127626A1 (en) * 2010-10-07 2014-05-08 Riken Resist composition for negative development which is used for formation of guide pattern, guide pattern formation method, and method for forming pattern on layer containing block copolymer
JP5694109B2 (ja) * 2011-09-26 2015-04-01 株式会社東芝 パターン形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11192972B2 (en) 2019-03-11 2021-12-07 Toshiba Memory Corporation Polymer material, composition, and method of manufacturing semiconductor device
US12018107B2 (en) 2019-03-11 2024-06-25 Kioxia Corporation Polymer material, composition, and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20140127910A1 (en) 2014-05-08
KR101563057B1 (ko) 2015-10-23
JP2014096407A (ja) 2014-05-22
US9177818B2 (en) 2015-11-03
KR20140059132A (ko) 2014-05-15

Similar Documents

Publication Publication Date Title
JP6088800B2 (ja) パターン形成方法
KR102121081B1 (ko) 유도된 자기-조립을 위한 실리콘 하드마스크 층
JP5254381B2 (ja) パターン形成方法
JP5596133B2 (ja) ブロック共重合体を用いてホール又はビアを有するデバイスを形成する方法
US8828493B2 (en) Methods of directed self-assembly and layered structures formed therefrom
TWI599582B (zh) 新穎嵌段共聚物之組合物及自我組裝方法
TWI534072B (zh) 表面具備奈米構造體之基板的製造方法
US9285682B2 (en) Pre-patterned hard mask for ultrafast lithographic imaging
US8734904B2 (en) Methods of forming topographical features using segregating polymer mixtures
TWI617890B (zh) 包含聚合熱酸產生劑之組合物及其方法
US20080113300A2 (en) Coating Compositions for Use in Forming Patterns and Methods of Forming Patterns
TWI632437B (zh) 用於形成凸紋影像的方法
JP2010115832A (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP4815011B2 (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP4815010B2 (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP2011014835A (ja) 半導体デバイスの製造方法，パターン形成方法
US9891522B2 (en) Method and composition of a chemically amplified copolymer resist
JP2002303992A (ja) 微小構造の製造方法
US7642184B2 (en) Method for dual damascene process
KR101230106B1 (ko) Ｅｕｖ 네가티브 톤 포토레지스트용의 저-탈기 및비-가교결합 중합체류
KR20110047872A (ko) 반도체 소자의 미세패턴 형성방법
KR20070114960A (ko) 리소그라피 공정를 이용한 반도체 소자 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170206

R151 Written notification of patent or utility model registration

Ref document number: 6088800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees