JP2011014835A - 半導体デバイスの製造方法,パターン形成方法 - Google Patents

半導体デバイスの製造方法,パターン形成方法 Download PDF

Info

Publication number
JP2011014835A
JP2011014835A JP2009159905A JP2009159905A JP2011014835A JP 2011014835 A JP2011014835 A JP 2011014835A JP 2009159905 A JP2009159905 A JP 2009159905A JP 2009159905 A JP2009159905 A JP 2009159905A JP 2011014835 A JP2011014835 A JP 2011014835A
Authority
JP
Japan
Prior art keywords
resist pattern
resist
exposure
insolubilization
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009159905A
Other languages
English (en)
Other versions
JP5515459B2 (ja
Inventor
Hiroyuki Miyamoto
宏之 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009159905A priority Critical patent/JP5515459B2/ja
Priority to CN2010102197139A priority patent/CN101944475B/zh
Priority to US12/826,163 priority patent/US8445183B2/en
Publication of JP2011014835A publication Critical patent/JP2011014835A/ja
Application granted granted Critical
Publication of JP5515459B2 publication Critical patent/JP5515459B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)

Abstract

【課題】微細加工において、製造効率を向上可能であって、コストダウンを実現する。
【解決手段】不溶化処理(S31)の実施においては、レジストパターン形成工程(S11)での露光処理において照射した露光光と同じ波長の光を、レジストパターンに照射する再露光処理を実施する。そして、その再露光処理が実施されたレジストパターンについて加熱する加熱処理を実施する。これにより、レジストパターンについて不溶化処理(S31)を実施する。
【選択図】図1

Description

本発明は、半導体デバイスの製造方法,パターン形成方法に関する。特に、本発明は、ダブルパターニング法等を用いた半導体デバイスの製造方法,パターン形成方法に関する。
半導体デバイスを製造する際には、リソグラフィ技術を用いて、微細なパターンを形成する等の微細加工を実施する。
上記においては、まず、微細加工を施す部分の上面に、感光性材料からなるレジスト膜を形成する。そして、露光処理を実施することによって、そのレジスト膜にパターン像を転写する。その後、そのパターン像が転写されたレジスト膜について現像処理を実施して、レジスト膜からレジストパターンを形成する。そして、このレジストパターンをマスクとして用いて、たとえば、エッチング処理を実施することによって、微細なパターン加工が実施される。
この他に、上記のレジストパターンをマスクとして用いて、半導体層に不純物をイオン注入する処理などが実施されている。
上記工程では、ネガ型やポジ型のレジスト材料を用いて、レジスト膜が形成される。ネガ型のレジスト材料は、レジスト膜においてパターン像が転写された部分が、現像液に不溶化される材料であり、ポジ型のレジスト材料は、レジスト膜においてパターン像が転写された部分が、現像液に可溶化される材料である。
半導体デバイスの更なる微細化に対応するために、ダブルパターニング法が提案されている(たとえば、非特許文献1,2,3参照)。
ダブルパターニング法では、レジストパターンを複数層に分けて形成し、その複数のレジストパターンを、エッチング処理などの処理の際のマスクとして用いる。
たとえば、ダブルパターニング法においては、1層目のレジストパターンを等間隔で形成後に、そのレジストパターンをマスクとして用いてエッチング処理を実施することで、被処理層をパターン加工する。つぎに、1層目のレジストパターンから半周期分シフトするように、2層目のレジストパターンを等間隔で形成する。そして、更に、そのレジストパターンをマスクとして用いてエッチング処理を実施する。これにより、1回のパターン加工処理の実施よりも、微細なパターンを好適に形成することができる。
この他に、複数のレジストパターンを積層して用いる方法についても、提案がされている。
しかし、この場合において、下層のレジストパターンに上層のレジストパターンを形成する際には、上層のレジスト材料に含まれる溶媒によって、下層のレジストパターンが溶解する場合がある。この他に、上層のレジストパターンへ現像処理する際に用いる現像液によって、下層のレジストパターンが溶解する場合がある。このため、パターン形成を高精度に実施することが困難な場合がある。
このような不具合を解消するために、上層のレジストパターンの形成前に、下層のレジストパターンについて不溶化処理を実施する方法が提案されている(たとえば、特許文献1,2,3,4参照)。
特開2007−310086号公報 特開2008−257170号公報 特開2009−015194号公報 特開2008−281825号公報
Sungkoo Lee et al.,"Double exposure technology using silicon containing materials",SPIE2006 Vol.6153 61531K−7(2006) Mircea Dusa et al.,"Pitch Doubling Through Dual Patterning Lithography Challenges in Integration and Litho Budgets",SPIE2007 Vol.6520 65200G−2(2007) Jo Finders et al.,"Double patterning for 32nm and below: an update",SPIE2008 Vol.6924 692408−12(2008)
しかしながら、上記の不溶化処理においては、専用の材料や設備等が必要になるために、コストが向上する等の不具合が生ずる場合がある。
また、レジストパターンを硬化させる方法として、UVキュアやプラズマ暴露等の処理を実施することが知られている。しかし、これらの方法においては、レジストパターンの形状が、熱ダレによって変形する場合がある。また、ウェハ全面を一様な条件で処理できないことや、レジストパターンを複数積層させるために必要な不溶化特性が得られないこと等の不具合が生ずる場合がある。
具体的には、UVキュアにおいては、Hgランプ光源からブロードバンドな光を照射することで処理を実施するので、レジスト溶媒や現像液に対するレジストパターンの不溶化に関しては、十分な特性を得ることができない。また、ブロードバンドな光のために、光吸収によって膜温度が上昇してパターンの変形が生ずる場合がある。この他に、アウトガスの発生や、専用設備が必要になる不具合が生ずる。
このため、半導体デバイスの製造を高効率で実施することが困難な場合があり、コストダウンを実現することが容易でない場合がある。
したがって、本発明は、製造効率を向上可能であって、コストダウンを容易に実現可能な、半導体デバイスの製造方法、パターン形成方法を提供する。
本発明の「半導体デバイスの製造方法」は、ポジ型のフォトレジスト材料を用いて被処理面上に第1のレジスト膜を成膜する第1のレジスト膜成膜工程と、前記第1のレジスト膜に露光光を照射する露光処理を実施後に現像処理を実施することによって、第1のレジストパターンを形成する第1のレジストパターン形成工程と、前記第1のレジストパターンが形成された前記被処理面上に、フォトレジスト材料を用いて第2のレジスト膜を成膜する第2のレジスト膜成膜工程と、前記第2のレジスト膜に露光光を照射する露光処理を実施後に現像処理を実施することによって、第2のレジストパターンを形成する第2のレジストパターン形成工程とを具備し、前記第2のレジスト膜成膜工程の実施前に、前記第2のレジストパターン形成工程で用いるフォトレジスト材料の溶媒および前記第2のレジスト膜成膜工程での現像処理にて用いる現像液に対して、前記第1のレジストパターンを不溶化する不溶化処理工程を、さらに有し、当該不溶化処理工程では、前記第1のレジストパターン形成工程での露光処理において照射した露光光と同じ波長の光を、前記第1のレジストパターンに照射する再露光処理を実施する再露光処理ステップと、前記再露光処理が実施された第1のレジストパターンを加熱する加熱処理を実施する加熱処理ステップとを、順次、実施することによって、前記第1のレジストパターンの不溶化処理を実施する。
本発明の「半導体デバイスの製造方法」は、ポジ型のフォトレジスト材料を用いて被処理面上にレジスト膜を成膜するレジスト膜成膜工程と、前記レジスト膜に露光光を照射する露光処理を実施後に現像処理を実施することによって、レジストパターンを形成するレジストパターン形成工程と、前記レジストパターンの一部を不溶化する不溶化処理を実施する不溶化処理工程と、前記レジストパターンにおいて不溶化処理が実施された一部を残し、他の部分を除去するレジストパターン選択除去工程とを有し、前記不溶化処理工程では、前記レジストパターン形成工程での露光処理において照射した露光光と同じ波長の光を、前記レジストパターンの一部に照射する再露光処理を実施する再露光処理ステップと、前記再露光処理が実施されたレジストパターンについて加熱する加熱処理を実施する加熱処理ステップとを、順次、実施することによって、前記レジストパターン選択除去工程で用いる溶剤に対して前記レジストパターンの一部が不溶になるように、前記不溶化処理を実施し、前記レジストパターン選択除去工程においては、前記レジストパターンにて前記再露光処理がされた部分を残し、前記再露光処理がされなかった部分を除去する。
本発明の「パターン形成方法」は、ポジ型のフォトレジスト材料を用いて被処理面上に第1のレジスト膜を成膜する第1のレジスト膜成膜工程と、前記第1のレジスト膜に露光光を照射する露光処理を実施後に現像処理を実施することによって、第1のレジストパターンを形成する第1のレジストパターン形成工程と、前記第1のレジストパターンが形成された前記被処理面上に、フォトレジスト材料を用いて第2のレジスト膜を成膜する第2のレジスト膜成膜工程と、前記第2のレジスト膜に露光光を照射する露光処理を実施後に現像処理を実施することによって、第2のレジストパターンを形成する第2のレジストパターン形成工程とを具備し、前記第2のレジスト膜成膜工程の実施前に、前記第2のレジスト膜成膜工程で用いるフォトレジスト材料の溶媒、および、前記第2のレジストパターン形成工程の現像処理にて用いる現像液に対して、前記第1のレジストパターンを不溶化する不溶化処理工程を、さらに有し、当該不溶化処理工程では、前記第1のレジストパターン形成工程での露光処理において照射した露光光と同じ波長の光を、前記第1のレジストパターンに照射する再露光処理を実施する再露光処理ステップと、前記再露光処理が実施された第1のレジストパターンについて加熱する加熱処理を実施する加熱処理ステップとを、順次、実施することによって、前記第1のレジストパターンの不溶化処理を実施する。
本発明の「パターン形成方法」は、ポジ型のフォトレジスト材料を用いて被処理面上にレジスト膜を成膜するレジスト膜成膜工程と、前記レジスト膜に露光光を照射する露光処理を実施後に現像処理を実施することによって、レジストパターンを形成するレジストパターン形成工程と、前記レジストパターンの一部を不溶化する不溶化処理を実施する不溶化処理工程と、前記レジストパターンにおいて不溶化処理が実施された一部を残し、他の部分を除去するレジストパターン選択除去工程とを有し、前記不溶化処理工程では、前記レジストパターン形成工程での露光処理において照射した露光光と同じ波長の光を、前記レジストパターンの一部に照射する再露光処理を実施する再露光処理ステップと、前記再露光処理が実施されたレジストパターンについて加熱する加熱処理を実施する加熱処理ステップとを、順次、実施することによって、前記レジストパターン選択除去工程で用いる溶剤に対して前記レジストパターンが不溶になるように、前記不溶化処理を実施し、前記レジストパターン選択除去工程においては、前記レジストパターンにて前記再露光処理がされた部分を残し、前記再露光処理がされなかった部分を除去する。
本発明の不溶化処理においては、レジストパターン形成工程での露光処理において照射した露光光と同じ波長の光を、レジストパターンに照射する再露光処理を実施する。そして、その再露光処理が実施されたレジストパターンについて加熱する加熱処理を実施する。これにより、レジストパターンについて不溶化処理を実施する。
本発明によれば、製造効率を向上可能であって、コストダウンを容易に実現可能な、半導体デバイスの製造方法、パターン形成方法を提供することができる。
図1は、本発明にかかる実施形態1において、半導体デバイスを製造する方法を示す図である。 図2は、本発明にかかる実施形態1において、半導体デバイスを製造する方法を示す図である。 図3は、本発明にかかる実施形態1において、半導体デバイスを製造する方法を示す図である。 図4は、本発明にかかる実施形態1において、半導体デバイスを製造する方法を示す図である。 図5は、本発明にかかる実施形態1において、半導体デバイスを製造する方法を示す図である。 図6は、本発明にかかる実施形態1において、半導体デバイスを製造する方法を示す図である。 図7は、本発明にかかる実施形態1において、半導体デバイスを製造する方法を示す図である。 図8は、本発明にかかる実施形態1において、半導体デバイスを製造する方法を示す図である。 図9は、本発明にかかる実施形態1において、半導体デバイスを製造する方法を示す図である。 図10は、本発明にかかる実施形態1において、不溶化処理が施された第1のレジストパターンPM1について、フォトレジスト材料の溶媒、および、現像液に対する不溶化の度合いを示す電子顕微鏡写真である。 図11は、フォトレジスト材料のベース樹脂の光吸収の一例を示す図である。 図12は、本発明にかかる実施形態1の変形例を示す図である。 図13は、本発明にかかる実施形態1の変形例を示す図である。 図14は、本発明にかかる実施形態1の変形例を示す図である。 図15は、本発明にかかる実施形態1の変形例を示す図である 図16は、本発明にかかる実施形態2において、半導体デバイスを製造する方法を示す図である。 図17は、本発明にかかる実施形態2において、半導体デバイスを製造する方法を示す図である。 図18は、本発明にかかる実施形態2において、半導体デバイスを製造する方法を示す図である。 図19は、本発明にかかる実施形態3において、半導体デバイスを製造する方法を示す図である。 図20は、本発明にかかる実施形態3において、半導体デバイスを製造する方法を示す図である。 図21は、本発明にかかる実施形態4において、半導体デバイスを製造する方法を示すフロー図である。 図22は、本発明にかかる実施形態4において、不溶化処理条件設定工程(S10)を示すフロー図である。 図23は、本発明にかかる実施形態4において、パターン残存性を確認した結果を示す図である。 図24は、本発明にかかる実施形態4において、パターン残存性を確認した結果を示す図である。
以下に、本発明の実施形態について、図面を参照して説明する。
なお、説明は、下記の順序で行う。
1.実施形態1
2.実施形態2(不溶化処理後にイオン注入等する場合)
3.実施形態3(パターンの一部を選択除去する場合)
4.実施形態4(不溶化処理の設定を事前にする場合)
<1.実施形態1>
(A)製造方法
半導体デバイスを製造する製造方法の要部について説明する。
図1〜図9は、本発明にかかる実施形態1において、半導体デバイスを製造する方法を示す図である。
ここで、図1は、本実施形態において、半導体デバイスを製造する方法のフロー図である。
また、図2〜図9は、本実施形態において、半導体デバイスを製造する各工程を示す図である。図2〜図9においては、(A)が、断面図であり、(B)が上面図である。(A)は、(B)に示すXA1−XA2部分の断面について示している。
(A−1)第1のレジスト膜成膜工程(S11)
まず、図1に示すように、第1のレジスト膜成膜工程を実施する(S11)。
ここでは、図2に示すように、第1のレジスト膜PR1を成膜する。
具体的には、図2(A)に示すように、基板101の表面上に、第1のレジスト膜PR1を成膜する。また、図2(B)に示すように、基板101の表面の全面を被覆するように、第1のレジスト膜PR1を成膜する。
この第1のレジスト膜PR1を成膜する工程の実施においては、「ポジ型」である化学増幅型レジスト材料を、フォトレジスト材料として用いる。そして、膜厚が、たとえば、500nmになるように、第1のレジスト膜PR1を成膜する。
たとえば、下記の組成からなる塗布液を、スピンコート法によって、基板101の表面に塗布する。
[塗布液の組成]
・フォトレジスト材料:ポリスチレンを骨格としたポリマーを含む248nm露光用KrF化学増幅型ポジレジスト(商品名AZ DX6270P(AZエレクトロニックマテリアル社製))
・レジスト溶媒:30wt%のプロピレングリコールモノメチルエーテル(PGME)と、70wt%のプロピレングリコールモノメチルエーテルアセテート(PGMEA)との混合溶媒
そして、塗布後、たとえば、下記条件によって、加熱処理を実施して、上記のように、第1のレジスト膜PR1を成膜する。
[加熱処理条件]
・加熱温度:120℃
・加熱時間:90秒
(A−2)第1のレジストパターン形成工程(S21)
つぎに、図1に示すように、第1のレジストパターン形成工程を実施する(S21)。
ここでは、図3と図4とに示す各ステップを経て、第1のレジストパターンPM1を形成する。
まず、図3に示すように、マスクパターンが形成されたフォトマスクM1を用いて、パターン像を第1のレジスト膜PR1へ転写する露光処理を実施する。
露光処理の実施においては、KrFエキシマレーザーから照射する波長が248nmである光を、露光光として用いる。上述したように、第1のレジスト膜PR1については、未露光部分が現像処理によって残存する「ポジ型」のレジスト材料を用いて形成している。このため、この露光処理の実施では、第1のレジスト膜PR1において、第1のレジストパターンPM1を形成する部分に露光光が照射されず、他の部分に露光光が照射されるように、パターンが形成されたフォトマスクM1を用いる。
この露光処理については、たとえば、下記条件にて実施する。
[露光処理条件]
・露光量:280J/m
そして、第1のレジスト膜PR1について露光処理を実施した後には、その第1のレジスト膜PR1について、加熱処理および現像処理を実施する。これにより、図4に示すように、第1のレジストパターンPM1が形成される。
具体的には、図4(A)に示すように、基板101の表面上において、矩形断面のパターンが凸状に上方向zへ突出するように、第1のレジストパターンPM1を形成する。また、図4(B)に示すように、縦方向yに延在する複数のパターンが、横方向xにおいて等間隔で並ぶように、第1のレジストパターンPM1を形成する。
本工程での加熱処理は、いわゆるPEB(PostExposure Bake)処理であり、たとえば、下記条件によって実施される。これにより、化学増幅レジストでの触媒反応による酸の発生を加速させることができる。
[加熱処理(PEB処理)条件]
・加熱温度:130℃
・加熱時間:90秒
また、本工程での現像処理については、たとえば、下記条件によって実施する。
[現像処理条件]
・アルカリ現像液:2.38wt%のテトラメチルアンモニウムハイドロキサイド(TMAH)水溶液
・現像処理時間:60秒
(A−3)不溶化処理工程(S31)
つぎに、図1に示すように、不溶化処理工程を実施する(S31)。
ここでは、図5と図6とに示す各ステップを経て、第1のレジストパターンPM1について、不溶化処理工程を実施する。
この不溶化処理工程においては、後述する第2のレジスト膜成膜工程(S41)で用いるフォトレジスト材料の溶媒に対して、第1のレジストパターンPM1が不溶になるように、第1のレジストパターンPM1を不溶化する。これと共に、後述する第2のレジストパターン形成工程(S51)の現像処理にて用いる現像液に対して、第1のレジストパターンPM1が不溶になるように、第1のレジストパターンPM1を不溶化する。つまり、不溶化処理工程の実施前の状態よりも、第1のレジストパターンPM1が、後工程にて用いる液体に対して不溶になるように、本工程を実施する。
本工程では、まず、図5に示すように、再露光処理ステップを実施する。
再露光処理ステップでは、図5に示すように、第1のレジストパターンPM1が形成された基板101の表面の全面に、露光光を照射することで、再露光処理を実施する。
ここでは、上記の第1のレジストパターン形成工程(S21)での露光処理において照射した露光光と同じ波長の光を、第1のレジストパターンPM1に照射することで、再露光処理を実施する。これにより、第1のレジストパターン形成工程にて用いた設備と同一の設備を、この再露光処理ステップにて用いるので、専用設備が不要であり、好適である。
この再露光処理は、第1のレジストパターン形成工程(S21)で実施する露光処理の露光量よりも大きな露光量で実施することが好適である。特に、第1のレジストパターン形成工程(S21)で実施した露光処理の露光量に対して、2倍以上の露光量で、再露光処理を実施することが好適である。
このため、再露光処理については、たとえば、下記条件にて実施する。
[露光処理条件]
・露光量:600J/m
その後、図6に示すように、加熱処理ステップを実施する。
加熱処理ステップでは、再露光処理が実施された第1のレジストパターンPM1について加熱する。
ここでは、図6に示すように、基板101の下面から加熱するように、この加熱処理を実施する。
この加熱処理は、第1のレジストパターン形成工程(S21)で実施する加熱処理の加熱温度よりも高い加熱温度で実施することが好適である。
このため、加熱処理については、たとえば、下記条件によって実施する。
[加熱処理条件]
・加熱温度:180℃
・加熱時間:120秒
このようなステップの実施により、第1のレジストパターンPM1について不溶化することができる。
具体的には、下記のようなメカニズムによって、第1のレジストパターンPM1の不溶化が実現されると考えられる。
一般に、化学増幅型「ポジ型」レジスト材料においては、露光によって発生した酸が、PEB時にポリマー保護基を脱離させることに作用し、保護基が脱離したポリマーが現像液に溶解することで、パターンが形成される。
このメカニズムの中で保護基を脱離させる以上の過剰な酸が発生すると、その発生した酸とPEB時の熱エネルギーによって、ポリマー分子間の架橋反応にも作用するために、現像液に対して不溶化すると考えられる。つまり、上記の不溶化処理の実施によって、「ポジレジストのネガ化」と呼ばれる現象を生じさせて、不溶化が実現できたと推定される。
(A−4)第2のレジスト膜成膜工程(S41)
つぎに、図1に示すように、第2のレジスト膜成膜工程を実施する(S41)。
ここでは、図7に示すように、第2のレジスト膜PR2を成膜する。
具体的には、図7(A)に示すように、基板101の表面上において、第1のレジストパターンPM1の間を埋め込むように、第2のレジスト膜PR2を成膜する。つまり、図7(B)に示すように、縦方向yに延在する複数の第1のレジストパターンPM1の間に、第2のレジスト膜PR2を成膜する。
この第2のレジスト膜PR2を成膜する工程の実施においては、第1のレジスト膜PR1と同様に、たとえば、「ポジ型」である化学増幅型レジスト材料を、フォトレジスト材料として用いる。この他に、「ネガ型」の化学増幅型レジスト材料など、種々のレジスト材料を任意に用いて、形成することができる。そして、第2のレジスト膜PR2の膜厚が、500nm以上,5000nm以下になるように、第2のレジスト膜PR2を成膜する。
このとき、第1のレジストパターンPM1は、上記の不溶化処理工程(S31)によって、本工程でのレジスト材料の溶媒に対して、不溶化になるように処理されているので、そのまま、パターン形状が保持される。
(A−5)第2のレジストパターン形成工程(S51)
つぎに、図1に示すように、第2のレジストパターン形成工程を実施する(S51)。
ここでは、図8と図9とに示す各ステップを経て、第2のレジストパターンPM2を形成する。
まず、図8に示すように、マスクパターンが形成されたフォトマスクM2を用いて、パターン像を第2のレジスト膜PR2へ転写する露光処理を実施する。
露光処理の実施においては、第1のレジストパターンPM1を形成の場合と同様に、KrFエキシマレーザーから照射する波長が248nmである光を、露光光として用いる。上述したように、第2のレジスト膜PR2については、「ポジ型」のレジスト材料を用いて形成している。このため、本露光処理の実施では、第2のレジスト膜PR2において、第2のレジストパターンPM2を形成する部分に露光光が照射されず、他の部分に露光光が照射されるように形成されたフォトマスクM2を用いる。
この露光処理については、第1のレジストパターンPM1の形成と同様に、たとえば、下記条件にて実施する。
[露光処理条件]
・露光量:280J/m
そして、第2のレジスト膜PR2について露光処理を実施した後には、その第2のレジスト膜PR2について、加熱処理および現像処理を実施する。これにより、図9に示すように、第2のレジストパターンPM2が形成される。
具体的には、図9(A)に示すように、第1のレジストパターンPM1と同様に、基板101の表面上において、矩形断面のパターンが凸状に上方向zへ突出するように、第2のレジストパターンPM2が形成される。また、図9(B)に示すように、縦方向yに延在する複数のパターンが、横方向xにおいて等間隔で並ぶように、第2のレジストパターンPM2が形成される。
本工程での加熱処理は、第1のレジストパターンPM1の形成の場合と同様に、いわゆるPEB処理であり、たとえば、下記条件によって実施する。
[加熱処理(PEB処理)条件]
・加熱温度:130℃
・加熱時間:90秒
また、本工程での現像処理については、第1のレジストパターンPM1の形成の場合と同様に、たとえば、下記条件によって実施する。
・アルカリ現像液:2.38wt%のテトラメチルアンモニウムハイドロキサイド(TMAH)水溶液
・現像処理時間:60秒
このとき、第1のレジストパターンPM1は、上記の不溶化処理工程(S31)によって、本工程での現像液に対して、不溶化になるように処理されているので、そのまま、パターン形状が保持される。
このようにして、第1のレジストパターンPM1と第2のレジストパターンPM2とからなるライン・アンド・スペース・パターンが、形成される。
(B)まとめ
以上のように、本実施形態のダブルパターニング法においては、第1のレジストパターンPM1と第2のレジストパターンPM2とのそれぞれを、順次、形成する。ここでは、第1のレジストパターンPM1へパターン加工する第1のレジスト膜PR1を、ポジ型のフォトレジスト材料を用いて基板101の表面上に成膜する。そして、第2のレジストパターンPM2へパターン加工する第2のレジスト膜PR2の成膜工程の実施前に、第1のレジストパターンPM1を不溶化する不溶化処理工程を実施する。この不溶化処理工程では、再露光処理ステップと加熱処理ステップとを実施する。この再露光処理ステップにおいては、第1のレジストパターン形成工程での露光処理において照射した露光光と同じ波長の光を、第1のレジストパターンPM1に照射する再露光処理を実施する。そして、さらに、加熱処理ステップにおいては、その再露光処理が実施された第1のレジストパターンPM1について加熱する加熱処理を実施する。
これにより、上記したように、第1のレジストパターンPM1の不溶化を実現することができる。
図10は、本発明にかかる実施形態1において、不溶化処理が施された第1のレジストパターンPM1について、フォトレジスト材料の溶媒、および、現像液に対する不溶化の度合いを示す電子顕微鏡写真である。
図10において、(A)は、第1のレジストパターンPM1を形成した後の状態を示している。(B)は、第1のレジストパターンPM1について上記の不溶化処理を実施した後の状態を示している。(C)は、第1のレジストパターンPM1について、フォトレジスト材料の溶媒を用いて処理した後の状態を示している。(D)は、第1のレジストパターンPM1について、現像液を用いて処理した後の状態を示している。
図10(C)に示すように、上記の不溶化処理が施された第1のレジストパターンPM1について、フォトレジスト材料の溶媒に対する不溶化の度合いを観察したところ、図10(A),(B)の場合と同様な形状が、保持されることが確認された。(ここでは、PGME:PGMEA=70:30の混合溶媒に対する不溶化の度合い)。
図10(D)に示すように、上記の不溶化処理が施された第1のレジストパターンPM1について、現像液に対する不溶化の度合いを観察したところ、図10(A),(B)の場合と同様な形状が、保持されることが確認された。
このため、本実施形態においては、専用材料および専用設備を用いること無く、不溶化を実現可能であるので、プロセスコストの増加を防止することができる。
また、UVキュア等の処理と異なり、ブロードバンドな光を用いていないので、光吸収によって、膜温度が上昇してパターンの変形が生ずることを防止することができる。
図11は、フォトレジスト材料のベース樹脂の光吸収の一例を示す図である。図11においては、横軸が、光の波長λ(nm)であり、縦軸が、吸光度を示している。
図11に示すように、KrFエキシマレーザーのような単一な露光波長の場合には、フォトレジスト材料においては、吸収度が比較的小さいので、膜温度の上昇が大きくならない。これに対して、UVキュアにて用いるブロードバンドな光の場合には、吸収度が大きな波長域を有するので、膜温度の上昇が大きくなる場合がある。
よって、本実施形態では、光吸収により膜温度が上昇することを防止可能であるので、パターンの変形が生ずることを防止することができる。
したがって、本実施形態は、製造効率を向上可能であって、コストダウンを容易に実現することができる。
また、本実施形態においては、不溶化処理工程の再露光処理ステップにおいて、第1のレジストパターン形成工程で実施する露光処理の露光量よりも大きな露光量で、再露光処理を実施する。このため、第1のレジストパターンPM1の不溶化を、より効果的に実現することができる。
また、本実施形態においては、不溶化処理工程の加熱処理ステップにおいて、第1のレジストパターン形成工程で実施する加熱処理の加熱温度よりも高い加熱温度で、第1のレジストパターンPM1について加熱処理を実施する。このため、第1のレジストパターンPM1の不溶化を、より効果的に実現することができる。
(C)変形例
上記の実施形態においては、2つのライン・アンド・スペース・パターンを、平行に並べて形成する場合について説明したが、これに限定されない。下記のような種々の変形例において、適用可能である。
(C−1)変形例1
図12は、本発明にかかる実施形態1の変形例を示す図である。
図12は、(A)が、断面図であり、(B)が上面図である。(A)は、(B)に示すXB1−XB2部分の断面について示している。
図12(A),(B)に示すように、第1のレジストパターンPM1については、上記と同様に、形成する。そして、上記と同様に、第1のレジストパターンPM1について、不溶化処理が実施される。
その後、図12(A),(B)に示すように、第2のレジストパターンPM2bについては、上記と異なり、横方向xに延在する複数のパターンが、縦方向yにおいて等間隔で並ぶように形成される。ここでは、第2のレジストパターンPM2bの少なくとも一部が、第1のレジストパターンPM1に積層されるように、第2のレジストパターンPM2が形成される。
このように、互いに直交する2層のライン・アンド・スペース・パターンを重ねて形成することで、ホールパターンを形成しても良い。これにより、1回でパターン形成をする場合よりも、微細なホールパターンを形成することができる。
(C−2)変形例2
図13は、本発明にかかる実施形態1の変形例を示す図である。
図13は、(A)が、断面図であり、(B)が上面図である。(A)は、(B)に示すXC1−XC2部分の断面について示している。
図13(A),(B)に示すように、第1のレジストパターンPM1については、上記と同様に、形成する。そして、上記と同様に、第1のレジストパターンPM1について、不溶化処理が実施される。
その後、図13(A),(B)に示すように、第2のレジストパターンPM2cについては、上記と異なり、平面が正方形状のパターンが、縦方向yと横方向xとのそれぞれにおいてマトリクス状に並ぶように形成される。
このように、1回のパターン形成では困難な複雑なパターンを、2回に分けて形成してもよい。つまり、密なピッチのパターンと、疎なピッチのパターンとが混在する場合において、プロセスマージンの確保が困難なときに、有効的である。また、パターンコーナーを忠実に形成することが困難な場合に有効的である。
この変形例では、2回に分割してパターン形成を実施する場合について説明したが、3回以上に分割して形成しても良い。なお、3回以上に分割する場合には、2回目以降のレジストパターンについても、不溶化処理を実施する。
(C−3)変形例3
図14は、本発明にかかる実施形態1の変形例を示す図である。
図14は、(A)が、断面図であり、(B)が上面図である。(A)は、(B)に示すXD1−XD2部分の断面について示している。
図14(A),(B)に示すように、第1のレジストパターンPM1については、上記と同様に、形成する。そして、上記と同様に、第1のレジストパターンPM1について、不溶化処理が実施される。
その後、図14(A),(B)に示すように、第2のレジストパターンPM2dについては、上記と異なり、第1のレジストパターンPM1の一部を被覆するように形成される。
このように、1層目のパターン形成時に補助的に形成したパターン部分をカバーするように、2層目のパターンを形成する場合に適用しても良い。この方法では、1層目のパターン形成時に補助パターンを配置しても、2層目のパターンを重ねて形成することによって、後工程(イオン注入など)に必要な主パターンのみを露出することができる。よって、解像度向上のための補助パターンや、線幅のバラツキ低減のための補助パターンを任意に配置し、必要に応じてカバーすることができるので、プロセスマージンが拡大する。
(C−4)変形例4
図15は、本発明にかかる実施形態1の変形例を示す図である。
図15は、(A)が、断面図であり、(B)が上面図である。(A)は、(B)に示すXE1−XE2部分の断面について示している。
図15(A),(B)に示すように、第1のレジストパターンPM1については、上記と同様に、形成する。そして、上記と同様に、第1のレジストパターンPM1について、不溶化処理が実施される。
その後、図15(A),(B)に示すように、第2のレジストパターンPM2eについては、上記と異なり、第1のレジストパターンPM1に一部が積層された状態で、縦方向yに延在する複数のパターンが、横方向xにおいて等間隔で並ぶように形成される。
このように、レジストパターンを、縦方向に積み重なったパターンで形成してもよい。この方法は、たとえば、デュアルダマシン構造を短工程数で形成する場合、三次元の不純物分布を短工程数で形成する場合にて有効的である。また、1層目のパターンによる後工程(イオン注入もしくはエッチング加工)の処理後に、1層目のパターンを残した状態で2層目のレジストパターンを形成する場合においても、有効な手段となる。
この変形例では、2回に分割してパターン形成を実施する場合について説明したが、3回以上に分割して形成しても良い。なお、3回以上に分割する場合には、2回目以降のレジストパターンについても、不溶化処理を実施する。また、2層目以降のレジストパターン形成に用いるレジストの膜厚は、先に形成したレジストパターン上に形成することを考慮して、適宜、膜厚の調整を行うことが好ましい。
(C−5)その他
上記の不溶化処理に対して、各種シュリンク技術(例えば、ケミカルシュリンク、サーマルフローシュリンク、イオンスリミング等)を組み合わせて実施しても良い。この場合には、レジストパターンの形成後、もしくは、不溶化処理後のいずれかの箇所で、適宜、各種シュリンク技術を、取り入れることができる。これによって、更に微細なパターンの形成が可能となる。
上記の他に、事前に、上記と同様な工程を実施して上記の不溶化処理の条件を設定後、その設定条件に基づいて、不溶化処理を実施しても良い。この例については、後述の実施形態4において、詳細に説明する。
<2.実施形態2>
(A)製造方法など
図16〜図18は、本発明にかかる実施形態2において、半導体デバイスを製造する方法を示す図である。
ここで、図16は、本実施形態において、半導体デバイスを製造する方法のフロー図である。
また、図17〜図18は、本実施形態において、半導体デバイスを製造する各工程を示す図である。図17〜図18においては、(A)が、断面図であり、(B)が上面図である。(A)は、(B)に示すXA1−XA2部分またはXD1−XD2部分の断面について示している。
図16に示すように、本実施形態においては、イオン注入工程(S32)と、エッチング処理工程(S52)とを含む点が、実施形態1と異なる。この点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、記載を省略する。
(A−1)イオン注入工程(S32)
本実施形態では、図16に示すように、第1のレジスト膜成膜工程(S11)と、第1のレジストパターン形成工程(S21)と、不溶化処理工程(S31)とを、実施形態1の場合と同様にして、順次、実施する。その後、図16に示すように、第2のレジスト膜成膜工程(S41)を実施する前に、イオン注入工程を実施する(S32)。
第1のレジスト膜成膜工程(S11)と第1のレジストパターン形成工程(S21)とにおいては、図4に示したように、第1のレジストパターンPM1を形成する。つまり、基板101の表面上において、縦方向yに延在する複数のパターンが、横方向xにおいて等間隔で並ぶように、第1のレジストパターンPM1を形成する。そして、不溶化処理工程(S31)においては、実施形態1と同様にして、その第1のレジストパターンPM1について、不溶化処理を実施する。
この後、イオン注入工程(S32)においては、図17に示すように、第1のレジストパターンPM1をマスクとして、半導体基板である基板101の表面から不純物をイオン注入する。
具体的には、基板101の表面において、第1のレジストパターンPM1で被覆されておらず、露出している部分に、不純物をイオン注入する。
(A−2)エッチング処理工程(S52)
上記の工程の実施後には、図16に示すように、第2のレジスト膜成膜工程(S41)と、第2のレジストパターン形成工程(S51)とを、順次、実施する。そして、図16に示すように、第2のレジストパターン形成工程(S51)の実施後に、エッチング処理工程を実施する(S52)。
第2のレジスト膜成膜工程(S41)と第2のレジストパターン形成工程(S51)とにおいては、実施形態1の変形例3にて図14で示したように、第2のレジストパターンPM2dを形成する。つまり、第1のレジストパターンPM1を構成している複数のラインパターンの一部を被覆するように、第2のレジストパターンPM2dを形成する。
そして、図18に示すように、エッチング処理工程(S52)においては、第1のレジストパターンPM1と第2のレジストパターンPM2とをマスクとして、基板101の面についてエッチング処理を実施する。
具体的には、基板101の表面において、第1のレジストパターンPM1および第2のレジストパターンPM2で被覆されておらず、露出している部分をエッチングする。
(B)まとめ
以上のように、本実施形態のダブルパターニング法においては、実施形態1の場合と同様にして、第1のレジストパターンPM1と第2のレジストパターンPM2dとのそれぞれを、順次、形成する。つまり、第2のレジストパターンPM2へパターン加工する第2のレジスト膜PR2dの成膜工程の実施前に、実施形態1の場合と同様にして、第1のレジストパターンPM1を不溶化する不溶化処理工程を実施する。
したがって、本実施形態は、実施形態1の場合と同様に、製造効率を向上可能であって、コストダウンを容易に実現することができる。
この他に、本実施形態においては、イオン注入用とエッチング加工用とをレジストパターンが兼用するため、工程数の削減ができる。また、イオン注入工程の後工程用の露光アレイメントマークとしてレジストパターンを形成することで、重ね合わせ精度上およびプロセス制御性の向上を実現できる。
なお、上記においては、不溶化処理工程(S31)の実施後に、イオン注入工程(S32)を実施する場合について説明したが、これに限定されない。不溶化処理工程(S31)の実施前に、イオン注入工程(S32)を実施しても良い。
<3.実施形態3>
(A)製造方法など
図19と図20は、本発明にかかる実施形態3において、半導体デバイスを製造する方法を示す図である。
ここで、図19は、本実施形態において、半導体デバイスを製造する方法のフロー図である。また、図20は、本実施形態において、半導体デバイスを製造する各工程を示す断面図である。
図19に示すように、本実施形態においては、不溶化処理(S31c)が実施形態1と異なる。また、第2のレジスト膜成膜工程(S41)と第2のレジストパターン形成工程(S51)を実施せずに、レジストパターン選択除去工程(S61)を実施する。この点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、記載を省略する。
(A−1)不溶化処理(S31c)
本実施形態では、図19に示すように、レジスト膜成膜工程(S11)と、レジストパターン形成工程(S21)とを、順次、実施する。ここでは、実施形態1にて示した、第1のレジスト膜成膜工程(S11)と、第1のレジストパターン形成工程(S21)と同様にして、この各工程を実施する。つまり、図4に示したように、基板101の表面上において、縦方向yに延在する複数のパターンが、横方向xにおいて等間隔で並ぶように、第1のレジストパターンPM1を形成する。
その後、図19に示すように、不溶化処理工程を実施する(S31c)。
不溶化処理工程(S31c)では、後述するレジストパターン選択除去工程(S61)で用いる溶剤に対して、レジストパターンPM1の一部が不溶になるように、レジストパターンPM1を不溶化する。
この不溶化処理工程(S31c)においては、図20(A),(B)に示す各ステップを経て、レジストパターンPM1について不溶化処理を実施する。
まず、図20(A)に示すように、再露光処理ステップを実施する。
再露光処理ステップでは、図20(A)に示すように、レジストパターンPM1が形成された基板101の表面の一部に、露光光を照射することで、再露光処理を実施する。
ここでは、図20(A)に示すように、レジストパターンPMにおいて再露光処理を実施する部分で露光光が通過し、その他の部分で露光光が遮光されるように、パターンが形成されたマスクM3を配置する。
そして、上記のレジストパターン形成工程(S21)での露光処理においてパターン像の転写にて用いた露光光と同じ波長の光を、マスクM3を介在して、レジストパターンPM1に照射することで、再露光処理を実施する。これにより、レジストパターン形成工程にて用いた設備と同一の設備を、この再露光処理ステップにて用いるので、専用設備が不要であり、好適である。
この再露光処理は、たとえば、実施形態1の場合と同様な条件で実施する。
この後、図20(B)に示すように、加熱処理ステップを実施する。
加熱処理ステップでは、再露光処理が実施されたレジストパターンPM1について加熱する。
ここでは、図20(B)に示すように、基板101の下面から加熱するように、この加熱処理を実施する。たとえば、実施形態1の場合と同様な条件で、この加熱処理を実施する。
このようなステップの実施により、実施形態1の場合と同様に、レジストパターンPM1において再露光処理が実施された部分について、不溶化することができる。
(A−2)レジストパターン選択除去工程(S61)
つぎに、図19に示すように、レジストパターン選択除去工程を実施する(S61)
レジストパターン選択除去工程(S61)では、レジストパターンPM1において不溶化処理が実施された一部を残し、他の部分を除去する。
本実施形態においては、図20(C),(D)に示す各ステップを経て、レジストパターンPM1の一部について選択的に除去する。この処理では、レジストパターンPM1にて再露光処理がされた部分を残し、再露光処理がされなかった部分を除去する。
具体的には、図20(C)に示すように、レジストパターンPM1の全体に対して、溶剤を滴下する処理を実施する。
たとえば、上述したレジスト溶媒と同様に、下記の溶剤を用いて、本処理を実施する。なお、滴下する溶剤の種類には、特に制限はない。多数、提案されているレジスト溶媒の中から適宜選択して用いることができる。
・溶剤:70wt%のプロピレングリコールモノメチルエーテルと、30wt%のプロピレングリコールモノメチルエーテルアセテートの混合溶媒
そして、その溶剤を、基板101の表面から除去する。
これにより、図20(D)に示すように、レジストパターンPM1において、レジストパターンPM1にて再露光処理がされた部分が選択的に残される。
(B)まとめ
以上のように、本実施形態においては、レジストパターンPM1の形成後に、そのレジストパターンPM1の一部を不溶化する不溶化処理を実施する。この不溶化処理の実施では、実施形態1と同様に、レジストパターンの形成で実施した露光処理で用いた露光光と同じ波長の光を、レジストパターンの一部に照射する再露光処理を実施する。そして、この再露光処理が実施されたレジストパターンについて加熱する加熱処理を実施する。この後、そのレジストパターンPM1において再露光処理が実施された一部を残し、他の部分を除去する。
このようにすることで、初めに形成したレジストパターンPM1から選択的にパターンを除去して、所望の領域のみのパターンを残すことが可能になる。このため、解像性向上のための補助パターンや、線幅ばらつき低減のための補助パターン等のパターンを任意に配置して、必要に応じて除去することができる。よって、本実施形態では、プロセスマージンの拡大を実現することができる。
なお、本実施形態では、ライン・アンド・スペース・パターンであるレジストパターンPM1の一部について、選択的に除去する場合について説明したが、これに限定されない。任意のパターンで形成されたものについて、適宜、適用可能である。
また、上記に対して、ダブルパターニング法を適用しても良い。つまり、上記のようにして、一部が選択的に除去されたレジストパターンPM1を形成後、実施形態1と同様にして、別途、レジストパターン(実施形態1の「第2のレジストパターンPM2」)を形成しても良い。この場合においても、不溶化処理が実施されているので、実施形態1と同様な効果を得ることができる。
<4.実施形態4>
(A)製造方法など
図21は、本発明にかかる実施形態4において、半導体デバイスを製造する方法を示すフロー図である。
図21に示すように、本実施形態においては、不溶化処理条件設定工程(S10)を更に有する。この点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、記載を省略する。
不溶化処理条件設定工程(S10)は、図21に示すように、たとえば、第1のレジスト膜成膜工程(S11)の前に実施する。
この不溶化処理条件設定工程(S10)では、不溶化処理工程(S31)にて再露光処理と加熱処理とを実施する際の不溶化処理条件を設定する。そして、不溶化処理工程(S31)においては、この不溶化処理条件設定工程(S10)にて設定した不溶化処理条件に基づいて、不溶化処理を実施する。
図22は、本発明にかかる実施形態4において、不溶化処理条件設定工程(S10)を示すフロー図である。
まず、図22に示すように、第1のレジスト膜成膜ステップ(S101)と、第1のレジストパターン形成ステップ(S201)とを順次実施する。
ここでは、第1のレジストパターン形成工程(S11)(図21参照)にて形成する第1のレジストパターンPM1を、基板101に設ける。
つまり、KrF化学増幅型ポジレジスト(商品名AZ DX6270P(AZエレクトロニックマテリアル社製))を用いて、膜厚が500nmになるように、第1のレジストパターンPM1を形成する。
具体的には、実施形態1にて図4で示したように、基板101の表面上において、縦方向yに延在する複数のパターンが、横方向xにおいて等間隔で並ぶように、第1のレジストパターンPM1を形成する。
つぎに、図22に示すように、再露光処理ステップを実施する(S301)。
ここでは、第1のレジストパターン形成ステップ(S201)における露光処理で用いた露光光と同じ波長の光を第1のレジストパターンPM1に照射する再露光処理を、複数の露光量条件で複数回実施する。
具体的には、再露光処理ステップ(S301)の実施においては、KrFエキシマレーザーから照射する波長が248nmである光を、露光光として用いる。たとえば、下記の条件によって、各再露光処理を実施する。
[再露光処理条件]
・露光量:200,300,400,500,600,700,800,900,1000J/m
つぎに、図22に示すように、加熱処理ステップを実施する(S302)。
ここでは、上記の再露光処理が実施された第1のレジストパターンPM1について加熱する加熱処理を、複数の加熱温度条件で、複数回、実施する。
具体的には、ホットプレートなどの熱源を用いて、基板101の下面から加熱するように、各加熱処理を実施する。たとえば、下記の条件によって、各加熱処理を実施する。
[加熱処理条件]
・加熱温度:120,150,180,200℃
・加熱時間:120秒
つぎに、図22に示すように、レジスト溶媒処理ステップ(S401)と現像液処理ステップ(S402)とを実施する。
レジスト溶媒処理ステップ(S401)では、複数の加熱温度条件で加熱処理が実施された複数の第1のレジストパターンPM1のそれぞれについて、第2のレジスト膜成膜工程(S41)(図21参照)で用いるフォトレジスト材料に含まれる溶媒で処理する。
たとえば、スピンコート法によって、下記のレジスト溶媒を用いてレジスト溶媒処理を実施する(浸漬時間60秒)。
・レジスト溶媒:70wt%のプロピレングリコールモノメチルエーテルと、30wt%のプロピレングリコールモノメチルエーテルアセテートの混合溶媒
現像液処理ステップ(S402)では、複数の加熱温度条件で加熱処理が実施された複数の第1のレジストパターンPM1のそれぞれについて、第2のレジストパターン形成工程(S51)の現像処理にて用いる現像液で処理する。
たとえば、下記のアルカリ現像液を用いて、現像液処理を実施する。
・アルカリ現像液:2.38wt%のテトラメチルアンモニウムハイドロキサイド(TMAH)水溶液
・現像処理時間:60秒
つぎに、図22に示すように、パターン残存性確認ステップを実施する(S501)。
ここでは、レジスト溶媒処理ステップ(S401)と現像液処理ステップ(S402)とが実施された複数の第1のレジストパターンPM1のそれぞれについて不溶化の度合いを観察し、当該観察結果に基づいて、不溶化処理条件を設定する。
たとえば、第1のレジストパターンPM1のそれぞれについて電子顕微鏡で写真撮影を行い、その写真を観察することで、不溶化の度合いの結果を得る。
図23と図24は、本発明にかかる実施形態4において、パターン残存性を確認した結果を示す図である。
図23は、加熱処理温度に対する不溶化度合いの観察結果を示している。図23では、再露光処理の露光量が、700J/mの一定条件である場合について示している。また、再露光処理を実施しない場合の結果についても、併せて示している。
これに対して、図24は、再露光処理時の露光量に対する不溶化度合いの観察結果を示している。図24では、加熱処理温度が180℃であって、加熱処理時間が、120秒である一定条件の場合について示している。
図23と図24においては、下記の判断基準によって、不溶化の度合いを判定した。
○:レジスト溶媒処理と現像液処理ステップとの実施前後において、レジストパターンの形状の変化がない。
×:レジスト溶媒処理と現像液処理ステップとの実施前後において、レジストパターンの形状の変化がある。
図23に示すように、再露光処理を実施せずに、加熱処理のみを実施した場合には、いずれの加熱温度条件においても、レジスト溶媒とアルカリ現像液との両者に対する不溶化を十分に実現することができない。これに対して、再露光処理の実施をすると共に、180℃以上の温度で加熱処理を実施した場合には、アルカリ現像液およびレジスト溶媒の両方に不溶化特性を付与することができる。
また、図24に示すように、露光量を600J/m以上にすることによって、アルカリ現像液およびレジスト溶媒の両方に不溶化特性を付与することができる。
このため、図23と図24とに示す結果に基づいて、レジストパターンの形状の変化がなく、不溶化特性の付与が好適に可能な条件を、不溶化処理条件として設定する。
たとえば、再露光処理時の露光量が600J/mであって、加熱処理時の加熱温度が180℃である条件を、不溶化処理条件として設定する。
そして、図21に示すように、不溶化処理条件設定工程(S10)の後工程である不溶化処理工程では、この設定した不溶化条件に対応するように、不溶化処理を実施する。
なお、好適な不溶化条件については、KrF用化学増幅型ポジレジストに関して、膜厚が1500nmの場合と5000nmの場合とにおいて、下記のように確認された。このため、本実施形態においては、膜厚が500nm以上であって5000nm以下程度の厚い第1のレジストパターンPM1の場合においても、好適に上記の効果を得ることができる。
<膜厚が1500nmの場合の不溶化条件>
露光量:600J/m
加熱温度:160℃
<膜厚が5000nmの場合の不溶化条件>
露光量:700J/m
加熱温度:180℃
(B)まとめ
以上のように、本実施形態では、不溶化処理工程(S31)にて再露光処理と加熱処理とを実施する際の不溶化処理条件を、不溶化処理条件設定工程(S10)にて設定する。そして、その設定した不溶化処理条件に基づいて、不溶化処理工程(S31)にて不溶化処理を実施する。
したがって、本実施形態では、不溶化処理を好適に実施可能であるので、実施形態1と同様に、製造効率を向上可能であって、コストダウンを容易に実現することができる。
また、本発明の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。
なお、上記の実施形態において、第1のレジストパターンPM1は、本発明の第1のレジストパターンに相当する。また、上記の実施形態において、第2のレジストパターンPM2,PM2b,PM2c,PM2d,PM2eは、本発明の第2のレジストパターンに相当する。また、上記の実施形態において、第1のレジスト膜PR1は、本発明の第1のレジスト膜に相当する。また、上記の実施形態において、第2のレジスト膜PR2,PR2dは、本発明の第2のレジスト膜に相当する。
101:基板、M1,M2,M3:フォトマスク、PM1:第1のレジストパターン,レジストパターン、PM2,PM2b,PM2c,PM2d,PM2e:第2のレジストパターン、PR1:第1のレジスト膜、PR2,PR2d:第2のレジスト膜

Claims (16)

  1. ポジ型のフォトレジスト材料を用いて被処理面上に第1のレジスト膜を成膜する第1のレジスト膜成膜工程と、
    前記第1のレジスト膜に露光光を照射する露光処理を実施後に現像処理を実施することによって、第1のレジストパターンを形成する第1のレジストパターン形成工程と、
    前記第1のレジストパターンが形成された前記被処理面上に、フォトレジスト材料を用いて第2のレジスト膜を成膜する第2のレジスト膜成膜工程と、
    前記第2のレジスト膜に露光光を照射する露光処理を実施後に現像処理を実施することによって、第2のレジストパターンを形成する第2のレジストパターン形成工程と
    を具備し、
    前記第2のレジスト膜成膜工程の実施前に、前記第2のレジストパターン形成工程で用いるフォトレジスト材料の溶媒および前記第2のレジスト膜成膜工程での現像処理にて用いる現像液に対して、前記第1のレジストパターンを不溶化する不溶化処理工程
    を、さらに有し、
    当該不溶化処理工程では、前記第1のレジストパターン形成工程での露光処理において照射した露光光と同じ波長の光を、前記第1のレジストパターンに照射する再露光処理を実施する再露光処理ステップと、前記再露光処理が実施された第1のレジストパターンを加熱する加熱処理を実施する加熱処理ステップとを、順次、実施することによって、前記第1のレジストパターンの不溶化処理を実施する、
    半導体デバイスの製造方法。
  2. 前記第1および第2のレジストパターンをマスクとして被処理膜についてエッチングまたはイオン注入を実施する、
    請求項1に記載の半導体デバイスの製造方法。
  3. 前記第2のレジストパターン形成工程においては、前記第2のレジストパターンの少なくとも一部が、前記第1のレジストパターンに積層されるように、前記第2のレジストパターンを形成する、
    請求項1に記載の半導体デバイスの製造方法。
  4. 前記第2のレジスト膜成膜工程を実施する前に、前記第1のレジストパターンをマスクとして前記被処理面に不純物をイオン注入するイオン注入工程と、
    前記第2のレジストパターン形成工程の実施後に、前記第1のレジストパターンと前記第2のレジストパターンとをマスクとして前記被処理面についてエッチング処理を実施するエッチング処理工程と
    を、さらに有する、
    請求項3に記載の半導体デバイスの製造方法。
  5. 前記イオン注入工程を、前記不溶化処理工程の実施前に実施する、
    請求項4に記載の半導体デバイスの製造方法。
  6. 前記第1のレジストパターンにおいて前記不溶化処理が実施された一部を残し、他の部分を除去するレジストパターン選択除去工程
    をさらに有し、
    前記不溶化処理工程では、前記再露光処理ステップにおいて、前記第1のレジストパターンの一部について前記再露光処理を実施し、
    前記レジストパターン選択除去工程においては、前記レジストパターンにて前記再露光処理がされた部分を残し、前記再露光処理がされなかった部分を除去する、
    請求項1に記載の半導体デバイスの製造方法。
  7. 前記第1のレジスト膜成膜工程では、化学増幅型レジスト材料を、前記フォトレジスト材料として用いて前記第1のレジスト膜を成膜し、
    前記第2のレジスト膜成膜工程では、化学増幅型レジスト材料を、前記フォトレジスト材料として用いて前記第2のレジスト膜を成膜する、
    請求項1から6のいずれかに記載の半導体デバイスの製造方法。
  8. 前記不溶化処理工程の前記再露光処理ステップでは、前記第1のレジストパターン形成工程で実施する露光処理の露光量よりも大きな露光量で、前記再露光処理を実施する、
    請求項1から6のいずれかに記載の半導体デバイスの製造方法。
  9. 前記第1のレジストパターン形成工程では、前記第1のレジスト膜について露光処理を実施した後であって現像処理を実施する前に、前記第1のレジスト膜について加熱処理を実施し、
    前記不溶化処理工程の前記加熱処理ステップでは、前記第1のレジストパターン形成工程で実施する加熱処理の加熱温度よりも高い加熱温度で、前記第1のレジストパターンについて加熱処理を実施する、
    請求項1から6のいずれかに記載の半導体デバイスの製造方法。
  10. 前記第1のレジストパターン形成工程と前記第2のレジストパターン形成工程とにおいては、KrFエキシマレーザーによって波長が248nmである光を前記露光光として照射することによって、前記露光処理を実施する、
    請求項1から6のいずれかに記載の半導体デバイスの製造方法。
  11. 前記第1のレジスト膜成膜工程と前記第2のレジスト膜成膜工程とにおいては、前記第1のレジスト膜と前記第2のレジスト膜との各膜厚が、500nm以上,5000nm以下になるように、前記第1のレジスト膜と前記第2のレジスト膜とのそれぞれを成膜する、
    請求項1から6のいずれかに記載の半導体デバイスの製造方法。
  12. 前記不溶化処理工程にて前記再露光処理と前記加熱処理とを実施する際の不溶化処理条件を設定する不溶化処理条件設定工程
    を、さらに有し、
    前記不溶化処理工程においては、前記不溶化処理条件設定工程にて設定した不溶化処理条件に基づいて、前記不溶化処理を実施する、
    請求項1から6のいずれかに記載の半導体デバイスの製造方法。
  13. 前記不溶化処理条件設定工程は、
    前記第1のレジストパターン形成工程にて形成する前記第1のレジストパターンを基板に形成する第1のレジストパターン形成ステップと、
    前記第1のレジストパターン形成ステップにおける露光処理で用いた露光光と同じ波長の光を、前記第1のレジストパターンに照射する再露光処理を、複数の露光量条件で複数回実施する再露光処理ステップと、
    前記再露光処理が実施された第1のレジストパターンについて加熱する加熱処理を、複数の加熱温度条件で複数回実施する加熱処理ステップと、
    前記複数の加熱温度条件によって加熱処理が実施された複数の第1のレジストパターンのそれぞれについて、前記第2のレジスト膜成膜工程にて用いるフォトレジスト材料に含まれる溶媒で処理するレジスト溶媒処理ステップと、
    前記複数の加熱温度条件によって加熱処理が実施された複数の第1のレジストパターンのそれぞれについて、前記第2のレジストパターン形成工程の現像処理にて用いる現像液で処理する現像液処理ステップと
    を有し、
    前記レジスト溶媒処理ステップと前記現像液処理ステップとが実施された複数の第1のレジストパターンのそれぞれについて不溶化の度合いを観察し、当該観察結果に基づいて、不溶化処理条件を設定する
    請求項12に記載の半導体デバイスの製造方法。
  14. ポジ型のフォトレジスト材料を用いて被処理面上にレジスト膜を成膜するレジスト膜成膜工程と、
    前記レジスト膜に露光光を照射する露光処理を実施後に現像処理を実施することによって、レジストパターンを形成するレジストパターン形成工程と、
    前記レジストパターンの一部を不溶化する不溶化処理を実施する不溶化処理工程と、
    前記レジストパターンにおいて不溶化処理が実施された一部を残し、他の部分を除去するレジストパターン選択除去工程と
    を有し、
    前記不溶化処理工程では、
    前記レジストパターン形成工程での露光処理において照射した露光光と同じ波長の光を、前記レジストパターンの一部に照射する再露光処理を実施する再露光処理ステップと、
    前記再露光処理が実施されたレジストパターンについて加熱する加熱処理を実施する加熱処理ステップと
    を、順次、実施することによって、前記レジストパターン選択除去工程で用いる溶剤に対して前記レジストパターンの一部が不溶になるように、前記不溶化処理を実施し、
    前記レジストパターン選択除去工程においては、前記レジストパターンにて前記再露光処理がされた部分を残し、前記再露光処理がされなかった部分を除去する、
    半導体デバイスの製造方法。
  15. ポジ型のフォトレジスト材料を用いて被処理面上に第1のレジスト膜を成膜する第1のレジスト膜成膜工程と、
    前記第1のレジスト膜に露光光を照射する露光処理を実施後に現像処理を実施することによって、第1のレジストパターンを形成する第1のレジストパターン形成工程と、
    前記第1のレジストパターンが形成された前記被処理面上に、フォトレジスト材料を用いて第2のレジスト膜を成膜する第2のレジスト膜成膜工程と、
    前記第2のレジスト膜に露光光を照射する露光処理を実施後に現像処理を実施することによって、第2のレジストパターンを形成する第2のレジストパターン形成工程と
    を具備し、
    前記第2のレジスト膜成膜工程の実施前に、前記第2のレジスト膜成膜工程で用いるフォトレジスト材料の溶媒、および、前記第2のレジストパターン形成工程の現像処理にて用いる現像液に対して、前記第1のレジストパターンを不溶化する不溶化処理工程
    を、さらに有し、
    当該不溶化処理工程では、前記第1のレジストパターン形成工程での露光処理において照射した露光光と同じ波長の光を、前記第1のレジストパターンに照射する再露光処理を実施する再露光処理ステップと、前記再露光処理が実施された第1のレジストパターンについて加熱する加熱処理を実施する加熱処理ステップとを、順次、実施することによって、前記第1のレジストパターンの不溶化処理を実施する、
    パターン形成方法。
  16. ポジ型のフォトレジスト材料を用いて被処理面上にレジスト膜を成膜するレジスト膜成膜工程と、
    前記レジスト膜に露光光を照射する露光処理を実施後に現像処理を実施することによって、レジストパターンを形成するレジストパターン形成工程と、
    前記レジストパターンの一部を不溶化する不溶化処理を実施する不溶化処理工程と、
    前記レジストパターンにおいて不溶化処理が実施された一部を残し、他の部分を除去するレジストパターン選択除去工程と
    を有し、
    前記不溶化処理工程では、
    前記レジストパターン形成工程での露光処理において照射した露光光と同じ波長の光を、前記レジストパターンの一部に照射する再露光処理を実施する再露光処理ステップと、
    前記再露光処理が実施されたレジストパターンについて加熱する加熱処理を実施する加熱処理ステップと
    を、順次、実施することによって、前記レジストパターン選択除去工程で用いる溶剤に対して前記レジストパターンが不溶になるように、前記不溶化処理を実施し、
    前記レジストパターン選択除去工程においては、前記レジストパターンにて前記再露光処理がされた部分を残し、前記再露光処理がされなかった部分を除去する、
    パターン形成方法。
JP2009159905A 2009-07-06 2009-07-06 半導体デバイスの製造方法 Expired - Fee Related JP5515459B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009159905A JP5515459B2 (ja) 2009-07-06 2009-07-06 半導体デバイスの製造方法
CN2010102197139A CN101944475B (zh) 2009-07-06 2010-06-29 制造半导体器件的方法及图案形成方法
US12/826,163 US8445183B2 (en) 2009-07-06 2010-06-29 Method of manufacturing semiconductor device and pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009159905A JP5515459B2 (ja) 2009-07-06 2009-07-06 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2011014835A true JP2011014835A (ja) 2011-01-20
JP5515459B2 JP5515459B2 (ja) 2014-06-11

Family

ID=43412862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009159905A Expired - Fee Related JP5515459B2 (ja) 2009-07-06 2009-07-06 半導体デバイスの製造方法

Country Status (3)

Country Link
US (1) US8445183B2 (ja)
JP (1) JP5515459B2 (ja)
CN (1) CN101944475B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015016194A1 (ja) * 2013-08-02 2015-02-05 富士フイルム株式会社 パターン形成方法、感活性光線性又は感放射線性樹脂組成物、レジスト膜、電子デバイスの製造方法、及び電子デバイス
WO2015191096A1 (en) * 2014-06-13 2015-12-17 Intel Corporation Vertical channel transistors fabrication process by selective subtraction of a regular grid
WO2022270411A1 (ja) * 2021-06-24 2022-12-29 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8163466B2 (en) * 2009-02-17 2012-04-24 International Business Machines Corporation Method for selectively adjusting local resist pattern dimension with chemical treatment
US20120282552A1 (en) * 2011-05-04 2012-11-08 Eynat Matzner Method for offset imaging
JP5794241B2 (ja) * 2013-02-06 2015-10-14 信越化学工業株式会社 マイクロ構造体用樹脂構造体の製造方法及びマイクロ構造体の製造方法
US9679803B2 (en) * 2014-01-13 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming different patterns in a semiconductor structure using a single mask
TWI584061B (zh) * 2014-08-27 2017-05-21 羅門哈斯電子材料有限公司 多重圖案的形成方法
US10288408B2 (en) * 2016-12-01 2019-05-14 Nanometrics Incorporated Scanning white-light interferometry system for characterization of patterned semiconductor features

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064841A (ja) * 1996-08-14 1998-03-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2000315647A (ja) * 1999-05-06 2000-11-14 Mitsubishi Electric Corp レジストパターン形成方法
WO2008117693A1 (ja) * 2007-03-28 2008-10-02 Jsr Corporation ポジ型感放射線性組成物およびそれを用いたレジストパターン形成方法
JP2009063989A (ja) * 2007-02-16 2009-03-26 Shin Etsu Chem Co Ltd パターン形成方法並びにこれに用いるレジスト材料
JP2009093150A (ja) * 2007-09-20 2009-04-30 Shin Etsu Chem Co Ltd パターン形成方法並びにこれに用いるレジスト材料
WO2009067354A1 (en) * 2007-11-19 2009-05-28 International Business Machines Corporation Photoresist compositions and process for multiple exposures with multiple layer photoresist systems
JP2009139926A (ja) * 2007-08-22 2009-06-25 Shin Etsu Chem Co Ltd パターン形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5667940A (en) * 1994-05-11 1997-09-16 United Microelectronics Corporation Process for creating high density integrated circuits utilizing double coating photoresist mask
US7087488B2 (en) * 2004-07-16 2006-08-08 United Microelectronics Corp. Method for fabricating a mask ROM
JP4745121B2 (ja) * 2006-05-17 2011-08-10 株式会社東芝 半導体装置製造におけるパターン形成方法
KR100843236B1 (ko) * 2007-02-06 2008-07-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
JP4927678B2 (ja) 2007-03-13 2012-05-09 パナソニック株式会社 パターン形成方法
JP4871786B2 (ja) 2007-05-11 2012-02-08 東京応化工業株式会社 パターン形成方法
US20090011370A1 (en) * 2007-06-11 2009-01-08 Hiroko Nakamura Pattern forming method using two layers of resist patterns stacked one on top of the other
JP5023851B2 (ja) 2007-07-09 2012-09-12 Jsr株式会社 パターン形成方法及びそれに用いるパターンコーティング組成物
US20090253080A1 (en) * 2008-04-02 2009-10-08 Dammel Ralph R Photoresist Image-Forming Process Using Double Patterning

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064841A (ja) * 1996-08-14 1998-03-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2000315647A (ja) * 1999-05-06 2000-11-14 Mitsubishi Electric Corp レジストパターン形成方法
JP2009063989A (ja) * 2007-02-16 2009-03-26 Shin Etsu Chem Co Ltd パターン形成方法並びにこれに用いるレジスト材料
WO2008117693A1 (ja) * 2007-03-28 2008-10-02 Jsr Corporation ポジ型感放射線性組成物およびそれを用いたレジストパターン形成方法
JP2009139926A (ja) * 2007-08-22 2009-06-25 Shin Etsu Chem Co Ltd パターン形成方法
JP2009093150A (ja) * 2007-09-20 2009-04-30 Shin Etsu Chem Co Ltd パターン形成方法並びにこれに用いるレジスト材料
WO2009067354A1 (en) * 2007-11-19 2009-05-28 International Business Machines Corporation Photoresist compositions and process for multiple exposures with multiple layer photoresist systems

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015016194A1 (ja) * 2013-08-02 2015-02-05 富士フイルム株式会社 パターン形成方法、感活性光線性又は感放射線性樹脂組成物、レジスト膜、電子デバイスの製造方法、及び電子デバイス
JP2015031836A (ja) * 2013-08-02 2015-02-16 富士フイルム株式会社 パターン形成方法、感活性光線性又は感放射線性樹脂組成物、レジスト膜、電子デバイスの製造方法、及び電子デバイス
WO2015191096A1 (en) * 2014-06-13 2015-12-17 Intel Corporation Vertical channel transistors fabrication process by selective subtraction of a regular grid
US10361090B2 (en) 2014-06-13 2019-07-23 Intel Corporation Vertical channel transistors fabrication process by selective subtraction of a regular grid
WO2022270411A1 (ja) * 2021-06-24 2022-12-29 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Also Published As

Publication number Publication date
CN101944475A (zh) 2011-01-12
US8445183B2 (en) 2013-05-21
US20110003253A1 (en) 2011-01-06
CN101944475B (zh) 2012-06-20
JP5515459B2 (ja) 2014-06-11

Similar Documents

Publication Publication Date Title
JP5515459B2 (ja) 半導体デバイスの製造方法
TWI632433B (zh) 用於基板圖案化之遮罩形成方法
JP6022469B2 (ja) 基板のダブルパターニング方法
KR101800996B1 (ko) 기판 상의 콘택 개구 패터닝 방법
KR100811431B1 (ko) 반도체 소자의 제조 방법
US9646845B2 (en) Method of forming a mask for substrate patterning
US20090246958A1 (en) Method for removing residues from a patterned substrate
US8822347B2 (en) Wet soluble lithography
KR20160063318A (ko) Beol 패턴 커팅 및 플러깅을 위한 노출 활성화된 화학적으로 증폭된 dsa
TWI737856B (zh) 微影圖案化方法
US20110244402A1 (en) Method of slimming radiation-sensitive material lines in lithographic applications
US6589713B1 (en) Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits
JP3373147B2 (ja) フォトレジスト膜及びそのパターン形成方法
US20060189147A1 (en) Pattern forming method and semiconductor device manufacturing method
CN101025569A (zh) 用于形成半导体器件的微细图案的方法
KR100772801B1 (ko) 반도체 소자의 제조 방법
US20130045591A1 (en) Negative tone develop process with photoresist doping
JP2008153373A (ja) 半導体装置の製造方法
JP2009016789A (ja) 半導体素子の微細パターン形成方法
JP2010027978A (ja) パターン形成方法
JP2010073899A (ja) 基板処理方法および基板処理装置
JP2012109322A (ja) パターン形成方法
US8728721B2 (en) Methods of processing substrates
KR100948480B1 (ko) 반도체 소자의 미세 패턴 형성 방법
Smith et al. Incorporation of direct current superposition as a means for high quality contact and slotted contact structures utilizing litho-freeze-litho-etch

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

LAPS Cancellation because of no payment of annual fees