TWI546617B - 藉由嵌段共聚物之自組裝而在基板上提供微影特徵之方法 - Google Patents

藉由嵌段共聚物之自組裝而在基板上提供微影特徵之方法 Download PDF

Info

Publication number
TWI546617B
TWI546617B TW103109305A TW103109305A TWI546617B TW I546617 B TWI546617 B TW I546617B TW 103109305 A TW103109305 A TW 103109305A TW 103109305 A TW103109305 A TW 103109305A TW I546617 B TWI546617 B TW I546617B
Authority
TW
Taiwan
Prior art keywords
recess
self
dummy
substrate
lithography
Prior art date
Application number
TW103109305A
Other languages
English (en)
Other versions
TW201441760A (zh
Inventor
珊德 弗瑞德瑞克 威斯特
愛蜜麗 彼得斯
Original Assignee
Ａｓｍｌ荷蘭公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ａｓｍｌ荷蘭公司 filed Critical Ａｓｍｌ荷蘭公司
Publication of TW201441760A publication Critical patent/TW201441760A/zh
Application granted granted Critical
Publication of TWI546617B publication Critical patent/TWI546617B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

藉由嵌段共聚物之自組裝而在基板上提供微影特徵之方法
本發明係關於一種藉由在提供於基板上之凹座中使用嵌段共聚物之自組裝而在基板上形成微影特徵之方法。
在用於器件製造之微影中，一直需要縮減微影圖案中之特徵之大小，以便增加給定基板區域上之特徵之密度。具有處於奈米尺度之臨界尺寸(critical dimension,CD)之較小特徵的圖案允許器件或電路結構之較大集中，從而在電子器件及其他器件之大小縮減及製造成本方面得到潛在改良。在投影光微影中，針對較小特徵之推進已引起諸如浸潤微影及極紫外線(extreme ultraviolet,EUV)微影之技術之開發。
作為一替代例，所謂壓印微影通常涉及使用「印模(stamp)」(常常被稱作壓印模板(imprint template))以將圖案轉印至基板上。壓印微影之優點為：特徵之解析度不受到(例如)輻射源之發射波長或投影系統之數值孔徑限制。取而代之，解析度主要限於壓印模板上之圖案密度。
對於投影光微影及壓印微影兩者，需要提供(例如)壓印模板或其他基板之表面之高解析度圖案化。使用嵌段共聚物(BCP)之自組裝已被認為是用於將特徵解析度增加至比可藉由先前微影方法而獲得之尺寸小的尺寸之潛在方法，或被認為是用於製備壓印模板之電子束微影 之替代例。
可自組裝BCP為有用於奈米製作之化合物，此係因為其可在低於某一溫度(有序-無序轉變溫度To/d)的情況下冷卻時經歷有序-無序轉變，從而引起具有不同化學性質之共聚物嵌段之相分離以形成尺寸為數十奈米或甚至小於10奈米之有序化學相異域。可藉由操控共聚物之不同嵌段類型之分子量及組合物來控制該等域之大小及形狀。該等域之間的界面可具有大約1奈米至5奈米之線寬粗糙度，且可藉由對共聚物之嵌段之化學組合物進行改質來操控該等界面。
將BCP薄膜用作自組裝模板之可行性係由Chaikin及Register等人(Science 276，1401(1997))示範。將尺寸為20奈米之圓點及孔緻密陣列自聚(苯乙烯-嵌段-異戊二烯)薄膜轉印至氮化矽基板。
BCP包含不同嵌段，每一嵌段通常包含一或多個相同單體且沿著聚合物鏈並排地配置。每一嵌段可含有其各別類型之許多單體。因此，舉例而言，A-B BCP可具有該(或每一)A嵌段中之複數個類型A單體，及該(或每一)B嵌段中之複數個類型B單體。舉例而言，合適BCP之實例為具有聚苯乙烯(PS)單體(疏水性嵌段)及聚甲基丙烯酸甲酯(PMMA)單體(親水性嵌段)之共價鍵聯式嵌段之聚合物。具有疏水性/親水性不同之嵌段之其他BCP可有用。舉例而言，諸如(A-B-C)BCP之三嵌段共聚物可有用，如可為交替或週期性BCP，例如，[-A-B-A-B-A-B-]n或[-A-B-C-A-B-C]m，其中n及m為整數。該等嵌段係可藉由共價鍵以直鏈或分支鏈方式(例如，星形或分支鏈組態)相互連接。
BCP可在自組裝後就形成許多不同相，此取決於嵌段之體積分率、每一嵌段類型內之聚合度(亦即，每一各別嵌段內之每一各別類型之單體的數目)、溶劑之選用用途，及表面相互作用。當在薄膜中應用幾何制約時，幾何制約可引起可限制所形成相之額外邊界條件。一般而言，實務上在自組裝式BCP薄膜中觀測到球體(例如，立方體) 相、圓柱形(例如，四邊形或六邊形)相及層狀相(亦即，具有立方體、六邊形或層狀空間填充對稱性之自組裝式相)。
所觀測之相類型可取決於不同聚合物嵌段之相對分子體積分率。舉例而言，80：20之分子體積比率將提供配置於較高體積嵌段之連續域中的低體積嵌段之不連續球體域的立方體相。隨著體積比率縮減至70：30，將形成圓柱形相，其中不連續域為較低體積嵌段之圓柱。在50：50之比率下，形成層狀相。在比率為30：70的情況下，可形成倒轉圓柱形相，且在20：80之比率下，可形成倒轉立方體相。
用作可自組裝聚合物之合適BCP包括但不限於聚(苯乙烯-b-甲基丙烯酸甲酯)、聚(苯乙烯-b-2-乙烯吡啶酮)、聚(苯乙烯-b-丁二烯)、聚(苯乙烯-b-二茂鐵基二甲基甲矽烷)、聚(苯乙烯-b-環氧乙烷)、聚(環氧乙烷-b-異戊二烯)。符號「b」表示「嵌段」。儘管此等嵌段共聚物為二嵌段共聚物實例，但將顯而易見，自組裝亦可使用三嵌段、四嵌段或其他多嵌段共聚物。
一種用以將聚合物(諸如，BCP)之自組裝導引或引導至基板表面上的方法被稱為表面起伏磊晶(graphoepitaxy)。此方法涉及藉由在使用由抗蝕劑建構之一或多個特徵(或自抗蝕劑轉印至基板表面上之一或多個特徵，或轉印至沈積於基板表面上之膜堆疊上之一或多個特徵)的情況下對基板上進行拓撲預圖案化來導引BCP之自組織。使用預圖案化以形成罩殼或「凹座」，罩殼或「凹座」包含基板基底，及抗蝕劑之側壁，例如，一對對置側壁(或形成於膜中之側壁，或形成於基板中之側壁)。
通常，表面起伏磊晶模板之特徵之高度大約為待排序之BCP層之厚度，因此可為(例如)約20奈米至約150奈米。
層狀自組裝式BCP可形成微影特徵之平行線性圖案，其具有凹座中之不同聚合物嵌段域之鄰近線。舉例而言，若BCP為在聚合物鏈內 具有A嵌段及B嵌段之二嵌段共聚物，則BCP可在每一凹座中自組裝成一有序層，該層包含A嵌段之規則間隔的第一域，其與B嵌段之第二域交替。
相似地，圓柱形自組裝式BCP可形成微影特徵之有序圖案，其包含由第二連續域環繞之圓柱形不連續第一域。舉例而言，若BCP為在聚合物鏈內具有A嵌段及B嵌段之二嵌段共聚物，則A嵌段可組裝成在圓形凹座內且由B嵌段之連續域環繞的圓柱形不連續域。替代地，A嵌段可組裝成橫越線性凹座規則地間隔且由B嵌段之連續域環繞的圓柱形不連續域。
因此，表面起伏磊晶可用以導引層狀相或圓柱形相之自組織，使得BCP圖案將凹座之側壁之間隔再分成離散共聚物圖案之域。
在用以實施BCP自組裝在奈米製作中之使用的程序中，作為表面起伏磊晶模板之部分，可運用中性定向控制層而對基板進行改質，以誘發自組裝圖案相對於基板之較佳定向。對於用於可自組裝聚合物層中之一些BCP，在該等嵌段中之一者與基板表面之間可存在可引起定向之優先相互作用。舉例而言，對於聚苯乙烯(PS)-b-PMMA BCP，PMMA嵌段將優先地濕潤氧化物表面(亦即，具有與氧化物表面之高化學親和性)，且此情形可用以誘發自組裝式圖案定向成實質上平行於該表面之平面。舉例而言，可藉由如下操作來誘發實質上垂直定向：將中性定向層沈積至表面上，從而致使基板表面對嵌段兩者呈中性，換言之，中性定向層針對每一嵌段具有相似化學親和性，使得嵌段兩者以相似方式來濕潤該表面處之中性定向層。「垂直定向」意謂每一嵌段之域將並排地定位於基板表面處，其中不同嵌段之鄰近域之間的界面區實質上垂直於該表面之平面。
在用於使具有A嵌段及B嵌段(其中A具親水性性質且B具疏水性性質)之二嵌段共聚物對準之表面起伏磊晶模板中，表面起伏磊晶圖 案可包含疏水性抗蝕劑側壁特徵，其中中性定向基底係在該等疏水性抗蝕劑特徵之間。B域可優先地橫靠疏水性抗蝕劑特徵而組裝，其中A嵌段及B嵌段之若干交替域係遍及表面起伏磊晶模板之牽制抗蝕劑特徵之間的中性定向區而對準。
舉例而言，可藉由使用藉由羥基末端基或某一其他反應性端基之反應而共價地鍵聯至基板以在基板表面處氧化的無規共聚物刷來建立中性定向層。在用於中性定向層形成之其他配置中，可使用可交聯無規共聚物或適當矽烷(亦即，具有諸如(三)氯矽烷或(三)甲氧基矽烷之經取代反應性矽烷(亦被稱為矽烷基)端基之分子)以藉由充當基板表面與可自組裝聚合物層之間的中間層而致使表面呈中性。此矽烷基中性定向層通常將作為單層而存在，而可交聯聚合物通常不作為單層而存在，且可具有通常小於或等於約40奈米或小於或等於約20奈米之層厚度。
可自組裝BCP薄層可沈積至具有如上文所闡明之表面起伏磊晶模板之基板上。用於沈積可自組裝聚合物之合適方法為旋塗，此係因為此程序能夠提供經良好界定之均一可自組裝聚合物薄層。經沈積之可自組裝聚合物膜之合適層厚度為大約10奈米至150奈米。
在BCP膜之沈積之後，該膜仍可無序或僅部分地有序，且可需要一或多個額外步驟以增進及/或完成自組裝。舉例而言，可自組裝聚合物可在自組裝之前在溶劑中沈積為溶液，其中溶劑係(例如)藉由蒸發而移除。
BCP之自組裝為許多小組份(BCP)之組裝引起較大更複雜結構(自組裝式圖案中之奈米大小特徵，在本說明書中被稱作域)之形成的程序。缺陷自然地起因於控制聚合物之自組裝之物理學。自組裝受到A-B BCP之A/A、B/B及A/B(或B/A)嵌段對之間的相互作用差(亦即，相互化學親和性差)驅動，其中用於相分離之驅動力係由針對在考慮中 之系統之佛-赫(Flory-Huggins)理論描述。表面起伏磊晶之使用可極大地縮減缺陷形成。佛-赫相互作用參數(chi值)及BCP嵌段之聚合度(N值)為影響相分離及供發生特定BCP之自組裝之尺寸的BPC之參數。
對於經歷自組裝之聚合物，可自組裝聚合物將展現有序-無序溫度To/d。可藉由用於評估聚合物之有序/無序狀態之任何合適技術(諸如，差示掃描熱量測定(differential scanning calorimetry,DSC))來量測To/d。若在低於此溫度的情況下發生層形成，則分子將經驅動以自組裝。在高於溫度To/d的情況下，將形成無序層，其中來自無序A/B域之熵貢獻勝過起因於該層中之相鄰A-A嵌段對與B-B嵌段對之間的有利相互作用之焓貢獻。可自組裝聚合物亦可展現玻璃轉變溫度Tg，在低於Tg的情況下，聚合物有效地不動，且在高於Tg的情況下，共聚物分子仍可在層內相對於相鄰共聚物分子而再定向。合適地藉由差示掃描熱量測定(DSC)來量測玻璃轉變溫度。
可藉由退火來部分地移除如上文所闡明的在有序化期間形成之缺陷。諸如向錯(其為違反旋轉對稱性之線缺陷，例如，其中在指向矢(director)之定向上存在缺陷)之缺陷係可藉由與具有相反正負號之另一其他缺陷或向錯配對予以消減。可自組裝聚合物之鏈行動性可為用於判定缺陷遷移及消減之因素，且因此，可在鏈行動性高但自組裝式有序圖案不會遺失的溫度下進行退火。此溫度隱含比用於聚合物之有序/無序溫度To/d高或低至多幾℃的溫度。
可將有序化及缺陷消減組合成單一退火程序，或可使用複數個程序，以便提供具有不同化學類型之域(不同嵌段類型之域)之有序圖案的自組裝式聚合物(諸如，BCP)層。
為了將諸如器件架構或拓撲之圖案自自組裝式聚合物層轉印至經沈積有自組裝式聚合物之基板中，通常將藉由所謂突破性蝕刻(breakthrough etching)來移除第一域類型以將第二域類型之圖案提供 於基板之表面上，其中基板裸露於第二域類型之特徵之間。可使用乾式蝕刻或反應性離子蝕刻技術來蝕刻具有平行圓柱形相域之圖案。除了適合於平行圓柱形相域之蝕刻之技術以外，或作為對適合於平行圓柱形相域之蝕刻之技術的替代例，具有層狀相域之圖案亦可利用濕式蝕刻技術。
在突破性蝕刻之後，可藉由使用蝕刻方式之所謂轉印蝕刻(transfer etching)來轉印圖案，該蝕刻方式受到第二域類型抵抗且因此在基板表面中形成已使該表面裸露之凹座。
微影特徵之間的間隔被稱為間距--被定義為微影特徵之一個重複單位之寬度(亦即，特徵寬度加特徵間間隔)。使用BCP之自組裝程序可用以生產具有特別低間距(通常小於30奈米至50奈米)之微影特徵。
圖1A及圖1B分別以平面圖及橫截面展示被應用使用BCP之自組裝之微影程序的基板1之部分。抗反射塗層可存在於基板1之表面上。抗反射塗層(若存在)可為有機材料，諸如，來自Brewer Science之ARC 29。替代地，抗反射塗層可為無機材料，諸如，SiC或SiON。光阻層2施加至基板1。光阻層2係運用複數個接觸孔抗蝕劑凹座3、4、5而圖案化。
在圖1C中，BCP層6已沈積至基板1及光阻2上。BCP層6被展示為在光阻凹座3、4、5中每一者內及在光阻2之頂部上具有均一厚度。在分別展示橫截面圖及平面圖之圖1D及圖1E中，BCP層6已被熱退火。熱退火程序造成BCP材料之重新分佈，其中一些BCP材料係自光阻2上方之區輸送至光阻凹座3、4、5中。自圖1D及圖1E可看出，形成耗乏區7，其中BCP材料已在圍繞光阻凹座3、4、5之區中自光阻2移除。自耗乏區7移除之BCP材料已重新分佈至光阻凹座3、4、5。
在圖1D中，亦可看出，隔離式光阻凹座3具有厚於形成於光阻凹座4、5之群組中之層的BCP層。另外，由光阻凹座4環繞之光阻凹座5具有薄於形成於光阻凹座4或隔離式光阻凹座3中之層的BCP層。
應瞭解，若鄰近光阻凹座之間的分離度大於耗乏區之大小(正如關於光阻凹座3之狀況)，則來自周圍區域之BCP材料可重新分佈至該光阻凹座內。然而，若鄰近光阻凹座之間的分離度小於耗乏區之大小(正如關於光阻凹座特徵5之狀況)，則該等光阻凹座各自將自周圍光阻材料之頂部接收較少BCP。
光阻凹座4各自緊密地鄰近於至少一其他凹座(光阻凹座5)。然而，光阻凹座4未由光阻凹座完全地環繞，且因此自周圍光阻2之頂部接收多於由光阻凹座5接收之BCP的BCP。
光阻凹座3相比於光阻凹座4含有較多BCP材料，光阻凹座3及光阻凹座4各自相比於光阻凹座5含有較多BCP材料，而不管初始均一BCP材料層6沈積於光阻凹座3、4、5中每一者上方。
如上文所示範，基板1上之微影特徵之局域密度可影響在退火及自組裝期間形成之BCP層之厚度。然而，當在基板1之表面上建立BCP特徵時，可需要在基板1之所有區域中維持實質上均一厚度。
BCP材料之使用可允許在BCP特徵內自組裝組份聚合物材料之域。舉例而言，沈積於光阻凹座5內之BCP可被看到已形成聚合物之相異域。第一類型A聚合物域8作為圓柱而形成於連續類型B聚合物域9內。
為了導引此自組裝，藉由光阻壁部分之間隔來控制橫向尺寸，而BCP材料厚度亦影響自組裝程序。因此，雖然光阻凹座5內之BCP層之厚度可經最佳化以用於形成類型A聚合物及類型B聚合物之相異域，但光阻凹座3及4內之厚度可過厚而不允許類型A域及類型B域之自組裝。相似地，若BCP膜6過薄，則可不形成相異類型A域及類型B 域。
因而，在使用已知方法的情況下，會不可能使BCP材料之厚度橫越基板足夠地均一，基板具有局域特徵密度之分佈以增進成功自組裝。因此，會不可能使用已知方法來建立可適應橫越單一基板之特徵密度之分佈的表面起伏磊晶微影特徵。
舉例而言，將有用的是能夠在基板上建構具有實質上均一厚度之多個BCP特徵，尤其是在任何特定區中存在BCP特徵之局域密度之某一變化的情況下。
舉例而言，本發明之一目標係預防或減輕本文所描述之一缺點，或與此項技術(過去、現在或未來)相關聯之某一其他缺點。
根據一態樣，提供一種形成一微影特徵之方法，該方法包含：將至少一微影凹座提供於一基板上，該或每一微影凹座包含一側壁及一基底，其中該側壁之部分在其間具有一寬度；將至少一虛設凹座提供於該基板上，該或每一虛設凹座包含一側壁及一基底，其中該側壁之部分在其間具有一寬度；將具有第一嵌段及第二嵌段之一可自組裝嵌段共聚物(BCP)提供於該或每一微影凹座中、該或每一虛設凹座中以及除了該或每一微影凹座及該或每一虛設凹座以外之該基板上；使該可自組裝嵌段共聚物自環繞該或每一微影凹座及該或每一虛設凹座之一區遷移至該或每一微影凹座及該或每一虛設凹座內；使該可自組裝嵌段共聚物在該或每一微影凹座內自組裝成一有序層，該層至少包含第一嵌段之一第一域及第二嵌段之一第二域；及選擇性地移除該第一域以在該或每一微影凹座內形成包含該第二域之該微影特徵，其中該或每一微影凹座具有大於該或每一虛設凹座之寬度的一寬度， 其中該或每一虛設凹座之該寬度小於由該可自組裝嵌段共聚物進行自組裝所需要之最小寬度，且其中該或每一虛設凹座位於環繞該或每一微影凹座的該基板之該區內，使該可自組裝嵌段共聚物自該區遷移。
在一實施例中，至少一虛設凹座經提供成足夠地接近於該微影凹座以使可自組裝嵌段共聚物(BCP)中之一些遷移至該虛設凹座中，而非遷移至該微影凹座中。BCP至虛設凹座而非微影凹座之遷移可縮減微影凹座內之BCP之最終厚度。此情形提供如下優點：允許微影凹座內之BCP層之厚度維持於所要位準，從而使能夠以可預測方式在微影凹座內自組裝微影特徵。使用太小而不允許在虛設凹座自身內發生自組裝之虛設凹座會使能夠調整有效凹座密度且因此調整BCP層厚度，而對出現於最終基板上之微影特徵之密度沒有任何實質影響。
適當時，以下特徵適用於本發明之所有實施例。合適時，以下特徵之組合可用作本發明之一實施例之部分，例如，如申請專利範圍中所闡明。本發明之一實施例適合於供器件微影中使用。舉例而言，本發明之一實施例可用於圖案化用以形成器件之基板，或可用於圖案化供壓印微影中使用之壓印模板(其接著可用以形成器件)。
可提供兩個或兩個以上虛設凹座。該等虛設凹座可圍繞該或每一微影凹座對稱地配置。
圍繞該或每一微影凹座的該虛設凹座之一對稱配置提供如下優點：增進該或每一微影凹座內的BCP之實質上均一且對稱之分佈。
該或每一微影凹座可用以形成一接觸孔。接觸孔可為允許基板上之非鄰近層之間的接取之圓形開口。使用微影凹座中之BCP之自組裝以形成接觸孔可允許形成具有小於微影凹座之尺寸之橫向尺寸的孔。將此自組裝技術應用於接觸孔之形成會提供縮減接觸孔之尺寸之優點。
該或每一虛設凹座可為圓形。提供圓形虛設凹座會允許虛設凹座定位於任何幾何形狀之特徵之間以便調整凹座之局域密度，且因此調整微影凹座內之BCP之厚度。
該或每一虛設凹座可為線性。提供線性虛設凹座或渠溝可允許虛設凹座緊密地遵循線性微影凹座之幾何形狀，以便調整彼微影凹座內之BCP之厚度。
微影特徵可具有40奈米或更小之最小橫向尺寸。微影特徵可具有5奈米或更大之最小橫向尺寸。藉由BCP之自組裝而形成之微影特徵可允許界定小於將單獨地藉由習知微影方法而界定之微影特徵的微影特徵。使用BCP之自組裝可允許以大於在此等小尺寸下藉由習知微影技術而界定之微影特徵將可能達成之均一性的均一性來界定微影特徵。
為了引導自組裝且縮減缺陷，側壁可針對BCP域類型中之一者具有較高化學親和性，使得在組裝後就使具有與側壁之較高化學親和性之BCP域類型橫靠彼側壁而組裝。可藉由利用疏水性或親水性側壁特徵來提供化學親和性。
將可自組裝BCP層提供於凹座中係可藉由如下方式而進行：旋塗BCP之溶液，接著移除溶劑。
可藉由將溫度降低至小於用於BCP之To/d之溫度而使可自組裝BCP自組裝，以將自組裝式BCP之有序層提供於凹座中。
基板可為半導體基板，且可包含形成基板之複數個層。舉例而言，基板之最外部層可為抗反射塗層(anti-reflection coating,ARC)層。
基板之最外部層可對BCP之域呈中性，此意謂其針對BCP之域類型中每一者具有相似化學親和性。可(例如)藉由使用無規共聚物刷來建立中性定向層。替代地，可提供定向控制層作為基板之最上部或最 外部表面層，以誘發自組裝圖案相對於基板之所要定向。
凹座係可藉由光微影而形成，例如，運用諸如UV、EUV或DUV(深UV)輻射之光化輻射而形成。
凹座可(例如)形成於抗蝕劑中。凹座可(例如)形成於基板表面上(例如，已自抗蝕劑轉印至基板上)。凹座可(例如)形成於膜堆疊中(例如，已自抗蝕劑轉印至膜堆疊上)。
凹座之高度可大約為待排序之BCP層之厚度。舉例而言，凹座之高度可為約20奈米至約150奈米(例如，約100奈米)。
該或每一微影凹座可為圓形。可自組裝嵌段共聚物可經調適以形成有序層，該有序層具有由第二嵌段之第二連續域環繞的呈圓柱形配置的第一嵌段之圓柱形第一域，該圓柱形第一域經定向成實質上垂直於基板。使用圓形微影凹座會允許界定圓形微影特徵。
該或每一微影凹座可為線性。可自組裝嵌段共聚物可經調適以形成層狀有序層，其中第一域為與第二域交替之層狀物，該等第二域亦為層狀物，該等第一域及該等第二域之該等層狀物經定向成使得其平面表面實質上垂直於基板且實質上平行於微影凹座壁。使用線性微影凹座會允許界定線性微影特徵。
選擇性地移除該等域中之一者係可藉由蝕刻而達成，其中自組裝式BCP之有序層充當用於在基板上之凹座內蝕刻微影特徵的抗蝕劑層。可藉由利用具有不同蝕刻抗蝕劑屬性之聚合物且藉由選擇能夠選擇性地蝕刻某些聚合物域之蝕刻劑來達成選擇性蝕刻。替代地或另外，可(例如)藉由在共聚物之嵌段之間的鍵聯劑之選擇性光降解或光裂解及該等嵌段中之一者之後續增溶來達成選擇性移除。
根據一態樣，提供一種在一基板上形成至少一微影特徵之方法，該基板包含：至少一微影凹座，該或每一微影凹座包含一側壁及一基底，其中該側壁之部分在其間具有一寬度；及至少一虛設凹座， 該或每一虛設凹座包含一側壁及一基底，其中該側壁之部分在其間具有一寬度，其中該或每一微影凹座具有大於該或每一虛設凹座之寬度的一寬度，該方法包含：將具有第一嵌段及第二嵌段之一可自組裝嵌段共聚物提供於該或每一微影凹座中、該或每一虛設凹座中，及在該或每一微影凹座與該或每一虛設凹座之間及周圍的該基板上；使該可自組裝嵌段共聚物自環繞該或每一微影凹座及該或每一虛設凹座之區遷移至該或每一微影凹座及該或每一虛設凹座內；使該可自組裝嵌段共聚物在該或每一微影凹座內自組裝成一有序層，該層至少包含第一嵌段之一第一域及第二嵌段之一第二域；及選擇性地移除該第一域以在該或每一微影凹座內形成包含該第二域之該至少一微影特徵，其中該或每一虛設凹座之該寬度小於由該可自組裝嵌段共聚物進行自組裝所需要之最小寬度，且其中該或每一虛設凹座位於環繞該或每一微影凹座的該基板之該區內，使該可自組裝嵌段共聚物自該區遷移。
根據一態樣，提供一種基板，該基板包含：至少一微影凹座，該或每一微影凹座包含一側壁及一基底，其中該側壁之部分在其間具有一寬度；及至少一虛設凹座，該或每一虛設凹座包含一側壁及一基底，其中該側壁之部分在其間具有一寬度，其中該或每一微影凹座具有大於該或每一虛設凹座之寬度的一寬度，其中該或每一虛設凹座之該寬度小於在使用時由具有第一嵌段及第二嵌段之一可自組裝嵌段共聚物進行自組裝所需要之最小寬度，且其中該或每一虛設凹座配置於環繞該或每一微影凹座的該基板之一區內，在使用時使該可自組裝嵌段共聚物自該區遷移。
本發明之一實施例係關於一種微影方法。該方法可用於製造諸 如電子器件及積體電路之器件之程序中，或用於其他應用，諸如，製造整合式光學系統、用於磁疇記憶體之導引及偵測圖案、平板顯示器、液晶顯示器(liquid-crystal display,LCD)、薄膜磁頭、有機發光二極體，等等。本發明之一實施例亦用以在表面上建立規則奈米結構以用於製作用於磁性儲存器件(例如，用於硬碟)之積體電路、位元圖案化媒體及/或離散播放軌媒體。
本文所描述之方法可有用於形成提供半導體器件之層之間的接取之接觸孔。
可自組裝BCP可為如本文所闡明的包含至少兩個不同嵌段類型(被稱作第一聚合物嵌段及第二聚合物嵌段)之BCP，該至少兩個不同嵌段類型可自組裝成使該等不同嵌段類型關聯至第一域類型及第二域類型中之有序聚合物層。BCP可包含二嵌段共聚物、三嵌段共聚物，及/或多嵌段共聚物。交替或週期性BCP亦可用於可自組裝BCP中。
在本說明書中，「化學親和性」意謂兩種不同化學物種關聯在一起之傾向。舉例而言，具親水性性質之化學物種具有針對水之高化學親和性，而疏水性化合物具有針對水之低化學親和性，但具有針對烷之高化學親和性。具極性性質之化學物種具有針對其他極性化合物及針對水之高化學親和性，而無極性、非極性或疏水性化合物具有針對水及極性物種之低化學親和性，但可展現針對諸如烷或其類似者之其他非極性物種之高化學親和性。化學親和性係關於與兩種化學物種之間的界面相關聯之自由能：若界面自由能高，則兩種物種具有針對彼此之低化學親和性，而若界面自由能低，則兩種物種具有針對彼此之高化學親和性。化學親和性亦可按照「濕潤」予以表達，其中若液體及固體表面具有針對彼此之高化學親和性，則該液體將濕潤該表面，而若存在低化學親和性，則該液體將不濕潤該表面。舉例而言，可借助於使用各種液體之接觸角量測來量測表面之化學親和性，使得若一 個表面與另一表面具有針對液體之相同接觸角，則該兩個表面可據稱具有針對液體之實質上相同化學親和性。若接觸角針對兩個表面不同，則具有較小接觸角之表面相比於具有較大接觸角之表面具有針對液體之較高化學親和性。
在本說明書中，「化學物種」意謂諸如分子、寡聚物或聚合物之化學化合物，或在兩親媒性分子(亦即，至少兩個互連部分具有不同化學親和性之分子)之狀況下，術語「化學物種」可指此等分子之不同部分。舉例而言，在二嵌段共聚物之狀況下，構成嵌段共聚物分子之兩個不同聚合物嵌段被認為是具有不同化學親和性之兩種不同化學物種。
貫穿本說明書，術語「包含」意謂包括所指定之組份，但不應排除其他組份之存在。術語「基本上由......組成」意謂包括所指定之組份，但排除其他組份，惟表現為雜質之材料、由於用以提供該等組份之程序而存在之不可避免材料及為了除了達成本發明之技術效應以外之目的而添加之組份除外。通常，基本上由組份集合組成之組合物將包含小於5重量%(通常小於3重量%，更通常小於1重量%)之非指定組份。術語「由......組成」意謂包括所指定之組份，但排除其他組份之故意添加。
無論何時適當，術語「包含」之使用亦可被視為包括「由......組成」或「基本上由......組成」之涵義。
在本說明書中，當參考特徵之厚度時，該厚度係沿著實質上垂直於基板表面且穿過該特徵之質心的軸線而藉由適當方式合適地量測。厚度係可藉由諸如干涉量測之技術合適地量測，或經由對蝕刻速率之認識予以評估。
在本說明書中無論何處提到「層」，所提及之層皆應被視為具有實質上均一厚度之層(在存在時)。「實質上均一厚度」意謂該厚度不 會變化達多於其橫越該層之平均值的10%，理想地不多於其橫越該層之平均值的5%。
在本說明書中，「凹座」不意欲隱含特定形狀。術語「凹座」可被解譯為意謂形成於基板之表面上之微影特徵，其具有一深度及一或多個側壁。舉例而言，凹座可為圓形形狀，例如，界定具有一直徑或寬度且具有在橫截面中顯得垂直之側壁的接觸孔。凹座可為線性形狀，例如，界定具有在第一方向上按寬度而分離且在第二方向上以狹長方式而延伸之側壁的渠溝。應瞭解，凹座可採取任何其他方便形式，且可包括線性或彎曲區段。微影特徵可包含一或多個凹座。術語「凹座」可被解譯為意謂意欲引起微影特徵之生產之凹座。術語「虛設凹座」可被解譯為意謂不意欲引起微影特徵之生產而是意欲修改凹座之局域密度的凹座。
在本說明書中，術語「基板」意謂包括形成基板之部分或提供於基板上的任何表面層，諸如，可在基板之表面處或形成基板之表面的一或多個平坦化層或抗反射塗層，或可包括諸如本文特定地所提及之層的一或多個其他層。
在本說明書中，術語「橫向」可被解譯為意謂位於基板之表面之平面中。舉例而言，凹座之寬度或直徑可被認為是彼凹座之橫向尺寸。凹座之長度可被認為是彼凹座之橫向尺寸。然而，凹座之深度將不被認為是彼凹座之橫向尺寸。
在對於熟習此項技術者而言適當時，本發明之一或多個態樣可與本文所描述之任何一或多個其他態樣進行組合，及/或與本文所描述之任何一或多個特徵進行組合。
1‧‧‧基板
2‧‧‧光阻層/光阻
3‧‧‧接觸孔抗蝕劑凹座/光阻凹座
4‧‧‧接觸孔抗蝕劑凹座/光阻凹座
5‧‧‧接觸孔抗蝕劑凹座/光阻凹座/光阻凹座特徵
6‧‧‧嵌段共聚物(BCP)材料層/嵌段共聚物(BCP)膜
7‧‧‧耗乏區
8‧‧‧第一類型A聚合物域
9‧‧‧連續類型B聚合物域
10‧‧‧基板
11‧‧‧光阻層/光阻
12‧‧‧接觸孔抗蝕劑凹座/光阻凹座
13‧‧‧虛設凹座/光阻凹座
14‧‧‧可自組裝A-B嵌段共聚物(BCP)層
15‧‧‧耗乏區
16‧‧‧A嵌段域
17‧‧‧B嵌段域
20‧‧‧基板
21A‧‧‧中心微影凹座
21B‧‧‧周邊微影凹座
22‧‧‧圓形虛設凹座
23‧‧‧A嵌段域
24‧‧‧B嵌段域
30‧‧‧基板
31A‧‧‧中心微影凹座
31B‧‧‧周邊微影凹座
32‧‧‧虛設凹座
33‧‧‧A嵌段域
34‧‧‧B嵌段域
40‧‧‧微影圖案
41‧‧‧微影凹座
42‧‧‧虛設凹座
43‧‧‧A嵌段域
44‧‧‧B嵌段域
45‧‧‧區
50‧‧‧基板
51A‧‧‧線性微影凹座/中心微影凹座
51B‧‧‧線性微影凹座/外部微影凹座
52‧‧‧虛設凹座
53‧‧‧A嵌段域
54‧‧‧B嵌段域
將參看附圖來描述本發明之特定實施例，在該等圖中：圖1(包含圖1A、圖1B、圖1C、圖1D及圖1E)示意性地描繪藉由 表面起伏磊晶而至基板上的A-B嵌段共聚物之有向自組裝；圖2(包含圖2A、圖2B、圖2C、圖2D及圖2E)示意性地描繪根據本發明之一實施例的在使用微影及虛設凹座的情況下藉由表面起伏磊晶而至基板上的A-B嵌段共聚物之有向自組裝；圖3為根據本發明之一實施例的具有微影及虛設凹座之基板的示意性表示；圖4為根據本發明之一實施例的具有微影及虛設凹座之基板的示意性表示；圖5為根據本發明之一實施例的具有微影及虛設凹座之基板的示意性表示；及圖6為根據本發明之一實施例的具有微影及虛設凹座之基板的示意性表示。
所描述及說明之實施例應被認為在特性方面係說明性而非限制性的，應理解，已展示及/或描述僅有實施例，且希望保護在如申請專利範圍中界定的本發明之範疇內的所有改變及修改。
圖2A及圖2B分別以平面圖及橫截面展示經提供有光阻層11之基板10。光阻層11係運用複數個接觸孔抗蝕劑凹座12及複數個虛設凹座13而圖案化。接觸孔抗蝕劑凹座12及虛設凹座13在橫截面中表現為如圖2B所展示之凹座。接觸孔抗蝕劑凹座12為微影凹座之實例。虛設凹座13意欲修改凹座之局域密度。
在圖2C中，可自組裝A-B嵌段共聚物(BCP)層14已沈積至基板10及光阻11上。BCP層14被展示為在光阻凹座12、13中每一者內及在光阻11之頂部上具有均一厚度。在分別展示橫截面圖及平面圖之圖2D及圖2E中，BCP層14已被熱退火。熱退火程序造成BCP材料之重新分佈及自組裝。BCP材料之重新分佈引起一些BCP材料自光阻11上方之 區輸送至光阻凹座12、13中。圍繞光阻凹座12、13中每一者形成耗乏區15，其中BCP材料經輸送離開光阻且進入光阻凹座。在圖2D及圖2E中，耗乏區15延伸橫越整個基板10。
在圖2D及圖2E中可看出，接觸孔抗蝕劑凹座12及虛設凹座13兩者自光阻11之周圍區域接收BCP材料，從而形成耗乏區15。然而，虛設凹座13之相對小寬度基本上阻止BCP材料內之相分離及自組裝。在接觸孔抗蝕劑凹座12內可看出，BCP材料自組裝以形成A嵌段域16(未加影線)及B嵌段域17(加影線)。A嵌段域16及B嵌段域17形成於接觸孔抗蝕劑凹座12中每一者內。A嵌段域16呈圓柱形配置，每一A嵌段域16為由連續B嵌段域17環繞之圓柱。圓柱形A嵌段域16經定向成實質上垂直於基板10。
供BCP之有向自組裝使用的抗蝕劑凹座之尺寸取決於所選擇之特定BCP而變化。舉例而言，BCP聚合物鏈之長度影響供發生相分離及自組裝之凹座尺寸。較短長度聚合物鏈很可能引起具有適於彼聚合物鏈之直接自組裝之較小尺寸的凹座。
舉例而言，BCP可包含：聚苯乙烯(PS)嵌段，其中PS之總分子量為68kDa；及聚甲基丙烯酸甲酯(PMMA)嵌段，其中PMMA之總分子量為33kDa。此BCP(PS-PMMA：68kDa-33kDa)之使用可引起用於圓形接觸孔抗蝕劑凹座中之自組裝之臨限尺寸為大約70奈米。舉例而言，直徑小於70奈米(例如，為65奈米)之虛設凹座可不准許自組裝，而直徑大於70奈米(例如，為75奈米)之接觸孔凹座可准許自組裝。
具有較低聚合度(較低N值)且因此具有較小分子量嵌段(例如，PS-PMMA：26.8kDa至12.2kDa)之BCP系統可具有較小自組裝臨限尺寸。
替代地或另外，使用具有高chi值之BCP材料可允許進一步縮減自組裝臨限尺寸。根據佛-赫理論，預期到，對於層狀相，若N*chi大 於約10.5，則聚合物將自組裝。對於圓柱形相，據估計，N*chi應高於約15以用於自組裝。對於低於此等臨限值之N*chi值，BCP將優先地混合而非相分離。因此，增加chi值會允許縮減自組裝臨限尺寸。
增加BCP材料之chi值會允許針對給定自組裝臨限尺寸而使用較低N值及較小(較低分子量)嵌段共聚物。
更一般而言，BCP之自組裝受到相分離控管。BCP中之相分離之週期性已被報告為在約10奈米至約150奈米之範圍內。對於結合形成於常見光微影抗蝕劑中之抗蝕劑凹座之有向自組裝使用，微影凹座之尺寸通常為特定PS-PMMA BCP之相分離之週期性的約1.2至2.1倍。因此，一或多個虛設凹座應具有低於此範圍以便避免虛設凹座中之自組裝之大小。在此凹座(亦即，具有低於此範圍之大小)中，PS-PMMA BCP將混合而非相分離。然而，應瞭解，對於其他BCP或其他抗蝕劑，此比率可不同。
可自組裝A-B嵌段共聚物可具有親水性A嵌段(未加影線)及疏水性B嵌段(加影線)。疏水性B嵌段具有針對凹座之側壁之高親和性，而親水性A嵌段具有針對其他A嵌段之高親和性。因此，在退火程序期間，BCP之有序層已被形成有由B嵌段域環繞的親水性A嵌段之圓柱形域，B嵌段域係與凹座側壁接觸。
在後續處理步驟(圖中未繪示)中，A嵌段域16係可藉由任何技術而選擇性地移除。A嵌段域16之此選擇性移除會曝光A嵌段域16下方之基板10。然而，B嵌段域17將歸因於蝕刻程序之選擇性而不會藉由移除A嵌段域16之程序移除。另外，尚未形成離散A嵌段域及B嵌段域的虛設凹座13中之BCP材料將不會藉由類型A選擇性蝕刻程序移除。以此方式，有可能僅移除類型A聚合物之區，其中基板10之所有其他區域係由B嵌段域17、混合BCP材料抑或光阻11覆蓋。
剩餘B嵌段特徵隨後可用作界定可被蝕刻之開口之光罩。舉例而 言，隨後可在基板10中蝕刻接觸孔，如由經移除之A嵌段域呈現之相對小開口所界定。此程序允許達成高於可藉由習知光阻圖案化技術而達成之解析度的解析度，經微影界定之接觸孔抗蝕劑凹座12之尺寸引導BCP之自組裝以建立A嵌段域16之較小區。
歸因於對蝕刻之相對易感性而達成選擇性蝕刻，其中A嵌段相對傾於蝕刻，而B嵌段相對抵抗蝕刻。亦可(例如)藉由在共聚物之嵌段之間的鍵聯劑之選擇性光降解或光裂解及該等嵌段中之一者之後續增溶來達成選擇性移除。本發明之一實施例允許在基板上形成具有小於引導自組裝之凹座之尺寸之臨界尺寸的特徵，從而允許建立具有大約幾奈米之特徵，其中最小的經微影界定之凹座具有大約數十奈米。舉例而言，使用具有70奈米之直徑的經微影界定之圓形凹座可引起具有大約15奈米至30奈米之直徑的接觸孔特徵。可形成最小尺寸為5奈米的週期性為11奈米之特徵。
在一實施例(未說明)中，蝕刻(或其他移除程序)可蝕刻至基板中。在此蝕刻之後，可移除類型A域，從而留下形成於基板中之微影特徵之規則間隔的陣列，其中臨界尺寸小於可由用以界定凹座之光微影特徵達成之最小尺寸。
本發明之一實施例可克服圖1所說明之問題。作為與圖2所說明之方法的對比，圖1展示經界定有若干接觸孔抗蝕劑凹座3、4、5之基板1。然而，如上文所描述，且在圖1D及圖1E中可看出，BCP材料之厚度在凹座3、4及5之間變化，此取決於微影凹座之區域密度。BCP之自組裝對BCP材料之厚度高度地敏感。在使用圖1之程序的情況下，因此會不可能達成足夠均一BCP層厚度，以允許在微影凹座3、4及5中每一者內之聚合物域之有向自組裝。可在由圖2說明之方法中藉由使用虛設凹座來克服此問題。
在一特定微影程序中，若BCP層厚度隨著經印刷特徵密度而變 化，則會不可能可靠地建立如由自組裝程序所需要的特定聚合物嵌段之經良好界定域。因此，將一或多個虛設凹座添加至光罩設計以提供對BCP層厚度之控制。
針對所使用之每一BCP材料可存在一最佳BCP層厚度。顯著地高於或低於此最佳層厚度之任何厚度可引起不完美自組裝。舉例而言，用於隔離式抗蝕劑渠溝中之自組裝之最佳BCP層厚度可為33奈米。然而，31奈米或35奈米之BCP層厚度可引起有缺陷自組裝。在此等狀況下，BCP材料可自組裝，但具有替代所需要之定向或在使用33奈米之BCP厚度的情況下達成之定向的定向。自組裝程序之任何此類變化可引起不適當地形成所得微影特徵。
一或多個虛設凹座之使用允許對基板上之凹座之局域密度的某一控制，而不必調整出現於最終器件上之特徵之密度。因此，虛設凹座可使能夠使用有向自組裝以縮減最小特徵大小且改良臨界尺寸均一性。
可判定一或多個虛設凹座之分佈以確保該或每一微影凹座係由一或多個其他凹座(無論為虛設凹座抑或其他者)環繞。目標係確保用於每一微影凹座之局域凹座密度大致等於基板上之每一其他微影凹座之局域凹座密度。由一或多個其他凹座(高密度之凹座)環繞之凹座相比於隔離式凹座可對BCP層厚度變化較不敏感。
為了適當地控制自組裝，預期到，最佳BCP層厚度將係關於特定BCP之相分離之週期性。合適層厚度及容許度可由熟習此項技術者經由常規實驗而判定。達成在可接受範圍內之BCP厚度會允許在虛設凹座之置放方面之某一自由度。詳言之，此容許度准許經校正局域特徵密度的某一程度之變化。
為了判定可在何處成功地使用虛設凹座，可考慮基板上之特徵之局域密度。另外，圍繞每一凹座而形成之耗乏區帶之大小可對BCP 層之厚度在處理期間被變更之程度有影響。
BCP材料至凹座中之重新分佈及耗乏區帶之形成係關於嵌段共聚物鏈之行動性。因此，預期到，耗乏區帶之大小取決於嵌段共聚物之類型且亦取決於嵌段共聚物之長度。小長度聚合物相比於較長聚合物將具有較高行動性。另外，佛-赫參數chi將影響BCP鏈之行動性。退火時間亦將對耗乏區帶之大小有影響。較長退火時間將引起較大耗乏區帶。
在熱退火之後的BCP層之厚度相比於初始BCP層厚度被定義為相對層厚度。相對層厚度可取決於凹座之大小、局域凹座密度、耗乏區帶之大小(其自身取決於如上文所論述之若干參數)，且亦取決於BCP層及抗蝕劑層兩者之厚度。
舉例而言，在考慮基板上之單一隔離式線性凹座(或渠溝)的情況下，可藉由方程式(1)來計算該渠溝內之BCP之相對層厚度：
其中：RLT為相對層厚度，wDEPLETION ZONE為耗乏區帶之寬度(包括渠溝寬度)，且wTRENCH為渠溝之寬度。
自方程式(1)可看出，對於基板上之單一隔離式凹座，相對層厚度僅受到該凹座(渠溝)之寬度及耗乏區帶之寬度影響(但耗乏區帶寬度將取決於若干其他參數，諸如，BCP行動性及BCP層厚度)。然而，在更複雜佈局中，BCP層之相對層厚度亦將取決於鄰近凹座之間的間隔。
舉例而言，在此更複雜佈局中，為圓形孔之凹座可形成相似凹座(圓形孔)之緻密六邊形陣列之部分，其中鄰近孔之間的間隔(週期 性)小於耗乏區帶。可根據方程式(2)來計算相對層厚度：
其中：P為該等孔之週期性；且R為該等孔中每一者之半徑。
自方程式(2)可看出，對於為緻密孔陣列之部分之圓形孔，耗乏區帶寬度不影響相對層厚度。然而，處於此緻密孔陣列之周邊之孔的相對層厚度將受到耗乏區帶寬度影響。
應瞭解，可根據簡單幾何關係來計算用於替代佈局內之凹座之相對層厚度。
一或多個虛設凹座之置放及密度應足夠地接近於一或多個微影凹座，使得其將對相對層厚度有某一影響。然而，一或多個虛設凹座之置放及密度不應太接近而使得一或多個微影凹座內之相對層厚度變得過薄。一或多個虛設凹座應圍繞一微影凹座而置放於耗乏區帶內。
在實務應用中，用於有向自組裝之經微影界定之圖案內的相對層厚度可在1與20之間變化。在大多數狀況下，相對層厚度在1與5之間變化。應瞭解，相對層厚度之此寬變化可阻止BCP層內之離散聚合物嵌段域之有效自組裝。需要實質上均一且可預測之BCP層厚度以幫助確保離散聚合物嵌段域之可預測自組裝。
上文已參考退火程序且尤其是參考熱退火程序而描述BCP材料之遷移及自組裝。然而，其他形式之退火可促進BCP分子之遷移或自組裝。舉例而言，運用適當溶劑之溶劑蒸汽退火可足夠地增加BCP分子之行動性以允許某一程度之遷移或自組裝。
另外，雖然已在退火程序期間描述BCP材料之遷移，但亦可在旋塗期間發生此遷移。當藉由旋塗來施加BCP層時，將大約2% BCP溶 解於溶劑中之溶液沈積至基板上。溶劑隨後將蒸發，從而在基板之表面上留下BCP材料之殘餘物。然而，隨著溶劑蒸發，BCP材料可在基板之表面上相對行動，從而實現BCP材料自光阻之表面至凹座的某一遷移。以此方式，可在不執行退火步驟的情況下遭遇非均一BCP層厚度。可應用本發明之一實施例以解決以此方式而遭遇之非均一BCP層厚度之問題。
完整耗乏區帶並不為橫越基板之表面發生非均一厚度所需要。舉例而言，可顯著地縮減光阻層上方之BCP之厚度，其中將BCP材料輸送至凹座或其他特徵，而不完全地移除光阻層上方之BCP材料。
圖2展示虛設凹座之一個可能佈局。然而，應瞭解，其他佈局係可能的。可以任何配置來使用虛設凹座，在該配置中，虛設凹座提供對基板上之局域微影凹座密度之某一調整。
舉例而言，圖3展示具有微影凹座21A、21B之陣列之基板20。再次運用類似陰影來展示類似特徵。圍繞微影凹座21A、21B之陣列之周邊提供複數個圓形虛設凹座22。中心微影凹座21A係由周邊微影凹座21B環繞。在不添加虛設凹座22的情況下，中心微影凹座21A相比於該等周邊微影凹座21B中每一者將具有較高局域凹座密度。虛設凹座22具有如下效應：增加該等周邊微影凹座21B中每一者處之局域凹座密度，從而在微影凹座21A、21B內引起更均一之BCP層厚度。凹座21A、21B內之BCP材料已自組裝以形成離散A嵌段域23及B嵌段域24。在虛設凹座22內歸因於其大小低於可發生自組裝時之臨限值而不存在BCP之自組裝。
在一另外實施例中，圖4展示具有微影凹座31A、31B之陣列之基板30，其中虛設凹座32經配置為圍繞微影凹座31A、31B之陣列之渠溝。中心微影凹座31A係由周邊微影凹座31B環繞。在不添加虛設凹座32的情況下，中心微影凹座31A相比於該等周邊微影凹座31B中每 一者將具有較高局域凹座密度。虛設凹座32具有如下效應：增加該等周邊微影凹座31B中每一者處之局域凹座密度，從而在微影凹座31A、31B內引起更均一之BCP層厚度。凹座31內之BCP材料已自組裝以形成離散A嵌段域33及B嵌段域34。在虛設凹座32內歸因於其大小低於可發生自組裝時之臨限值而不存在BCP之自組裝。
雖然可近接於一器件上之微影凹座而使用一或多個虛設凹座，但在一器件之所有區域中未必需要一虛設凹座。舉例而言，圖5展示微影圖案40，其中微影凹座41係由虛設凹座42環繞。凹座41內之BCP材料已自組裝以形成離散A嵌段域43及B嵌段域44。在虛設凹座42內歸因於其大小低於可發生自組裝時之臨限值而不存在BCP之自組裝。然而，在不存在微影凹座之圖案區(諸如，由點線45展示之區)中，無需虛設凹座。在由線45展示之區中，BCP層將不自組裝，此係因為不存在用以引導自組裝程序之凹座。因此，沒有理由在此區中控制BCP層厚度。
圖6展示具有線性微影凹座51A、51B之基板50。虛設凹座52環繞微影凹座51A、51B。凹座51A、51B內之BCP材料已自組裝以形成離散A嵌段域53及B嵌段域54。在虛設凹座52內歸因於其大小低於可發生自組裝時之臨限值而不存在BCP之自組裝。
與較早實施例對比，以層狀配置來展示微影凹座51A、51B內之A嵌段域53及B嵌段域54。凹座51A、51B之狹長配置導引BCP之自組裝以在凹座51之邊緣處形成B嵌段域54，其中單一A嵌段域53沿著該等狹長凹座51A、51B中每一者之中心而延行。A嵌段域53及B嵌段域54之層狀物經定向成使得其平面表面實質上垂直於基板且實質上平行於凹座壁。虛設凹座52具有如下效應：增加圍繞微影凹座51之局域凹座密度，從而在微影凹座51A、51B內引起更均一之BCP層厚度。替代地，可存在為與B嵌段域交替之層狀物之複數個A嵌段域，B嵌段域 亦為層狀物。
在沒有虛設凹座52的情況下，中心微影凹座51A相比於該等外部微影凹座51B中每一者將具有較高局域凹座密度。因此，外部微影凹座51B相比於中心微影凹座51A將具有較厚BCP層。因此，虛設凹座52引起更均一之局域凹座密度，且因此，在微影凹座51A、51B內引起更均一之BCP層厚度。
除了上文所論述之圓形及狹長實例以外，替代微影及虛設凹座幾何形狀亦係可能的。舉例而言，渠溝可用於微影凹座(如圖6所展示)且用於虛設凹座(如圖4所展示)兩者。增進BCP之自組裝之任何凹座幾何形狀可用於微影凹座。相似地，不允許BCP之自組裝之任何凹座幾何形狀可用於虛設凹座。
應瞭解，使用抗蝕劑(亦被稱為光阻)以形成微影凹座及虛設凹座之側壁意欲為一實例，而非一限制性特徵。舉例而言，可藉由基板自身之圖案化或沈積或生長至基板上之層之圖案化來提供凹座。凹座自身係可藉由BCP材料之自組裝而提供。
30‧‧‧基板
31A‧‧‧中心微影凹座
31B‧‧‧周邊微影凹座
32‧‧‧虛設凹座
33‧‧‧A嵌段域
34‧‧‧B嵌段域

Claims (19)

  1. 一種形成一微影特徵之方法，該方法包含：將具有第一嵌段及第二嵌段之一可自組裝嵌段共聚物(self-assemblable block copolymer)提供於一基板之一微影凹座(recess)中、該基板之一虛設凹座(dummy recess)中以及除了該微影凹座及該虛設凹座以外之該基板上；使該可自組裝嵌段共聚物自環繞該微影凹座及該虛設凹座之一區遷移(migrate)至該微影凹座及該虛設凹座內；使該可自組裝嵌段共聚物在該微影凹座內自組裝成一有序(ordered)層，該層包含該第一嵌段之一第一域(domain)及該第二嵌段之一第二域；及選擇性地移除該第一域以在該微影凹座內形成包含該第二域之該微影特徵，其中該微影凹座在該微影凹座之側壁之部分之間具有大於該虛設凹座之側壁之部分之間的一寬度之一寬度，其中該虛設凹座之該寬度小於由該可自組裝嵌段共聚物進行自組裝所需要之最小寬度，且其中該虛設凹座位於環繞該微影凹座的該基板之該區內，使該可自組裝嵌段共聚物自該區遷移。
  2. 如請求項1之方法，其中該基板具有兩個或兩個以上虛設凹座，該等虛設凹座係圍繞該微影凹座對稱地配置。
  3. 如請求項1或2之方法，其中該微影凹座用以形成一接觸孔。
  4. 如請求項1或2之方法，其中該虛設凹座為圓形。
  5. 如請求項1或2之方法，其中該虛設凹座為線性。
  6. 如請求項1或2之方法，其中該微影特徵具有40奈米之一最小橫向尺寸。
  7. 如請求項1或2之方法，其中該微影特徵具有5奈米之一最小橫向尺寸。
  8. 如請求項1或2之方法，其中該微影凹座之該側壁具有針對該等嵌段中之一者之一較高化學親和性。
  9. 如請求項1或2之方法，其中該等側壁係使用光微影而形成。
  10. 如請求項1或2之方法，其中該等側壁經定大小為具有介於20奈米與150奈米之間的一高度。
  11. 如請求項1或2之方法，其中該微影凹座為圓形。
  12. 如請求項11之方法，其中該可自組裝嵌段共聚物經調適以形成一有序層，該有序層具有由該第二嵌段之一第二連續域環繞的呈一圓柱形配置的該第一嵌段之圓柱形第一域，該圓柱形第一域經定向成實質上垂直於該基板。
  13. 如請求項1或2之方法，其中該微影凹座為線性。
  14. 如請求項13之方法，其中該可自組裝嵌段共聚物經調適以形成一層狀有序層，其中該等第一域為與第二域交替之層狀物，該等第二域亦為層狀物，該等第一域及該等第二域之該等層狀物經定向成使得其平面表面實質上垂直於該基板且實質上平行於該微影凹座之該等側壁。
  15. 如請求項1或2之方法，其中該等域中之一者係藉由蝕刻而選擇性地移除。
  16. 如請求項1或2之方法，其中該等域中之一者係藉由光降解或光裂解而選擇性地移除。
  17. 如請求項1或2之方法，其中該等凹座形成於抗蝕劑中。
  18. 一種在一基板上形成一微影特徵之方法，該基板包含：一微影 凹座，該微影凹座包含一側壁，該側壁在其部分之間具有一寬度；及一虛設凹座，該虛設凹座包含一側壁，該側壁在其部分之間具有一寬度，其中該微影凹座之該寬度大於該虛設凹座之該寬度，該方法包含：使具有第一嵌段及第二嵌段之一可自組裝嵌段共聚物自環繞該微影凹座及該虛設凹座之一區遷移至該微影凹座及該虛設凹座內；使該可自組裝嵌段共聚物在該微影凹座內自組裝成一有序層，該層包含該第一嵌段之一第一域及該第二嵌段之一第二域；及選擇性地移除該第一域以在該微影凹座內形成包含該第二域之該微影特徵，其中該虛設凹座之該寬度小於由該可自組裝嵌段共聚物進行自組裝所需要之最小寬度，且其中該虛設凹座位於環繞該微影凹座的該基板之該區內，使該可自組裝嵌段共聚物自該區遷移。
  19. 一種基板，其包含：一微影凹座，該微影凹座包含一側壁，該側壁在其部分之間具有一寬度；及一虛設凹座，該虛設凹座包含一側壁，該側壁在其部分之間具有一寬度，其中該微影凹座具有大於該虛設凹座之該寬度的一寬度，其中該虛設凹座之該寬度小於在使用時由具有第一嵌段及第二嵌段之一可自組裝嵌段共聚物進行自組裝所需要之最小寬度，且其中該虛設凹座配置於環繞該微影凹座的該基板之一區內，在使用時使該可自組裝嵌段共聚物自該區遷移。
TW103109305A 2013-03-15 2014-03-14 藉由嵌段共聚物之自組裝而在基板上提供微影特徵之方法 TWI546617B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361792538P 2013-03-15 2013-03-15

Publications (2)

Publication Number Publication Date
TW201441760A TW201441760A (zh) 2014-11-01
TWI546617B true TWI546617B (zh) 2016-08-21

Family

ID=50277192

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103109305A TWI546617B (zh) 2013-03-15 2014-03-14 藉由嵌段共聚物之自組裝而在基板上提供微影特徵之方法

Country Status (6)

Country Link
US (1) US9666443B2 (zh)
JP (1) JP6271598B2 (zh)
KR (1) KR101772038B1 (zh)
CN (1) CN105051863B (zh)
TW (1) TWI546617B (zh)
WO (1) WO2014139793A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106104754B (zh) * 2014-01-16 2020-07-28 布鲁尔科技公司 用于直接自组装的高chi嵌段共聚物
JP6267143B2 (ja) * 2015-03-05 2018-01-24 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9733566B2 (en) * 2015-03-17 2017-08-15 Tokyo Electron Limited Spin-on layer for directed self assembly with tunable neutrality
KR102329895B1 (ko) * 2015-04-06 2021-11-24 에스케이하이닉스 주식회사 패턴 형성 방법
JP6371745B2 (ja) * 2015-09-11 2018-08-08 東芝メモリ株式会社 パターン形成方法
TWI723052B (zh) * 2015-10-23 2021-04-01 日商東京威力科創股份有限公司 基板處理方法、程式及電腦記憶媒體
US10056265B2 (en) * 2016-03-18 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Directed self-assembly process with size-restricted guiding patterns
US9929019B2 (en) * 2016-04-07 2018-03-27 Micron Technology, Inc. Patterns forming method
US9768059B1 (en) 2016-04-07 2017-09-19 International Business Machines Corporation High-chi block copolymers for interconnect structures by directed self-assembly
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
US10691019B2 (en) * 2016-10-07 2020-06-23 Jsr Corporation Pattern-forming method and composition
JP6809315B2 (ja) * 2017-03-15 2021-01-06 東京エレクトロン株式会社 半導体装置の製造方法及び真空処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605081B2 (en) 2006-06-19 2009-10-20 International Business Machines Corporation Sub-lithographic feature patterning using self-aligned self-assembly polymers
US8394483B2 (en) 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
JP2010115832A (ja) * 2008-11-12 2010-05-27 Panasonic Corp ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
KR101535227B1 (ko) 2008-12-31 2015-07-08 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
US8398868B2 (en) 2009-05-19 2013-03-19 International Business Machines Corporation Directed self-assembly of block copolymers using segmented prepatterns
US8114306B2 (en) * 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
US8834956B2 (en) * 2009-06-22 2014-09-16 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
JP5259661B2 (ja) * 2010-09-07 2013-08-07 株式会社東芝 パターン形成方法
US20120196094A1 (en) * 2011-01-31 2012-08-02 Seagate Technology Llc Hybrid-guided block copolymer assembly
JP5537628B2 (ja) 2012-10-09 2014-07-02 株式会社東芝 自己組織化パターンの形成方法

Also Published As

Publication number Publication date
US20150380266A1 (en) 2015-12-31
US9666443B2 (en) 2017-05-30
KR20150132468A (ko) 2015-11-25
JP6271598B2 (ja) 2018-01-31
CN105051863B (zh) 2017-09-05
CN105051863A (zh) 2015-11-11
TW201441760A (zh) 2014-11-01
JP2016513594A (ja) 2016-05-16
KR101772038B1 (ko) 2017-08-28
WO2014139793A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
TWI546617B (zh) 藉由嵌段共聚物之自組裝而在基板上提供微影特徵之方法
TWI529816B (zh) 藉嵌段共聚物之自組裝而在一基板上提供具間隔的微影特徵之方法
TWI467636B (zh) 提供用於可自我組合聚合物之圖案化定向模板之方法
US9250528B2 (en) Methods and compositions for providing spaced lithography features on a substrate by self-assembly of block copolymers
US9086621B2 (en) Methods for providing spaced lithography features on a substrate by self-assembly of block copolymers
TWI486705B (zh) 使用自組聚合物之微影技術
TWI526777B (zh) 用於藉由嵌段共聚物之自我組裝在一基板上提供微影特徵之方法
TWI587074B (zh) 設計特徵引導模板之方法、判定特徵引導模板之特性之方法、設計特徵引導模板之幾何特性之方法、特徵引導模板、電腦可讀非暫時性媒體、電腦裝置及積體電路
US9513553B2 (en) Methods of providing patterned epitaxy templates for self-assemblable block copolymers for use in device lithography
TW201341949A (zh) 提供用於裝置微影之可自我組合之嵌段共聚物之圖案化模板之方法
TWI569094B (zh) 藉由嵌段共聚物之自組裝而在基板上提供微影特徵之方法
TWI546616B (zh) 藉由嵌段共聚物之自組裝而在基板上提供間隔的微影特徵之方法