TWI546616B - 藉由嵌段共聚物之自組裝而在基板上提供間隔的微影特徵之方法 - Google Patents

藉由嵌段共聚物之自組裝而在基板上提供間隔的微影特徵之方法 Download PDF

Info

Publication number
TWI546616B
TWI546616B TW103109241A TW103109241A TWI546616B TW I546616 B TWI546616 B TW I546616B TW 103109241 A TW103109241 A TW 103109241A TW 103109241 A TW103109241 A TW 103109241A TW I546616 B TWI546616 B TW I546616B
Authority
TW
Taiwan
Prior art keywords
trench
self
domain
substrate
modulation
Prior art date
Application number
TW103109241A
Other languages
English (en)
Other versions
TW201441759A (zh
Inventor
喬澤夫 瑪利亞 芬德斯
珊德 弗瑞德瑞克 威斯特
德 海登 愛迪 康那力斯 安東尼司 凡
亨利 馬利 喬瑟夫 布慈
Original Assignee
Ａｓｍｌ荷蘭公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ａｓｍｌ荷蘭公司 filed Critical Ａｓｍｌ荷蘭公司
Publication of TW201441759A publication Critical patent/TW201441759A/zh
Application granted granted Critical
Publication of TWI546616B publication Critical patent/TWI546616B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Crystallography & Structural Chemistry (AREA)

Description

藉由嵌段共聚物之自組裝而在基板上提供間隔的微影特徵之方法
本發明係關於一種藉由在基板上之渠溝中使用嵌段共聚物之自組裝而在基板上形成規則間隔的微影特徵之方法。
在用於器件製造之微影中，一直需要縮減微影圖案中之特徵之大小，以便增加給定基板區域上之特徵之密度。具有處於奈米尺度之臨界尺寸(critical dimension,CD)之較小特徵的圖案允許器件或電路結構之較大集中，從而在電子器件及其他器件之大小縮減及製造成本方面得到潛在改良。在投影光微影中，針對較小特徵之推進已引起諸如浸潤微影及極紫外線(extreme ultraviolet,EUV)微影之技術之開發。
作為一替代例，所謂壓印微影通常涉及使用「印模(stamp)」(常常被稱作壓印模板(imprint template))以將圖案轉印至基板上。壓印微影之優點為：特徵之解析度不受到(例如)輻射源之發射波長或投影系統之數值孔徑限制。取而代之，解析度主要限於壓印模板上之圖案密度。
對於投影光微影及壓印微影兩者，需要提供(例如)壓印模板或其他基板之表面之高解析度圖案化。使用嵌段共聚物(BCP)之自組裝已被認為是用於將特徵解析度增加至比可藉由先前微影方法而獲得之尺 寸小的尺寸之潛在方法，或被認為是用於製備壓印模板之電子束微影之替代例。
可自組裝BCP為有用於奈米製作之化合物，此係因為其可在低於某一溫度(有序-無序轉變溫度To/d)的情況下冷卻時經歷有序-無序轉變，從而引起具有不同化學性質之共聚物嵌段之相分離以形成尺寸為數十奈米或甚至小於10奈米之有序化學相異域。可藉由操控共聚物之不同嵌段類型之分子量及組合物來控制該等域之大小及形狀。該等域之間的界面可具有大約1奈米至5奈米之線寬粗糙度，且可藉由對共聚物之嵌段之化學組合物進行改質來操控該等界面。
將BCP薄膜用作自組裝模板之可行性係由Chaikin及Register等人(Science 276，1401(1997))示範。將尺寸為20奈米之圓點及孔緻密陣列自聚(苯乙烯-嵌段-異戊二烯)薄膜轉印至氮化矽基板。
BCP包含不同嵌段，每一嵌段通常包含一或多個相同單體且沿著聚合物鏈並排地配置。每一嵌段可含有其各別類型之許多單體。因此，舉例而言，A-B BCP可具有該(或每一)A嵌段中之複數個類型A單體，及該(或每一)B嵌段中之複數個類型B單體。舉例而言，合適BCP之實例為具有聚苯乙烯(PS)單體(疏水性嵌段)及聚甲基丙烯酸甲酯(PMMA)單體(親水性嵌段)之共價鍵聯式嵌段之聚合物。具有疏水性/親水性不同之嵌段之其他BCP可有用。舉例而言，諸如(A-B-C)BCP之三嵌段共聚物可有用，如可為交替或週期性BCP，例如，[-A-B-A-B-A-B-]n或[-A-B-C-A-B-C]m，其中n及m為整數。該等嵌段係可藉由共價鍵以直鏈或分支鏈方式(例如，星形或分支鏈組態)相互連接。
BCP可在自組裝後就形成許多不同相，此取決於嵌段之體積分率、每一嵌段類型內之聚合度(亦即，每一各別嵌段內之每一各別類型之單體的數目)、溶劑之選用用途，及表面相互作用。當在薄膜中應用幾何制約時，幾何制約可引起可限制所形成相之額外邊界條件。 一般而言，實務上在自組裝式BCP薄膜中觀測到球體(例如，立方體)相、圓柱形(例如，四邊形或六邊形)相及層狀相(亦即，具有立方體、六邊形或層狀空間填充對稱性之自組裝式相)。
所觀測之相類型可取決於不同聚合物嵌段之相對分子體積分率。舉例而言，80：20之分子體積比率可提供配置於較高體積嵌段之連續域中的低體積嵌段之不連續球體域的立方體相。隨著體積比率縮減至70：30，可形成圓柱形相，其中不連續域為較低體積嵌段之圓柱。在50：50之比率下，可形成層狀相。在比率為30：70的情況下，可形成倒轉圓柱形相，且在20：80之比率下，可形成倒轉立方體相。
用作可自組裝聚合物之合適BCP包括但不限於聚(苯乙烯-b-甲基丙烯酸甲酯)、聚(苯乙烯-b-2-乙烯吡啶酮)、聚(苯乙烯-b-丁二烯)、聚(苯乙烯-b-二茂鐵基二甲基甲矽烷)、聚(苯乙烯-b-環氧乙烷)、聚(環氧乙烷-b-異戊二烯)。符號「b」表示「嵌段」。儘管此等嵌段共聚物為二嵌段共聚物實例，但將顯而易見，自組裝亦可使用三嵌段、四嵌段或其他多嵌段共聚物。
一種用以將聚合物(諸如，BCP)之自組裝導引或引導至基板表面上的方法被稱為表面起伏磊晶(graphoepitaxy)。此方法涉及藉由在使用由抗蝕劑建構之一或多個特徵(或自抗蝕劑轉印至基板表面上之一或多個特徵，或轉印至沈積於基板表面上之膜堆疊上之一或多個特徵)的情況下對基板進行拓撲預圖案化來導引BCP之自組織。使用預圖案化以形成罩殼或「渠溝」，罩殼或「渠溝」包含基板基底，及抗蝕劑之側壁，例如，一對對置側壁(或形成於膜中之側壁，或形成於基板中之側壁)。
通常，表面起伏磊晶模板之特徵之高度大約為待排序之BCP層之厚度，因此可為(例如)約20奈米至約150奈米。
層狀自組裝式BCP可形成微影特徵之平行線性圖案，其具有渠溝 中之不同聚合物嵌段域之鄰近線。舉例而言，若BCP為在聚合物鏈內具有A嵌段及B嵌段之二嵌段共聚物，則BCP可在每一渠溝中自組裝成一有序層，該層包含A嵌段之規則間隔的第一域，其與B嵌段之第二域交替。
相似地，圓柱形自組裝式BCP可形成微影特徵之有序圖案，其包含由第二連續域環繞之圓柱形不連續第一域之規則間隔的平行線。舉例而言，若BCP為在聚合物鏈內具有A嵌段及B嵌段之二嵌段共聚物，則A嵌段可組裝成橫越渠溝規則地間隔且由B嵌段之連續域環繞的圓柱形不連續域。
因此，表面起伏磊晶可用以導引層狀相或圓柱形相之自組織，使得BCP圖案將側壁之間隔再分成交替共聚物圖案之域。
在用以實施BCP自組裝在奈米製作中之使用的程序中，作為表面起伏磊晶模板之部分，可運用中性定向控制層而對基板進行改質，以誘發自組裝圖案相對於基板之較佳定向。對於用於可自組裝聚合物層中之一些BCP，在該等嵌段中之一者與基板表面之間可存在可引起定向之優先相互作用。舉例而言，對於聚苯乙烯(PS)-b-PMMA BCP，PMMA嵌段將優先地濕潤氧化物表面(亦即，具有與氧化物表面之高化學親和性)，且此情形可用以誘發自組裝式圖案定向成實質上平行於該表面之平面。舉例而言，可藉由如下操作來誘發實質上垂直定向：將中性定向層沈積至表面上，從而致使基板表面對嵌段兩者呈中性，換言之，中性定向層針對每一嵌段具有相似化學親和性，使得嵌段兩者以相似方式來濕潤該表面處之中性定向層。「垂直定向」意謂每一嵌段之域將並排地定位於基板表面處，其中不同嵌段之鄰近域之間的界面區實質上垂直於該表面之平面。
在用於使具有A嵌段及B嵌段(其中A具親水性性質且B具疏水性性質)之二嵌段共聚物對準之表面起伏磊晶模板中，表面起伏磊晶圖 案可包含疏水性抗蝕劑側壁特徵，其中中性定向基底係在該等疏水性抗蝕劑特徵之間。B域可優先地橫靠疏水性抗蝕劑特徵而組裝，其中A嵌段及B嵌段之若干交替域係遍及表面起伏磊晶模板之牽制抗蝕劑特徵之間的中性定向區而對準。
舉例而言，可藉由使用藉由羥基末端基或某一其他反應性端基之反應而共價地鍵聯至基板以在基板表面處氧化的無規共聚物刷來建立中性定向層。在用於中性定向層形成之其他配置中，可使用可交聯無規共聚物或適當矽烷(亦即，具有諸如(三)氯矽烷或(三)甲氧基矽烷之經取代反應性矽烷(亦被稱為矽烷基)端基之分子)以藉由充當基板表面與可自組裝聚合物層之間的中間層而致使表面呈中性。此矽烷基中性定向層通常將作為單層而存在，而可交聯聚合物通常不作為單層而存在，且可具有通常小於或等於約40奈米或小於或等於約20奈米之層厚度。
可自組裝BCP薄層可沈積至具有如上文所闡明之表面起伏磊晶模板之基板上。用於沈積可自組裝聚合物之合適方法為旋塗，此係因為此程序能夠提供經良好界定之均一可自組裝聚合物薄層。經沈積之可自組裝聚合物膜之合適層厚度為大約10奈米至150奈米。
在BCP膜之沈積之後，該膜仍可無序或僅部分地有序，且可需要一或多個額外步驟以增進及/或完成自組裝。舉例而言，可自組裝聚合物可在自組裝之前在溶劑中沈積為溶液，其中溶劑係(例如)藉由蒸發而移除。
BCP之自組裝為許多小組份(BCP)之組裝引起較大更複雜結構(自組裝式圖案中之奈米大小特徵，在本說明書中被稱作域)之形成的程序。缺陷自然地起因於控制聚合物之自組裝之物理學。自組裝受到A-B BCP之A/A、B/B及A/B(或B/A)嵌段對之間的相互作用差(亦即，相互化學親和性差)驅動，其中用於相分離之驅動力係由針對在考慮中 之系統之佛-赫(Flory-Huggins)理論描述。表面起伏磊晶之使用可極大地縮減缺陷形成。
對於經歷自組裝之聚合物，可自組裝聚合物將展現有序-無序溫度To/d。可藉由用於評估聚合物之有序/無序狀態之任何合適技術(諸如，差示掃描熱量測定(differential scanning calorimetry,DSC))來量測To/d。若在低於此溫度的情況下發生層形成，則分子將經驅動以自組裝。在高於溫度To/d的情況下，將形成無序層，其中來自無序A/B域之熵貢獻勝過起因於該層中之相鄰A-A嵌段對與B-B嵌段對之間的有利相互作用之焓貢獻。可自組裝聚合物亦可展現玻璃轉變溫度Tg，在低於Tg的情況下，聚合物有效地不動，且在高於Tg的情況下，共聚物分子仍可在層內相對於相鄰共聚物分子而再定向。合適地藉由差示掃描熱量測定(DSC)來量測玻璃轉變溫度。
可藉由退火來部分地移除如上文所闡明的在有序化期間形成之缺陷。諸如向錯(其為違反旋轉對稱性之線缺陷，例如，其中在指向矢(director)之定向上存在缺陷)之缺陷係可藉由與具有相反正負號之另一其他缺陷或向錯配對予以消減。可自組裝聚合物之鏈行動性可為用於判定缺陷遷移及消減之因素，且因此，可在鏈行動性高但自組裝式有序圖案不會遺失的溫度下進行退火。此溫度隱含比用於聚合物之有序/無序溫度To/d高或低至多幾℃的溫度。
可將有序化及缺陷消減組合成單一退火程序，或可使用複數個程序，以便提供具有不同化學類型之域(不同嵌段類型之域)之有序圖案的自組裝式聚合物(諸如，BCP)層。
為了將諸如器件架構或拓撲之圖案自自組裝式聚合物層轉印至經沈積有自組裝式聚合物之基板中，通常將藉由所謂突破性蝕刻(breakthrough etching)來移除第一域類型以將第二域類型之圖案提供於基板之表面上，其中基板裸露於第二域類型之特徵之間。可使用乾 式蝕刻或反應性離子蝕刻技術來蝕刻具有平行圓柱形相域之圖案。除了適合於平行圓柱形相域之蝕刻之技術以外，或作為對適合於平行圓柱形相域之蝕刻之技術的替代例，具有層狀相域之圖案亦可利用濕式蝕刻技術。
在突破性蝕刻之後，可藉由使用蝕刻劑之所謂轉印蝕刻(transfer etching)來轉印圖案，該蝕刻劑受到第二域類型抵抗且因此在基板表面中形成已使該表面裸露之凹座。
微影特徵之間的間隔被稱為間距--被定義為微影特徵之一個重複單位之寬度(亦即，特徵寬度加特徵間間隔)。使用BCP之自組裝程序可用以生產具有特別低間距(通常小於30奈米至50奈米)之微影特徵。
將有用的是能夠使用一個處理步驟來建構多個微影特徵集合，其中一個集合之微影特徵具有與另一集合之微影特徵不同的間距。當前方法需要多個處理步驟(諸如「間距劃分(pitch division)」及「多圖案化分裂(multi-patterning split)」之方法皆需要多個處理步驟)。
舉例而言，本發明之一目標係預防或減輕本文所描述之一缺點，或與此項技術(過去、現在或未來)相關聯之某一其他缺點。
根據一態樣，提供一種形成複數個規則間隔的微影特徵之方法，該方法包含：將一渠溝提供於一基板上，該渠溝包含對置側壁及一基底，其中該等側壁在其間具有一寬度，其中該渠溝係藉由光微影而形成，該光微影包括使用離軸照明來曝光該基板，藉以將一調變提供至該渠溝之該等側壁，使得該渠溝之該寬度沿著該渠溝之長度在最小值與最大值之間變化；將具有第一嵌段及第二嵌段之一可自組裝嵌段共聚物提供於該渠溝中；使該可自組裝嵌段共聚物在該渠溝中自組裝成一有序層，該層包含第一嵌段之第一域及第二嵌段之第二域；及 選擇性地移除該第一域以沿著該渠溝形成包含該第二域之微影特徵之至少一規則間隔的列。
在實施例中，該調變之頻率受到控制以與該等特徵之一所要間距匹配。舉例而言，可藉由變化提供該離軸照明之一系統之數值孔徑來控制該調變之該頻率。在一實施例中，該數值孔徑係在1.1至1.35之一範圍內。
在一實施例中，該離軸照明係藉由四極照明而提供。在一實施例中，藉由變化該照明之兩對極之強度比率來控制該調變之強度。在一實施例中，該強度比率係在1：20至1：200之一範圍內。
在一實施例中，該微影特徵包含一接觸孔。
在一實施例中，該渠溝之該等側壁經形成為針對該等嵌段共聚物嵌段中之一者具有一較高化學親和性。
在一實施例中，該可自組裝嵌段共聚物經調適以形成由該第一域環繞之該等第二域之一規則間隔的列。在一實施例中，該第一域係藉由蝕刻而移除。在一實施例中，該第一域係藉由光降解或光裂解而移除。
在一實施例中，該渠溝係藉由使用UV、EUV或DUV輻射之曝光而形成。
適當時，以下特徵適用於本發明之所有實施例。合適時，以下特徵之組合可用作本發明之一實施例之部分，例如，如申請專利範圍中所闡明。本發明之一實施例特別適合於供器件微影中使用。舉例而言，本發明之一實施例可用於圖案化直接地用以形成器件之基板，或可用於圖案化供壓印微影中使用之壓印模板(其接著可用以形成器件)。
基板可為半導體基板，且可包含形成基板之複數個層。舉例而言，基板之最外部層可為抗反射塗層(anti-reflection coating,ARC) 層。
基板之最外部層可對BCP之域呈中性，此意謂其針對BCP之域類型中每一者具有相似化學親和性。可(例如)藉由使用無規共聚物刷來建立中性定向層。可提供定向控制層作為基板之最上部或最外部表面層，以誘發自組裝圖案相對於基板之所要定向。
包含一對對置側壁之渠溝係可藉由光微影而形成，例如，運用諸如UV、EUV或DUV(深UV)輻射之光化輻射而形成。渠溝可(例如)形成於抗蝕劑中。渠溝可(例如)形成於基板表面上(例如，已自抗蝕劑轉印至基板上)。渠溝可(例如)形成於膜堆疊中(例如，已自抗蝕劑轉印至膜堆疊上)。
渠溝之高度可大約為待排序之BCP層之厚度。舉例而言，渠溝之高度可為約20奈米至約150奈米(例如，約100奈米)。渠溝可具有約200奈米或更小之寬度。
為了引導自組裝且縮減缺陷，側壁可針對BCP域類型中之一者具有較高化學親和性，使得在組裝後就使具有與側壁之較高化學親和性之BCP域類型橫靠彼側壁而組裝。可藉由利用疏水性或親水性側壁特徵來提供化學親和性。
將可自組裝BCP層提供於渠溝中係可藉由如下方式而進行：旋塗BCP之溶液，接著移除溶劑。
可藉由將溫度增加至小於用於BCP之To/d之溫度而使可自組裝BCP自組裝，以將自組裝式BCP之有序層提供於渠溝中。通常，退火溫度為介於To/d與Tg之間的溫度。
選擇性地移除該等域中之一者係可藉由可為濕式或乾式蝕刻之蝕刻而達成，其中自組裝式BCP之有序層充當用於沿著基板上之渠溝蝕刻規則間隔的微影特徵之列的抗蝕劑層。可藉由利用具有不同蝕刻抗蝕劑屬性之聚合物且藉由選擇能夠選擇性地蝕刻某些聚合物域之蝕 刻劑來達成選擇性蝕刻。可(例如)藉由在共聚物之嵌段之間的鍵聯劑之選擇性光降解或光裂解及該等嵌段中之一者之後續增溶來達成選擇性移除。可運用(例如)合適酸來執行BCP片段之後續洗掉。
根據本發明之一實施例之方法可用於製造諸如電子器件及積體電路之器件之程序中，或用於其他應用，諸如，製造整合式光學系統、用於磁疇記憶體之導引及偵測圖案、平板顯示器、液晶顯示器(liquid-crystal display,LCD)、薄膜磁頭、有機發光二極體，等等。本發明之一實施例亦可用以在表面上建立規則奈米結構以用於製作用於磁性儲存器件(例如，用於硬碟)之積體電路、位元圖案化媒體及/或離散播放軌媒體。
本文所描述之方法之實施例可有用於形成具有較好置放及間距規則度之高解析度特徵。
可自組裝BCP可為如上文所闡明的包含至少兩個不同嵌段類型(被稱作第一聚合物嵌段及第二聚合物嵌段)之BCP，該至少兩個不同嵌段類型可自組裝成使該等不同嵌段類型關聯至第一域類型及第二域類型中之有序聚合物層。BCP可包含二嵌段共聚物、三嵌段共聚物，及/或多嵌段共聚物。交替或週期性BCP可用於可自組裝BCP中。
在本說明書中，「化學親和性」意謂兩種不同化學物種關聯在一起之傾向。舉例而言，具親水性性質之化學物種具有針對水之高化學親和性，而疏水性化合物具有針對水之低化學親和性，但具有針對烷之高化學親和性。具極性性質之化學物種具有針對其他極性化合物及針對水之高化學親和性，而無極性、非極性或疏水性化合物具有針對水及極性物種之低化學親和性，但可展現針對諸如烷或其類似者之其他非極性物種之高化學親和性。化學親和性係關於與兩種化學物種之間的界面相關聯之自由能：若界面自由能高，則兩種物種具有針對彼此之低化學親和性，而若界面自由能低，則兩種物種具有針對彼此之 高化學親和性。化學親和性亦可按照「濕潤」予以表達，其中若液體及固體表面具有針對彼此之高化學親和性，則該液體將濕潤該表面，而若存在低化學親和性，則該液體將不濕潤該表面。舉例而言，可借助於使用各種液體之接觸角量測來量測表面之化學親和性，使得若一個表面與另一表面具有針對液體之相同接觸角，則該兩個表面可據稱具有針對液體之實質上相同化學親和性。若接觸角針對兩個表面不同，則具有較小接觸角之表面相比於具有較大接觸角之表面具有針對液體之較高化學親和性。
在本說明書中，「化學物種」意謂諸如分子、寡聚物或聚合物之化學化合物，或在兩親媒性分子(亦即，至少兩個互連部分具有不同化學親和性之分子)之狀況下，術語「化學物種」可指此等分子之不同部分。舉例而言，在二嵌段共聚物之狀況下，構成嵌段共聚物分子之兩個不同聚合物嵌段被認為是具有不同化學親和性之兩種不同化學物種。
貫穿本說明書，術語「包含」意謂包括所指定之組份，但不應排除其他組份之存在。術語「基本上由……組成」意謂包括所指定之組份，但排除其他組份，惟表現為雜質之材料、由於用以提供該等組份之程序而存在之不可避免材料及為了除了達成本發明之技術效應以外之目的而添加之組份除外。在一實施例中，基本上由組份集合組成之組合物將包含小於5重量%(通常小於3重量%，更通常小於1重量%)之非指定組份。術語「由……組成」意謂包括所指定之組份，但排除其他組份之故意添加。
在本說明書中，當參考特徵之厚度時，該厚度係沿著實質上垂直於基板表面且穿過該特徵之質心的軸線而藉由適當方式合適地量測。厚度係可藉由諸如干涉量測之技術合適地量測，或經由對蝕刻速率之認識予以評估。
在本說明書中，術語「基板」意謂包括形成基板之部分或提供於基板上的任何表面層，諸如，可在基板之表面處或形成基板之表面的一或多個平坦化層或抗反射塗層，或可包括諸如本文特定地所提及之層的一或多個其他層。
1‧‧‧基板
2‧‧‧渠溝
3‧‧‧側壁
4‧‧‧底部表面
5‧‧‧層
6‧‧‧微影特徵
10‧‧‧A域
11‧‧‧狹長B域
20‧‧‧部分環形區
21‧‧‧部分環形區
22‧‧‧部分環形區
23‧‧‧部分環形區
30‧‧‧A域
31‧‧‧調變邊緣域
32‧‧‧B域
33‧‧‧薄混合相
將參看附圖來描述本發明之特定實施例，在該等圖中：圖1(包含圖1A、圖1B及圖1C)示意性地描繪藉由一個域之選擇性蝕刻而對規則間隔的微影特徵進行表面起伏磊晶及形成而將A-B嵌段共聚物有向地自組裝至基板上；圖2示意性地描繪諸如可藉由本發明之一實施例而形成的接觸孔陣列；圖3示意性地說明如可用於本發明之一實施例中的離軸照明源；圖4展示根據本發明之一實施例的抗蝕劑圖案；圖5展示根據本發明之一實施例的另一抗蝕劑圖案；圖6展示根據本發明之一實施例的另外抗蝕劑圖案；及圖7展示借助於根據本發明之一實施例之方法而形成的接觸孔陣列。
所描述及說明之實施例應被認為在特性方面係說明性而非限制性的，應理解，希望保護在如申請專利範圍中界定的本發明之範疇內的所有改變及修改。
圖1A至圖1C展示有向自組裝之一般原理，且說明可如何使用有向自組裝以創建處於極小尺寸之微影特徵。圖1A展示基板1，其中形成於基板1上之渠溝2係由側壁3及底部表面4界限。在圖1B中，具有親水性A嵌段(加影線)及疏水性B嵌段(未加影線)之可自組裝A-B嵌段共聚物已沈積至渠溝中以形成具有A域及B域之交替條紋之層5，A域 及B域已沈積為在BCP之沈積期間分離成離散微分離週期性域之層狀相。在圖1C中，已藉由選擇性化學蝕刻而移除類型A域，從而留下類型B域作為微影特徵6之數個規則間隔的列。
歸因於對蝕刻之相對易感性而達成選擇性蝕刻，其中A嵌段相對傾於蝕刻，而B嵌段相對抵抗蝕刻。亦可(例如)藉由在共聚物之嵌段之間的鍵聯劑之選擇性光降解或光裂解及該等嵌段中之一者之後續增溶來達成選擇性移除。本發明之一實施例允許使用自組裝式BCP而在基板上形成規則間隔的微影特徵之列以提供因此緊密地間隔且大小較小之特徵，該等規則間隔的微影特徵係沿著基板並排地定位。
在一實施例(未說明)中，蝕刻(或其他移除程序)可蝕刻至基板1中。在此蝕刻之後，可移除類型B域，從而留下形成於基板中之微影特徵之規則間隔的列。
在一實施例中，渠溝之側壁可針對該等BCP域類型中之一者具有較高化學親和性。舉例而言，在用於使具有A嵌段及B嵌段(其中A具疏水性性質且B具親水性性質)之二嵌段共聚物對準之渠溝中，該渠溝可包含疏水性抗蝕劑側壁特徵，其中中性定向基底係在疏水性抗蝕劑側壁特徵之間。A域可優先地橫靠疏水性抗蝕劑特徵而組裝，其中A嵌段及B嵌段之若干交替域係遍及渠溝之側壁之間的中性定向基底而對準。
儘管在以上實例中渠溝形成於抗蝕劑中，但渠溝可形成於任何合適材料中。舉例而言，渠溝可形成於基板中(例如，已自抗蝕劑轉印至基板中)。渠溝可形成於沈積於基板表面上之膜堆疊中。
有向自組裝可用以形成通道孔，通道孔可位於用以將半導體結構之兩個或兩個以上層電連接在一起之已完成電路中。此情形係可藉由使A或B嵌段中之一者之域由另一者之域環繞而達成。舉例而言，在PS-PMMA BCP之狀況下，PMMA之域係可由PS之域環繞。可延伸 此原理以產生如圖2所展示之接觸孔之列，其中五個A域10係由狹長B域11環繞。關於形成具有可使用自組裝技術而得到之尺寸的接觸孔之此列的困難為：置放誤差可變得有問題。詳言之，隨著列中之接觸孔之數目增加，可能的置放誤差可增加。
為了幫助減輕此問題，可使用離軸照明(亦即，具有高外部均方偏差及窄範圍之照明角的照明)來執行在形成渠溝之前的基板之預圖案化，以便將調變引入至渠溝之側壁中，使得渠溝之寬度沿著渠溝之長度以大體上正弦方式而變化。在自組裝程序中，此調變用來更準確地制約BCP且因此縮減接觸孔(或可使用BCP技術而形成之其他微影特徵)中之置放誤差。照明係可由光化輻射(例如，UV、DUV(深紫外線)及/或EUV(極紫外線)輻射)提供。
一種施加離軸照明之可能方法係使用C-Quad四極照明，其中入射輻射自如圖3所展示之四個部分環形區20、21、22及23(亦即，四個極)照射基板。使用離軸照明之一個結果為：其經受被稱為「振鈴(ringing)」之繞射效應，此情形引起強度沿著垂直特徵及水平特徵而變化。在微影中，此振鈴通常為一問題，且若將享受離軸照明之益處，則必須在圖案設計中補償振鈴之負面效應。然而，在本發明之實施例中，可有利地使用振鈴之現象，如下文將解釋。
首先參看圖4，藉由使用C-Quad四極離軸照明以印刷渠溝，形成一渠溝，其中側壁不筆直，但其邊緣以規則頻率而調變，使得該渠溝之寬度不恆定，而是在最小值與最大值之間振盪。可藉由改變照明系統之數值孔徑(NA)來變化此調變之頻率。在圖4之實例中，NA經設定為1.1，而在圖5之實例中，NA經設定為1.35，從而引起較高頻率調變。相似地，可藉由變化C Quad照明系統之極之強度比率來控制調變之振幅。在圖4及圖5之實例中，一對極相比於另一對極具有大100倍的照明強度。在圖6之實例中，強度比率縮減至25：1，其中顯著地較 不明確的調變之振幅隨之減低。取決於調變所需要之振幅，強度比率之範圍可為1：20至1：200。
在實施例中，可選擇調變之頻率，使得調變之間距對應於以列而配置之微影特徵(例如，通道孔)之間的所要間隔。接著可使用渠溝作為用於有向自組裝BCP程序之基礎，其中將在渠溝之寬度處於最大值之處定位將形成規則特徵之列的域。因此，將藉由渠溝之側壁之調變來控制微影特徵之置放，且可達成較大置放準確度。圖7展示根據本發明之一實施例的藉由有向自組裝程序而形成之此結構之實例。在圖7中，展示將形成接觸孔的A域30之規則間隔的列的結構。域30係由B域32環繞，但在每一接觸孔周圍，將存在一薄混合相33。圖7中亦展示類型(亦即，A域)與域30相同之調變邊緣域31。
以下加編號條項中列出另外實施例：
1.一種形成複數個規則間隔的微影特徵之方法，該方法包含：將一渠溝提供於一基板上，該渠溝包含對置側壁及一基底，其中該等側壁在其間具有一寬度，其中該渠溝係藉由光微影而形成，該光微影包括使用離軸照明來曝光該基板，藉以將一調變提供至該渠溝之該等側壁，使得該渠溝之該寬度沿著該渠溝之長度在最小值與最大值之間變化；將具有第一嵌段及第二嵌段之一可自組裝嵌段共聚物提供於該渠溝中；使該可自組裝嵌段共聚物在該渠溝中自組裝成一有序層，該層包含第一嵌段之第一域及第二嵌段之第二域；及選擇性地移除該第一域以沿著該渠溝形成包含該第二域之微影特徵之至少一規則間隔的列。
2.如實施例1之方法，其中該調變之頻率受到控制以與該等特徵之一所要間距匹配。
3.如實施例2之方法，其中藉由變化提供該離軸照明之一系統之數值孔徑來控制該調變之該頻率。
4.如實施例3之方法，其中該數值孔徑係在1.1至1.35之一範圍內。
5.如實施例1至4中任一項之方法，其中該離軸照明包含四極照明。
6.如實施例5之方法，其中藉由變化該照明之兩對極之強度比率來控制該調變之強度。
7.如實施例6之方法，其中該強度比率係在1：20至1：200之一範圍內。
8.如實施例1至7中任一項之方法，其中該微影特徵包含一接觸孔。
9.如實施例1至8中任一項之方法，其中該渠溝之側壁經形成為針對該等嵌段共聚物嵌段中之一者具有一較高化學親和性。
10.如實施例1至9中任一項之方法，其中該可自組裝嵌段共聚物經調適以形成由該第一域環繞之該等第二域之一規則間隔的列。
11.如實施例1至10中任一項之方法，其中該第一域係藉由蝕刻而移除。
12.如實施例1至11中任一項之方法，其中該第一域係藉由光降解或光裂解而移除。
13.如實施例1至12中任一項之方法，其中該渠溝係藉由使用UV、EUV或DUV輻射之曝光而形成。
14.一種半導體產品，其具備藉由如實施例1至13中任一項之方法而形成之接觸孔。
15.一種在一基板上之渠溝，該渠溝被至少部分地填充有嵌段共聚物，該渠溝包含形成該渠溝之輪廓之複數個側壁，該等側壁包括一 第一側壁及一第二側壁，該第一側壁短於該第二側壁，該第二側壁具有一多曲線結構，且該第一側壁實質上筆直。
16.如實施例15之渠溝，其中該第一側壁與該第二側壁鄰接。
17.如實施例15或16之渠溝，其進一步包含與該第二側壁相對之一第三側壁，該第三側壁具有一多曲線結構。
18.如實施例15至17中任一項之渠溝，其進一步包含與該第一側壁相對之一第四側壁，該第四側壁實質上筆直。
19.一種在一基板上之渠溝，該渠溝被至少部分地填充有嵌段共聚物，該渠溝包含對置側壁及一基底，其中該等側壁在其間具有一寬度，其中該渠溝之該等側壁係使得該渠溝之該寬度沿著該渠溝之長度在最小值與最大值之間變化。
20.如實施例15至18中任一項之渠溝，其中該基板為一晶圓。
本發明之實施例適於形成接觸孔，但亦可有用於形成其他類型之規則微影特徵。舉例而言，用以形成接觸孔之域可橫越渠溝之寬度而伸長以形成狹長接觸孔。
30‧‧‧A域
31‧‧‧調變邊緣域
32‧‧‧B域
33‧‧‧薄混合相

Claims (20)

  1. 一種形成複數個規則間隔(regularly spaced)的微影特徵之方法，該方法包含：將一渠溝提供於一基板上，該渠溝包含對置(opposing)側壁及一基底，其中該等側壁在其間具有一寬度，其中該渠溝係藉由光微影而形成，該光微影包括使用離軸照明(off-axis illumination)來曝光該基板，藉以將一調變提供至該渠溝之一側壁，使得該渠溝之該寬度沿著該渠溝之長度在最小值與最大值之間變化；使該渠溝中之一可自組裝嵌段共聚物(block copolymer)在該渠溝中自組裝成一有序層，該層包含該可自組裝嵌段共聚物之一第一嵌段之第一域及該可自組裝嵌段共聚物之一第二嵌段之第二域；及選擇性地移除該第一域以沿著該渠溝形成包含該第二域之微影特徵之至少一規則間隔的列。
  2. 如請求項1之方法，其中該調變之頻率受到控制以與該等特徵之一所要間距匹配。
  3. 如請求項2之方法，其中藉由變化提供該離軸照明之一系統之數值孔徑來控制該調變之該頻率。
  4. 如請求項3之方法，其中該數值孔徑係在1.1至1.35之一範圍內。
  5. 如請求項1至4中任一項之方法，其中該離軸照明包含四極照明。
  6. 如請求項5之方法，其中藉由變化該照明之兩對極之一強度比率來控制該調變之強度。
  7. 如請求項6之方法，其中該強度比率係在1：20至1：200之一範圍 內。
  8. 如請求項1至4中任一項之方法，其中該微影特徵包含一接觸孔。
  9. 如請求項1至4中任一項之方法，其中該渠溝之側壁經形成為針對該等嵌段共聚物嵌段中之一者具有一較高化學親和性。
  10. 如請求項1至4中任一項之方法，其中該可自組裝嵌段共聚物經調適以形成由該第一域環繞之該等第二域之一規則間隔的列。
  11. 如請求項1至4中任一項之方法，其中該第一域係藉由蝕刻而移除。
  12. 如請求項1至4中任一項之方法，其中該第一域係藉由光降解或光裂解而移除。
  13. 如請求項1至4中任一項之方法，其中該渠溝係藉由使用UV、EUV或DUV輻射之曝光而形成。
  14. 一種半導體產品，其具備藉由如請求項1至13中任一項之方法而形成之接觸孔。
  15. 一種微影方法，其包含：藉由光微影來形成一渠溝，該渠溝用於將一可自組裝嵌段共聚物自組裝於該渠溝中，該形成包括使用離軸照明來曝光一基板，藉以將一調變提供至該渠溝之一側壁，使得該渠溝之對置側壁之間的該渠溝之寬度沿著該渠溝之長度在最小值與最大值之間變化。
  16. 如請求項15之方法，其中該調變之頻率受到控制以與特徵之一所要間距匹配。
  17. 如請求項16之方法，其中藉由變化提供該離軸照明之一系統之數值孔徑來控制該調變之該頻率。
  18. 如請求項17之方法，其中該數值孔徑係在1.1至1.35之一範圍 內。
  19. 如請求項15至18中任一項之方法，其中該離軸照明包含四極照明。
  20. 如請求項19之方法，其中藉由變化該照明之兩對極之一強度比率來控制該調變之強度。
TW103109241A 2013-03-15 2014-03-14 藉由嵌段共聚物之自組裝而在基板上提供間隔的微影特徵之方法 TWI546616B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361792117P 2013-03-15 2013-03-15

Publications (2)

Publication Number Publication Date
TW201441759A TW201441759A (zh) 2014-11-01
TWI546616B true TWI546616B (zh) 2016-08-21

Family

ID=50179634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103109241A TWI546616B (zh) 2013-03-15 2014-03-14 藉由嵌段共聚物之自組裝而在基板上提供間隔的微影特徵之方法

Country Status (4)

Country Link
US (1) US20150380299A1 (zh)
KR (1) KR101721127B1 (zh)
TW (1) TWI546616B (zh)
WO (1) WO2014139795A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3624571A1 (en) * 2018-09-14 2020-03-18 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO A process for the manufacturing of printed conductive tracks on an object and 3d printed electronics

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7139064B2 (en) * 2003-06-23 2006-11-21 Samsung Electronics Co., Ltd. Optical system for providing a hexapole illumination and method of forming a photoresist pattern on a substrate using the same
KR101291223B1 (ko) * 2007-08-09 2013-07-31 한국과학기술원 블록 공중합체를 이용한 미세 패턴 형성 방법
EP2093614A1 (en) * 2008-02-22 2009-08-26 Imec Split and design guidelines for double patterning
US8398868B2 (en) * 2009-05-19 2013-03-19 International Business Machines Corporation Directed self-assembly of block copolymers using segmented prepatterns
KR20120126725A (ko) * 2011-05-12 2012-11-21 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
JP5542766B2 (ja) * 2011-09-26 2014-07-09 株式会社東芝 パターン形成方法
US9349604B2 (en) * 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
US10642152B2 (en) * 2013-11-08 2020-05-05 Asml Netherlands B.V Methodology to generate a guiding template for directed self-assembly

Also Published As

Publication number Publication date
TW201441759A (zh) 2014-11-01
KR101721127B1 (ko) 2017-03-29
WO2014139795A1 (en) 2014-09-18
US20150380299A1 (en) 2015-12-31
KR20150130540A (ko) 2015-11-23

Similar Documents

Publication Publication Date Title
TWI529816B (zh) 藉嵌段共聚物之自組裝而在一基板上提供具間隔的微影特徵之方法
TWI467636B (zh) 提供用於可自我組合聚合物之圖案化定向模板之方法
JP6271598B2 (ja) ブロック共重合体の自己組織化によって基板上にリソグラフィフィーチャを提供する方法
US9250528B2 (en) Methods and compositions for providing spaced lithography features on a substrate by self-assembly of block copolymers
US9086621B2 (en) Methods for providing spaced lithography features on a substrate by self-assembly of block copolymers
KR101929865B1 (ko) 디바이스 리소그래피에 사용하기 위한 자기-조립성 폴리머를 위한 템플릿의 제공 방법
TWI486705B (zh) 使用自組聚合物之微影技術
TWI526777B (zh) 用於藉由嵌段共聚物之自我組裝在一基板上提供微影特徵之方法
US9513553B2 (en) Methods of providing patterned epitaxy templates for self-assemblable block copolymers for use in device lithography
TWI509348B (zh) 提供用於裝置微影之可自我組合之嵌段共聚物之圖案化模板之方法
TWI546616B (zh) 藉由嵌段共聚物之自組裝而在基板上提供間隔的微影特徵之方法
TWI569094B (zh) 藉由嵌段共聚物之自組裝而在基板上提供微影特徵之方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees