CN105051863A - 用于通过嵌段共聚物的自组装在衬底上设置光刻特征的方法 - Google Patents

用于通过嵌段共聚物的自组装在衬底上设置光刻特征的方法 Download PDF

Info

Publication number
CN105051863A
CN105051863A CN201480015196.XA CN201480015196A CN105051863A CN 105051863 A CN105051863 A CN 105051863A CN 201480015196 A CN201480015196 A CN 201480015196A CN 105051863 A CN105051863 A CN 105051863A
Authority
CN
China
Prior art keywords
depression
photoetching
block copolymer
substrate
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480015196.XA
Other languages
English (en)
Other versions
CN105051863B (zh
Inventor
S·伍伊斯特尔
E·皮特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of CN105051863A publication Critical patent/CN105051863A/zh
Application granted granted Critical
Publication of CN105051863B publication Critical patent/CN105051863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

使得具有第一和第二嵌段的可自组装的嵌段共聚物(BCP)从围绕所述衬底的光刻凹陷和衬底上的伪凹陷的区域移动到所述光刻凹陷和所述伪凹陷中，使所述光刻凹陷中的嵌段共聚物自组装成有序层，所述层包括第一嵌段域和第二嵌段域，以及选择性地去除第一域，以在所述光刻凹陷中形成包括所述第二域的光刻特征，其中所述伪凹陷的宽度小于嵌段共聚物进行自组装所需要的最小宽度，且其中所述伪凹陷处于所述衬底的围绕所述光刻凹陷的区域中，嵌段共聚物被从所述衬底的围绕所述光刻凹陷的区域移动，光刻凹陷的侧壁的多个部分之间的宽度大于伪凹陷的侧壁的多个部分之间的宽度。

Description

用于通过嵌段共聚物的自组装在衬底上设置光刻特征的方法
相关申请的交叉引用
本申请要求于2013年3月15日递交的美国临时申请61/792,538的权益，其在此通过引用全文并入。
技术领域
本发明涉及一种利用设置在衬底上的凹陷中的嵌段共聚物的自组装而在衬底上形成光刻特征的方法。
背景技术
在器件制造的光刻技术中，正在期望减小光刻图案中的特征的尺寸以便提高在给定衬底区域上特征的密度。具有纳米级临界尺寸(CD)的较小特征的图案允许更大的器件或电路结构的集中度，得到在电子和其他器件的尺寸减小和制造成本方面的潜在的改进。在投影光刻技术中，对更小特征的推动导致例如浸没光刻和极紫外(EUV)光刻术等技术的发展。
作为替代方案，所谓的压印光刻术通常涉及使用“压印器”(通常称为压印模板)以将图案转移至衬底上。压印光刻术的优点在于，特征的分辨率不受到例如辐射源的发射波长或投影系统的数值孔径的限制。替代地，分辨率主要受限于压印模板上图案的密度。
对于投影光刻和压印光刻术，期望提供表面的高分辨图案化，例如压印模板或其他衬底的表面的高分辨图案化。已经考虑使用嵌段共聚物(BCP)的自组装作为用于将特征分辨率提高至比通过现有技术的光刻方法能够获得的分辨率更好的值的潜在方法或作为用于制备压印模板的电子束光刻的备选方案。
可自组装嵌段共聚物是在纳米制造技术中有用的化合物，因为它们在冷却至特定温度(有序-无序转变温度To/d)以下时会经受有序-无序转变，导致不同化学性质的共聚物嵌段的相分离，以便形成有序的、化学区分的尺寸为几十纳米或甚至小于10nm的区域或域。区域或域的尺寸和形状可以通过操纵不同嵌段类型的共聚物的分子量和成分来控制。区域或域之间的界面可以具有1-5nm量级的宽度，并且可以通过改变共聚物的嵌段的化学成分来操纵。
Chaikin和Register等人在Science276,1401(1997)中的文章阐明了使用嵌段共聚物的薄膜作为自组装模板的可行性。具有20nm尺寸的点和孔的密集阵列从聚(苯乙烯-嵌段-橡胶基质)的薄膜转移至氮化硅衬底。
嵌段共聚物包括不同的嵌段，每个嵌段通常包括一个或多个相同的单体，并且沿聚合物链并排布置。每个嵌段可以包括其相应类型的多个单体。因而，例如，A-B嵌段共聚物可以具有在(或每个)A嵌段中的多个A型单体和在(或每个)B嵌段中的多个B型单体。合适的嵌段共聚物的示例是例如具有聚苯乙烯(PS)单体(疏水嵌段)和聚甲基丙烯酸甲酯(PMMA)单体(亲水嵌段)的共价键链接的多个嵌段的聚合物。具有不同疏水性/亲水性的嵌段的其他嵌段共聚物可以是有用的。例如，三嵌段共聚物(诸如A-B-C嵌段共聚物)可以是有用的，因为可以是交替的或周期性的嵌段共聚物(例如[-A-B-A-B-A-B-]n或[-A-B-C-A-B-C]m，其中n和m是整数)。这些嵌段彼此通过共价键以线性或分支(例如星形或分支配置)的方式连接。
依赖于多个嵌段的体积分数、每个嵌段类型内的聚合度(即，每个相应嵌段内每个相应类型的单体的数量)、溶剂的可选使用以及表面相互作用，嵌段共聚物在自组装时可以形成多种不同的相。当在薄膜中应用时，几何限制可能引起附加的边界条件，这可能限制所述形成的相。通常，在自组装嵌段共聚物的薄膜中实际观察到球形(例如立方体)、圆柱形(例如四角形或六边形)以及层状相(即，具有立方体、六边形或层状间隔填充对称的自组装相)。
观察到的相类型可以依赖于不同聚合物嵌段的相对分子体积分数。例如，80：20的分子体积比将提供布置在高体积嵌段的连续区域或域中的低体积嵌段的不连续球形区域或域的立方体相。当体积比减小到70：30时，将形成圆柱形相，不连续区域或域是低体积嵌段的圆柱。在50：50的比例下，形成层状相。在30：70的比例下，可能形成相反的圆柱形相，而在20：80的比例下，可能形成相反的立方体相。
用作可自组装聚合物的合适的嵌段共聚物包括但不限于聚(苯乙烯-b-甲基丙烯酸甲酯)、聚(苯乙烯-b-2-乙烯基吡啶)、聚(苯乙烯-b-丁二烯)、聚(苯乙烯-b-二茂铁二甲基硅烷)、聚(苯乙烯-b-环氧乙烯)、聚(环氧乙烯-b-橡胶基质)。符号“b”表示“嵌段”。虽然这些是双嵌段共聚物的示例，但是应该清楚，自组装也可以采用三嵌段共聚物、四嵌段共聚物或其他多嵌段共聚物。
用于引导或定向聚合物(诸如嵌段共聚物)自组装到衬底表面上的一种方法已知为图形外延。该方法涉及使用抗蚀剂构造的一个或多个特征(或者从抗蚀剂转移到衬底表面上的一个或多个特征，或者转移到沉积在衬底表面上的薄膜叠层上的一个或多个特征)、通过衬底上的形貌预图案化引导嵌段共聚物的自组织。预图案化用于形成包括衬底基底和抗蚀剂侧壁(例如，一对相对的侧壁)的包围结构或“凹陷”(或者形成在薄膜中的侧壁，或者形成在衬底中的侧壁)。
典型地，图形外延模板的特征的高度具有嵌段共聚物层的厚度的量级，因此例如可以是从大约20nm至大约150nm。
层状自组装的嵌段共聚物可以形成光刻特征的平行线性图案，其中不同的聚合物嵌段区域或域的相邻线处于凹陷中。例如，如果嵌段共聚物是具有在聚合物链中的A和B嵌段的双嵌段共聚物，则嵌段共聚物可以自组装成每个凹陷中的有序层，所述层包括规则间隔开的第一A嵌段区域或域，与第二B嵌段区域或域交替。
类似地，圆柱形自组装嵌段共聚物能够形成包括被第二连续区域或域包围的圆柱形不连续第一区域或域的光刻特征的有序图案。例如，如果嵌段共聚物是具有在聚合物链中的A和B嵌段的双嵌段共聚物，则A嵌段可以组装成在圆形凹陷中的圆柱形不连续区域或域并且被B嵌段的连续区域或域包围。可替换地，A嵌段可以组装成在线性凹陷中规则地间隔开的圆柱形不连续区域或域并且被B嵌段的连续区域或域包围。
因此，图形外延可以用于引导层状或圆柱形相的自组织，使得嵌段共聚物图案能够将凹陷的侧壁的间隔细分成离散的共聚物图案区域或域。
在纳米制造技术中使用嵌段共聚物自组装的过程中，衬底可以被修改以具有中性取向控制层，作为图形外延模板的一部分，以便引入相对于衬底的自组装图案的优选取向。对于在可自组装聚合物层中使用的某些嵌段聚合物，在多个嵌段之一和衬底表面之间可以存在导致取向的优先的相互作用。例如，对于聚苯乙烯(PS)-b-PMMA嵌段共聚物，PMMA嵌段将优先浸润氧化物表面(即，与氧化物表面具有高化学亲和性)，并且这可以用以引入自组装图案以大致平行于表面的平面而被取向放置。可以引入大致垂直取向，例如通过将中性取向层沉积到表面上，导致衬底表面对两个嵌段都是中性的，换句话说，中性取向层具有对每个嵌段类似的化学亲和性，使得两个嵌段以相似的方式在表面处浸润中性取向层。通过“垂直取向”，意味着每个嵌段的区域或域将被并排定位在衬底表面，其中不同嵌段的相邻区域或域之间的界面区域基本上垂直于表面的平面布置。
在用于对准具有A和B嵌段的双嵌段共聚物的图形外延模板中，其中A的属性是亲水的，B的属性是疏水的，图形外延图案可以包括具有在疏水抗蚀剂特征之间的中性取向基底的疏水抗蚀剂侧壁特征。B区域或域可以优先沿疏水抗蚀剂特征的旁边组装，其中若干个交A和B嵌段的交替区域或域在图形外延模板的嵌塞抗蚀剂特征之间的中性取向区域上被对准。
可以例如通过使用通过羟基端基或某些其他反应端基与衬底表面处的氧化物的反应共价地链接到衬底的随机的共聚物刷(brush)产生中性取向层。在用于形成中性取向层的其他布置中，可交联随机共聚物或适当的硅烷(即，具有替换的反应硅烷的分子，诸如(3)氯代硅烷端基或(3)甲氧基硅烷端基，也称为甲硅烷基端基)通过用作衬底表面和可自组装聚合物的层之间的中间层，可以用以导致表面中性。这样的硅烷基中性取向层将通常作为单层，而可交联聚合物通常不作为单层给出并且可以具有通常小于或等于大约40nm的层厚度，或者小于或等于大约20nm的层厚度。
可自组装嵌段聚合物的薄层可以如上所述那样被沉积在具有图形外延模板的衬底上。用于可自组装聚合物的沉积的合适方法是旋涂，因为该过程能够提供良好地限定的、均匀一致的可自组装聚合物薄层。沉积的可自组装聚合物膜的合适的层厚度是大约10至150nm。
在沉积嵌段共聚物膜之后，膜可能仍然是无序的或者仅仅部分是有序的，并且可能需要一个或多个附加的步骤来促进和/或完成自组装。例如，在自组装之前，可自组装共聚物可以被沉积作为溶剂里的溶液，其中例如通过蒸发去除溶剂。
嵌段共聚物的自组装是多种小组分(嵌段共聚物)的组装导致形成较大的更复杂的结构(自组装图案中的纳米级尺寸特征，在本说明书中称为区域或域)的过程。由于物理控制聚合物的自组装自然会产生缺陷。通过A-B嵌段共聚物的A/A、B/B和A/B(或B/A)嵌段对之间的相互作用的差异(即，相互的化学亲和性的差异)驱动自组装，其中考虑对应于系统的Flory-Huggins(弗洛里-哈金斯)理论描述的用于相分离的驱动力。使用图形外延可以极大地减少缺陷形成。Flory-Huggins(弗洛里-哈金斯)相互作用的参数(χ值)以及嵌段共聚物嵌段的聚合程度(N值)是影响相分离的嵌段共聚物的参数以及特定嵌段共聚物的自组装发生所具有的尺寸。
对于经历自组装的聚合物，可自组装聚合物将显示有序-无序温度To/d。To/d可以通过任何合适的用于评估聚合物的有序/无序状态的技术，例如差分扫描量热法(DSC)，而被测量。如果在该温度之下发生层的形成，则分子将被驱动以自组装。在温度To/d之上，将形成无序层，其中来自无序A/B区域或域的熵贡献超过层内的相邻A-A和B-B嵌段对之间的有利的相互作用产生的熵贡献。可自组装聚合物还可以显示玻璃转变温度Tg，在该温度之下聚合物有效地固化，高于该温度则共聚物分子将仍然相对于相邻共聚物分子在层内改变取向。玻璃转变温度适于通过差分扫描量热法(DSC)测量。
在如上所述的有序化期间形成的缺陷可以通过退火部分地去除。诸如旋转位移(该缺陷为违反旋转对称的线缺陷，例如在导向器的取向上存在缺陷)等缺陷可以通过配对另一缺陷或相反符号的旋转位移来消除。可自组装聚合物的链活动性可以是用于确定缺陷迁移和消除的因素，并且因此可以在链活动性高且自组装有序图案不损失的温度条件下执行退火。这表示达到聚合物的有序/无序温度To/d之上或之下几度的温度。
有序化和缺陷消除可以结合在单个退火过程中，或可以使用多个过程以便提供自组装聚合物(诸如嵌段共聚物)的层，具有(不同嵌段类型的区域或域的)不同化学类型的区域或域的有序图案。
为了将诸如器件架构或形貌等图案从自组装聚合物层转移到沉积有自组装聚合物的衬底中，通常，将通过所谓的贯通蚀刻(breakthroughetching)去除第一区域或域类型，以在衬底表面上提供第二区域或域类型的图案，其中在第二区域或域类型的图案特征之间衬底裸露。可以使用干蚀刻或者反应离子蚀刻技术蚀刻具有平行圆柱形相区域或域的图案。除了那些适于平行圆柱形相区域或域的蚀刻的技术之外，或者作为那些适于平行圆柱形相区域或域的蚀刻的技术的替换方案，具有层状相区域或域的图案使用湿蚀刻技术。
在贯通蚀刻之后，可以通过使用被第二区域或域类型对抗并因此在表面已经裸露的衬底表面中形成凹陷的蚀刻装置的所谓的转移蚀刻来转移图案。
光刻特征之间的间隔已知为节距，定义为光刻特征的一个重复单元的宽度(即，特征宽度+特征内间隔)。使用嵌段共聚物的自组装工艺能够被用于制造具有非常低节距的光刻特征，尤其是小于30-50nm的节距的光刻特征。
发明内容
图1A和1B分别示出使用嵌段共聚物的自组装的光刻工艺应用于其上的衬底1的一部分的平面视图和截面视图。抗反射涂层可以设置在衬底1的表面上。抗反射涂层(如果设置有)可以是有机材料，诸如例如来自BrewerScience的ARC29。可替换地，抗反射涂层可以是无机材料，诸如例如SiC或者SiON。光致抗蚀剂层2涂覆于衬底1上。光致抗蚀剂层2被图案化为具有多个接触孔抗蚀剂凹陷3、4、5。
在图1C中，嵌段共聚物层6已经被沉积在衬底1和光致抗蚀剂2上。嵌段共聚物层6被示出，在每个光致抗蚀剂凹陷3、4、5内以及光致抗蚀剂2的顶部上具有均匀的厚度。在图1D和1E中，分别示出已经被热退火的嵌段共聚物层6的横截面图和平面视图。热退火过程使得嵌段共聚物材料重新分布，一些嵌段共聚物材料从光致抗蚀剂2之上的区域转移到光致抗蚀剂凹陷3、4、5中。如从图1D和1E中可以看出的，形成了耗尽区域7，在耗尽区域7中嵌段共聚物材料已经从光致抗蚀剂凹陷3、4、5周围的区域中的光致抗蚀剂2被去除。从耗尽区域7被去除的嵌段共聚物材料已经被重新分布到光致抗蚀剂凹陷3、4、5中。
在图1D中，还可以看到，隔离的光致抗蚀剂凹陷3具有比形成在光致抗蚀剂凹陷群组4、5中的层更厚的嵌段共聚物层。此外，被光致抗蚀剂凹陷4围绕的光致抗蚀剂凹陷5具有比形成在光致抗蚀剂凹陷4或者隔离的光致抗蚀剂凹陷3中的层更薄的嵌段共聚物层。
将可以理解，如果相邻的光致抗蚀剂凹陷之间的间距大于耗尽区域的尺寸(如光致抗蚀剂凹陷3所处的情况一样)，则来自周围区域的嵌段共聚物材料可以被重新分布到光致抗蚀剂凹陷中。然而，如果相邻的光致抗蚀剂凹陷之间的间距小于耗尽区域的尺寸(如光致抗蚀剂凹陷特征5所处的情况一样)，则光致抗蚀剂凹陷每一个将接收来自周围抗蚀剂材料的顶部的较少的嵌段共聚物。
每一个光致抗蚀剂4紧密地邻近至少一个其他凹陷(光致抗蚀剂凹陷5)。然而，光致抗蚀剂凹陷4没有完全被光致抗蚀剂凹陷包围，因此相比于被光致抗蚀剂凹陷5接收的嵌段共聚物，会从周围光致抗蚀剂2的顶部接收更多的嵌段共聚物。
光致抗蚀剂凹陷3比光致抗蚀剂凹陷4容纳更多的嵌段共聚物材料，每一个光致抗蚀剂凹陷4比光致抗蚀剂凹陷5容纳更多的嵌段共聚物材料，尽管初始均匀的嵌段共聚物材料层6沉积在每个光致抗蚀剂凹陷3、4、5上。
如上所说明的，衬底1上的光刻特征的局部密度会影响退火和自组装过程中形成的嵌段共聚物层的厚度。然而，当在衬底1的表面上生成嵌段共聚物特征时，可能希望在衬底1的所有区域中保持大致均匀的厚度。
使用嵌段共聚物材料可能允许组成的聚合物材料的区域或域自组装到嵌段共聚物特征中。例如，能够看到沉积在光致抗蚀剂凹陷5中的嵌段共聚物已经形成聚合物的相异的区域或域。第一型A聚合物区域或域8被形成为在连续型B聚合物区域或域9内的圆柱。
为了引导该自组装，横向尺寸被光致抗蚀剂壁部分的间隔控制，而嵌段共聚物材料的厚度也影响自组装过程。因此，尽管在光致抗蚀剂凹陷5中的嵌段共聚物层的厚度可以被优化用于形成类型A和类型B共聚物的相异的区域或域，光致抗蚀剂凹陷3和4中的厚度可能太厚而使得不能自组装类型A和类型B区域或域。类似地，如果嵌段共聚物薄膜6太薄，则不能形成相异的类型A和类型B区域或域。
同样，使用已知的方法，可能不能在具有局部特征密度分布的衬底上使嵌段共聚物材料具有充分均匀的厚度以促使成功地实现自组装。因此，不能使用已知的能够在单个衬底上提供特征密度分布的方法来生成图形外延光刻特征。
例如，能够以大致均匀的厚度在衬底上构造多个嵌段共聚物特征是有用的，尤其是在任意特定区域中嵌段共聚物特征的局部密度有一些变化的情况下。
本发明的目的例如是消除或缓解文中所描述的缺点或者与本领域、过去、现在或将来有关的一些其他缺点。
根据一方面，提供一种形成光刻特征的方法，所述方法包括步骤：
在衬底上设置至少一个光刻凹陷，所述或每个光刻凹陷包括侧壁和基底，侧壁的多个部分具有介于其间的宽度；
在衬底上设置至少一个伪凹陷(dummyrecess)，所述或每个伪凹陷包括侧壁和基底，侧壁的多个部分具有介于其间的宽度；
在所述或每个光刻凹陷中、所述或每个伪凹陷中以及除所述或每个光刻凹陷和所述或每个伪凹陷以外的衬底上设置具有第一和第二嵌段的可自组装嵌段共聚物(BCP)；
使得可自组装嵌段共聚物从围绕所述或每个光刻凹陷以及所述或每个伪凹陷的区域移动到所述或每个光刻凹陷以及所述或每个伪凹陷中；
使所述或每个光刻凹陷中的可自组装嵌段共聚物自组装成有序层，所述层至少包括第一嵌段的第一区域或域以及第二嵌段的第二区域或域；以及
选择性地去除第一区域或域，以在所述或每个光刻凹陷中形成由所述第二区域或域组成的光刻特征；
其中所述或每个光刻凹陷的宽度大于所述或每个伪凹陷的宽度，
其中所述或每个伪凹陷的宽度小于可自组装嵌段共聚物进行自组装所需要的最小宽度，以及
其中所述或每个伪凹陷处于所述衬底的围绕所述或每个光刻凹陷的区域中，可自组装嵌段共聚物从所述衬底的围绕所述或每个光刻凹陷的区域移动。
在一实施例中，至少一个伪凹陷被设置为充分地靠近所述光刻凹陷，以使得一些可自组装嵌段共聚物(BCP)移动到所述伪凹陷中，而不是移动到所述光刻凹陷中。使嵌段共聚物移动到伪凹陷、而不是移动到光刻凹陷，能够降低光刻凹陷中嵌段共聚物的最终厚度。这提供允许光刻凹陷中的嵌段共聚物层的厚度保持在期望水平的优点，使得光刻特征能够以可预知的方式自组装到光刻凹陷中。使用非常小、以致于不可能在其自身内发生自组装的伪凹陷使得能够调整有效凹陷密度，并因此能够调节嵌段共聚物层的厚度，而不会对出现在最终衬底上的光刻特征密度有任何实质性的影响。
在适当地情况下，以下特征可应用于本发明的所有实施例。在合适的时候，以下特征的组合可以被使用作为本发明实施例的一部分，例如如权利要求中所述。本发明的实施例适于用在器件光刻中。例如，本发明的实施例可以用于图案化被用于形成器件的衬底，或者可以用于图案化在压印光刻中使用的压印模板(之后可以用于形成器件)。
可以设置两个或多个伪凹陷。伪凹陷可以围绕所述或每个光刻凹陷被对称地布置。
围绕所述或每个光刻凹陷的伪凹陷的对称布置提供在所述或每个光刻凹陷中促成大致均匀的、对称的嵌段共聚物分布的优点。
所述或每个光刻凹陷可以用于形成接触孔。接触孔可以是圆形开口，所述圆形开口允许对衬底上非相邻的层之间的访问。在光刻凹陷中使用嵌段共聚物的自组装以形成接触孔，可以允许形成横向尺寸比光刻凹陷的尺寸小的孔。将该自组装技术应用于形成接触孔能够提供减小接触孔的尺寸的优点。
所述或每个伪凹陷可以是圆形的。设置圆形的伪凹陷允许伪凹陷被定位在具有任何几何结构的特征之间，以便调整凹陷的局部密度，并且最终调整光刻凹陷内的嵌段共聚物的厚度。
所述或每个伪凹陷可以是线性的。设置线性的伪凹陷或者沟道可以允许伪凹陷精密地遵循线性光刻凹陷的几何结构，以便调整对应光刻凹陷内的嵌段共聚物的厚度。
光刻特征可以具有40nm或更小的最小横向尺寸。光刻特征可以具有5nm或更大的最小横向尺寸。通过嵌段共聚物的自组装形成的光刻特征可以允许限定比传统光刻方法单独所限定的光刻特征小的光刻特征。使用嵌段共聚物的自组装可以允许相比于这种小尺寸下通过传统的光刻技术所限定的光刻特征所具有的均匀性，能够限定具有更大均匀性的光刻特征。
为了引导自组装以及减少缺点，侧壁可以具有对于嵌段共聚物区域或域类型中的一种的更高的化学亲和性，使得在组装时对侧壁而言具有更高化学亲和性的嵌段共聚物区域或域类型能够沿着该侧壁组装。化学亲和性可以通过使用疏水或亲水侧壁特征来提供。
可以通过旋涂嵌段共聚物的溶液、之后去除溶剂来实施在凹陷中设置可自组装嵌段共聚物层。
可以通过将温度降低至低于对应嵌段共聚物的To/d的温度，来使得可自组装嵌段共聚物进行自组装，以在凹陷中给出被自组装的嵌段共聚物的有序层。
衬底可以是半导体衬底，并且可以包括用于形成衬底的多个层。例如，衬底的最外层可以是ARC(抗反射涂层)层。
衬底的最外层可以对嵌段共聚物的区域或域是中性的，通过这样设置，其意味着对于每个嵌段共聚物区域或域类型它具有类似的化学亲和性。中性取向层可以例如通过使用随机共聚物刷而被生成。可替换地，取向控制层可以被设置为衬底的最上或最外表面层，以相对于衬底诱导自组装图案的期望的取向。
凹陷可以通过光刻术、例如使用诸如UV、EUV或者DUV(深UV)辐射等光化辐射而被形成。
凹陷例如可以形成在抗蚀剂中。凹陷例如可以形成在衬底表面上(例如，已经从抗蚀剂转移到衬底上)。凹陷例如可以形成膜叠层中(例如，已经从抗蚀剂转移到膜叠层上)。
凹陷的高度可以具有与将被有序化的嵌段共聚物层的厚度相当的量级。凹陷的高度例如可以是从大约20nm至大约150nm(例如，大约100nm)。
所述或每个光刻凹陷可以是圆形的。可自组装嵌段共聚物可以适于形成有序层，所述有序层具有处于圆柱形布置的第一嵌段的圆柱形第一区域或域，其被第二嵌段的第二连续区域或域围绕，所述圆柱形第一区域或域取向为大致垂直于衬底。使用圆形光刻凹陷允许限定圆形光刻特征。
所述或每个光刻凹陷可以是线性的。可自组装嵌段共聚物可以适于形成层状有序层，其中第一区域或域是片层与同为片层的第二区域或域交替，第一和第二区域或域的片层被取向为它们的平面表面大致垂直于衬底并且平行于光刻凹陷壁。使用线性光刻凹陷允许限定线性光刻特征。
选择性地去除所述区域或域中的一个可以通过蚀刻来实现，其中被自组装的嵌段共聚物的有序层作为用于蚀刻衬底上的凹陷内的光刻特征的抗蚀剂层。可以通过使用具有不同蚀刻抗蚀剂特性的聚合物并且选择能够选择性地蚀刻特定聚合物区域或域的蚀刻剂来实现选择性蚀刻。例如通过共聚物的嵌段之间的联接剂的选择性光降解或者光分解以及后续的嵌段中的一个嵌段的溶解，可以替代地或者附加地实现选择去除。
根据一方面，提供一种在衬底上形成至少一个光刻特征的方法，所述衬底包括：至少一个光刻凹陷，所述或每个光刻凹陷包括侧壁和基底，侧壁的多个部分具有介于其间的宽度；和至少一个伪凹陷，所述或每个伪凹陷包括侧壁和基底，侧壁的多个部分具有介于其间的宽度，其中所述或每个光刻凹陷的宽度大于所述或每个伪凹陷的宽度，所述方法包括步骤：
在所述或每个光刻凹陷中、所述或每个伪凹陷中以及所述或每个光刻凹陷和所述或每个伪凹陷周围以及它们之间的衬底上设置具有第一和第二嵌段的可自组装嵌段共聚物；
使得可自组装嵌段共聚物从围绕所述或每个光刻凹陷以及所述或每个伪凹陷的区域移动到所述或每个光刻凹陷以及所述或每个伪凹陷中；
使所述或每个光刻凹陷中的可自组装嵌段共聚物自组装成有序层，所述层至少包括第一嵌段的第一区域或域以及第二嵌段的第二区域或域；以及
选择性地去除第一区域或域，以在所述或每个光刻凹陷中形成由所述第二区域或域组成的至少一个光刻特征；
其中所述或每个伪凹陷的宽度小于可自组装嵌段共聚物进行自组装所需要的最小宽度，以及
其中所述或每个伪凹陷处于所述衬底的围绕所述或每个光刻凹陷的区域中，可自组装嵌段共聚物从所述衬底的围绕所述或每个光刻凹陷的区域移动。
根据一方面，提供一种衬底，包括：至少一个光刻凹陷，所述或每个光刻凹陷包括侧壁和基底，侧壁的多个部分具有介于其间的宽度；和至少一个伪凹陷，所述或每个伪凹陷包括侧壁和基底，侧壁的多个部分具有介于其间的宽度，其中所述或每个光刻凹陷的宽度大于所述或每个伪凹陷的宽度，其中所述或每个伪凹陷的宽度小于具有第一和第二嵌段的可自组装嵌段共聚物在使用中进行自组装所需要的最小宽度，并且其中所述或每个伪凹陷布置在所述衬底的围绕所述或每个光刻凹陷的区域中，可自组装嵌段共聚物在使用中从所述衬底的围绕所述或每个光刻凹陷的区域移动。
本发明的一实施例涉及光刻方法。该方法可以用在制造例如电子器件和集成电路等器件或其他应用的过程中，例如集成光学系统、磁域存储器的引导和检测图案、平板显示器、液晶显示器(LCD)、薄膜磁头、有机发光二极管等的制造。本发明的一个实施例还用于在制造集成电路、比特图案化介质和/或用于磁性存储装置(例如硬盘驱动)的离散的轨迹介质过程中在表面上形成规则的纳米结构。
文中所描述的方法对于形成接触孔可以是有用的，其中所述接触孔提供半导体器件的层之间的访问。
可自组装嵌段共聚物可以是前面提出的嵌段共聚物，包括至少两种不同的嵌段类型，称为第一和第二聚合物嵌段，它们可以被自组装为具有与第一和第二区域或域类型相关的不同嵌段类型的有序聚合物层。嵌段共聚物可以包括双嵌段共聚物、三嵌段共聚物或多嵌段共聚物。交替的或周期性的嵌段共聚物也可以在可自组装嵌段共聚物中。
在本说明书中，通过“化学亲和性”意味着两种不同的化学物类倾向于联合在一起。例如，亲水性质的化学物类对水具有高的化学亲和性，而疏水化合物对水具有低的化学亲和性、但是对烷烃具有高的化学亲和性。性质是极性的化学物类对其他极性化合物和对水具有高的化学亲和性，而非极性的或无极性的或疏水化合物对水和极性物类具有低的化学亲和性，但是可能显示出对于例如烷烃等其他非极性种类的高的化学亲和性。化学亲和性涉及与两种化学物类之间的界面相关的自由能：如果界面自由能高，则两种物类彼此具有低的化学亲和性，而如果界面自由能低，则两种物类彼此具有高的化学亲和性。化学亲和性也可以用术语“浸润”表示，其中如果液体和表面相对于彼此具有高的化学亲和性，则液体将浸润固体表面，而如果具有低的化学亲和性，则液体将不浸润表面。表面的化学亲和性可以例如使用各种液体、通过接触角测量而被测量，使得如果一个表面对于液体的接触角与另一个表面对于液体的接触角相同，则这两个表面可以被认为对于液体具有大致相同的化学亲和性。如果对于两个表面具有不同的接触角，则具有较小接触角的表面对于液体的化学亲和性高于具有较大接触角的表面对于液体的化学亲和性。
在本说明书中，通过“化学物类(chemicalspecies)”表示诸如分子、低聚体或聚合物等化合物，或者在两亲水脂分子(即，具有至少两个互连半部分(moileties)并且这两个半部分具有不同化学亲和性的分子)的情况下，术语“化学物类”可以指这种分子的不同半部分。例如，在双嵌段共聚物的情况下，构成嵌段共聚物分子的两个不同的聚合物嵌段被认为是具有不同化学亲和性的两种不同的化学物类。
在整个说明书中，术语“包括”或者“包含”意味着包括指定的组分、但不排除其他组分存在。术语“实质上由……构成”或“实质上由……组成”意味着包括指定的组分，但是排除那些除了作为杂质存在的材料、由于用于提供所述指定的组分的工艺所导致的不可避免的材料以及为了除实现本发明的发明效果之外的目的所添加的组分之外的其他组分。典型地，实质上构成一组组分的成分将包括质量比小于5％、典型地小于3％、更典型地小于1％的非指定组分。术语“构成”或“组成”意味着包括指定的组分，但是排除有意添加其他组分。
只要合适，还可以采用术语“包括”或“包含”，以包含“构成”或“组成”的意义，以及“实质上构成”或“实质上组成”的意义。
在本说明书中，当提到特征的厚度时，该厚度适于通过合适的装置沿在衬底表面法向上的且通过特征的质心的轴线测量。厚度可以适于通过例如干涉测量法等技术来测量或通过蚀刻比率的知识来估计。
在本说明书中任何情况下提到“层”，所提及的层(在存在层的情况下)是具有基本上均匀的厚度的层。通过“基本上均匀的厚度”表示整个层上的厚度变化不会超过其平均值的10％，或期望地不超过5％。
在本说明书中，“凹陷”不旨在表示或暗示特定的形状。术语“凹陷”可以被解释为意味着形成在衬底的表面上的光刻特征，其具有深度和一个或多个侧壁。例如，凹陷可以具有圆形的形状，例如限定接触孔，具有直径或宽度并且具有从横截面看为竖直的侧壁。凹陷可以具有线性形状，例如限定沟道，具有在第一方向上被一宽度隔开的侧壁，所述侧壁在第二方向上以细长的方式延伸。将可以认识到，凹陷可以采用任何其他便利的形式，并且可以包括线性或弯曲截面。光刻特征可以包括一个或多个凹陷。术语“光刻凹陷”可以被解释为意味着旨在用于生成光刻特征的凹陷。术语“伪凹陷”可以被解释为意味着不旨在用于生成光刻特征的凹陷，而是旨在改变凹陷的局部密度。
在本说明书中，术语“衬底”指的是包括形成衬底的一部分的或设置在衬底上的任何表面层，例如一个或多个平面化层或抗反射涂层，它们可以处于衬底的表面处或形成衬底的表面，或可以包括一个或多个其他层，诸如那些在文中具体提及的层。
在本说明书中，术语“横向”可以解释为意味着衬底表面的平面。例如，凹陷的宽度或直径可以被认为是该凹陷的横向尺寸。凹陷的长度可以被认为是该凹陷的横向尺寸。然而，凹陷的深度不能认为是该凹陷的横向尺寸。
在对于本领域普通技术人员来说合适的情况下，本发明的一个或多个方面可以与文中描述的任一个或多个其他方面相组合，和/或与文中描述的任一个或多个特征相组合。
附图说明
本发明的具体实施例将参考附图进行描述，其中：
图1示意性地示出通过图形外延在衬底上被引导的自组装A-B嵌段共聚物；
图2示意性地示出根据本发明实施例的使用光刻凹陷和伪凹陷、通过图形外延在衬底上被引导的自组装A-B嵌段共聚物；
图3是根据本发明实施例的具有光刻凹陷和伪凹陷的衬底的示意性图示；
图4是根据本发明实施例的具有光刻凹陷和伪凹陷的衬底的示意性图示；
图5是根据本发明实施例的具有光刻凹陷和伪凹陷的衬底的示意性图示；和
图6是根据本发明实施例的具有光刻凹陷和伪凹陷的衬底的示意性图示。
具体实施方式
所描述和所图示的实施例将被认为是解释性的，在性质上不是限制性的，可以理解：仅仅示出和/或描述了实施例，落入权利要求限定的本发明的范围内的改变和修改希望被保护。
图2A和2B分别示出衬底10的平面视图和横截面视图，光致抗蚀剂层11设置在衬底10上。光致抗蚀剂层11被图案化为具有多个接触孔抗蚀剂凹陷12和多个伪凹陷13。接触孔抗蚀剂凹陷12和伪凹陷13在图2B中以横截面视图示出。接触孔抗蚀剂凹陷12是光刻凹陷的示例。伪凹陷13旨在改变凹陷的局部密度。
在图2C中，可自组装的A-B嵌段共聚物(BCP)层14已经被沉积在衬底10和光致抗蚀剂11上。嵌段共聚物层14示出在每个光致抗蚀剂凹陷12、13内以及光致抗蚀剂11的顶部上具有均匀的厚度。在图2D和2E中，分别示出已经被热退火的嵌段共聚物层14的横截面视图和平面视图。热退火过程使得嵌段共聚物材料重新分布和自组装。嵌段共聚物材料的重新分布导致一些嵌段共聚物材料从光致抗蚀剂11之上的区域输送到光致抗蚀剂凹陷12、13内。耗尽区域15形成在每个光致抗蚀剂凹陷12、13的周围，在耗尽区域15处嵌段共聚物材料从光致抗蚀剂移走并且移入光致抗蚀剂凹陷中。在图2D和2E中，耗尽区域15在整个衬底10上延伸。
在图2D和2E中可以看出，接触孔抗蚀剂凹陷12和伪凹陷13从光致抗蚀剂11的周围区域接收嵌段共聚物材料，形成耗尽区域15。然而，伪凹陷13的相对小的宽度基本上阻止嵌段共聚物材料内的自组装和相的分离。在接触孔抗蚀剂凹陷12中可以看到，嵌段共聚物材料自组装而形成A嵌段区域或域16(没有阴影线)和B嵌段区域或域17(有阴影线)。A嵌段区域或域16和B嵌段区域或域17形成在每个接触孔抗蚀剂凹陷12内。A嵌段区域或域16处于圆柱形布置，每个A嵌段区域或域16是被连续的B嵌段区域或域17围绕的圆柱。圆柱形A嵌段区域或域16被取向为大致垂直于衬底10。
与嵌段共聚物的被引导的自组装一起使用的抗蚀剂凹陷的尺寸依赖于所选的特定嵌段共聚物而变化。例如，嵌段共聚物的聚合物链的长度影响相分离和自组装发生所处的凹陷尺寸。长度较短的聚合物链可能导致较小尺寸的凹陷，这样的小尺寸适于引导该聚合物链的自组装。
例如，嵌段共聚物可以包括聚苯乙烯(PS)的嵌段和聚甲基丙烯酸甲酯(PMMA)的嵌段，其中聚苯乙烯的总的分子量是68kDa，聚甲基丙烯酸甲酯(PMMA)的总的分子量是33kDa。使用这样的嵌段共聚物(PS-PMMA：68kDa-33kDa)可以产生对于圆形接触孔抗蚀剂凹陷内的自组装的大约70nm的阈值尺寸。例如，直径小于大约70nm(例如，65nm)的伪凹陷不能允许自组装，而直径大于70nm(例如，75nm)的接触孔凹陷可以允许自组装。
具有较低聚合程度(低的N值)并且结果具有较小分子量嵌段(例如，PS-PMMA：26.8kDa-12.2kDa)的嵌段共聚物系统可以具有小的自组装阈值尺寸。
可替换地，或者附加地，使用具有高的χ值的嵌段共聚物材料可以允许自组装阈值尺寸被进一步减小。根据弗洛里-哈金斯(Flory-Huggins)理论，期望对于层状相，如果N*χ值大于大约10.5，则聚合物将能够自组装。对于圆柱形相，估计N*χ应该大于大约15才能够自组装。对于N*χ值低于这些阈值的情况，嵌段共聚物将优先混合，而不是相分离。因此，增大χ值允许自组装阈值尺寸被减小。
增大嵌段共聚物材料的χ值允许对于给定的自组装阈值尺寸使用更低的N值和更小(低分子量)嵌段共聚物。
更一般性而言，嵌段共聚物的自组装通过相分离进行管理。在嵌段共聚物中的相分离的周期性已经被报告在大约10nm至大约150nm的范围内。对于结合形成在通常光致光刻抗蚀剂中的抗蚀剂凹陷使用的被引导的自组装，光刻凹陷的尺寸通常是大约1.2至2.1倍于特定PS-PMMA嵌段共聚物的相分离的周期性。因此，一个或多个伪凹陷应该具有低于该范围的尺寸，以便避免伪凹陷中的自组装。在这样的凹陷中(即，尺寸低于该范围的凹陷)，PS-PMMA嵌段共聚物将混合，而不是相分离。然而，可以理解，对于其他嵌段共聚物或者其他抗蚀剂，该比率可能是不同的。
可自组装A-B嵌段共聚物可以具有亲水A嵌段(没有阴影线)和疏水B嵌段(有阴影线)。疏水B嵌段具有对于凹陷的侧壁的高的亲和性，而亲水A嵌段具有对于其他A嵌段的高的亲和性。因此，在退火过程中，嵌段共聚物的有序层形成有亲水A嵌段的圆柱形区域或域，所述亲水A嵌段的圆柱形区域或域被B嵌段区域或域围绕，所述B嵌段区域或域与凹陷侧壁接触。
在后续的处理步骤(未示出)中，A嵌段区域或域16能够通过任何技术被有选择地去除。A嵌段区域或域16的这种选择性的去除暴露出A嵌段区域或域16之下的衬底10。然而，由于蚀刻过程的选择性，B嵌段区域或域17将不被去除A嵌段区域或域16的工艺去除。此外，在伪凹陷13中的嵌段共聚物材料(其没有形成离散A和B嵌段区域或域)将不被类型A选择性蚀刻过程去除。这样，能够仅仅去除类型A聚合物的区域，衬底10的所有其他区域被与嵌段共聚物材料混合的B嵌段区域或域17或者光致抗蚀剂11覆盖。
剩余的B嵌段特征后续可以用作掩模，限定能够被蚀刻的开口。例如，接触孔可以随后在衬底10中被蚀刻，如通过被去除的A嵌段区域或域所呈现的相对小的开口所限定的。相比于通过传统的光致抗蚀剂图案形成技术实现的分辨率，这个过程允许实现更高的分辨率，通过光刻限定的接触孔抗蚀剂凹陷12的尺寸引导嵌段共聚物的自组装，以生成A嵌段区域或域16的更小的区域。
由于对于蚀刻的相对易感性，实现选择性蚀刻，其中A嵌段相对易于蚀刻，而B嵌段对蚀刻是相对耐受的。例如通过共聚物的嵌段之间的联接剂的选择性光降解或者光分解以及后续的嵌段中的一个嵌段的溶解，可以实现选择性去除。本发明的实施例允许在衬底上形成具有临界尺寸的特征，其中所述临界尺寸小于引导自组装的凹陷的临界尺寸，允许通过几十纳米量级的由光刻限定的最小凹陷生成几纳米量级的特征。例如，使用直径70nm的光刻限定的圆形凹陷可以产生直径为15-30nm量级的接触孔特征。可以形成具有5nm最小尺寸以及11nm周期性的特征。
在一实施例中(未示出)，蚀刻(或者其他去除过程)可以蚀刻入衬底中。这之后，类型A区域或域可以被去除，留下形成在衬底中的光刻特征的规则间隔的阵列，并且具有小于通过被用于限定凹陷的光刻特征所能够实现的最小尺寸的临界尺寸。
本发明的实施例可以克服在图1中示出的问题。通过与图2中的方法做对比，图1示出几个接触孔抗蚀剂凹陷3、4、5形成在其上的衬底1。然而，如上所述，并且在图1D和1E中可以看出，嵌段共聚物材料的厚度依赖于光刻凹陷的局部区域密度在凹陷3、4和5之间变化。嵌段共聚物的自组装对嵌段共聚物材料的厚度很敏感。使用图1的过程，因此不能够获得充分均匀的嵌段共聚物层厚度，以允许在每个光刻凹陷3、4和5中的聚合物区域或域的被引导的自组装。这个问题可以在图2中所示的方法中、通过使用伪凹陷被解决。
在具体的光刻过程中，如果嵌段共聚物层厚度随着印刷特征密度而变化，则不能够如自组装过程所需要的那样可靠地生成特定聚合物嵌段的很好地被限定的区域或域。因此，可以将一个或多个伪凹陷增加至掩模设计，以提供对嵌段共聚物层厚度的控制。
优化的嵌段共聚物层厚度可以对应于所使用的每个嵌段共聚物材料而存在。显著高于或低于该优化层厚度的任何厚度可能导致有缺陷的自组装。例如，对于在隔离的抗蚀剂沟道中的自组装的优化嵌段共聚物层厚度可以是33nm。然而，31nm或35nm的嵌段共聚物层厚度可能导致有缺陷的自组装。在这种情况下，嵌段共聚物材料可以述能够自组装的，但是具有与所期望的取向相交错的取向，或者需要通过33nm的嵌段共聚物厚度来实现。在自组装过程中的任何变化可能导致所得到的光刻特征被不正确地形成。
使用一个或多个伪凹陷允许对衬底上的凹陷的局部密度给予某些控制，而不必调整显示在最终器件上的特征的密度。这样，伪凹陷可以使得能够使用被引导的自组装来减小最小特征尺寸和改善临界尺寸均匀性。
所述一个或多个伪凹陷的分布可以被确定以确保所述或每个光刻凹陷被一个或多个其他凹陷(不论是伪凹陷还是别的凹陷)围绕。目的是确保对于每个光刻凹陷的局部凹陷密度大致等于衬底上的每个其他光刻凹陷的局部凹陷密度。相比于被隔离的凹陷，被一个或多个其他凹陷(高的凹陷密度)围绕的凹陷可以对嵌段共聚物层厚度变化更不敏感。
为了对自组装的正确控制，希望优化嵌段共聚物层厚度将与特定的嵌段共聚物的相分离的周期性相关。合适的层厚度和公差可以通过常规的实验被本领域技术人员确定。获得在可接受范围内的嵌段共聚物厚度允许在伪凹陷的定位方面的一些自由度。尤其地，这样的公差允许被修正的局部特征密度中的一定程度的变化。
为了确定伪凹陷可以被成功地用于何处，衬底上的局部特征密度可以被考虑。另外，在每个凹陷周围形成的耗尽区域的尺寸可以对于嵌段共聚物层的厚度在处理过程中变更的程度具有影响。
嵌段共聚物材料在凹陷中的重新分布以及耗尽区域的形成与嵌段共聚物链的活动性相关。因此，希望耗尽区域的尺寸依赖于嵌段共聚物的类型以及长度。具有小长度的聚合物将比更长的聚合物具有更高的活动性。附加地，弗洛里-哈金斯参数χ将影响嵌段共聚物链的活动性。退火时间还将对耗尽区域的尺寸有影响。越长的退火时间将导致越大的耗尽区域。
相比于初始的嵌段共聚物层厚度，热退火之后的嵌段共聚物的厚度被限定为相对层厚度。相对层厚度可能依赖于凹陷的尺寸、局部凹陷密度、耗尽区域的尺寸(其本身依赖于上面所讨论的几个参数)并且还依赖于嵌段共聚物层和抗蚀剂层的厚度。
例如，考虑衬底上的单个隔离的线性凹陷(或者沟道)，沟道内的嵌段共聚物的相对层厚度可以通过公式(1)来计算：
其中：
RLT是相对层厚度，
w耗尽区域是耗尽区域的宽度(包括沟道宽度)；和
w沟道是沟道的宽度。
从公式(1)可以看出，对于衬底上的单个的隔离的凹陷，相对层厚度仅仅被凹陷(沟道)的宽度和耗尽区域的宽度影响(虽然耗尽区域的宽度将依赖于几个其他参数，诸如嵌段共聚物活动性和嵌段共聚物层厚度)。然而，在更复杂的布局中，嵌段共聚物层的相对层厚度也将依赖于相邻凹陷之间的间隔。
例如，在这样的更复杂的布局中，圆形孔的凹陷可以形成类似凹陷(圆形孔)的密集六边形阵列，其中相邻孔之间的间隔(周期)小于耗尽区域。相对层厚度可以根据公式(2)来计算：
R L T = P 2 3 2 πR 2 - - - ( 2 )
其中：
P是孔的周期；和
R是每个孔的半径。
从公式(2)可以看出，对于作为孔的密集阵列的一部分的圆形孔，耗尽区域的宽度不影响相对层厚度。然而，在这种孔的密集阵列的周长处的孔的相对层厚度将被耗尽区域宽度影响。
可以理解，对于交替布局中的凹陷的相对层厚度可以根据简单的几何关系来计算。
一个或多个伪凹陷的布置和密度应该是充分地接近所述一个或多个光刻凹陷，从而它将对相对层厚度具有一些影响。然而，一个或多个伪凹陷的布置和密度不应该如此接近所述一个或多个光刻凹陷使得一个或多个光刻凹陷中的相对层厚度变得太薄。一个或多个伪凹陷应该被置于光刻凹陷周围的耗尽区域中。
在实际应用中，在通过光刻限定的用于被引导的自组装的图案中的相对层厚度可以在1和20之间变化。在大多数情况下，相对层厚度在1和5之间变化。可以理解，相对层厚度的这个宽的变化可能会妨碍离散的聚合物嵌段区域或域在嵌段共聚物层中的有效自组装。大致均匀和可预知的嵌段共聚物层厚度是期望的，以帮助确保离散的聚合物嵌段区域或域的可预知的自组装。
在上面已经参考退火过程(尤其是热退火过程)描述了嵌段共聚物材料的移动和自组装。然而，其他形式的退火可以便于嵌段共聚物分子的移动或自组装。例如，利用适当的溶剂的溶剂蒸汽退火可以充分地增大嵌段共聚物的活动性，以允许一定程度的移动或自组装。
此外，尽管已经在退火过程中描述了嵌段共聚物材料的移动，但是在旋涂过程中也可能发生这样的移动。当通过旋涂施加嵌段共聚物层时，具有大约2％的溶解在溶剂中的嵌段共聚物的溶液沉积在衬底上。溶剂将随后蒸发，在衬底的表面上留下嵌段共聚物的残余物。然而，当溶剂蒸发时，嵌段共聚物材料在衬底的表面上可相对移动至凹陷，使得能够实现嵌段共聚物材料从光致抗蚀剂的表面的一些移动。这样，可能会出现非均匀的嵌段共聚物层厚度，而不实施退火步骤。本发明实施例可以用于解决这样的方式引起的非均匀嵌段共聚物层厚度的问题。
对于非均匀厚度来说，完全的耗尽区域是不需要在衬底的整个表面上产生的。例如，在光致抗蚀剂层之上的嵌段共聚物的厚度可以被显著地减小，嵌段共聚物材料被输送至凹陷或其他特征，光致抗蚀剂层之上的嵌段共聚物材料不会完全被去除。
图2示出伪凹陷的一种可能的布局。然而，可以理解，其他布局也是可能的。伪凹陷可以随处以其中伪凹陷对衬底上的局部光刻凹陷密度提供一些调整的任意布置使用。
例如，图3示出具有光刻凹陷21A、21B的阵列的衬底20。相同的特征再次以同样的阴影示出。多个圆形伪凹陷22设置在光刻凹陷21A、21B的阵列的周界周围。中心光刻凹陷21A被外周的光刻凹陷21B围绕。在没有增加伪凹陷22的情况下，中心光刻凹陷21A将具有比每个外周的光刻凹陷21B高的局部凹陷密度。伪凹陷22具有增加每个外周的光刻凹陷21B处的局部凹陷密度的效果，产生在光刻凹陷21A、21B内的更均匀的嵌段共聚物层厚度。凹陷21A、21B内的嵌段共聚物材料已经被自组装，以形成离散的A嵌段区域或域23和B嵌段区域或域24。由于伪凹陷的尺寸小于自组装可能发生所需的阈值，因此在伪凹陷22中没有嵌段共聚物的自组装。
在还一实施例中，图4示出具有光刻凹陷31A、31B的阵列的衬底30，其中伪凹陷22被布置成为光刻凹陷31A、31B阵列周围的沟道。中心光刻凹陷31A被外周的光刻凹陷31B围绕。在没有增加伪凹陷32的情况下，中心光刻凹陷31A将具有比每个外周的光刻凹陷31B高的局部凹陷密度。伪凹陷32具有增加每个外周的光刻凹陷31B处的局部凹陷密度的效果，产生在光刻凹陷31A、31B内的更均匀的嵌段共聚物层厚度。凹陷31内的嵌段共聚物材料已经被自组装，以形成离散的A嵌段区域或域33和B嵌段区域或域34。由于伪凹陷的尺寸低于自组装可能发生所需的阈值，因此在伪凹陷32中没有嵌段共聚物的自组装。
虽然一个或多个伪凹陷可以在邻近器件上的光刻凹陷的位置处使用，然而，伪凹陷不一定需要设置在器件的所有区域中。例如，图5示出光刻图案40，其中光刻凹陷41被伪凹陷42围绕。在凹陷41内的嵌段共聚物材料已经自组装，以形成离散的A嵌段区域或域43和B嵌段区域或域44。由于伪凹陷的尺寸小于自组装可发生所需的阈值，因此在伪凹陷42中没有嵌段共聚物的自组装。然而，在图案的没有光刻凹陷存在的区域中，诸如点划线45示出的区域中，不需要伪凹陷。在线45示出的区域中，嵌段共聚物层将不自组装，因为没有凹陷来引导自组装过程。因此，没有理由控制该区域中的嵌段共聚物层厚度。
图6示出具有线性光刻凹陷51A、51B的衬底50。伪凹陷52围绕光刻凹陷51A、51B。凹陷51A、51B内的嵌段共聚物材料已经自组装，以形成离散的A嵌段区域或域53和B嵌段区域或域54。由于伪凹陷的尺寸小于自组装可发生所需的阈值，因此在伪凹陷52中没有嵌段共聚物的自组装。
与早前的实施例相反，在光刻凹陷51A、51B中的A嵌段区域或域53和B嵌段区域或域54被示出处于层状布置。凹陷51A、51B的细长的布置引导嵌段共聚物的自组装，以在凹陷51的边缘处形成B嵌段区域54，其中单个A嵌段区域或域53沿着每个细长凹陷51A、51B的中心延伸。A嵌段和B嵌段区域或域53、54的片层被取向为它们的平面表面大致垂直于衬底并且大致平行于凹陷壁。伪凹陷52具有增大光刻凹陷51周围的局部凹陷密度的效果，产生在光刻凹陷51A、51B内的更均匀的嵌段共聚物层厚度。可替换地，可以有多个A嵌段区域或域，它们是与B嵌段区域或域交替的片层，B嵌段区域或域也是片层。
在没有伪凹陷52的情况下，中心光刻凹陷51A将具有比每个外部光刻凹陷51B高的局部凹陷密度。结果，外光刻凹陷51B将具有比中心光刻凹陷51A厚的嵌段共聚物层。因此，伪凹陷52导致更均匀的局部凹陷密度，结果产生在光刻凹陷51A、51B中的更均匀的嵌段共聚物层厚度。
除了上述的圆形和细长实例外，交替的光刻和伪凹陷几何结构是可能的。例如，沟道可以用于光刻凹陷(如图6所示)和用于伪凹陷(如图4所示)。促使嵌段共聚物的自组装的任何凹陷几何结构可以用于光刻凹陷。类似地，不允许嵌段共聚物的自组装的任何凹陷几何结构可以用于伪凹陷。
可以理解，使用抗蚀剂(也称为光致抗蚀剂)形成光刻凹陷和伪凹陷的侧壁旨在进行举例，而不是限制性特征。例如。可以通过图案化衬底本身来提供凹陷，或者通过将沉积在或生长在衬底上的层的图案化来提供凹陷。凹陷本身可以通过嵌段共聚物材料的自组装来提供。

Claims (19)

1.一种形成光刻特征的方法，所述方法包括：
在衬底的光刻凹陷中、在衬底的伪凹陷中以及除所述光刻凹陷和所述伪凹陷以外的衬底上设置具有第一和第二嵌段的可自组装的嵌段共聚物；
使得可自组装嵌段共聚物从围绕所述光刻凹陷和所述伪凹陷的区域移动到所述光刻凹陷和所述伪凹陷中；
使所述光刻凹陷中的可自组装的嵌段共聚物自组装成有序层，所述有序层包括第一嵌段的第一域和第二嵌段的第二域；以及
选择性地去除第一域，以在所述光刻凹陷中形成包括所述第二域的光刻特征；
其中所述光刻凹陷的、在所述光刻凹陷的侧壁的多个部分之间的宽度大于所述伪凹陷的侧壁的多个部分之间的宽度，
其中所述伪凹陷的宽度小于可自组装的嵌段共聚物进行自组装所需要的最小宽度，以及
其中所述伪凹陷处于所述衬底的围绕所述光刻凹陷的区域中，可自组装的嵌段共聚物被从所述衬底的围绕所述光刻凹陷的区域移动。
2.根据权利要求1所述的方法，其中所述衬底具有两个或更多个伪凹陷，所述伪凹陷在所述光刻凹陷周围对称布置。
3.根据权利要求1或2所述的方法，其中所述光刻凹陷用于形成接触孔。
4.根据前述任一项权利要求所述的方法，其中所述伪凹陷是圆形的。
5.根据权利要求1至3中任一项所述的方法，其中所述伪凹陷是线性的。
6.根据前述任一项权利要求所述的方法，其中所述光刻特征具有40纳米或更小的最小横向尺寸。
7.根据前述任一项权利要求所述的方法，其中所述光刻特征具有5纳米或更大的最小横向尺寸。
8.根据前述任一项权利要求所述的方法，其中所述光刻凹陷的侧壁对于所述嵌段中的一个嵌段具有较高的化学亲和性。
9.根据前述任一项权利要求所述的方法，其中所述侧壁使用光刻术形成。
10.根据前述任一项权利要求所述的方法，其中所述侧壁被设定尺寸以具有处于20纳米和150纳米之间的高度。
11.根据前述任一项权利要求所述的方法，其中所述光刻凹陷是圆形的。
12.根据权利要求11所述的方法，其中所述可自组装的嵌段共聚物适于形成有序层，所述有序层具有被第二嵌段的连续的第二域围绕的、成圆柱形布置的第一嵌段的圆柱形第一域，所述圆柱形第一域取向为大致垂直于衬底。
13.根据权利要求1至10中任一项所述的方法，其中所述光刻凹陷是线性的。
14.根据权利要求13所述的方法，其中所述可自组装的嵌段共聚物适于形成层状有序层，其中第一域是片层，与同为片层的第二域交替，第一和第二域的片层被取向为它们的平面表面大致垂直于衬底并且大致平行于光刻凹陷的侧壁。
15.根据前述任一项权利要求所述的方法，其中所述域中的一个通过蚀刻而被选择性地去除。
16.根据权利要求1至14中任一项所述的方法，其中所述域中的一个通过光降解或者光分解被选择性地去除。
17.根据前述任一项权利要求所述的方法，其中所述凹陷形成在抗蚀剂中。
18.一种在衬底上形成光刻特征的方法，所述衬底包括：光刻凹陷，所述光刻凹陷包括侧壁，所述侧壁具有介于其多个部分之间的宽度；和伪凹陷，所述伪凹陷包括侧壁，所述侧壁具有介于其多个部分之间的宽度，其中所述光刻凹陷的宽度大于所述伪凹陷的宽度，所述方法包括：
使得具有第一和第二嵌段的可自组装的嵌段共聚物从围绕所述光刻凹陷和所述伪凹陷的区域移动到所述光刻凹陷和所述伪凹陷中；
使所述光刻凹陷中的可自组装嵌段共聚物自组装成有序层，所述有序层包括第一嵌段的第一域和第二嵌段的第二域；以及
选择性地去除第一域，以在所述光刻凹陷中形成包括所述第二域的光刻特征；
其中所述伪凹陷的宽度小于可自组装的嵌段共聚物进行自组装所需要的最小宽度，以及
其中所述伪凹陷处于所述衬底的围绕所述光刻凹陷的区域中，可自组装的嵌段共聚物被从所述衬底的围绕所述光刻凹陷的区域移动。
19.一种衬底，包括：
光刻凹陷，所述光刻凹陷包括侧壁，所述侧壁具有介于其多个部分之间的宽度；和
伪凹陷，所述伪凹陷包括侧壁，所述侧壁具有介于其多个部分之间的宽度，
其中所述光刻凹陷的宽度大于所述伪凹陷的宽度，其中所述伪凹陷的宽度小于具有第一和第二嵌段的可自组装的嵌段共聚物在使用中进行自组装所需要的最小宽度，并且
其中所述伪凹陷布置在所述衬底的围绕所述光刻凹陷的区域中，可自组装的嵌段共聚物被从所述衬底的围绕所述光刻凹陷的区域移动。
CN201480015196.XA 2013-03-15 2014-02-26 用于通过嵌段共聚物的自组装在衬底上设置光刻特征的方法 Active CN105051863B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361792538P 2013-03-15 2013-03-15
US61/792,538 2013-03-15
PCT/EP2014/053692 WO2014139793A1 (en) 2013-03-15 2014-02-26 Methods for providing lithography features on a substrate by self-assembly of block copolymers

Publications (2)

Publication Number Publication Date
CN105051863A true CN105051863A (zh) 2015-11-11
CN105051863B CN105051863B (zh) 2017-09-05

Family

ID=50277192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480015196.XA Active CN105051863B (zh) 2013-03-15 2014-02-26 用于通过嵌段共聚物的自组装在衬底上设置光刻特征的方法

Country Status (6)

Country Link
US (1) US9666443B2 (zh)
JP (1) JP6271598B2 (zh)
KR (1) KR101772038B1 (zh)
CN (1) CN105051863B (zh)
TW (1) TWI546617B (zh)
WO (1) WO2014139793A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204279A (zh) * 2016-03-18 2017-09-26 台湾积体电路制造股份有限公司 形成半导体器件的方法
CN107275193A (zh) * 2016-04-07 2017-10-20 美光科技公司 形成半导体图形的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102364329B1 (ko) * 2014-01-16 2022-02-17 브레우어 사이언스, 인코포레이션 유도 자가-조립용 하이-카이 블록 공중합체
JP6267143B2 (ja) * 2015-03-05 2018-01-24 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9733566B2 (en) * 2015-03-17 2017-08-15 Tokyo Electron Limited Spin-on layer for directed self assembly with tunable neutrality
KR102329895B1 (ko) * 2015-04-06 2021-11-24 에스케이하이닉스 주식회사 패턴 형성 방법
JP6371745B2 (ja) * 2015-09-11 2018-08-08 東芝メモリ株式会社 パターン形成方法
TWI723052B (zh) * 2015-10-23 2021-04-01 日商東京威力科創股份有限公司 基板處理方法、程式及電腦記憶媒體
US9768059B1 (en) 2016-04-07 2017-09-19 International Business Machines Corporation High-chi block copolymers for interconnect structures by directed self-assembly
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
US10691019B2 (en) * 2016-10-07 2020-06-23 Jsr Corporation Pattern-forming method and composition
JP6809315B2 (ja) * 2017-03-15 2021-01-06 東京エレクトロン株式会社 半導体装置の製造方法及び真空処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080176767A1 (en) * 2007-01-24 2008-07-24 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US7605081B2 (en) * 2006-06-19 2009-10-20 International Business Machines Corporation Sub-lithographic feature patterning using self-aligned self-assembly polymers
US20100167214A1 (en) * 2008-12-31 2010-07-01 Dong Ki Yoon Method of forming fine pattern using block copolymer
CN101894794A (zh) * 2009-05-22 2010-11-24 国际商业机器公司 使用聚合物定向自组装形成子平版印刷特征的方法
US20100294740A1 (en) * 2009-05-19 2010-11-25 International Business Machines Corporation Directed self-assembly of block copolymers using segmented prepatterns
US20120058435A1 (en) * 2010-09-07 2012-03-08 Yuriko Seino Pattern formation method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
JP2010115832A (ja) * 2008-11-12 2010-05-27 Panasonic Corp ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
US8834956B2 (en) 2009-06-22 2014-09-16 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
US20120196094A1 (en) * 2011-01-31 2012-08-02 Seagate Technology Llc Hybrid-guided block copolymer assembly
JP5537628B2 (ja) * 2012-10-09 2014-07-02 株式会社東芝 自己組織化パターンの形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605081B2 (en) * 2006-06-19 2009-10-20 International Business Machines Corporation Sub-lithographic feature patterning using self-aligned self-assembly polymers
US20080176767A1 (en) * 2007-01-24 2008-07-24 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US20100167214A1 (en) * 2008-12-31 2010-07-01 Dong Ki Yoon Method of forming fine pattern using block copolymer
US20100294740A1 (en) * 2009-05-19 2010-11-25 International Business Machines Corporation Directed self-assembly of block copolymers using segmented prepatterns
CN101894794A (zh) * 2009-05-22 2010-11-24 国际商业机器公司 使用聚合物定向自组装形成子平版印刷特征的方法
US20120058435A1 (en) * 2010-09-07 2012-03-08 Yuriko Seino Pattern formation method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204279A (zh) * 2016-03-18 2017-09-26 台湾积体电路制造股份有限公司 形成半导体器件的方法
CN107204279B (zh) * 2016-03-18 2019-12-27 台湾积体电路制造股份有限公司 形成半导体器件的方法
US10692725B2 (en) 2016-03-18 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Directed self-assembly process with size-restricted guiding patterns
CN107275193A (zh) * 2016-04-07 2017-10-20 美光科技公司 形成半导体图形的方法
CN107275193B (zh) * 2016-04-07 2020-11-13 美光科技公司 形成半导体图形的方法

Also Published As

Publication number Publication date
JP2016513594A (ja) 2016-05-16
KR101772038B1 (ko) 2017-08-28
JP6271598B2 (ja) 2018-01-31
TWI546617B (zh) 2016-08-21
US20150380266A1 (en) 2015-12-31
TW201441760A (zh) 2014-11-01
CN105051863B (zh) 2017-09-05
US9666443B2 (en) 2017-05-30
KR20150132468A (ko) 2015-11-25
WO2014139793A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
CN105051863A (zh) 用于通过嵌段共聚物的自组装在衬底上设置光刻特征的方法
US9368366B2 (en) Methods for providing spaced lithography features on a substrate by self-assembly of block copolymers
JP6138137B2 (ja) 自己組織化可能な重合体のためのパターン付配向テンプレートを提供する方法
KR101929865B1 (ko) 디바이스 리소그래피에 사용하기 위한 자기-조립성 폴리머를 위한 템플릿의 제공 방법
US9250528B2 (en) Methods and compositions for providing spaced lithography features on a substrate by self-assembly of block copolymers
US8828253B2 (en) Lithography using self-assembled polymers
US20150064915A1 (en) Methods for providing spaced lithography features on a substrate by self-assembly of block copolymers
CN103187245B (zh) 一种通过定向自组装嵌段共聚物的光刻方法
US10410914B2 (en) Methods for providing lithography features on a substrate by self-assembly of block copolymers
KR101721127B1 (ko) 블록 공중합체의 자가-조립에 의해 기판에 이격된 리소그래피 피처들을 제공하는 방법들
WO2021133840A1 (en) Block copolymer self-alignment on isolated chemical stripes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant