CN107275193B - 形成半导体图形的方法 - Google Patents

形成半导体图形的方法 Download PDF

Info

Publication number
CN107275193B
CN107275193B CN201610576884.4A CN201610576884A CN107275193B CN 107275193 B CN107275193 B CN 107275193B CN 201610576884 A CN201610576884 A CN 201610576884A CN 107275193 B CN107275193 B CN 107275193B
Authority
CN
China
Prior art keywords
opening
feature
forming
main feature
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610576884.4A
Other languages
English (en)
Other versions
CN107275193A (zh
Inventor
周国耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN107275193A publication Critical patent/CN107275193A/zh
Application granted granted Critical
Publication of CN107275193B publication Critical patent/CN107275193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Abstract

本发明公开了一种形成半导体图形的方法，包含在光阻层上使用光罩进行微缩影工艺，其中光罩具有多个第一开孔与多个第二开孔分别位于光罩的第一区域与第二区域，其中光罩的第二区域位于光罩的边缘以及第一区域之间，且每个第一开孔的尺寸大于每个第二开孔的尺寸，其中微缩影工艺是经由第一开孔与第二开孔分别在光阻层上形成第一主要特征以及虚设特征；在光阻层中填入缩孔材料，让缩孔材料进入第一主要特征与虚设特征中，以在每个第一主要特征中分别形成第二主要特征，并封闭虚设特征；以及，使用具有第二主要特征的光阻层蚀刻基底。此种方法可使基底的每个特征的电性特性更趋一致性。

Description

形成半导体图形的方法
技术领域
本发明涉及一种形成半导体图形的方法，特别涉及在半导体工件上形成具有大小一致的最小特征尺寸的图形化特征的方法。
背景技术
通过传统的形成半导体图形的方法所制造的半导体工件，其在半导体工件上所形成的图形化特征的最小特征尺寸(minimum feature sizes,CD)通常会发散成大小不一的尺寸。然而，图形化特征的最小特征尺寸的一致性会影响半导体工件的电性性质，例如是电阻或阻抗等。举例来说，具有图形化特征的半导体工件，若图形化特征的最小特征尺寸发散成大小不一的尺寸时，则难以对半导体工件执行阻抗匹配消除背景杂讯或其它杂讯等。因此，当图形化特征的最小特征尺寸具有大小不一的尺寸时，可能影响到对半导体工件进行阻抗匹配的调整等，而让意图减少半导体工件的杂讯的功效降低。
由此可见，上述形成半导体图形的方法，显然仍存在不便与缺陷，而有待加以进一步改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来一直未见适用的方式被发展完成。因此，如何能活跃解决上述问题，实属当前重要研发课题之一，亦成为当前相关领域亟需改进的目标。
发明内容
本发明的一方面是有关于一种形成半导体图形的方法，其利用设置具有较小尺寸的第二开孔于第一开孔与光罩的边缘之间，以在微缩影工艺中辅助第一开孔于光阻层形成尺寸大小较为一致的第一主要特征，并通过后续工艺在第一主要特征中形成尺寸大小一致的第二主要特征。如此一来，可利用具有尺寸大小一致的第二主要特征的光阻层作为蚀刻工艺或其它合适工艺的遮罩，以在后续的其它工艺中，在半导体工件内制造具有相同的最小特征尺寸的图形化特征，而让半导体工件内的每个图形化特征的电性特性较趋一致性。
根据本发明一个或多个实施方式，提供一种形成半导体图形的方法。形成半导体图形的方法从在光阻层上使用光罩进行微缩影工艺的步骤开始。其中光罩具有多个第一开孔与多个第二开孔分别位于光罩的第一区域与第二区域，其中光罩的第二区域位于光罩的边缘以及第一区域之间，且每个第一开孔的尺寸大于每个第二开孔的尺寸。微缩影工艺是经由多个第一开孔与多个第二开孔分别用以在光阻层上形成多个第一主要特征以及多个虚设特征；在光阻层中填入缩孔材料，让缩孔材料进入第一主要特征与虚设特征中，以在每个第一主要特征中分别形成第二主要特征，并封闭虚设特征；以及，使用具有第二主要特征的光阻层蚀刻基底，以在基底中形成具有尺寸一致性的图形化特征。
在本发明一个或多个实施方式中，上述的在光阻层中填入缩孔材料的步骤可包含形成缩孔材料填满光阻层的第一主要特征以及虚设特征；以及，从第一主要特征中移除缩孔材料以形成第二主要特征。
在本发明一个或多个实施方式中，上述的从第一主要特征中移除缩孔材料的步骤可包含在维持虚设特征封闭的情况下，在每个第一主要特征中部分移除缩孔材料并形成一通孔，其中多个第二主要特征分别被多个通孔所定义。
在本发明一个或多个实施方式中，上述的在光阻层上使用光罩进行微缩影工艺的步骤可包含通过光罩曝光所述的光阻层；以及，将光阻层对应第一开孔与第二开孔所曝光的区域移除，以分别形成第一主要特征与虚设特征。
在本发明一个或多个实施方式中，上述的通过光罩曝光所述的光阻层的步骤可包含提供具有中央区域的光源，其中当进行通过光罩曝光所述的光阻层的步骤时，一列或多列的第二开孔位于光源的中央区域的边缘与第一开孔之间。
在本发明一个或多个实施方式中，上述的形成半导体图形的方法可还包含在基底以及光阻层之间形成硬遮罩层位。
在本发明一个或多个实施方式中，上述的蚀刻基底的步骤可还包含通过多个第二主要特征蚀刻硬遮罩层，以在硬遮罩层上分别形成多个第三主要特征；以及，通过第三主要特征蚀刻基底。
在本发明一个或多个实施方式中，上述的光罩的第二区域环绕第一区域。
在本发明一个或多个实施方式中，上述的第一开孔与第二开孔具有相似的几何构型。
在本发明一个或多个实施方式中，上述的形成半导体图形的方法还包含在同一工艺中同时形成第一开孔与第二开孔。
本发明的这种形成半导体图形的方法，由于第二主要特征的尺寸具有一致性，可在基底中制造具有相同的最小特征尺寸的特征，使基底的每个特征的电性特性更趋一致性。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，用附图形式说明如下：
图1为依据本发明多个不同的实施方式的形成半导体图形的方法的流程图。
图2A为依据本发明多个不同的实施方式的光罩的简单上视图。
图2B为依据本发明多个不同的实施方式的半导体工件与光罩在进行形成半导体图形的方法的过程中的侧视剖面图。
图3A为依据本发明多个不同的实施方式的半导体工件的简单上视图。
图3B为依据本发明多个不同的实施方式的半导体工件在进行形成半导体图形的方法的过程中的侧视剖面图。
图4为依据本发明多个不同的实施方式的半导体工件在进行形成半导体图形的方法的过程中的侧视剖面图。
图5A为依据本发明多个不同的实施方式的半导体工件的简单上视图。
图5B为依据本发明多个不同的实施方式的半导体工件在进行形成半导体图形的方法的过程中的侧视剖面图。
图6A为依据本发明多个不同的实施方式的半导体工件的简单上视图。
图6B为依据本发明多个不同的实施方式的半导体工件在进行形成半导体图形的方法的过程中的侧视剖面图。
图7为依据本发明多个不同的实施方式的半导体工件在进行形成半导体图形的方法的过程中的侧视剖面图。
除非有其它表示，在不同附图中相同的号码与符号通常被当作相对应的部件。这些附图的绘示为清楚表达这些实施方式的相关关联而非绘示该实际尺寸。
具体实施方式
以下将以附图方式说明本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。
当一个元件被称为“在…上”时，它可泛指该元件直接在其它元件上，也可以是有其它元件存在于两者之中。相反地，当一个元件被称为“直接在”另一元件，它是不能有其它元件存在于两者之中间。如本文所用，词汇“与/或”包含了列出的关联项目中的一个或多个的任何组合。
图1为依据本发明多个不同的实施方式绘示的形成半导体图形的方法100的流程图。如图1所示，形成半导体图形的方法100从步骤S110开始。于步骤S110中，在光阻层上使用光罩进行微缩影工艺。微缩影工艺所使用的光罩具有多个第一开孔位于光罩的第一区域，以及多个第二开孔位于光罩的第二区域。在多个实施方式中，在微缩影工艺中可通过第一开孔与第二开孔分别在光阻层上形成多个第一主要特征以及多个虚设特征。其中，光罩的第二区域位于光罩的边缘以及第一区域之间。亦即，第二开孔形成在光罩的边缘以及第一开孔之间。在多个实施方式中，每个第一开孔的尺寸大于每个第二开孔的尺寸。如此一来，可让对应第一开孔形成的第一主要特征的尺寸大于对应第二开孔形成的虚设特征的尺寸。接下来形成半导体图形的方法100可进行步骤S120。在步骤S120中，缩孔材料被填入第一主要特征与虚设特征中，以在每个第一主要特征中分别形成第二主要特征；以及，封闭虚设特征。接下来形成半导体图形的方法100可进行步骤S130。在步骤S130中，使用具有第二主要特征的光阻层蚀刻基底，以在基底中形成图形化特征。
由于在进行微缩影工艺时，第二开孔可帮助第一开孔形成尺寸实质上一致的第一主要特征，同时，对应第二开孔形成的虚设特征可被封闭，以避免虚设特征被进一步地转移到光阻层的下方层。接下来形成半导体图形的方法100可在尺寸较为一致的第一主要特征中形成第二主要特征，使得第二主要特征的尺寸也具有更佳的一致性。而第二主要特征可用于后续的半导体工艺中，例如是蚀刻工艺等半导体工艺，以将具有较佳尺寸一致性的第二主要特征转移到半导体工件中位于光阻层下方的其它层，举例来说，例如是基底或硬遮罩层…等，但不限于此。由于第二主要特征的尺寸具有较佳的一致性，让第二主要特征可用以在光阻层下方的其它层产生同样具有较佳尺寸一致性的特征，举例来说，如图形化特征，让图形化特征的最小特征尺寸(minimum feature size,CD)更趋一致性。亦即，当形成半导体图形的方法100采用具有第一开孔与第二开孔的光罩，且第二开孔位于第一开孔与光罩的边缘之间时，可在半导体工件上制造具有较佳尺寸一致性的图形化特征。而当形成半导体图形的方法100可阻止或避免光阻层或其它下方层形成具有不均匀或发散的特征尺寸的半导体特征，特别是在靠近光阻层以及其它下方层的边缘的部分时，由形成半导体图形的方法100所制造的半导体工件可获得较佳的电性性质。举例来说，由形成半导体图形的方法100所制造的半导体工件可较容易地进行阻抗匹配，以消除半导体工件的杂讯。
此外，由于微缩影工艺在光阻层的边缘上具有边缘效应，会进一步地增加具有单一尺寸的第一主要特征与虚设特征在尺寸上的差距，让虚设特征可更容易地被填满或消灭。如此一来，第二主要特征的尺寸可通过调整第一主要特征的尺寸与虚设特征的尺寸间的差距而变化，以符合第二主要特征实际所需求的尺寸。换句话说，调整第一开孔的尺寸与第二开孔的尺寸的比例，可改变第二主要特征的尺寸以达致实际需求。
图2A为依据本发明多个不同的实施方式绘示的光罩200的简单上视图。图2B为依据本发明多个不同的实施方式绘示的半导体工件300与光罩200在进行形成半导体图形的方法100的过程中的侧视剖面图。如图2A所示，在多个实施方式中，光罩200具有第一区域220以及第二区域240，其中第一开孔222形成于第一区域220上，以及第二开孔242形成于第二区域240上。第二区域240位于光罩200的边缘以及第一区域220与第二区域240之间。在多个实施方式中，光罩200的第二区域240可环绕第一区域220，使得对应第一区域220的第一开孔222所形成的第一主要特征322(如图3A、图3B所示)，可在各方向上均匀地形成具有单一尺寸的第一主要特征322。
在多个实施方式中，光罩200的第一开孔222与第二开孔242可具有相似的几何构型。在多个实施方式中，第一开孔222与第二开孔242可为正方形、矩形、圆形、椭圆形或其它合适的形状。在多个实施方式中，第一开孔222与第二开孔242可在同一工艺中同步形成，以节省制作光罩200的工艺所需的时间与光罩数。在其它的实施方式中，第一开孔222与第二开孔242也可分别在不同工艺中形成。
值得注意的是，此处所举的第一开孔222与第二开孔242的几何性质，举例来说，形状或密度…等，仅为示例，其并非用以限制本发明。举例来说，如果第一开孔222与第二开孔242为圆形，则第一开孔222的尺寸与第二开孔242的尺寸可通过量测直径而得到。举例来说，如果第一开孔222与第二开孔242为方形，则第一开孔222的尺寸与第二开孔242的尺寸可通过量测对角线长度、面积或周长等而得到。换句话说，第一开孔222的尺寸与第二开孔242的尺寸也可通过量测截面积等其它几何性质而定义，但不限于此。应了解到，本发明所属技术领域中普通技术人员，当可视实际需要，在不脱离本发明的精神和范围下，对第一开孔222与第二开孔242的几何性质做适度的修改或替代，只要能够让第二开孔242相较第一开孔222具有较小的尺寸即可。如此一来，可帮助第一开孔222较容易地在光阻层320(如图3A所示)上形成具有单一尺寸的第一主要特征322。
参照图2B，其中图2B所绘示的光罩200可视为在图2A中所绘示的光罩200沿线段A-A’的侧视剖面图。在多个实施方式中，使用图2A中所绘示的光罩200对半导体工件300的光阻层320进行微缩影工艺。在多个实施方式中，进行微缩影工艺的步骤可包含通过光罩200曝光光阻层320。曝光光源400可被提供以对光阻层320进行微缩影工艺的曝光工艺。在多个实施方式中，曝光光源400可实质上被分割为中央区域420与边缘区域440。在多个实施方式中，当使用曝光光源400通过光罩200对光阻层320进行曝光工艺时，一列或多列的第二开孔242位于曝光光源400的中央区域420的边缘与第一开孔222之间。因此，第二开孔242才可产生作用，以辅助第一开孔222在光阻层320上对应形成第一主要特征322。换句话说，在多个实施方式中，第一主要特征322可被曝光光源400的中央区域420通过第一开孔222所曝光的光阻层320的对应区域给定义。在其它的多个实施方式中，曝光光源400的光场可为平面光场或其它合适形状的光场。值得注意的是，无论光场的形状为何，一个或多个第二开孔242需位于曝光光源400的边缘与第一开孔222之间才能作用。
图3A为依据本发明多个不同的实施方式绘示的半导体工件300的简单上视图。图3B为依据本发明多个不同的实施方式绘示的半导体工件300与光罩200在进行形成半导体图形的方法100的过程中的侧视剖面图，其中图3B所绘示的光阻层320可视为在图3A中所绘示的光阻层320沿线段B-B’的侧视剖面图。如图3A以及图3B所示，第一主要特征322以及虚设特征324被形成在光阻层320上。在多个实施方式中，光阻层320曝光在第一开孔222以及第二开孔242下的对应区域可被显影剂(developer)给移除，以分别形成第一主要特征322与虚设特征324。
如图3A、图3B所绘示，由于第二开孔242辅助第一开孔222形成第一主要特征322，因此第一主要特征322的几何性质可避免受到光场的边缘效应的影响，而实质上保持不变。因此，当具有第一开孔222与第二开孔242的光罩200被使用来对光阻层320进行微缩影工艺时，光阻层320的第一主要特征322的尺寸可具有更佳的一致性，以阻止或避免光阻层320的第一主要特征322的尺寸发散成不同大小，同时，也可让后续于第一主要特征322中形成的第二主要特征350的尺寸(参照图5B)具有更佳的一致性。
图4为依据本发明多个不同的实施方式绘示的半导体工件300在进行形成半导体图形的方法100的过程中的侧视剖面图。参照图4，在多个实施方式中，缩孔材料330被形成，以实质上填满光阻层320的第一主要特征322与虚设特征324。在其它的多个实施方式中，缩孔材料330可被形成以实质上完全覆盖或阻塞第一主要特征322以及虚设特征324。在多个实施方式中，缩孔材料330可为水基材料或有机基材料。在多个实施方式中，缩孔材料330可为解析度增强光刻辅助化学收缩(resolution enhancement lithography assisted bychemical shrink,RELACS)材料或其它合适的材料。
图5A、图5B分别为依据本发明多个不同的实施方式绘示的半导体工件300在进行形成半导体图形的方法100过程中的简单上视图与侧视剖面图，其中图5B可视为在图5A中所绘示的缩孔材料330沿线段C-C’的侧视剖面图。如图5A、图5B所示，缩孔材料330从第一主要特征322中被移除，且在第一主要特征322中形成第二主要特征350。在多个实施方式中，在维持虚设特征324被缩孔材料330封闭的情况下，将缩孔材料330从第一主要特征322中部分移除，以在每个第一主要特征322内形成通孔。第二主要特征350分别被多个通孔所定义。如此一来，光阻层320的每个第二主要特征350可具有实质上相同的几何性质，如相同的形状、相同的大小等，使得具有第二主要特征350的光阻层320可用以蚀刻位于光阻层320下方的基底360，以将第二主要特征350转移到基底360，并在基底360中形成具有较佳的尺寸一致性的图形化特征362(参照图7)。
值得注意的是，此处所举的填入缩孔材料330的方法仅为示例，其并非用以限制本发明。在其它的实施方式中，只要能保持虚设特征324具有一端被封闭，形成在虚设特征324中的缩孔材料330也可被部分移除。在其它的实施方式中，缩孔材料330也可在缩小第一主要特征322的尺寸与虚设特征324的尺寸的情况下被形成，直到虚设特征324被缩孔材料330消灭或阻塞为止。应了解到，本发明所属技术领域中普通技术人员，当可视实际需要，在不脱离本揭露的精神和范围下，对填入缩孔材料330的方法做适度的修改或替代，只要填入缩孔材料330能够让虚设特征324被缩孔材料330消灭或阻塞，并形成盲孔，以避免虚设特征324被进一步地转移即可。
参照图5B，在多个实施方式中，半导体工件300可还包含硬遮罩层340，形成在基底360与光阻层320之间。接下来第二主要特征350可被转移到硬遮罩层340上优先于蚀刻基底360。
图6A、图6B分别为依据本发明多个不同的实施方式绘示的半导体工件300在进行形成半导体图形的方法100过程中的简单上视图与侧视剖面图，其中图6B可视为在图6A中所绘示的硬遮罩层340沿线段D-D’的侧视剖面图。如图6A、图6B所示，在多个实施方式中，可接续地通过光阻层320的第二主要特征350(参照图5B)蚀刻下方的硬遮罩层340，以在硬遮罩层340上分别形成第三主要特征342对应第二主要特征350。接下来光阻层320被移除，以曝露硬遮罩层340。由于第二主要特征350的尺寸具有一致性，因此，对应第二主要特征350所形成的第三主要特征342可延续第二主要特征350所具有的尺寸一致性，而使第三主要特征342保持有尺寸一致性。
图7为依据本发明多个不同的实施方式绘示的半导体工件300在进行形成半导体图形的方法100的过程中的侧视剖面图。参照图6B、图7，在多个实施方式中，接下来可通过第三主要特征342蚀刻基底360，以在基底360上形成图形化特征362。接着，硬遮罩层340可被移除，此时，具有尺寸一致性的图形化特征362的半导体工件300被制造，而使得半导体工件300具有较佳的电性性质。
综上所述，本发明提供一种形成半导体图形的方法包含在光阻层上使用光罩进行微缩影工艺，其中光罩具有多个第一开孔与多个第二开孔分别位于光罩的第一区域与第二区域，其中光罩的第二区域位于光罩的边缘以及第一区域之间，且每个第一开孔的尺寸大于每个第二开孔的尺寸，其中微缩影工艺通过多个第一开孔与多个第二开孔分别在光阻层上形成多个第一主要特征以及多个虚设特征；在光阻层中填入缩孔材料，让缩孔材料进入第一主要特征与虚设特征中，以在每个第一主要特征中分别形成第二主要特征，并封闭虚设特征；以及，使用具有第二主要特征的光阻层蚀刻基底。
虽然本发明的多个实施方式及其优点已于本文中详尽叙述，使得本领域的普通技术人员可更了解本发明的多个面向。本领域的普通技术人员应了解到，可使用本发明作为基础去设计或修改其它制造流程与结构，以执行同样的目的及/或达至与此处所介绍的实施例中相同的优点。本领域的普通技术人员应可同样了解到，均等的该动和润饰并未脱离本发明的精神与范围，且本领域的普通技术人员可在未脱离本发明的精神与范围下，做出多种不同的变化、替换以及改动，因此本发明的保护范围当视权利要求所界定的为准。

Claims (17)

1.一种形成半导体图形的方法，包含：
在光阻层上使用具有中央区域的曝光光源以及具有第一遮罩区域中的第一开孔与第二遮罩区域中的第二开孔的光罩进行微缩影工艺以在所述光阻层中分别形成第一主要特征与虚设特征，其中所述第二遮罩区域位于所述光罩的边缘与所述第一遮罩区域之间，所述第一开孔中的每一个的尺寸大于所述第二开孔中的每一个的尺寸，且所述第二开孔的一行或多行位于所述中央区域的边缘与所述第一开孔之间；
将材料形成到所述第一主要特征中和所述虚设特征中，以基本填充所述第一主要特征和封闭所述虚设特征；
从所述第一主要特征去除所述材料的至少一部分，以在所述材料保持在所述虚设特征中的同时形成第二主要特征；以及
使用具有所述第二主要特征的所述光阻层蚀刻基底。
2.如权利要求1所述的形成半导体图形的方法，其中将材料形成到所述第一主要特征中包含：
形成所述材料以填充所述光阻层的所述第一主要特征以及所述虚设特征；以及
移除所述材料的至少一部分以形成所述第一主要特征内的所述第二主要特征。
3.如权利要求2所述的形成半导体图形的方法，其中所述移除所述材料的至少一部分包含在所述虚设特征仍被所述材料封闭的情况下，部分移除所述材料以在所述第一主要特征中的每一个内形成通孔，其中所述第二主要特征由所述通孔所定义。
4.如权利要求1所述的形成半导体图形的方法，其中在光阻层上使用所述光罩进行所述微缩影工艺包含：
通过所述光罩曝光所述光阻层；以及
通过将分别曝光在所述第一开孔与所述第二开孔之下的所述光阻层的区域移除，以形成所述第一主要特征与所述虚设特征。
5.如权利要求1所述的形成半导体图形的方法，进一步包含在所述基底和所述光阻层之间形成硬遮罩层。
6.如权利要求5所述的形成半导体图形的方法，其中蚀刻所述基底进一步包含：
通过所述第二主要特征蚀刻所述硬遮罩层，以形成第三主要特征；以及
通过所述第三主要特征蚀刻所述基底。
7.如权利要求1所述的形成半导体图形的方法，其中在光阻层上使用具有第一遮罩区域中的第一开孔与第二遮罩区域中的第二开孔的光罩进行所述微缩影工艺包含：使用包含所述第一遮罩区域的所述光罩进行所述微缩影工艺，所述第一遮罩区域由所述第二遮罩区域环绕。
8.如权利要求1所述的形成半导体图形的方法，其中在光阻层上使用具有第一遮罩区域中的第一开孔与第二遮罩区域中的第二开孔的光罩进行微缩影工艺包含：使用包含所述第一开孔与所述第二开孔的所述光罩进行所述微缩影工艺，所述第一开孔与所述第二开孔具有相似的几何构型。
9.如权利要求1所述的形成半导体图形的方法，进一步包含在同一工艺中形成所述第一开孔与所述第二开孔。
10.如权利要求1所述的形成半导体图形的方法，其中从所述第一主要特征去除所述材料的至少一部分以在所述材料保持在所述虚设特征中的同时形成第二主要特征包括：在解析度增强光刻辅助化学收缩RELACS材料的至少一部分保持在所述虚设特征中的同时，从所述第一主要特征去除所述RELACS材料的至少一部分。
11.一种在半导体装置上形成半导体图形的方法，包含：
通过包含第一遮罩区域中的第一开孔与第二遮罩区域中的第二开孔的光罩曝光基底上的光阻，所述第二遮罩区域中的所述第二开孔环绕所述第一遮罩区域中的所述第一开孔，所述第二开孔沿所述光罩的所有边缘定位并且位于所述光罩的所述边缘与所述第一遮罩区域中的所述第一开孔之间，且所述第一开孔中的每一个的尺寸大于所述第二开孔中的每一个的尺寸；
移除所述光阻的部分以在所述光阻中形成第一主要特征和虚设特征；
在所述第一主要特征和所述虚设特征中形成材料以完全填充所述第一主要特征和所述虚设特征；
在不从所述虚设特征中移除所述材料的情况下从所述第一主要特征中移除所述材料以在所述光阻中形成通孔；以及
将所述通孔转移到所述基底。
12.如权利要求11所述的方法，进一步包含将所述通孔转移到下方材料以在所述下方材料中形成通孔。
13.如权利要求11所述的方法，其中将所述通孔转移到所述基底包含以一致的最小特征尺寸在所述基底中形成所述通孔。
14.如权利要求11所述的方法，其中在不从所述虚设特征中移除所述材料的情况下从所述第一主要特征中移除所述材料以在所述光阻中形成通孔包含在所述光阻中形成通孔和盲孔。
15.如权利要求11所述的方法，其中通过包含第一遮罩区域中的第一开孔与第二遮罩区域中的第二开孔的光罩曝光基底上的光阻包含：形成包含正方形、矩形、圆形、或椭圆形的所述第一开孔和所述第二开孔。
16.如权利要求11所述的方法，其中在所述第一主要特征和所述虚设特征中形成材料包括在所述第一主要特征和所述虚设特征中形成解析度增强光刻辅助化学收缩RELACS材料以完全填充所述第一主要特征和所述虚设特征。
17.如权利要求11所述的方法，其中将所述通孔转移到所述基底包括在所述基底上形成一致的孔。
CN201610576884.4A 2016-04-07 2016-07-21 形成半导体图形的方法 Active CN107275193B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/093,734 US9929019B2 (en) 2016-04-07 2016-04-07 Patterns forming method
US15/093,734 2016-04-07

Publications (2)

Publication Number Publication Date
CN107275193A CN107275193A (zh) 2017-10-20
CN107275193B true CN107275193B (zh) 2020-11-13

Family

ID=59998850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610576884.4A Active CN107275193B (zh) 2016-04-07 2016-07-21 形成半导体图形的方法

Country Status (3)

Country Link
US (1) US9929019B2 (zh)
CN (1) CN107275193B (zh)
TW (1) TWI616933B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110764362B (zh) * 2019-01-31 2020-12-29 昆山国显光电有限公司 掩膜条、阵列基板、显示屏及显示装置
CN110396660B (zh) * 2019-08-30 2021-10-08 昆山国显光电有限公司 掩膜板及掩膜板制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452214A (zh) * 2007-12-07 2009-06-10 中芯国际集成电路制造(上海)有限公司 曝光方法、光刻方法及通孔的制作方法
CN104934302A (zh) * 2014-03-21 2015-09-23 华亚科技股份有限公司 半导体器件的制作方法
CN105051863A (zh) * 2013-03-15 2015-11-11 Asml荷兰有限公司 用于通过嵌段共聚物的自组装在衬底上设置光刻特征的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259107B2 (en) 2005-02-22 2007-08-21 Infineon Technologies Ag Method of forming isolated features of semiconductor devices
KR20140016664A (ko) 2012-07-30 2014-02-10 에스케이하이닉스 주식회사 더미 패턴들이 잔류하지 않는 미세 패턴 형성 방법 및 포토 마스크 시스템
US9041154B2 (en) * 2013-03-06 2015-05-26 Nanya Technology Corp. Contact structure and semiconductor memory device using the same
TWI615885B (zh) 2013-09-12 2018-02-21 聯華電子股份有限公司 圖案化的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452214A (zh) * 2007-12-07 2009-06-10 中芯国际集成电路制造(上海)有限公司 曝光方法、光刻方法及通孔的制作方法
CN105051863A (zh) * 2013-03-15 2015-11-11 Asml荷兰有限公司 用于通过嵌段共聚物的自组装在衬底上设置光刻特征的方法
CN104934302A (zh) * 2014-03-21 2015-09-23 华亚科技股份有限公司 半导体器件的制作方法

Also Published As

Publication number Publication date
US9929019B2 (en) 2018-03-27
US20170294317A1 (en) 2017-10-12
CN107275193A (zh) 2017-10-20
TWI616933B (zh) 2018-03-01
TW201737307A (zh) 2017-10-16

Similar Documents

Publication Publication Date Title
US20150301447A1 (en) Self Aligned Patterning With Multiple Resist Layers
KR20180100699A (ko) 메모리 핀 패턴을 형성하기 위한 방법 및 시스템
US20030008216A1 (en) Assist features for contact hole mask patterns
KR100944348B1 (ko) 반도체 소자의 형성 방법
CN107275193B (zh) 形成半导体图形的方法
US20130220970A1 (en) Method for fabricating template
US10720336B2 (en) Method for manufacturing a mask
CN109828432B (zh) 相移式光掩模及其制作方法
US10153162B2 (en) Shrink process aware assist features
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
TW201537620A (zh) 半導體元件的製作方法
US9329471B1 (en) Achieving a critical dimension target based on resist characteristics
CN112346294A (zh) 多重图形亚分辨率辅助图形添加方法
KR20090103147A (ko) 반도체 소자의 형성 방법
KR100755074B1 (ko) 포토마스크 및 제조 방법
US9171735B2 (en) Method for fabricating a semiconductor integrated circuit with a litho-etch, litho-etch process for etching trenches
JP2005321699A (ja) 位相シフトマスクの製造方法
US9274416B2 (en) Method for forming photo-mask and OPC method
KR101057184B1 (ko) 포토마스크의 제조방법
CN117542731A (zh) 掩膜图形化方法、半导体结构及半导体结构的制备方法
KR100824198B1 (ko) 반도체 소자의 제조방법
JP2005259991A (ja) パターン形成方法
KR100588910B1 (ko) 반도체 소자의 하프톤 위상반전 마스크 제작 방법
KR20090120959A (ko) 반도체 소자의 미세 컨택홀 패턴 형성 방법
KR20030037927A (ko) 레티클 및 이를 이용한 반도체소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant