TWI615885B - 圖案化的方法 - Google Patents

圖案化的方法 Download PDF

Info

Publication number
TWI615885B
TWI615885B TW102133047A TW102133047A TWI615885B TW I615885 B TWI615885 B TW I615885B TW 102133047 A TW102133047 A TW 102133047A TW 102133047 A TW102133047 A TW 102133047A TW I615885 B TWI615885 B TW I615885B
Authority
TW
Taiwan
Prior art keywords
layer
pattern
assembled
self
patterned
Prior art date
Application number
TW102133047A
Other languages
English (en)
Other versions
TW201511083A (zh
Inventor
黃文良
林佳弘
尤春祺
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW102133047A priority Critical patent/TWI615885B/zh
Publication of TW201511083A publication Critical patent/TW201511083A/zh
Application granted granted Critical
Publication of TWI615885B publication Critical patent/TWI615885B/zh

Links

Abstract

一種圖案化的方法。在基底上形成材料層。然後，在材料層上形成多個定向自組裝圖案。接著，利用單一個微影製程，形成圖案化的光阻層，以覆蓋第一部分的定向自組裝圖案，裸露出第二部分的定向自組裝圖案。繼之，以圖案化的光阻層以及第二部分的定向自組裝圖案為罩幕，進行蝕刻製程，以圖案化材料層。

Description

圖案化的方法
本發明是有關於一種半導體製程方法，且特別是有關於一種圖案化的方法。
隨著半導體元件的關鍵尺寸(critical dimension；CD)日漸縮小，對微影製程之解析度(resolution)的要求也愈來愈高。由於現有機台的解析度不足，必須使用雙重圖案化(double patterning)或多重圖案化(multiple patterning)才可製作出較小的關鍵尺寸。然而，這些圖案化的方法必需經過多次曝光，對於圖案位置(pattern placement)和重疊(overlay)造成巨大的挑戰。因此如何製作出較小的關鍵尺寸已成為目前業界相當重視的課題之一。
本發明提供一種圖案化的方法，僅須搭配單一個微影的製程，即可以形成所需的精細的圖案。
本發明提供一種圖案化的方法，可以形成小於傳統的光學微影方法的解析度的精細的圖案。
本發明提供一種圖案化的方法。在基底上形成材料層。然後，在材料層上形成多個定向自組裝圖案。接著，利用單一個微影製程，形成圖案化的光阻層，以覆蓋第一部分的定向自組裝圖案，裸露出第二部分的定向自組裝圖案。以圖案化的光阻層以及第二部分的定向自組裝圖案為罩幕，進行蝕刻製程，以圖案化材料層。
在本發明的一實施例中，上述的定向自組裝圖案具有至少一種圖案。
在本發明的一實施例中，上述的至少一種圖案包括孔、圓柱、線、片或其組合。
在本發明的一實施例中，上述的定向自組裝圖案具有固定尺寸的單一種規則圖案。
在本發明的一實施例中，上述的圖案化的光阻層包括至少一開口，裸露出第二部分的定向自組裝圖案。
在本發明的一實施例中，上述的圖案化的光阻層包括至少一遮蔽區覆蓋第一部分的定向自組裝圖案。
在本發明的一實施例中，上述定向自組裝圖案的尺寸小於圖案化的光阻層的最小關鍵尺寸。
在本發明的一實施例中，上述形成多個定向自組裝圖案的方法如下。首先，在材料層上形成定向自組裝材料層，定向自組裝材料層包括嵌段聚合物，所述嵌段聚合物包括至少兩種嵌段成分。接著，對定向自組裝材料層進行退火，並移除其中一種嵌 段成分，以形成彼此分離且分隔的定向自組裝圖案。
本發明又提供一種圖案化的方法。在基底上形成材料層與硬罩幕層。接著，在硬罩幕層上形成多個定向自組裝圖案。然後，以定向自組裝圖案為罩幕，進行蝕刻製程以圖案化硬罩幕層，以形成圖案化的硬罩幕層。繼之，移除定向自組裝圖案。接著，利用單一個微影製程，形成圖案化的光阻層，以覆蓋第一部分的圖案化的硬罩幕層，並裸露出第二部分的圖案化的硬罩幕層。之後，以圖案化的硬罩幕層以及圖案化的光阻層為罩幕，圖案化材料層。
在本發明的一實施例中，上述的定向自組裝圖案具有至少一種圖案。
在本發明的一實施例中，上述的至少一種圖案包括孔、圓柱、線、片或其組合。
在本發明的一實施例中，上述的定向自組裝圖案具有固定尺寸的單一種規則圖案。
在本發明的一實施例中，上述的圖案化的光阻層包括至少一開口，裸露出第二部分的圖案化的硬罩幕層。
在本發明的一實施例中，上述的圖案化的光阻層包括至少一遮蔽區覆蓋第一部分的圖案化的硬罩幕層。
在本發明的一實施例中，上述定向自組裝圖案的尺寸小於圖案化的光阻層的最小關鍵尺寸。
在本發明的一實施例中，上述形成多個定向自組裝圖案 的方法如下。首先，在材料層上形成定向自組裝材料層，所述定向自組裝材料層包括嵌段聚合物，所述嵌段聚合物包括至少兩種嵌段成分。接著，對定向自組裝材料層進行退火，並移除其中一種嵌段成分，以形成彼此分離且分隔的定向自組裝圖案。
本發明之圖案化的方法，可以僅須搭配單一個微影的製程，而形成所需的精細的圖案。
本發明之圖案化的方法，可以形成小於傳統的光學微影方法的解析度的精細的圖案。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧基底
12‧‧‧材料層
14‧‧‧定向自組裝材料層
14a‧‧‧定向自組裝圖案
14b‧‧‧定向自組裝圖案
16‧‧‧光阻層
16a‧‧‧圖案化的光阻層
18‧‧‧光罩
20‧‧‧第一部分
22‧‧‧第二部分
24‧‧‧遮蔽區
26‧‧‧開口
54‧‧‧定向自組裝材料層
54a‧‧‧定向自組裝圖案
54b‧‧‧定向自組裝圖案
56‧‧‧光阻層
56a‧‧‧圖案化的光阻層
58‧‧‧光罩
60‧‧‧硬罩幕層
60a‧‧‧圖案化的硬罩幕層
62‧‧‧第一部分
64‧‧‧第二部分
66‧‧‧遮蔽區
68‧‧‧開口
圖1A至圖1F為根據本發明的概念的第一實施例所繪示的圖案化的方法的流程剖面圖。
圖2A至圖2F為根據本發明的概念的第二實施例所繪示的圖案化的方法的流程剖面圖。
圖1A至圖1F為根據本發明的概念的第一實施例所繪示的圖案化的方法的流程剖面圖。
請參照圖1A，提供基底10，本文所述的基底10可包括半導體材料、絕緣體材料、導體材料或上述材料的任意組合，且 包括多層結構。舉例來說，基底10可由選自於Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs與InP所組成的族群中的至少一種半導體材料形成。此外，也可使用絕緣體上矽(silicon on insulator，SOI)基底。基底10可由多層材料組成，例如Si/SiGe、Si/SiC。基底10可包括一層或一層以上的材料例如介電層、用於阻擋銅的阻障層SiC、例如銅的金屬層、二氧化鉿層、矽層、氧化矽層、以上類似物或上述組合的層所形成。基底10可包括絕緣體材料，例如有機絕緣體、無機絕緣體、上述組合且包括多層結構。基底10可包括導體材料，舉例來說，多晶矽、元素材料、元素材料的合金、金屬矽化物、金屬氮化物、上述組合且包括多層結構。基底10也可包括離子植入區域，例如具有P型或N型離子植入所形成的源極/汲極區域。
請繼續參照圖1A，而後，在基底10上形成材料層12。材料層12有可能是任何合適的半導體材料、絕緣體材料或導體材料，例如氧化矽、氮化矽、氮氧化矽、金屬、金屬氮化物、多晶矽材料或其組合，但不限於此。材料層12的形成方法可以利用旋塗法、化學氣相沉積法或是物理氣相沉積法，但不限於此。
之後，可以在材料層12上直接形成定向自組裝材料層14。定向自組裝材料層14包括嵌段聚合物，所述嵌段聚合物包括至少兩種不互溶嵌段成分。本發明中可用於形成定向自組裝材料層14的嵌段聚合物可包括，但並不限於此：例如，苯乙烯-嵌段-甲基丙烯酸甲酯(polystyrene-block-polymethylmethacrylate)、聚 環氧乙烷-嵌段-聚異戊二烯(polyethyleneoxide-block-polyisoprene)、聚環氧乙烷-嵌段-聚丁二烯(polyethyleneoxide-block-polybutadiene)、聚環氧乙烷-嵌段-聚苯乙烯(polyethyleneoxide-block-polystyrene)、聚環氧乙烷-嵌段-聚甲基丙烯酸甲酯(polyethyleneoxide-block-polymethylmethacrylate)、聚環氧乙烷-嵌段-飽和聚乙稀(polyethyleneoxide-block-polyethylethylene)、聚苯乙烯-嵌段-聚乙烯基吡啶(polystyrene-block-polyvinylpyridine)、聚苯乙烯-嵌段-聚異戊二烯(polystyrene-block-polyisoprene)、聚苯乙烯-嵌段-聚丁二烯(polystyrene-block-polybutadiene)、聚苯乙烯-嵌段-聚二茂鐵二甲基矽烷(polystyrene-block-polyferrocenyldimethylsilane)、聚丁二烯-嵌段-聚乙烯基吡啶(polybutadiene-block-polyvinylpyridine)、聚丁二烯-嵌段-聚甲基丙烯酸丁酯(polybutadiene-block-polybutylmethacrylate)、聚丁二烯-嵌段-聚二甲基矽氧烷(polybutadiene-block-polydimethylsiloxane)、聚丁二烯-嵌段-聚甲基丙烯酸甲酯(polybutadiene-block-polymethylmethacrylate)、聚丙烯酸丁酯-嵌段-聚甲基丙烯酸甲酯(polybutylacrylate-block-polymethylmethacrylate)、聚丙烯酸丁酯-嵌段-聚乙烯基吡啶(polybutylacrylate-block-polyvinylpyridine)、聚異戊二烯-嵌段-聚乙烯基吡啶 (polyisoprene-block-polyvinylpyridine)、聚異戊二烯-嵌段-聚甲基丙烯酸甲酯(polyisoprene-block-polymethylmethacrylate)、聚丙烯酸己酯-嵌段-聚乙烯基吡啶(polyhexylacrylate-block-polyvinylpyridine)、聚異丁烯-嵌段-聚甲基丙烯酸丁酯(polyisobutylene-block-polybutylmethacrylate)、聚異丁烯-嵌段-聚甲基丙烯酸甲酯(polyisobutylene-block-polymethylmethacrylate)、聚異丁烯-嵌段-聚二甲基矽氧烷(polyisobutylene-block-polydimethylsiloxane)、聚甲基丙烯酸丁酯-嵌段-聚丙烯酸丁酯(polybutylmethacrylate-block-polybutylacrylate)，飽和聚乙烯-嵌段-聚甲基丙烯酸甲酯(polyethylethylene-block-polymethylmethacrylate)、聚苯乙烯-嵌段-聚甲基丙烯酸丁酯(polystyrene-block-polybutylmethacrylate)聚苯乙烯-嵌段-聚二甲基矽氧烷(polystyrene-block-polydimethylsiloxane)、飽和聚乙烯-嵌段-聚乙烯基吡啶(polyethylethylene-block-polyvinylpyridine)、聚乙烯-嵌段-聚乙烯基吡啶(polyethylene-block-polyvinylpyridine)、聚乙烯基吡啶-嵌段-聚甲基丙烯酸甲酯(polyvinylpyridine-block-polymethylmethacrylate)、聚環氧乙烷-嵌段-聚二甲基矽氧烷(polyethyleneoxide-block-polydimethylsiloxane)或聚苯乙烯-嵌段-聚環氧乙烷(polystyrene-block-polyethyleneoxide)。定向自組裝 材料層14的嵌段聚合物的重量平均分子量(Mw)例如為3000至400,000g/mol，數量平均分子量(Mn)例如為1,000至200,000。嵌段聚合物的多分散性(polydispersity，Mw/Mn)可以例如是1.01至6。定向自組裝材料層14的厚度須到達關鍵值L0。若定向自組裝材料層14的厚度小於L0則無法形成重複的結構單元。若定向自組裝材料層14的厚度是L0的倍數，則可形成重複的結構單元。定向自組裝材料層14的形成方法例如是旋轉塗佈(spin coating)法、濺渡法(sputtering)或化學氣相沈積法(CVD)。
之後，請參照圖1B，對定向自組裝材料層14進行處理，使定向自組裝材料層14中的兩種嵌段成分相分離(phase separation)，以形成多個定向自組裝圖案14a與定向自組裝圖案14b。處理的方法可以採用例如是退火(annealing)的方式。退火可包括熱退火(thermal annealing)、熱梯度退火(thermal gradient annealing)、溶劑蒸汽退火(solvent vapor annealing)或其他退火方法。熱退火有時亦稱作熱固化(thermal curing)製程。熱固化是用於誘導定向自組裝材料層14的相分離現象，且也可用於減少或移除在側微相分離區域(lateral microphase-separated domain)的層的缺陷。熱固化製程例如是在一段時間內，例如幾分鐘至幾天內，將定向自組裝材料層14加熱至超過其玻璃轉換溫度。
請參照圖1C，接著移除定向自組裝材料層14中的定向自組裝圖案14b，留下彼此分離且分隔的多個定向自組裝圖案14a。移除的方法例如是使用溶劑將定向自組裝圖案14b溶解、或 例如以氧電漿蝕刻移除定向自組裝圖案14b。溶劑的選擇視定向自組裝材料層14的溶解度而定，所述溶劑可包括甲苯、醋酸丙二醇甲醚酯(propylene glycol monomethyl ether acetate，PGMEA)、丙二醇甲醚(propylene glycol monomethyl ether，PGME)或丙酮等，但不限於此。在一實施例中，定向自組裝圖案14a可包括至少一種圖案。定向自組裝圖案14a的圖案包括孔、圓柱、線、片或其組合。在另一實施例中，定向自組裝圖案14a具有固定尺寸的單一種規則圖案。此外，相同圖案之間可以是具有單一間距(pitch)，其最小間距例如是半間距22nm或小於22nm。
請參照圖1D與圖1E，接著利用單一個微影製程，在材料層12上形成圖案化的光阻層16a。圖案化的光阻層16a可包括至少一遮蔽區24，覆蓋定向自組裝圖案14a的第一部分20；圖案化的光阻層16a可具有至少一開口26，裸露出定向自組裝圖案14a的第二部分22。至少一遮蔽區24的圖案可以是線、塊、圓柱或其組合。至少一開口26的圖案可以是圓形、橢圓形、矩形、方形或其組合。所述單一個微影製程步驟如下，首先在材料層12以及定向自組裝圖案14a上形成光阻層16，接著，透過光罩18對光阻層16進行單次曝光，然後，進行單次顯影，以形成圖案化的光阻層16a。定向自組裝圖案14a的尺寸可以小於圖案化的光阻層16a的最小關鍵尺寸。
請參照圖1F，接著以圖案化的光阻層16a以及定向自組裝圖案14a的第二部分22為罩幕，進行蝕刻製程，移除圖案化的 光阻層16a的開口26中未被定向自組裝圖案14a的第二部分22所覆蓋的材料層12，以圖案化材料層12，形成圖案化的材料層12a。之後，移除圖案化的光阻層16a以及定向自組裝圖案14a。移除的方法例如是使用溶劑、氧電漿或其組合。圖案化的材料層12a的圖案一部分轉移自定向自組裝圖案14a，而另一部分則轉移自圖案化的光阻層16a，甚至還有一部分轉移自自組裝圖案14a與光阻層16a組合而成的圖案。
圖2A至圖2F為根據本發明的概念的第二實施例所繪示的圖案化的方法的流程剖面圖。
請參照圖2A，在基底10上依序形成材料層12、硬罩幕層60以及定向自組裝材料層54。基底10與材料層12的材料、厚度與形成方法如上述第一實施例之基底10與材料層12所述，故不再贅述。定向自組裝材料層54的材料、厚度與形成方法可與前述定向自組裝材料層14的材料、厚度與形成方法相同，於此亦不再贅述。硬罩幕層60可以包括任何合適的半導體材料、絕緣體材料或導體材料，例如氧化矽、氮化矽、氮氧化矽、金屬、金屬氮化物、多晶矽材料或其組合，但不限於此。硬罩幕層60的形成方法可以利用旋塗法、化學氣相沉積法或是物理氣相沉積法，但不限於此。硬罩幕層60的厚度與下方的材料層12的種類以及厚度等有關。
請參照圖2B，對定向自組裝材料層54進行處理，使定向自組裝材料層54中的兩種嵌段成分相分離，以形成多個定向自 組裝圖案54a與定向自組裝圖案54b。處理的方法如上述第一實施例所述，於此亦不再贅述。
請參照圖2C，接著移除定向自組裝材料層54中的定向自組裝圖案54b，留下定向自組裝圖案54a。移除定向自組裝圖案54b的方法，如以上移除定向自組裝圖案14b的方法，於此不再贅述。
之後，以定向自組裝圖案54a為罩幕，對硬罩幕層60進行蝕刻，以形成圖案化的硬罩幕層60a，圖案化的硬罩幕層60a裸露出材料層12。蝕刻硬罩幕層60的步驟可以進行非等向性蝕刻製程，例如是乾式蝕刻製程。
請參照圖2D與圖2E，移除定向自組裝圖案54a。移除定向自組裝圖案54a的方法例如是使用溶劑將定向自組裝圖案54a溶解、或例如以氧電漿蝕刻移除定向自組裝圖案54a。接著，利用單一光罩58，進行單一個微影製程，以形成圖案化的光阻層56a。圖案化的光阻層56a包括至少一遮蔽區66，其覆蓋圖案化的硬罩幕層60a的第一部分62；圖案化的光阻層56a具有至少一開口68，裸露出圖案化的硬罩幕層60a的第二部分64。至少一遮蔽區66的圖案可以是線、塊、圓柱或其組合。至少一開口68的圖案可以是圓形、橢圓形、矩形、方形或其組合。所述單一個微影製程之定義如上，於此不再贅述。定向自組裝圖案54a的尺寸可以小於圖案化的光阻層56a的最小關鍵尺寸。
之後，請參照圖2E與圖2F，以圖案化的硬罩幕層60a 的第二部分64與圖案化的光阻層56a為罩幕，圖案化材料層12以形成圖案化的材料層12a。之後，移除圖案化的光阻層56a以及定向自組裝圖案54a。移除的方法例如是使用溶劑、氧電漿或其組合。圖案化的材料層12a的圖案一部分轉移自自組裝圖案54a，而另一部分則轉移自圖案化的光阻層56a，甚至還有一部分轉移自自組裝圖案54a與光阻層56a組合而成的圖案。
綜上所述，本發明實施例的圖案化的方法利用自組裝材料層提供尺寸小於微影解析度極限的至少一種規則圖案，結合單一的微影製程，來對單一材料層進行圖案化，可以形成突破現有機台微影極限的圖案。由於本發明實施例對單一材料層圖案化的製程不須繁複進行多次的微影製程，而且可以不須更動廠房任何硬體設備，因而可以大幅降低成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧基底
12‧‧‧材料層
14a‧‧‧定向自組裝圖案
16a‧‧‧圖案化的光阻層
20‧‧‧第一部分
22‧‧‧第二部分
24‧‧‧遮蔽區
26‧‧‧開口

Claims (15)

  1. 一種圖案化的方法，包括：在一基底上形成一材料層；在該材料層上形成多數個定向自組裝(directed self-assembly，DSA)圖案，包括：在該材料層上形成一定向自組裝材料層，該定向自組裝材料層包括一嵌段聚合物，該嵌段聚合物包括至少兩種嵌段成分；以及對該定向自組裝材料層進行退火並移除其中一種嵌段成分，以形成彼此分離且分隔的該些定向自組裝圖案；利用單一個微影製程，形成一圖案化的光阻層，以覆蓋一第一部分的該定向自組裝圖案，裸露出一第二部分的該定向自組裝圖案；以及以該圖案化的光阻層以及該第二部分的該定向自組裝圖案為罩幕，進行一蝕刻製程，以圖案化該材料層。
  2. 如申請專利範圍第1項所述的圖案化的方法，其中該些定向自組裝圖案包括至少一種圖案。
  3. 如申請專利範圍第2項所述的圖案化的方法，其中該至少一種圖案包括孔、圓柱、線、片或其組合。
  4. 如申請專利範圍第1項所述的圖案化的方法，其中該些定向自組裝圖案具有固定尺寸的單一種規則圖案。
  5. 如申請專利範圍第1項所述的圖案化的方法，其中該圖案 化的光阻層包括至少一開口，裸露出該第二部分的該定向自組裝圖案。
  6. 如申請專利範圍第1項所述的圖案化的方法，其中該圖案化的光阻層包括至少一遮蔽區，覆蓋該第一部分的該定向自組裝圖案。
  7. 如申請專利範圍第1項所述的圖案化的方法，其中該些定向自組裝圖案的尺寸小於該圖案化的光阻層的最小關鍵尺寸。
  8. 如申請專利範圍第1項所述的圖案化的方法，其中該圖案化的光阻層穿過該定向自組裝圖案且與該材料層接觸。
  9. 一種圖案化的方法，包括：在一基底上形成一材料層與一硬罩幕層；在該硬罩幕層上形成多數個定向自組裝圖案，包括在該硬罩幕層上形成一定向自組裝材料層，該定向自組裝材料層包括一嵌段聚合物，該嵌段聚合物包括至少兩種嵌段成分；以及對該定向自組裝材料層進行退火並移除其中一種嵌段成分，以形成彼此分離且分隔的該些定向自組裝圖案；以該定向自組裝圖案為罩幕，進行一蝕刻製程，以圖案化該硬罩幕層，以形成一圖案化的硬罩幕層；移除該些定向自組裝圖案；利用單一個微影製程，形成一圖案化的光阻層，該圖案化的光阻層覆蓋一第一部分的該圖案化的硬罩幕層，裸露出一第二部分的該圖案化的硬罩幕層，且該圖案化的光阻層穿過該圖案化的 硬罩幕層且與該材料層接觸；以及以該圖案化的硬罩幕層以及該圖案化的光阻層為罩幕，圖案化該材料層。
  10. 如申請專利範圍第9項所述的圖案化的方法，其中該些定向自組裝圖案包括至少一種圖案。
  11. 如申請專利範圍第10項所述的圖案化的方法，其中該至少一種圖案包括孔、圓柱、線、片或其組合。
  12. 如申請專利範圍第9項所述的圖案化的方法，其中該些定向自組裝圖案具有固定尺寸的單一種規則圖案。
  13. 如申請專利範圍第9項所述的圖案化的方法，其中該圖案化的光阻層包括至少一開口，裸露出該第二部分的該圖案化的硬罩幕層。
  14. 如申請專利範圍第9項所述的圖案化的方法，其中該圖案化的光阻層包括至少一遮蔽區，覆蓋該第一部分的該圖案化的硬罩幕層。
  15. 如申請專利範圍第9項所述的圖案化的方法，其中該些定向自組裝圖案的尺寸小於該圖案化的光阻層的最小關鍵尺寸。
TW102133047A 2013-09-12 2013-09-12 圖案化的方法 TWI615885B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102133047A TWI615885B (zh) 2013-09-12 2013-09-12 圖案化的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102133047A TWI615885B (zh) 2013-09-12 2013-09-12 圖案化的方法

Publications (2)

Publication Number Publication Date
TW201511083A TW201511083A (zh) 2015-03-16
TWI615885B true TWI615885B (zh) 2018-02-21

Family

ID=53186818

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133047A TWI615885B (zh) 2013-09-12 2013-09-12 圖案化的方法

Country Status (1)

Country Link
TW (1) TWI615885B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613820B1 (en) 2016-03-14 2017-04-04 Inotera Memories, Inc. Method of forming patterns
US9929019B2 (en) * 2016-04-07 2018-03-27 Micron Technology, Inc. Patterns forming method
CN113448163B (zh) * 2020-03-25 2023-08-29 芯恩（青岛）集成电路有限公司 一种基于dsa的光刻方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845124A (en) * 2007-02-08 2008-11-16 Micron Technology Inc Methods using block copolymer self-assembly for sub-lithographic patterning
TW200915421A (en) * 2007-06-27 2009-04-01 Ibm Methods of patterning self-assembly nano-structure and forming porous dielectric
TW201126573A (en) * 2009-11-19 2011-08-01 Toshiba Kk Pattern forming method and pattern forming apparatus
TW201319148A (zh) * 2011-09-23 2013-05-16 Az Electronic Materials Usa 用於導向自組裝嵌段共聚物之中性層組合物及其方法
TW201349327A (zh) * 2012-01-23 2013-12-01 Tokyo Electron Ltd 蝕刻方法及蝕刻裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845124A (en) * 2007-02-08 2008-11-16 Micron Technology Inc Methods using block copolymer self-assembly for sub-lithographic patterning
TW200915421A (en) * 2007-06-27 2009-04-01 Ibm Methods of patterning self-assembly nano-structure and forming porous dielectric
TW201126573A (en) * 2009-11-19 2011-08-01 Toshiba Kk Pattern forming method and pattern forming apparatus
TW201319148A (zh) * 2011-09-23 2013-05-16 Az Electronic Materials Usa 用於導向自組裝嵌段共聚物之中性層組合物及其方法
TW201349327A (zh) * 2012-01-23 2013-12-01 Tokyo Electron Ltd 蝕刻方法及蝕刻裝置

Also Published As

Publication number Publication date
TW201511083A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
US10014175B2 (en) Lithography using high selectivity spacers for pitch reduction
US10049878B2 (en) Self-aligned patterning process
US7807578B2 (en) Frequency doubling using spacer mask
US8802510B2 (en) Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing
US8361704B2 (en) Method for reducing tip-to-tip spacing between lines
US7361453B2 (en) Method for creating a pattern in a material and semiconductor structure processed therewith
US20150118850A1 (en) Lithography using Multilayer Spacer for Reduced Spacer Footing
US7846849B2 (en) Frequency tripling using spacer mask having interposed regions
US8445182B2 (en) Double exposure technology using high etching selectivity
US9034762B2 (en) Triple patterning method
US9087875B2 (en) Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material
US9252022B1 (en) Patterning assist feature to mitigate reactive ion etch microloading effect
JP2013145874A (ja) Ｅｕｖフォトレジスト封入
JP5100198B2 (ja) 半導体素子の微細パターンの形成方法
TWI615885B (zh) 圖案化的方法
US9613820B1 (en) Method of forming patterns
US9412615B2 (en) Patterning method and semiconductor structure including forming a plurality of holes using line pattern masks
JP6063825B2 (ja) パターン形成方法
US20150140796A1 (en) Formation of contact/via hole with self-alignment
US7977248B2 (en) Double patterning with single hard mask
US9136140B2 (en) Patterning method
US9349607B1 (en) Method of forming line pattern
EP1577941B1 (en) Method for creating a pattern in a material and semiconductor structure processed therewith
TWI602218B (zh) 圖案化的方法
US9396966B1 (en) Patterning method and semiconductor structure