CN109828432B - 相移式光掩模及其制作方法 - Google Patents

相移式光掩模及其制作方法 Download PDF

Info

Publication number
CN109828432B
CN109828432B CN201711306818.6A CN201711306818A CN109828432B CN 109828432 B CN109828432 B CN 109828432B CN 201711306818 A CN201711306818 A CN 201711306818A CN 109828432 B CN109828432 B CN 109828432B
Authority
CN
China
Prior art keywords
phase shift
dummy pattern
shift layer
openings
pattern openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711306818.6A
Other languages
English (en)
Other versions
CN109828432A (zh
Inventor
赖义凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN109828432A publication Critical patent/CN109828432A/zh
Application granted granted Critical
Publication of CN109828432B publication Critical patent/CN109828432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开一种相移式光掩模及其制作方法。该相移式光掩模用于在曝光制作工艺中转移一布局图。相移式光掩模包括一基板与一图案化相移层。图案化相移层设置于基板上并具有至少一元件图案开口与多个虚设图案开口,元件图案开口与虚设图案开口暴露出基板表面,且虚设图案开口环设于元件图案开口的周围。图案化相移层具有一预定厚度,使得曝光制作工艺中通过图案化相移层的曝光光束与通过元件图案开口或者虚设图案开口的曝光光束相位差为180度,并且图案化相移层的光线穿透率为100%。

Description

相移式光掩模及其制作方法
技术领域
本发明涉及一种光掩模及其制作方法,尤其是涉及一种相移式光掩模及其制作方法。
背景技术
一般半导体元件需经由繁复的半导体制作工艺所完成,其中芯片上的各种电路布局则需以多道光刻制作工艺加以定义形成。在光刻制作工艺中,曝光的分辨率(resolution)是光刻品质的重要指标,而相移式光掩模(phase shift mask,PSM)即是为了提高光刻制作工艺的分辨率而发展出的一种光掩模。然而,在现有制作相移式光掩模的方法中,主要以钼硅(MoSi)材料制作相移层,其必须包括多道蚀刻制作工艺,在制作过程中难以避免这些蚀刻制作工艺对基板表面或相移层造成的伤害,使得光掩模上图案的特征尺寸(critical dimensions,CD)均匀度(uniformity)下降。此外,现有相移式光掩模中的钼硅材料的光线穿透率只有6%左右,因此分辨率较低,也存在有侧叶效应(side lobeeffect),亦即在曝光制作工艺中,例如接触洞等电路图案的邻近处会被曝出原来布局图上所没有的缺陷图案。因此,提高光刻制作工艺分辨率并减少侧叶效应仍为目前业界亟待解决的问题。
发明内容
本发明的目的在于提供一种相移式光掩模及其制作方法,以提高光刻制作工艺分辨率并减少侧叶效应。
为达上述目的,本发明提供一种相移式光掩模,用于在曝光制作工艺中转移一布局图。本发明提供的相移式光掩模包括一基板与一图案化相移层。图案化相移层设置于基板上并具有至少一元件图案开口与多个虚设图案开口,元件图案开口与虚设图案开口暴露出基板表面,且虚设图案开口环设于元件图案开口的周围。其中图案化相移层具有一预定厚度,使得曝光制作工艺中通过图案化相移层的曝光光束与通过元件图案开口或者虚设图案开口的曝光光束相位差为180度,并且图案化相移层的光线穿透率为100%。其中该至少一元件图案开口对应于该布局图的至少一元件图案,并且于该曝光制作工艺中转移至一目标基底上。
本发明另提供一种相移式光掩模的制作方法,其应用于经由一曝光制作工艺以转移一布局图,且布局图包括至少一元件图案。相移式光掩模的制作方法包括在一基板上形成具有一预定厚度的一相移层,然后于基板上定义出至少一预定元件区域、多个虚设图案区域与一背景区域,其中预定元件区域对应于布局图的元件图案。接着对相移层进行一局部照射制作工艺,以一能量束照射相移层,其中能量束照射背景区域而不照射预定元件区域与虚设图案区域。然后图案化相移层,移除预定元件区域与虚设图案区域内的部分相移层并保留背景区域内的部分相移层,以于相移层中形成至少一元件图案开口与多个虚设图案开口,其中元件图案开口与虚设图案开口暴露出基板表面。
本发明提供具有预定厚度的相移层制作相移式光掩模中的图案化相移层,且本发明相移层材料具有100%光线穿透率的特性,并搭配虚设图案开口的设计,可以有效提高光刻制作工艺的分辨率,改善侧叶效应问题。再者,本发明在制作相移式光掩模的制作工艺中不需进行蚀刻制作工艺,可以避免现有光掩模制作中因蚀刻制作工艺而造成的光掩模缺陷。
附图说明
图1为本发明一实施例的相移式光掩模欲转移的布局图的示意图;
图2至图7为本发明的一实施例的相移式光掩模的制作方法示意图;
图8为本发明的相移式光掩模的制作方法的步骤流程图;
图9为本发明实施例将相移式光掩模应用于曝光制作工艺的示意图;
图10a、图10b为本发明实施例的相移式光掩模的曝光成效示意图。
符号说明
10 相移式光掩模
100 基板
102 相移层
102L 低交联度材料
102H 高交联度材料
104B 背景区域
104D 虚设图案区域
104P 预定元件区域
106 能量束
108 图案化制作工艺
110 元件图案开口
112 虚设图案开口
114 图案化相移层
150 布局图
151 元件图案
200 目标基底
202 光致抗蚀剂层
A1~A3 振幅分布
D 预定厚度
d1 距离
I 强度分布
L 光束
w1 尺寸
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明,下文特列举本发明的优选实施例,并配合所附的附图,详细说明本发明的相移式光掩模及其制作方法及所欲达成的功效。为了方便表示而能够轻易了解,附图并未以成品的实际尺寸或比例绘示,因此附图中元件的尺寸或比例仅用以示意而并非欲以限制本发明的范围。
请参考图1至图8,图1为本发明一实施例的相移式光掩模欲转移的布局图的示意图,图2至图7为本发明的一实施例的相移式光掩模的制作方法示意图,其中图2、图4与图6为上视图,而图3、图5与图7分别为沿图2、图4与图6的剖线A-A’绘示的剖面示意图,而图8为本发明的相移式光掩模的制作方法的步骤流程图。请参考图1,本实施例的相移式光掩模用来将布局图(layout)150的图案转移至一基底上,其中布局图150的元件图案151是以接触洞图案为例,且本实施例的元件图案151是以阵列形式均匀分布在布局图150中,但不以此为限,布局图151所包含的元件图案也可以为其他形式或具有形状与排列方式。如图2、图3及图8所示,根据本发明相移式光掩模的制作方法,首先进行步骤S10,提供一基板100,并在基板100上形成具有低交联度的一相移层102。其中,基板100为透明基板,其材料可包括透明材料,例如(但不限于)石英。相移层102例如为全面形成于基板100的表面上,其形成方法可包括旋转涂布法(spin coating method),但不限于此。相移层102具有一预定厚度D,其材料包括一低交联度材料(low crosslinking degree material),举例而言,本实施例相移层102的材料为具有笼状结构(cage-like structure)的混合有机硅氧烷聚合物(hybridorganic siloxane polymer,HOSP),其交联程度较低,因此在下文中以低交联度材料102L称之。然而,相移层102的材料并不限于HOSP,在其他实施例中,相移层102的材料可包括甲基硅倍半氧化物(methylsilsesquioxane,MSQ)、氢硅倍半氧化物(hydrogensilsesquioxane,HSQ)或其他交联材料。另一方面,于基板100上可定义出至少一预定元件区域(predetermined device region)104P、多个虚设图案区域(dummy pattern region)104D与一背景区域(background region)104B。在本实施例中,基板100上包括多个预定元件区域104P,其中各预定元件区域104P的位置及形状分别对应于图1布局图150的一元件图案151。虚设图案区域104D可在相邻的预定元件区域104P之间或预定元件区域104P外的区域规律性地成阵列方式排列,本实施例中的虚设图案区域104D分别为四边等长正方形区域,但不以此为限。背景区域104B是指基板100上预定元件区域104P与虚设图案区域104D以外的部分,亦即在制作完光掩模后不具有图案开口的部分。需特别注意的是,虚设图案区域104D并未包括在布局图150中,而是根据本发明的相移式光掩模制作方式所额外设置。
如图4与图5所示,接着进行步骤S12,对相移层102进行一局部照射制作工艺,以一能量束(energy beam)106照射相移层102,其中能量束106仅照射背景区域104B而不照射预定元件区域104P与虚设图案区域104D,使得被能量束106照射到的背景区域104B的低交联度材料102L产生结构变化。在本实施例中,笼状结构的HOSP在受到能量束106照射后会具有网状结构(network structure),其交联程度较高,因此在下文中以高交联度材料(highcrosslinking degree material)102H称之。换言之,经局部照射制作工艺之后,背景区域104B内的相移层102会形成具有网状结构的高交联度材料102H,而预定元件区域104P与虚设图案区域104D内的相移层102仍为具有笼状结构的低交联度材料102L。在本实施例中,低交联度材料102L与高交联度材料102H的光线穿透率均为100%。此外,本实施例中的能量束106可例如为电子束(electron beam),而局部照射制作工艺可例如为电子束照射制作工艺,但不限于此。
接着如图6与图7所示,进行步骤S14,对相移层102进行一图案化制作工艺108,移除预定元件区域104P与虚设图案区域104D内未被照射的部分相移层102,并保留背景区域内104B被照射的部分相移层102,亦即移除预定元件区域104P与虚设图案区域104D内的低交联度材料102L并保留背景区域104B内的高交联度材料102H,以于相移层102中形成多个元件图案开口110与多个虚设图案开口112,暴露出基板100的表面,由此形成一图案化相移层114,且图案化相移层114具有预定厚度D。元件图案开口110与虚设图案开口112分别对应上述的预定元件区域104P与虚设图案区域104D的图案形成,换言之,元件图案开口110对应于布局图150的元件图案151,用来在曝光制作工艺中将元件图案开口110转移至一目标基底上。如前所述,布局图150中并不包括对应虚设图案开口112的图案,亦即虚设图案开口112是本发明额外设计设置于相移式光掩模中,以提升曝光制作工艺(exposure process)的品质,虚设图案开口112不会在曝光制作工艺中被转移至目标基底上。根据本实施例,虚设图案开口112成阵列方式设置于图案化相移层114中并环设于各元件图案开口110周围,其中各元件图案开口110与虚设图案开口112之间的距离大于0微米,亦即各元件图案开口110与虚设图案开口112彼此相隔而具有一定的距离。再者,虚设图案开口112之间的距离d1小于或等于虚设图案开口112的尺寸w1,例如为虚设图案开口112的长、宽或直径。举例而言,虚设图案开口112的尺寸w1小于或等于一光刻设备(lithographic apparatus,例如曝光机台)的分辨极限(resolution limit)。本实施例中的元件图案开口110与虚设图案开口112的图案以矩形作为范例,但不以此为限。在其他实施例中,元件图案开口110与虚设图案开口112的图案可分别依不同需求而具不同的形状,例如可以其中一者或两者都为圆形。
在本实施例中,图案化制作工艺108可例如为一显影制作工艺,并可通过溶剂移除低交联度材料102L并保留高交联度材料102H。举例而言,当相移层102的材料为HOSP时,显影制作工艺中所使用的溶剂可为乙酸正丙酯(propyl acetate)。在其他实施例中,当相移层102的材料为MSQ时,可选择酒精作为溶剂,而当相移层102的材料为HSQ时,可选择氢氧化四甲基铵(TMAH)作为溶剂。根据以上说明可知,通过本实施例的方法可简易地制作出一相移式光掩模10。
因此,根据前述的方法可制作出本发明的相移式光掩模10,其中相移式光掩模10包括基板100与图案化相移层114。图案化相移层114设置于基板100上并具有至少一元件图案开口110与多个虚设图案开口112,其中元件图案开口110与虚设图案开口112暴露出基板100的表面。本实施例的图案化相移层114具有多个元件图案开口110,虚设图案开口112环设于各元件图案开口110周围,其中虚设图案开口112的尺寸小于或等于光刻设备的极限。图案化相移层114的材料包括高交联度材料102H,且高交联度材料H包括HOSP、MSQ或HSQ,但不以此为限。
请参考图9与图10a、图10b,图9为本发明实施例将相移式光掩模应用于曝光制作工艺的示意图,其中相移式光掩模10为沿图6的剖线A-A’绘示的剖面示意图,而图10a、图10b为本发明实施例的相移式光掩模的曝光成效示意图。如前所述,本实施例的相移式光掩模10可应用于曝光制作工艺中,以用于将图1中的布局图150转移至一目标基底200上。本实施例的目标基底200举例为硅晶片(silicon wafer),但不限于此。详细而言,目标基底200表面可具有一光致抗蚀剂层202,相移式光掩模10上的布局图150可先通过曝光、显影及烘烤转移至光致抗蚀剂层202上,之后可再通过蚀刻将布局图150转移至目标基底200上。本实施例的相移式光掩模10包括基板100与图案化相移层114。图案化相移层114设置于基板100上并具有至少一元件图案开口110与多个虚设图案开口112,其中元件图案开口110与虚设图案开口112暴露出基板100的表面,且虚设图案开口112的尺寸小于或等于光刻设备的极限。需注意的是,图案化相移层114的材料包括光线穿透率为100%的高交联度材料102H,其材料例如(但不限于)包括HOSP、MSQ或HSQ。如图9所示,在本实施例的相移式光掩模10中,位于两元件图案开口110之间的高交联度材料102H与虚设图案开口112交替设置。在一实例中,当光刻制作工艺所使用的曝光光束L的波长为193纳米时,本实施例的HOSP的厚度为约183.3纳米,而HOSP的折射系数(refractive index)为约1.525。由此,在进行光刻制作工艺(如曝光制作工艺)时,光束L从基板100相反于图案化相移层114的一侧向下照射并穿透相移式光掩模10,其中光束L通过图案化相移层114的高交联度材料102H(或可视为背景区域104B的高交联度材料102H)及通过元件图案开口110或虚设图案开口112的相位差可为180度。举例而言,当光束L通过高交联度材料102H的相位为0度时,则光束L通过元件图案开口110或虚设图案开口112的相位为180度,反之亦然。由于相位角与相移层的折射系数、相移层的厚度、以及光刻制作工艺的曝光光束波长有关,因此相移层114的厚度(即前述的预定厚度D)必须符合以下关系式:
P=2π*(n-1)*d/λ;其中P为相位角,n为相移层114的折射系数,d为相移层114的厚度,λ为光刻制作工艺的曝光光束波长。
图10a绘示出光束L经过图9的相移式光掩模10后于目标基底200上的振幅分布,而图10b绘示出光束L经过图9的相移式光掩模10后于目标基底200上的强度分布。如图10a所示,振幅分布A1对应于通过元件图案开口110的光束L,振幅分布A2对应于通过虚设图案开口112的光束L,而振幅分布A3对应于通过高交联度材料102H的光束L。根据上述说明,通过高交联度材料102H的光束L与通过元件图案开口110或通过虚设图案开口112的光束L之间的相位差为180度,其中图10a以正值表示振幅分布A1与振幅分布A2,以负值表示振幅分布A3,因此通过高交联度材料102H的光束L分别会与通过元件图案开口110及通过虚设图案开口112的光束L产生破坏性干涉(destructive interference),其结果如图10b所示,通过高交联度材料102H的光束L与通过虚设图案开口112的光束L在目标基底200上的强度大体上都为0,而在目标基底200上则仅有对应于元件图案开口110的光束L的强度分布I存在。换言之,光致抗蚀剂层202实际上仅受到通过元件图案开口110的光束L照射。值得注意的是,通过元件图案开口110的光束L的强度分布I相较通过元件图案开口110的光束L的振幅分布A1锐利(sharp),例如强度分布I的宽度小于振幅分布A1的宽度,且图形更加陡峭,因此可提升曝光的分辨率。另一方面,通过振幅分布A1、振幅分布A2与振幅分布A3彼此之间的破坏性干涉也可有效抑制侧叶效应,以提升光刻制作工艺的良率或品质。
本实施例的相移式光掩模10可应用于布局图包括孤立区(isolation region)、半密集区(semi-dense region)或密集区(dense region)的元件图案。根据模拟的结果,相较于现有的相移式光掩模,本实施例的相移式光掩模10在形成孤立区、半密集区及密集区的元件图案时,正规化影像对数斜率(normalized image log-slope,NILS)分别提升9.09%、7.33%及14.29%,而在5%曝光宽容度(exposure latitude,EL)下的聚焦深度(depth offocus,DOF)则分别提升33.33%、15.38%及133.33%。此外,在利用相移式光掩模10形成孤立区、半密集区及密集区的元件图案中都未发现侧叶效应,而在同样条件下,使用传统以钼硅材料制作光线穿透率6%的相移式光掩模时,形成孤立区与半密集区的元件图案时都会发生侧叶效应。换言之,相较于现有的相移式光掩模,本实施例的相移式光掩模10可提升曝光制作工艺的条件宽容度(condition window)。
此外,虽然本实施例的相移式光掩模10是以用来形成接触洞图案为例,但其也可用于形成布局图中其他种类的图案,例如逻辑电路(logic circuit)中的逻辑胞(logiccell),且不限于此。本实施例的相移式光掩模10不仅可应用于半导体晶片(semiconductorwafer)上以生产半导体元件,也可应用于玻璃(glass)基板、高分子(polymer)基板或是石英(quartz)基板以生产其他种类的元件。再者,虽然本实施例的元件图案开口110与虚设图案开口112是利用图6的排列方式来说明,但任何呈规律性与交错排列的元件图案开口110与虚设图案开口112的设计,以及高交联度材料102H的利用,均包含在本发明范围之内。
综上所述,本发明的相移式光掩模及其制造方法提供具有预定厚度的相移层制作相移式光掩模中的图案化相移层,且本发明相移层材料具有100%光线穿透率的特性,并搭配虚设图案开口的设计,由此利用100%的光线穿透率以及破坏性干涉提升曝光的分辨率可改善侧叶效应问题,有效提高光刻制作工艺的分辨率。此外,本发明的相移式光掩模的制造方法以交联材料作为相移层材料,仅需以能量束照射交联材料使其产生结构改变,不需包括蚀刻制作工艺,使得基板表面或相移层并不会因蚀刻制作工艺而造成伤害,以提升光掩模上图案的特征尺寸均匀度。另一方面,本发明的相移式光掩模并不需要形成铬膜(chrome film)于其上。换言之,相较于现有的相移式光掩模,本发明的相移式光掩模的制作方法较为简易,并可节省制作时间与成本。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,都应属本发明的涵盖范围。

Claims (13)

1.一种相移式光掩模,用于一曝光制作工艺中转移一布局图(layout),其特征在于,该相移式光掩模包括:
基板;以及
图案化相移层,设置于该基板上,该图案化相移层具有至少一元件图案开口(devicepattern aperture)与多个虚设图案开口(dummy pattern aperture),该至少一元件图案开口与该多个虚设图案开口暴露出该基板表面,且该多个虚设图案开口环设于该至少一元件图案开口的周围,其中该图案化相移层具有一预定厚度,使得该曝光制作工艺中通过该图案化相移层的曝光光束与通过该元件图案开口或者虚设图案开口的曝光光束相位差为180度,并且该图案化相移层的光线穿透率为100%;
其中该至少一元件图案开口对应于该布局图的至少一元件图案,并且在该曝光制作工艺中转移至一目标基底上,
其中该曝光制作工艺中,通过该元件图案开口与该多个虚设图案开口的曝光光束的相位正负相同,在该曝光制作工艺中,通过该图案化相移层的曝光光束会与通过该元件图案开口的曝光光束、通过该多个虚设图案开口的曝光光束产生破坏性干涉,
其中该图案化相移层的材料包括混合有机硅氧烷聚合物、甲基硅倍半氧化物或氢硅倍半氧化物,
其中该至少一元件图案开口与该多个虚设图案开口之间的距离大于0微米,该多个虚设图案开口之间的距离小于或等于该多个虚设图案开口的尺寸,该多个虚设图案开口的尺寸小于或等于一光刻设备的分辨极限(resolution limit)。
2.如权利要求1所述的相移式光掩模,其中该多个虚设图案开口成阵列方式设置于该图案化相移层中。
3.如权利要求1所述的相移式光掩模,其中该图案化相移层的该预定厚度符合以下关系式:P=2π*(n-1)*d/λ;其中P为相位角,n为该图案化相移层折射系数,d为该预定厚度,λ为该曝光制作工艺的曝光光束波长。
4.如权利要求1所述的相移式光掩模,其中该多个虚设图案开口不会在该曝光制作工艺中转移至该目标基底上。
5.一种相移式光掩模的制作方法,该相移式光掩模应用于经由一曝光制作工艺以转移一布局图,且该布局图包括至少一元件图案,其特征在于,该制作方法包括:
在一基板上形成具有一预定厚度的一相移层,在该基板上定义出至少一预定元件区域(predetermined device region)、多个虚设图案区域(dummy pattern region)与一背景区域(background region),其中该至少一预定元件区域对应于该布局图的该至少一元件图案;
对该相移层进行一局部照射制作工艺,以一能量束(energy beam)照射该相移层,其中该能量束照射该背景区域而不照射该至少一预定元件区域与该多个虚设图案区域;以及
图案化该相移层,移除该至少一预定元件区域与该多个虚设图案区域内未被照射的部分该相移层,并保留该背景区域内被照射的部分该相移层,以于该相移层中形成至少一元件图案开口与多个虚设图案开口,其中该至少一元件图案开口与该多个虚设图案开口暴露出该基板表面,其中该曝光制作工艺中通过该背景区域的该相移层的曝光光束与通过该至少一元件图案开口或者通过该多个虚设图案开口的曝光光束相位差为180度,
其中该曝光制作工艺中,通过该至少一元件图案开口与该多个虚设图案开口的曝光光束的相位正负相同,
在该曝光制作工艺中,通过该背景区域的该相移层的曝光光束会与通过该至少一元件图案开口的曝光光束、通过该多个虚设图案开口的曝光光束产生破坏性干涉,
其中该相移层的材料包括混合有机硅氧烷聚合物、甲基硅倍半氧化物或氢硅倍半氧化物,
其中该至少一元件图案开口与该多个虚设图案开口之间的距离大于0微米,该多个虚设图案开口之间的距离小于或等于该多个虚设图案开口的尺寸,该多个虚设图案开口的尺寸小于或等于一光刻设备的分辨极限(resolution limit)。
6.如权利要求5所述的相移式光掩模的制作方法,其中该局部照射制作工艺为电子束照射制作工艺。
7.如权利要求5所述的相移式光掩模的制作方法,其中该多个虚设图案开口环设于该至少一元件图案开口的周围,且该至少一元件图案开口与该多个虚设图案开口之间的距离大于0微米。
8.如权利要求5所述的相移式光掩模的制作方法,其中该多个虚设图案开口之间的距离小于或等于该多个虚设图案开口的尺寸。
9.如权利要求5所述的相移式光掩模的制作方法,其中该多个虚设图案开口的尺寸小于或等于一光刻设备的分辨极限。
10.如权利要求5所述的相移式光掩模的制作方法,其中该多个虚设图案开口成阵列方式排列。
11.如权利要求5所述的相移式光掩模的制作方法,其中该相移层的光线穿透率为100%。
12.如权利要求5所述的相移式光掩模的制作方法,其中该相移层的该预定厚度符合以下关系式:P=2π*(n-1)*d/λ;其中P为相位角,n为该相移层折射系数,d为该预定厚度,λ为该曝光制作工艺的曝光光束波长。
13.如权利要求5所述的相移式光掩模的制作方法,其中该图案化该相移层的步骤包括进行一显影制作工艺,且该显影制作工艺中所使用的溶剂包括乙酸丙酯(propylacetate)。
CN201711306818.6A 2017-11-23 2017-12-11 相移式光掩模及其制作方法 Active CN109828432B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106140736A TWI639884B (zh) 2017-11-23 2017-11-23 相移式光罩及其製作方法
TW106140736 2017-11-23

Publications (2)

Publication Number Publication Date
CN109828432A CN109828432A (zh) 2019-05-31
CN109828432B true CN109828432B (zh) 2022-09-06

Family

ID=65034123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711306818.6A Active CN109828432B (zh) 2017-11-23 2017-12-11 相移式光掩模及其制作方法

Country Status (3)

Country Link
US (1) US20190155142A1 (zh)
CN (1) CN109828432B (zh)
TW (1) TWI639884B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114616571A (zh) 2019-08-30 2022-06-10 西门子工业软件有限公司 兴趣点周围的半导体布局环境
US11017147B2 (en) 2019-08-30 2021-05-25 Siemens Industry Software Inc. Edge-based camera for characterizing semiconductor layout designs

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003322950A (ja) * 2002-04-30 2003-11-14 Matsushita Electric Ind Co Ltd フォトマスク、その作成方法、及びそのフォトマスクを用いたパターン形成方法
TW200741331A (en) * 2006-04-28 2007-11-01 Promos Technologies Inc Phase shifting mask capable of reducing the optical proximity effect and method for preparing a semiconductor device using the same
CN101276728A (zh) * 2007-03-30 2008-10-01 南亚科技股份有限公司 图案转移的方法
JP2010217345A (ja) * 2009-03-13 2010-09-30 Sharp Corp パターンレイアウト、ダミーパターンレイアウトの作製方法、フォトマスク、露光転写方法及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279452A (ja) * 1995-03-16 1996-10-22 Lg Semicon Co Ltd 位相シフトマスクの製造方法
US7063923B2 (en) * 2002-07-11 2006-06-20 United Electronics Corp. Optical proximity correction method
EP1450206B1 (en) * 2003-02-21 2016-04-20 Canon Kabushiki Kaisha Mask and its manufacturing method, exposure, and semiconductor device fabrication method
US20050123838A1 (en) * 2003-12-08 2005-06-09 Chung-Hsing Chang Clear field annular type phase shifting mask
CN1904728A (zh) * 2005-07-26 2007-01-31 联华电子股份有限公司 以相同能量的两次曝光曝出密集及孤立接触洞图案的方法
JP2015194673A (ja) * 2013-08-21 2015-11-05 大日本印刷株式会社 マスクブランクス、ネガ型レジスト膜付きマスクブランクス、位相シフトマスク、およびそれを用いるパターン形成体の製造方法
CN103454850B (zh) * 2013-09-24 2015-05-27 北京京东方光电科技有限公司 掩膜板及隔垫物制作方法
TWI585510B (zh) * 2016-02-19 2017-06-01 力晶科技股份有限公司 相移式光罩及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003322950A (ja) * 2002-04-30 2003-11-14 Matsushita Electric Ind Co Ltd フォトマスク、その作成方法、及びそのフォトマスクを用いたパターン形成方法
TW200741331A (en) * 2006-04-28 2007-11-01 Promos Technologies Inc Phase shifting mask capable of reducing the optical proximity effect and method for preparing a semiconductor device using the same
CN101276728A (zh) * 2007-03-30 2008-10-01 南亚科技股份有限公司 图案转移的方法
JP2010217345A (ja) * 2009-03-13 2010-09-30 Sharp Corp パターンレイアウト、ダミーパターンレイアウトの作製方法、フォトマスク、露光転写方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
TWI639884B (zh) 2018-11-01
US20190155142A1 (en) 2019-05-23
TW201925907A (zh) 2019-07-01
CN109828432A (zh) 2019-05-31

Similar Documents

Publication Publication Date Title
KR101147194B1 (ko) 콘택 홀 제조방법 및 시스템
US7737016B2 (en) Two-print two-etch method for enhancement of CD control using ghost poly
JP2005107195A (ja) ホトマスク、ホトマスクの製造方法、およびそのホトマスクを用いた半導体装置の製造方法
CN102236247A (zh) 光掩膜的制作方法
CN105097455A (zh) 光掩模及其制造方法
CN109828432B (zh) 相移式光掩模及其制作方法
US9829786B2 (en) PSM blank for enhancing small size CD resolution
TWI269937B (en) Phase shifting mask and method for preparing the same and method for preparing a semiconductor device using the same
CN101989039B (zh) 光掩膜的制作方法
US20030219990A1 (en) Dual trench alternating phase shift mask fabrication
CN108459461B (zh) 光掩模及其制造方法
US7033947B2 (en) Dual trench alternating phase shift mask fabrication
KR101080008B1 (ko) 하드마스크용 원판 및 이를 이용한 하드마스크 제조방법
US20070254218A1 (en) Phase shifting mask capable of reducing the optical proximity effect and method for preparing semiconductor devices using the same
US7727683B2 (en) High-transmission attenuating PSM
US6759328B2 (en) Masks and method for contact hole exposure
US7445159B2 (en) Dual trench alternating phase shift mask fabrication
KR20120025761A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR101129022B1 (ko) 하프톤 위상반전마스크 제조 방법
US8324106B2 (en) Methods for fabricating a photolithographic mask and for fabricating a semiconductor integrated circuit using such a mask
KR101057197B1 (ko) 위상반전마스크 제조방법
US10459332B2 (en) Mask blank and fabrication method thereof, and method of fabricating photomask
KR101179262B1 (ko) 트리톤 위상반전마스크 제조방법
KR20110077956A (ko) 패턴의 임계치수 불균일을 개선한 포토마스크
KR20100042468A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220816

Address after: Hsinchu Science Industrial Park, Taiwan, China

Applicant after: Powerchip Technology Corp.

Address before: Hsinchu Science Industrial Park, Taiwan, China

Applicant before: Powerchip Technology Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant