CN114616571A - 兴趣点周围的半导体布局环境 - Google Patents
兴趣点周围的半导体布局环境 Download PDFInfo
- Publication number
- CN114616571A CN114616571A CN201980101909.7A CN201980101909A CN114616571A CN 114616571 A CN114616571 A CN 114616571A CN 201980101909 A CN201980101909 A CN 201980101909A CN 114616571 A CN114616571 A CN 114616571A
- Authority
- CN
- China
- Prior art keywords
- poi
- kernels
- layout design
- polygon
- geometric parameters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
公开了用于分析感兴趣点(POI)周围的半导体布局设计的系统和方法。半导体布局设计是基于构成集成电路的部件的平面几何形状的集成电路的表示,并且用于制造集成电路。可以使用一个或多个基于POI的方法来分析布局设计以确定是否修改布局设计。在一种基于POI的方法中,针对下游应用定制的内核集合,与POI周围或围绕POI的布局设计的表示进行卷积,以生成与POI相关联的特征码。进而,可以基于下游应用来分析特征码。另一种基于POI的方法包括分析与POI相关联的几何参数,其可以在设计阶段期间用于识别和修改布局设计中的问题区域。
Description
技术领域
本公开涉及半导体布局分析领域,具体地,涉及确定兴趣点周围的半导体布局环境。
背景技术
电子电路(例如集成微电路等)用于从汽车到微波炉到个人计算机的各种产品中。设计和制作集成电路器件通常涉及许多步骤,有时称为“设计流程”。设计流程的特定步骤通常取决于集成电路的类型、其复杂性、设计团队以及将制造微电路的集成电路制造商或代工厂。通常,软件“工具”和硬件“工具”通过运行软件模拟器和/或硬件模拟器来验证设计流程的各种阶段的设计。这些步骤有助于发现设计中的错误,并允许设计者和工程师纠正或以其他方式改进设计。
例如,布局设计(可互换地称为布局)可以从电子电路设计导出。布局设计可以包括集成电路(Integrated Circuit,IC)布局、IC掩模布局或掩模设计。特别地,布局设计可以是集成电路的在与构成集成电路的部件的金属层、氧化物层或半导体层的图形(pattern)相对应的平面几何形状方面的表示。布局设计可以是针对整个芯片的布局设计或是针对全芯片布局设计的一部分的布局设计。
通常,建模和仿真应用分析兴趣点(Point Of Interest,POI)周围的布局设计,兴趣点周围的布局设计的制造行为以及关于相关联层的过程物理的第一原理信息正被建模或仿真。作为一个示例,POI可以包括布局设计中具有坐标(x,y)的点。
传统上,布局设计的环境被捕获作为某种形式的图像或图形,其中建模和仿真应用集中于图像或图形,作为必要分析的一部分。此外,过程物理学被捕获作为工程数据和公式条目。然而,由于布局设计可能非常复杂,每个布局设计的布局图案图形可能以数十亿计,因此这种分析对于计算时间和内存需求来说都是一个挑战。
发明内容
在一个实施例中,公开了一种用于分析针对下游应用的半导体布局设计中的多个兴趣点(POI)的计算机实施的方法。所述方法包括:基于所述下游应用获取一个或多个内核,当所述一个或多个内核与所述半导体布局设计的表示进行卷积时,所述一个或多个内核提取与所述多个POI相关联的至少一个特征,所提取的所述至少一个特征供所述下游应用使用;对于所述多个POI中的相应POI,将所述一个或多个内核与所述半导体布局设计的所述表示进行卷积以生成针对所述相应POI的特征码,所述特征码包括指示所提取的与所述相应POI相关联的所述至少一个特征的数字表示;以及基于所述下游应用分析用于所提取的与所述相应POI相关联的所述至少一个特征的所述特征码。
在另一实施例中,公开了一种用于分析针对下游应用的半导体布局设计中的多个POI的系统。所述系统包括一个或多个处理器,所述一个或多个处理器被编程为执行以下方法:基于所述下游应用获取一个或多个内核,当所述一个或多个内核与所述半导体布局设计的表示进行卷积时,所述一个或多个内核提取与所述多个POI相关联的至少一个特征,所提取的所述至少一个特征供所述下游应用使用;对于所述多个POI中的相应POI,将所述一个或多个内核与所述半导体布局设计的所述表示进行卷积以生成针对所述相应POI的特征码,所述特征码包括指示所提取的与所述相应POI相关联的所述至少一个特征的数字表示;以及基于所述下游应用分析用于所提取的与所述相应POI相关联的所述至少一个特征的所述特征码。
在另一实施例中,公开了一个或多个非瞬时性计算机可读介质,所述一个或多个非瞬时性计算机可读介质存储计算机可执行指令,所述计算机可执行指令在被执行时致使一个或多个处理器分析针对下游应用的半导体布局设计中的多个POI。特别地,所述计算机可执行指令在被执行时,致使所述一个或多个处理器执行以下操作:基于所述下游应用获取一个或多个内核,当所述一个或多个内核与所述半导体布局设计的表示进行卷积时,所述一个或多个内核提取与所述多个POI相关联的至少一个特征,所提取的所述至少一个特征供所述下游应用使用;对于所述多个POI中的相应POI,将所述一个或多个内核与所述半导体布局设计的所述表示进行卷积以生成针对所述相应POI的特征码,所述特征码包括指示所提取的与所述相应POI相关联的所述至少一个特征的数字表示;以及基于所述下游应用分析用于所提取的与所述相应POI相关联的所述至少一个特征的所述特征码。
在又一实施例中,公开了一种用于分析针对下游应用的半导体布局设计中的多个兴趣点(POI)的计算机实施的方法。所述方法包括:对于相应POI,获得关于相应POI的多边形以及关于相应POI周围的环境中的至少一个其他多边形的一个或多个几何参数的值;以及基于所述下游应用来分析所述一个或多个几何参数的所述值。
在又一实施例中,公开了一种用于分析针对下游应用的半导体布局设计中的多个POI的系统。所述系统包括一个或多个处理器,所述一个或多个处理器被编程为执行以下方法:对于相应POI,获得关于相应POI的多边形以及关于相应POI周围的环境中的至少一个其他多边形的一个或多个几何参数的值;以及基于所述下游应用来分析所述一个或多个几何参数的所述值。
在又一实施例中,公开了一个或多个非瞬时性计算机可读介质,所述一个或多个非瞬时性计算机可读介质存储计算机可执行指令,所述计算机可执行指令在被执行时致使一个或多个处理器分析针对下游应用的半导体布局设计中的多个POI。特别地,所述计算机可执行指令在被执行时致使所述一个或多个处理器执行以下操作:对于相应POI,获得关于相应POI的多边形以及关于相应POI周围的环境中的至少一个其他多边形的一个或多个几何参数的值;以及基于所述下游应用来分析所述一个或多个几何参数的所述值。
附图说明
结合在本说明书中并构成本说明书的一部分的附图示出了本发明的各种方面,并且与本说明书一起用于解释其原理。出于方便的目的,将贯穿附图使用相同的附图标记来表示相同或相似的元件。
图1示出了可用于实施所公开的技术的各种实施例的计算系统的示例。
图2示出了可用于实施所公开的技术的各种实施例的多核心(multi-core)处理器单元的示例。
图3是用于通过将内核(kernel)与布局设计的表示进行卷积并分析用于下游应用的特征码(signature)(例如,以确定特征匹配)来生成特征码的流程图。
图4是分析用于下游应用的特征码的一个示例的流程图。
图5是OPC分析的一个示例的框图。
图6A至图6I是使用特征码来确定特征匹配的一系列框图。
图6J至图6L是用于卷积的3个顶帽(tophat)内核的集合。
图6M是输出群集的数目与聚类容差的关系的表。
图6N是独特POI(unique POIs)的数目与卷积晕轮半径的关系的表。
图7是用于获得POI物理参数输入并分析针对下游应用的POI物理参数输入的流程图。
图8A至图8B是获得POI物理参数输入的示例的流程图。
图9是POI物理参数的示例的第一框图。
图10A至图10C是示出POI的不同示例的布局设计。
图11是与不同POI相关联的参数值的示例表。
图12A至图12O是与POI相关联的参数值的示例框图。
具体实施方式
一般性考虑
本公开技术的各个方面涉及从布局设计中提取特征并分析用于下游应用的特征。在下面的描述中,为了解释的目的阐述了许多细节。然而,本领域普通技术人员将认识到,可以在不使用这些具体细节的情况下实施所公开的技术。在其他情况下,未对公知的特征进行详细描述,以避免混淆本公开的技术。
本文中描述的一些技术可以在存储在一个或多个非瞬时性计算机可读介质上的软件指令、在计算机上执行的软件指令或两者的某种组合中实施。例如,一些公开的技术可以被实施作为电子设计自动化(Electronic Design Automation,EDA)工具的一部分。这种方法可以在单个计算机或联网的计算机上执行。
尽管为了方便呈现而以特定的顺序次序描述了所公开的方法的操作,但是应当理解,该描述方式涵盖重新排列,除非下面阐述的特定语言需要特定的次序。例如,在一些情况下,顺序描述的操作可以被重新排列或同时执行。此外,为了简单起见,所公开的流程图和框图通常未示出特定方法可与其他方法结合使用的各种方式。此外,详细描述有时使用诸如“执行”、“生成”、“获取”和“确定”的术语来描述所公开的方法。这样的术语是所执行的实际操作的高级抽象。对应于这些术语的实际操作将取决于特定实施方式而变化,并且是本领域普通技术人员容易辨别的。
而且,如本文中所使用的,术语“设计”旨在涵盖描述整个集成电路器件的数据。然而,该术语还旨在涵盖描述整个器件的一个或多个部件(例如集成电路器件的一部分)的较小数据组。更进一步地,术语“设计”还旨在涵盖描述多于一个微器件的数据,例如要用于在单个晶片上形成多个微器件的数据。
说明性操作环境
可以使用由一个或多个可编程计算装置执行的计算机可执行软件指令来实施根据所公开技术的实施例的各种电子设计过程的执行。因为可以使用软件指令来实施所公开的技术的这些实施例,所以将首先描述可以在其上运用所公开的技术的各种实施例的通用可编程计算机系统的部件和操作。此外,由于一些电子设计过程的复杂性和许多电路设计的大尺寸,各种电子设计自动化工具被配置为在能够同时运行多个处理线程的计算系统上操作。因此,将参照图1描述具有主机或主控计算机和一个或多个远程计算机或从属计算机的计算机网络的部件和操作。然而,该操作环境仅仅是合适的操作环境的一个示例,并且不旨在暗示对关于所公开的技术的使用范围或功能的任何限制。
在图1中,计算机网络101包括主控计算机103。在所示的示例中,主控计算机103是包括多个输入/输出装置105和存储器107的多处理器计算机。输入/输出装置105可以包括用于从用户接收输入数据或向用户提供输出数据的任何装置。输入装置可以包括例如用于从用户接收输入的键盘、麦克风、扫描器或指点装置。输出装置然后可以包括显示监视器、扬声器、打印机或触觉反馈装置。这些装置和它们的连接在本领域中是公知的,因此这里不再详细讨论。
存储器107可以类似地使用可由主控计算机103访问的计算机可读介质的任何组合来实施。计算机可读介质可以包括例如微电路存储器装置,该微电路存储器装置例如是读写存储器(Read-Write Memory,RAM)、只读存储器(Read-Only Memory,ROM)、电子可擦除可编程只读存储器(Electronically Erasable And Programmable Read-Only Memory,EEPROM)或闪存微电路装置、CD-ROM盘、数字视频盘(Digital Video Disk,DVD)或其他光学存储装置。计算机可读介质也可以包括非磁性和磁性盒式磁带、磁带、磁盘或其他磁性存储装置、穿孔介质、全息存储装置或任何其他可用于存储期望信息的介质。
如下文中将详细讨论的,主控计算机103运行用于根据所公开的技术的各种示例执行一个或多个操作的软件应用。相应地,存储器107存储软件指令109A,软件指令109A在被执行时将实施用于执行一个或多个操作(例如本文中公开的操作)的软件应用。存储器107还存储与软件应用一起使用的数据109B。在所示的实施例中,数据109B包含软件应用用来执行操作的处理数据,这些操作中的至少一些操作可以是并行的。
主控计算机103还包括多个处理器单元111和接口装置113。处理器单元111可以是可以被编程以执行软件指令109A的任何类型的处理器装置,但是通常会是微处理器装置、图形处理器单元(Graphics Processor Unit,GPU)装置等。例如,处理器单元111中的一个或多个处理器单元可以是商业上通用的可编程微处理器,例如(因特尔公司)的或XeonTM微处理器、超威半导体(Advanced Micro Devices)的AthlonTM微处理器或摩托罗拉(Motorola)的68K/微处理器。可替代地或附加地,处理器单元111中的一个或多个处理器单元可以是定制制造的处理器,例如被设计为最佳地执行特定类型的数学运算的微处理器,包括使用专用集成电路(Application-Specific IntegratedCircuit,ASIC)或现场可编程门阵列(Field Programmable Gate Array,FPGA)。接口装置113、处理器单元111、存储器107和输入/输出装置105通过总线115连接在一起。
对于所公开的技术的一些实施方式,主控计算机103可以采用具有多于一个处理器核心(core)的一个或多个处理单元111。相应地,图2示出了可与所公开的技术的各种实施例一起使用的多核心处理器单元的示例。如该图中所见的,处理器单元111包括多个处理器核心201。每个处理器核心201包括计算引擎203和存储器告高速缓存205。如本领域普通技术人员已知的,计算引擎包含用于执行各种计算功能(例如获取软件指令)并然后执行在获取的指令中指定的动作的逻辑装置。这些动作可以包括,例如,相加、相减、相乘和比较数字,执行例如AND、OR、NOR和XOR等逻辑运算,以及检索数据。每个计算引擎203然后可以使用其对应的存储器高速缓存205来快速存储和检索数据和/或用于执行的指令。
每个处理器核心201连接到互连207。互连207的特定构造可取决于处理器单元111的架构而变化。对于一些处理器核心201,例如由索尼公司(Sony Corporation)、东芝公司(Toshiba Corporation)和IBM公司(IBM Corporation)创建的单元微处理器,互连207可以被实施为互连总线。然而,对于其他处理器单元111,例如可从加利福尼亚州的森尼韦尔市的超威半导体(Advanced Micro Devices)获得的OpteronTM和AthlonTM双核(dual-core)处理器,互连207可以被实施为系统请求接口装置。在任何情况下,处理器核心201通过互连207与输入/输出接口209和存储器控制器210通信。输入/输出接口209提供处理器单元111与总线115之间的通信接口。类似地,存储器控制器210控制处理器单元111与系统存储器107之间的信息交换。对于所公开的技术的一些实施方式,处理器单元111可以包括附加部件,例如由处理器核心201所共享的可访问的高级高速缓存存储器。
虽然图2示出了可以由所公开的技术的一些实施例采用的处理器单元111的一个图示,但是应当理解,该图示仅是代表性的,而非旨在是限制性的。此外,对于一些实施方式,可以使用多核处理器单元111来代替多个单独的处理器单元111。例如,所公开的技术的可替代实施方式可以采用具有六个核心的单个处理器单元111、每个处理器具有三个核心的两个多核处理器单元、具有四个核心的多核处理器单元111连同两个单独的单核(single-core)处理器单元111等,而不采用六个单独的处理器单元111。
现在返回到图1,接口装置113允许主控计算机103通过通信接口与从属计算机117A、117B、117C……117x通信。通信接口可以是任何合适类型的接口,包括例如常规的有线网络连接或光传输有线网络连接。通信接口也可以是无线连接,例如无线光学连接、射频连接、红外连接、甚或声学连接。接口装置113根据一个或多个通信协议,例如传输控制协议(Transmission Control Protocol,TCP)、用户数据报协议(User Datagram Protocol,UDP)和因特网协议(Internet Protocol,IP),将来自主控计算机103和每个从属计算机117的数据和控制信号转换为网络消息。这些和其他常规通信协议在本领域中是公知的,因此这里不再详细讨论。
每个从属计算机117可以包括通过系统总线127连接在一起的存储器119、处理器单元121、接口装置123,以及可选的一个或多个输入/输出装置125。与主控计算机103一样,用于从属计算机117的可选的输入/输出装置125可以包括任何常规输入或输出装置,例如键盘、指点装置、麦克风、显示监视器、扬声器和打印机。类似地,处理器单元121可以是任何类型的常规或定制制造的可编程处理器装置。例如,处理器单元121中的一个或多个处理器单元可以是商业上通用的可编程微处理器,例如的或XeonTM微处理器、超威半导体(Advanced Micro Devices)的AthlonTM微处理器或摩托罗拉(Motorola)的68K/微处理器。可替代地,处理器单元121中的一个或多个处理器单元可以是定制制造的处理器,例如被设计为最佳地执行特定类型的数学运算的微处理器,例如使用ASIC或FPGA。此外,处理器单元121中的一个或多个处理器单元可以具有多于一个的核心,如以上参照图2所描述的那样。例如,对于所公开的技术的一些实施方式,一个或多个处理器单元121可以是单元(Cell)处理器。然后可以使用上述计算机可读介质的任何组合来实施存储器119。与接口装置113类似,接口装置123允许从属计算机117通过通信接口与主控计算机103通信。
在所示的示例中,主控计算机103是具有多个处理器单元111的多处理器单元计算机,而每个从属计算机117具有单个处理器单元121。然而,应当注意,所公开的技术的可替代实施方式可以采用具有单个处理器单元111的主控计算机。此外,一个或多个从属计算机117可以具有多个处理器单元121,这取决于它们的预期用途,如之前所讨论的那样。此外,虽然仅示出了用于主控计算机103和从属计算机两者的单个接口装置113或123,但是应当注意,对于所公开的技术的可替代实施例,计算机103、或从属计算机117中的一个或多个从属计算机、或两者的某种组合可以使用两个或更多个不同的接口装置113或123来通过多个通信接口进行通信。
对于所公开的技术的各种示例,主控计算机103可以连接到一个或多个外部数据存储装置。这些外部数据存储装置可以使用可由主控计算机103访问的计算机可读介质的任何组合来实施。计算机可读介质可以包括例如微电路存储器装置,该微电路存储器装置例如是读写存储器(Read-Write Memory,RAM)、只读存储器(Read-Only Memory,ROM)、电子可擦除可编程只读存储器(Electronically Erasable And Programmable Read-OnlyMemory,EEPROM)或闪存微电路装置、CD-ROM盘、数字视频盘(Digital Video Disk,DVD)或其他光学存储装置。计算机可读介质也可以包括磁带盒、磁带、磁盘或其他磁性存储装置、穿孔介质、全息存储装置或任何其他可用于存储期望信息的介质。根据所公开的技术的一些实施方式,从属计算机117中的一个或多个从属计算机可以替代地或附加地连接到一个或多个外部数据存储装置。通常,这些外部数据存储装置将包括也连接到主控计算机103的数据存储装置,但是它们也可以不同于由主控计算机103可访问的任何数据存储装置。
还应当理解,图1和图2中所示的计算机网络的描述仅作为示例提供,并且其并非旨在暗示对关于所公开的技术的替代实施例的使用范围或功能的任何限制。
兴趣点周围的布局环境
如背景技术中所讨论的,对兴趣点周围的布局环境的分析通常集中于图像分析,例如集中于基于边缘的图形匹配(pattern matching)方案。然而,传统的图像分析突出了两个问题。首先,用于图像分析的数据集在信息密度上是相同的,并且因此是限制性的,特别是对于不同类型的布局环境分析。例如,位图数据集中的每个像素表示针对图像中的每个点的相同信息。特别地,可以在布局设计文件中描述布局设计,该布局设计文件包含多边形(例如,图形)集合,该多边形集合表示应该印刷在特定层上的硅晶片上的内容。布局设计文件的一个示例包括图形文件,其中每个坐标表示网格中的简单点,而没有捕获到附加的信息,其中数据存储采用位图或压缩位图的图像数据或坐标多边形数据库的形式。这些数据集基本上是单参数输入(即,多边形层坐标/像素)或少量参数(即,多层坐标/像素)。其次,集中于图像分析图形匹配在计算上昂贵,而且具有固有的局限性。
如背景技术中所讨论的,可能有潜在地数十亿个图形要受到分析,从而在性能和相似性标准(例如,模糊性)方面产生瓶颈。例如,现有的基于边缘的图形匹配执行了分析,但是在其相似性标准上限制于基于边缘的移位。特别地,对于若干半导体制造工艺,识别重复图形当前使用了基于边缘的图形匹配,但是限制于图形的高度重复和精确匹配类型(例如,类似阵列),而不能应用于随机逻辑设计。此外,对于热点检测,使用了用于已知热点的基于原始边缘的图形匹配;然而,这种分析不能检测首次看到的新图形的热点概率(除非新图形与已知热点非常相似)。在这点上,可以依赖于基于像素的匹配技术的热点检测在计算上以及在存储器上是昂贵的。此外,当使用基于原始边缘的图形匹配方法时,其他分析(包括产量提高或风险评估)受到限制。
因此,在一个或一些实施例中,执行以下项中的一项或两项,包括:(1)将与布局环境中的POI相关联的信息内容扩展到典型图像分析之外;和/或(2)针对特定下游应用定制与POI相关联的信息内容和/或对与POI相关联的信息内容的分析(例如,针对特定下游应用定制关于POI获得的信息内容和/或分析针对特定下游应用定制的关于POI的信息内容)。以这种方式,可以改进依赖于POI的表征的建模应用和/或仿真应用,如下面更详细地讨论的。
此外,可以在开发过程的一个或多个阶段执行基于POI的分析。示例阶段包括但不限于设计阶段和制造阶段。设计阶段包括生成布局设计,在生成布局设计期间,布局设计的设计者可能不知道或未考虑制造的细节(例如曝光细节和工艺细节)。相反,制造阶段包括分析/修改布局设计,在分析/修改布局设计期间,制造商可以知道或考虑曝光的细节(例如,以下项中的任何一者、任何组合或全部:以抗蚀剂强度表示的图像;剂量;波长)和抗蚀剂模型细节(例如,以下项中的任何一者、任何组合或全部:抗蚀剂K值或抗蚀剂吸光度系数;抗蚀剂膜厚度;抗蚀剂模型内核和阈值)。
与POI相关联的信息内容/分析可用于提取针对下游应用定制的特征,并且更具体地,在开发过程的特定阶段针对下游应用定制的特征。在一个或一些实施例中,提取与POI相关联的特征的一种方式是通过使用针对下游应用定制的一个或多个内核,这些内核与POI周围或围绕POI的布局设计的表示进行卷积,以便生成与POI相关联的特征码。作为一个示例,在制造阶段,在了解制造细节中的一些或所有细节(例如曝光细节和抗蚀剂模型细节中的一者或两者)的情况下,可以选择内核以提取与POI相关联的特征,以便在制造阶段期间执行下游应用,如下面更详细地讨论的。
内核(可互换地称为卷积矩阵或掩模)可以包括用于提取POI周围或围绕POI的环境的一个或多个特征的矩阵。如下文进一步讨论的,可以使用与POI具有固定关系的内核来执行卷积(例如,内核的中心与POI重合;内核相对于POI定位,例如相对于POI位于左侧、右侧、顶侧或底侧)。然后可以针对下游应用(例如,针对热点检测;OPC;等等)来分析特征码及其从POI周围的环境与限定的内核的集合的卷积生成的结果值。在其他实施例中,使用包括与POI有关的或相关联的测量值的一个或多个参数来执行提取与POI相关联的特征的另一方式。如下文进一步讨论的,可以将所获得的参数(例如,针对不同类型的POI和/或针对不同的下游应用,获得不同的参数集合)和/或针对下游应用定制对参数的分析。
构思了各种下游应用,包括:(1)光学邻近校正(Optical Proximity Correction,OPC),例如用于生成OPC校正值(例如,参见第2014/0215416A1号美国专利申请公开和第2019/0155142A1号美国专利申请公开,二者的全部内容通过引用并入本文中);(2)子分辨率辅助特征(Sub Resolution Assist Feature,SRAF)放置;(3)热点检测(例如,参见第2014/0089877A1号美国专利申请公开和第2019/0087526A1号美国专利申请公开,二者全部内容通过引用并入本文中);以及(4)重新确定布局设计的目标(例如,布局缩减)。构思了其他下游应用。
因此,在一个或一些实施例中,通过将内核集合(例如,2-D图像集合)与布局设计的表示(例如,网格)进行卷积来生成特征码(可互换地称为特征向量)。特别地,特征码包括值的集合,在该值的集合中每个值由集合中的相应内核与网格(或布局设计的其他表示)的一部分进行卷积而产生。例如,相应的内核集合可以包括预定数目的内核,例如至少2个内核、至少3个内核、至少4个内核、至少5个内核、至少10个内核、至少15个内核、至少20个内核、至少25个内核、至少30个内核、至少40个内核、至少50个内核等等。内核集合的卷积得到用于特征码的值的集合(例如,对于具有第一内核、第二内核和第三内核的内核集合,第一内核与网格的卷积得到第一值,第二内核与网格的卷积得到第二值,而第三内核与网格的卷积得到第三值)。如下所论述的,可以使用各种类型的内核。可以对用于卷积的内核进行选择,以从布局设计的表示中提取与特定下游应用相关的特征。在这点上,可以定制不同的内核集合以提取与不同下游应用相关的不同特征。
如下文更详细地讨论的,可以基于以下项中的任何一项、任何组合或全部来选择一个或多个所述内核集合:(1)POI类型(例如,是POI存在于布局设计中的多边形的边缘(例如线端)上,还是POI存在于布局设计中的多边形内部);(2)下游应用;或者(3)布局设计的一个或多个方面(例如,技术的类型(例如,使用第一内核集合进行卷积的第一nm技术(例如,10nm技术)与使用第二内核集合进行卷积的第二nm技术(例如,20nm技术),其中第一内核集合与第二内核集合不同)和/或层的类型(例如,使用第一内核集合进行卷积的第一材料层(例如金属层)与使用第二内核集合进行卷积的第二材料层(例如扩散),其中第一内核集合与第二内核集合不同))。例如,第一内核集合可以与OPC相关联并且可以用于生成布局设计中的POI的相应的特征码,第二内核集合(与第一内核集合不同)可以与热点检测相关联并且可以用于针对布局设计中的POI生成相应的特征码,等等。作为另一示例,内核的数目或内核的类型中的一者或两者可以取决于下游应用。特别地,更关注于更接近POI的区域的第一下游应用可以使用更少的内核(内核1和内核2),而更关注于POI周围的较大区域的第二下游应用可以使用更多数目的内核(内核1、内核2和内核3)。因此,使用内核,可以对从布局设计中提取信息进行定制以用于特征码的最终分析。
内核可以基于以下项中的任何一项、任何组合或全部而变化:形状(例如,圆形、环形、正方形、矩形);取向(例如,是依赖于取向的与不依赖于取向的);尺寸;函数(例如,遵循阶跃函数的tophat内核;遵循高斯分布的高斯内核);或者晕轮/延展(例如,对于相同的函数(例如高斯内核函数),可以获得不同的内核以改变晕轮)。如下面更详细讨论的,精度可以包括粒度的度量,并且可以限定在对内核和布局二者进行仿真期间的采样。
作为一个示例,一个内核集合(例如热点检测内核)可以是不依赖于取向的(例如,不依赖于布局设计中的POI的取向的一组同心圆)。另一内核集合可以是依赖于取向的(例如,内核与网格的定位于POI的正左侧的一部分进行卷积;内核与网格的定位于POI的左上侧或左下侧的一部分进行卷积;内核与网格的定位于POI的正右侧的一部分进程卷积;内核与网格的定位于POI的右上侧或右下侧的一部分进行卷积;等等)。以这种方式,例如,内核可以为水平多边形生成与垂直多边形不同的值,只要这种特性与下游应用相关。此外,内核可以相对于彼此变化(例如,集合中的内核是否彼此互斥;所述集合中的内核是否至少部分地彼此重叠;所述集合中的内核之间的距离;等等)。因此,与传统的基于像素的图像分析不同,对内核集合的选择以及从内核生成的特征码可以提取为特定下游应用(例如,OPC与热点检测)定制的信息内容(例如,一个或多个特征)。
进而,可以针对特定下游应用分析所生成的特征码。特征码可以包括一系列值或值的集合,如上所述。此外,如上文所论述的,构思了各种下游应用,包括但不限于:量化来自不同源/布局的各种图形的相似性;通过识别重复(例如,先前计算的)解的OPC运行时加速;基于其与图形库中已知热点的图形相似性的新热点检测;子分辨率辅助特征(SubResolution Assist Feature,SRAF)放置;以及重新确定布局设计的目标。在第一特定实施方式中,可以针对特定下游应用(例如,OPC、热点检测等)定制分析(例如精确和模糊聚类、图形搜索和图形相似性)。在第二特定实施方式中,对特征码的分析可以基于与具有已知性质的其他特征码(例如,已知热点的特征码)的比较。
构思了各种类型的分析。在一个类型中,特征码(包括用于相应特征码的一系列值)可以与其他特征码(例如同一布局设计中的其他特征码或对照的特征码集合中的其他特征码)进行比较以确定相似性。在另一类型中,可以使用机器学习来进行分析。例如,一种或多种机器学习方法可以用于生成针对不同下游应用的数学模型(例如,OPC数学模型,其涉及基于为了提取与OPC相关的特征而生成的特征码来确定相应的特征码是指示“良好几何形状”还是“不良几何形状”;热点数学模型,其用于基于为了提取与热点检测相关的特征而生成的特征码来确定各个特征码是指示“热点”还是“良好图形”)。在训练热点数学模型的示例中,机器学习方法可以使用包括对应于已知热点的特征码数据和对应于已知良好图形的特征码数据的训练数据集,以便生成热点数学模型。
在一些实施例中,可以使用与POI相关联的一个或多个几何参数(例如锚定到POI的测量值)来捕获POI周围的或与POI相关联的环境。此后,可以对这些几何参数中一些或所有几何参数进行分析以供下游应用使用。如上文所论述的,可以在开发过程的各种阶段执行基于POI的分析。例如,在设计阶段中,设计者可能不知道制造细节。在这点上,基于参数POI的方法可以专门集中于与POI的环境有关的几何参数,并且因此可以是与制造细节无关的(包括完全不依赖于用于制造的曝光细节或工艺细节)。以这种方式,基于参数POI的方法可以在设计阶段期间执行以下项中的一项或两项:(1)识别布局设计中的潜在问题设计区域;和/或(2)修改已识别的问题设计区域。
在设计阶段期间以及在制造阶段期间在执行另一种基于POI的方法(例如上面讨论的基于内核POI的方法)之前执行基于参数POI的方法,可以减少在制造阶段期间可能需要解决的潜在问题设计区域的数目和/或潜在问题设计区域的严重性。因此,基于参数POI的方法,即使考虑到的其信息范围更有限(例如,仅几何参数),也可以辅助半导体设计过程。
在一个或一些实施例中,在应用基于参数POI的方法时,系统可以以各种方式定制几何参数的获得和/或分析,所述各种方式包括:基于POI类型或特定下游应用中的一者或两者来定制所获得的几何参数;和/或基于POI类型或特定下游应用中的一者或两者来定制分析。
仅仅作为示例,定制可以包括:(1)应用基于知识的方法,由此,针对每个POI类型,识别不同的特征并将其馈送到系统。通过特征分析和缩减,可以针对下游应用进行定制从而细化和建立最小特征集合;或(2)应用捕获更大参数集合(例如,所有可用参数)的更通用方法,其中系统决定哪些特征更相关,直到获得最小集合。
用于一个或多个几何参数的值可以包括POI参数数据集,该POI参数数据集表示关于与POI相关联的布局环境的信息的压缩集合。在一个或一些实施例中,该信息的压缩集合包括用于几何参数的值,并且具体地排除用于制造的曝光细节或工艺细节中的一者或两者。如下文进一步讨论的,POI可以显著增加小数据集内的信息密度。进而,POI参数数据集可被下游应用使用,特别是在设计阶段期间,以改善应用了这种数据集的下游应用中的性能。在一些实施例中,可以针对特定下游应用或POI类型中的一者或两者(例如,为捕获POI周围的布局环境而优化)定制POI参数数据集。可替代地,未针对特定下游应用或POI类型定制POI参数数据集,并且针对特定下游应用或POI类型中的一者或两者定制POI参数数据集的后续分析。
因而,在一些实施例中,标准POI参数数据集(包括用于标准参数集合的值,并被存储在标准POI参数数据结构中)可用于每个POI,以捕获POI周围的环境供多个下游应用使用。以这种方式,标准POI参数数据集可以不依赖于POI类型和下游应用两者。因此,实际测量到的几何值可以填充整个标准POI参数数据结构的大部分或全部;然而,下游分析(例如机器学习)可以忽略或忽视POI参数数据集中的实际测量值,以针对特定下游应用定制分析,如下面进一步讨论的。
可替代地,可以针对POI类型或下游应用中的一者或两者定制POI参数数据集。具体地,在一个实例中,可以基于POI类型来定制POI参数数据集。例如,在一个或一些实施例中,POI的类型包括但不限于边缘型POI(例如,线端POI或与最小空间相关联的边缘)和多边形型POI(例如,过孔型POI)。在另一实例中,可以针对下游应用定制POI参数数据集(例如,热点POI参数数据集,其与标准POI参数数据集不同并且潜在地为标准POI参数数据集的子集,可以包括经定制以确定热点检测的参数)。在又一实例中,可以针对POI类型和下游应用两者定制POI参数数据集。特别地,对于光刻应用(包括涉及边缘移动的应用),使用几何参数建模的POI类型可以是边缘型POI。相反,对于化学机械平面化(Chemical MechanicalPlanarization,CMP)的环境中的凹陷,使用几何参数建模的POI类型可以是多边形类型POI。
因此,可以取决于下游应用而对布局的各个部分进行不同地处理。作为一个示例,可以取决于下游应用而对过孔(或其他小开口)进行不同地处理。特别地,响应于第一类型的下游应用(例如分析CMP平面性的下游应用),可以使用多边形类型POI在多边形层级上对过孔进行建模,例如建模CMP平面性变化,从而将过孔作为整体来处理和分析。类似地,在下游应用分析布局的一部分(例如过孔或非过孔)的电容的情况下,可以使用多边形类型POI在多边形层级上对布局的一部分(例如过孔)进行建模。相反,响应于第二类型的下游应用,可以使用边缘型POI(其中,过孔自身可以被划分成离散的边缘集合)在边缘层级上对过孔进行建模,例如光刻模型,借此,过孔的边缘可以改变或移动,其中过孔的每个边缘可能被独立地改变。
作为一个示例,实际测量的几何值可以填充与下游应用相关的标准POI参数数据结构中的参数,而空值可以填充与下游应用不相关的标准POI参数数据集中的参数。作为另一示例,标准POI参数数据集可以包括对于多个下游应用共有的参数,并且可以基于特定下游应用来补充(例如,该参数集合可以被扩展以适应某种类别的POI,例如在检测到线-过孔覆盖不足的情况下,在该情况下与一个或多个过孔有关的附加测量值(例如过孔尺寸,以及除了覆盖区域之外的从过孔到POI的距离,它们可以补充标准POI参数数据集)可以被添加到该参数集合中。以这种方式,POI参数数据集可以包括用于大量独特参数的数据结构,其中用于POI参数数据集中的每个几何参数的值表示关于布局环境的信息的压缩集合。
作为再一个示例,不同的下游应用可以具有不同的相关联的POI数据集(包括用于特定参数集合的值)。特别地,特定光刻应用POI参数数据集可以包括用于针对特定光刻应用定制的参数的值(其中这些值存储在对应的特定光刻应用POI参数数据结构中或存储在存储有附加空值的标准POI参数数据集中)。相反,热点POI参数数据集可以包括用于针对热点检测定制的参数的值(其中这些值存储在对应的热点POI参数数据结构中或存储在存储有附加空值的标准POI参数数据集中)。以这种方式,可以针对特定下游应用定制POI参数数据集(包括用于特定参数集合的几何值)。作为另一示例,系统可以识别POI类型并获得与该POI类型对应的几何值。在一些实施例中,POI类型可特定于特定下游应用。例如,以下是作为用于热点检测中的潜在热点的位置的不同类型的POI,包括:(i)线端回拉热点(参见例如,在下面进一步讨论的,图12a至图12N);(ii)线的掐捏(Pinching)/切口热点;(iii)线桥接热点;以及(iv)线-过孔覆盖不足热点。在其他实施例中,POI类型可以是下游应用共用的。
类似地,POI参数数据集(例如,标准POI参数数据集或定制的POI参数数据集)的分析可以针对特定下游应用进行定制。在一些实施例中,机器学习可以针对以下列方式中的任一种方式进行定制:(1)针对特定下游应用;(2)针对特定类型的POI;或(3)针对用于特定下游应用的特定类型的POI。作为一个示例,机器学习方法可以使用训练数据集,该训练数据集包括对应于已知热点的POI参数数据和对应于已知良好图形的POI参数数据,以便训练针对热点检测定制的机器学习模型。作为另一示例,机器学习方法可以使用训练数据集,该训练数据集包括对应于已知线端回拉热点的POI参数数据和对应于已知非线端回拉热点的POI参数数据,以训练针对线端拉回热点检测定制的机器学习模型。
作为又一示例,测试数据(例如扫描链测试数据)可以与基于参数POI的方法结合使用,以便识别布局设计中的有问题部分。特别地,扫描链测试可能积聚大量数据,这些数据与来自实际工作管芯上的自动测试图形生成(Automatic Test Pattern Generation,ATPG)的潜在误差有关。进而,可以分析扫描链测试数据以便隔离布局设计的部分,包括导致潜在误差的边缘或多边形的特定组合。已识别的边缘或多边形的特定组合可被转换成填充已识别的POI参数数据集(例如单个已识别的POI参数数据集或已识别的POI参数数据集的组合)的几何值。作为一个示例,通过对扫描链测试数据的分析,特定结构(例如特定类型的过孔)的可被识别为潜在地易于出现错误(例如,具有某一百分比的故障)。可以在一个或多个已识别的POI参数数据集中描述特定结构(例如,可以使用用于潜在地易于出现错误的特定类型的过孔的几何值来填充过孔有问题的POI数据集)。实际上,对于被检查的布局设计,可以将POI参数数据集与有问题的POI参数数据集进行比较。在被检查的布局设计中的过孔的示例中,这些过孔可以被描述为几何参数(例如,每个过孔可以包括对应的过孔POI参数数据集,其中填充有用于过孔的几何值)。可以将布局设计中的过孔POI参数数据集与有问题的POI参数数据集进行比较,以便确定是否存在匹配(或在某一容限内的匹配),以便推断布局设计中的特定过孔是否易于出现错误(例如,具有某一百分比的错误可能性)。作为另一示例,特定结构(被识别为可能容易出错)可以被转换为已识别的POI参数数据集的集合(其中特定结构被划分为边缘集合,该集合中的每个边缘对应于有问题的POI参数数据集的集合中的一个POI参数数据集)。进而,可以将被检查的布局设计中的POI参数数据集与已识别的POI参数数据集进行比较,以便确定它们是否与有问题的POI参数数据集的集合匹配(或在某一容限内匹配)。因此,可以对被检查的布局设计内的各种结构中的一个、一些或全部结构进行分析并归于某一百分比的潜在误差,并且依次对潜在的修改进行排序。
以这种方式,对参数集合和/或参数的分析可针对特定下游应用定制和/或POI类型进行定制,并且可充分捕获POI的环境以提供解析特定下游应用(例如,图形聚类;收益风险评估;等等)所需的信息。
构思了各种类型的几何参数。作为一个示例,该参数集合可以包括以下项中的一项或两项:(1)关于POI所存在的多边形的一个或多个几何参数(例如,POI多边形的自描述);和/或(2)关于POI所存在的多边形相对于POI的多边形周围的环境中的其他多边形的几何参数。
例如,关于(1),几何参数可以包括以下项中的任意一项、任意组合或全部:POI自身(例如,对于线端POI,线端的长度);POI的多边形相对于POI的各个方面(例如,抵接线端POI的两端的水平线或垂直线;距POI的最近边缘(例如,凹的或凸的);从POI到最近边缘的距离);或者POI的多边形(例如,POI的多边形的长度或宽度;POI的多边形的边缘类型)。
关于(2),几何参数可以包括以下项中的任意一项、任意组合或全部:其他多边形相对于POI的多边形的接近程度(例如,与相对于POI的多边形最近的多边形相关的几何参数;与相对于POI的多边形第二最近的多边形相关的几何参数);其他多边形与POI的多边形之间的关系几何参数(例如,距离(例如从其他多边形到POI的边缘距离);POI的多边形与其他多边形之间的公共行程长度);其他多边形与POI的多边形之间的关系和方向几何参数(例如,从POI的多边形至下一个相对的顶部多边形的距离;POI的多边形与下一个相对的顶部多边形之间的公共行程长度);其他多边形的描述几何参数(例如,其他多边形的宽度和/或高度尺寸;距POI的多边形最近的其他多边形的边缘的边缘类型)。在这点上,几何参数(例如,关于:(1)POI所存在的多边形和/或(2)POI所存在的多边形相对于POI的多边形周围的环境中的其他多边形)的数目可以是至少100、至少200、至少230、至少250等。
例如,POI参数数据集中的参数A上的一个数据点可以表示从POI至垂直多边形至POI右侧的距离(关于POI所存在的多边形的参数的示例),而POI参数数据集中的参数B上的另一数据点可以表示从POI至POI下方的凹角的距离(关于POI所存在的多边形相对于POI的多边形周围的环境中的其他多边形的几何参数的示例)。因此,在一些实施例中,用作对下游应用的输入的数据可以包括POI参数数据集。可替代地,对下游应用的输入可以包括POI参数数据集。特别地,用以捕获POI周围的或与POI相关联的环境并且用于下游应用的数据限于并且仅包括物理布局参数输入。
如以下更详细地讨论的,可以单独地或组合地分析与POI相关联的几何参数。例如,机器学习可以生成机器学习模型,机器学习模型被配置为结合与POI相关联的几何参数来进行分析。使用在POI参数数据集中的一个或多个几何参数可以改善下游应用中的性能和效率中的一者或两者。POI参数数据集可以包括在少得多的数据量中捕获的更多信息,从而导致使用POI参数数据集的下游应用比使用传统数据集的相同下游应用执行得快得多并且使用更少的内存。例如,效率可导致不需要特定知识或使用任何第一原理处理信息,或建模/仿真结果用于输入。这不同于可能需要首先执行另一模型或仿真以创建输入所需的数据的一般过程。此外,使用POI参数数据集及其关于布局环境具有特定和密集含义的布局测量值的许多参数,可以提供性能和效率优势。以这种方式,下游应用(其可以包括例如图像、图形和光刻/蚀刻工艺信息等的其他信息)并不仅仅依赖于物理布局测量参数输入。
因此,在一个或一些实施例中,POI参数数据集可以用一组纯物理布局测量参数代替图像或图形捕获方法,该组纯物理布局测量参数中,POI参数数据集中的每个参数捕获关于布局设计的独特特征。另外,由于POI参数数据集集中于测量值,因此不需要输入第一原理过程物理信息,因为POI参数数据集的使用是与物理无关的。
此外,与POI参数数据集中的其余几何参数相比,每个几何参数在捕获的信息方面可能是完全独特的。这种独特性大大增加了在小数目集合中捕获的信息的量(其可以仅针对几何值),固有地增加了信息密度和机会,以改进应用于POI参数数据集的任何建模或仿真应用的运行时间和内存度量。特别地,这显著增加了小POI参数数据集内的信息密度,该小POI参数数据集可以被特别优化以用于捕获POI周围的布局环境。
返回参考附图,图3是用于通过将内核(kernel)与布局设计的表示进行卷积并分析用于下游应用的特征码(例如,以确定特征匹配)来生成特征码的流程图300。在302,获取布局的表示。构思了布局设计的各种表示。作为一个示例,网格可以包括布局设计的一个表示,其中对于图形文件,每个坐标可以表示网格中的单点。例如,网格可以包括等间隔的2-D点阵列。布局设计内的多边形可以基于多边形的边缘与网格上的点重合的位置而相对于网格来限定。此外,网格的分辨率可以增加或降低,从而得到更大或更小的信息密度。构思了其他表示。
在304,获取一个或多个POI。在一些实施例中,系统可以生成并存储POI的列表以用于稍后访问/分析。可替代地,系统可以响应于确定针对POI生成特征码而生成POI列表。作为一个示例,可以执行完整布局设计的子采样,以便确定用于每个技术节点或设计层优化的POI的位置。在一些实施例中,可以自动执行对POI的位置的选择。在这点上,可以通过规则集合或从光刻(例如,基于模型)模拟的输出来对POI进行几何上的限定。
在306,获取与下游应用相关联的内核集合。如上文所论述的,内核可以在一个或多个方面变化,所述一个或多个方面包括以下项中的任何一项、任何组合或全部:内核的形状;内核的尺寸;粒度(例如,用以采样布局的网格的细度水平的度量);内核的取向(例如,依赖于取向或不依赖于取向);晕轮延展;精度;等等。以这种方式,可以使用各种内核来生成用于支持特定下游应用的分析的特征码。此外,可以将不同的内核集合分配给不同的下游应用(例如,分配用于OPC应用的OPC内核集合;分配用于热点检测的热点内核集合;等等)。不同的内核集合可以彼此不同,并且可以捕获与针对特定下游应用定制的布局设计有关的特征或环境。例如,为相应集合选择的内核可以具有与相应下游应用相关的光学和/或光刻考虑。以这种方式,系统可以限定多种类型的内核以捕获不同的特征,并且针对不同的下游应用限定多种内核集合。
此外,可以针对不同的应用对内核的选择进行优化,例如针对不同的技术节点和/或不同的设计层样式(例如,其中单个器件(例如,晶体管、电容器、电阻器等)例如经由金属化层与晶片上的布线互连的后道工序(Back-End-Of-Line,BEOL);其中单个器件在半导体上被图形化,等等)的前道工序(Front-End-Of-Line,FEOL)。在一些实施方式中,测试数据可以用于确定哪些内核提取与特定下游应用相关的特征。例如,关于热点检测,可以使用已知为热点或已知为良好图形的测试数据来测试各种内核。响应于对当被卷积以生成特征码时正确地指示特征码指示热点或良好图形的一个或多个内核(其可以是各种内核的子集)进行测试,所述一个或多个图形可以被分配为用于针对热点检测生成特征码的由一个或多个内核组成的集合。同样关于OPC,可以测试内核以识别当被卷积以生成特征码时正确地指示关于OPC的“良好几何图形”或“不良几何图形”的内核,并且这些内核此后可以用作用以提取与OPC确定相关的特征的内核。
在308,通过将内核与布局的表示的部分进行卷积来生成特征码。例如,在布局设计中的一个、一些或所有POI处计算数字表示,例如特征码。如下文进一步讨论的,内核捕获与POI相关联的大量环境,这与边缘是可以进行匹配的独特位置的典型的基于图形的方法相反。进而,基于内核生成的特征码可以用于各种目的。例如,可以分析特征码以确定相应的POI是否与几何形状边缘对准,这又可以用作不同图形之间的匹配准则。通过内核卷积生成特征码(例如,特征向量)的计算成本例如通过聚类而被总流程处理时间中的效率所抵消,如以下进一步讨论的。在一些实施例中,使用特殊的卷积算法来确保如果任何POI周围的几何形状在内核的范围(晕轮)内是相同的,则所收集的特征码已经被生成而没有任何数值差异。
在310,可以分析用于下游应用的特征码。这些特征码(其可以包括一系列值)可以被组合分析(例如,所有值都在另一特征码的值的容限内),或者可以被单独分析(例如,如果用于特征码的系列值中的一个值不在另一特征码的对应值的容限内,则不分析用于特征码的系列值中的其他值)。
图4是针对下游应用在310处分析特征码的一个示例的流程图。在400,对一个或多个特征码执行机器学习。在402,基于机器学习执行聚类。
作为一个示例,基于对内核的选择以提取到特定下游应用的相关特征的特征码可以准确地表示独特图形。在一些实施例中,装仓(binning)或聚类可用于分析特征码。作为装仓或聚类的一个示例,可以生成与下游应用相关的多个仓,其中可以基于测试数据来限定这些仓。特别地,对于热点检测,两个仓可以包括热点仓和良好图形仓。可使用已知热点的和/或已知良好图形的测试数据,以限定用于热点仓和良好图形仓中的一者或两者的聚类标准(例如,应当分配给相应仓的特征码值的边界)。在限定聚类之后,可以分析特征码以用于放置在相应的仓中,并且进而用于得出关于特征码的结论。例如,在生成用于限定热点仓和良好图形仓的特征码的范围之后,用于放置在相应仓中的针对POI(关于其指示热点还是良好图形是未知的)的特征码的分析指示关于POI是热点还是良好图形的确定结果(例如,将针对POI的特征码放置在热点仓中指示POI是热点;将针对POI的特征码放置在良好图形仓中指示POI是良好图形)。
作为装仓或聚类的另一示例,可以生成与下游应用相关的多个仓,其中这些特征码被聚类在相应的仓中以用于图形匹配。特别地,可以将预定容限内的特征码分配给同一个仓,从而确定分配给同一个仓的特征码共享至少一个类似方面。
用于相应仓的聚类标准(例如,应当被分配给相应仓的特征码值的边界)可以经受测试以确定导致相似(例如,该相似性是从下游应用的角度来看的)图形的精确聚类的数值容差。例如,在一些实施例中,可以执行模糊聚类,例如迭代模糊聚类。为了确定聚类标准,可以使用初始容差或数值增量(例如0%)。此后,容差或数值增量可以增加,例如增加到5%或10%,以确定容差极限,在该容差极限之后聚类导致误差(例如,容差变得太大以至于与热点相关联的特征码被与和良好图形相关联的特征码聚类到一起)。
聚类可以是用于优化的和高度定制的图形相似性标准的机器学习应用的一部分。特别地,为了进一步减少用于下游应用的数据,可以使用机器学习聚类方法以考虑各种方面,例如性能和聚类结果稳定性。因此,可以生成针对每个POI的特征码并且将其用于机器学习下游流程中,以用于下游应用,例如用于图形匹配、图形分析、布局缩减、OPC和热点检测。这样,下游应用可以在4X-10X的范围内得到改善(例如,聚类可以改善性能)。与性能提升分开地,可定制的和相关的图形聚类结果可以改善最终结果的一致性和准确性。以这种方式,聚类技术可以提供高效、准确、相关、一致和稳定(例如,运行到运行)的结果。
可以在例如图1至图2中所示的分布式计算环境中执行机器学习应用或特征码的存储中的一者或两者。特别地,为了允许应用于所收集的数据(包括特征码)的进一步操作,可以使用被配置为在分布式环境(例如,具有至少一千个远程计算机)中操作的持久数据库。数据库可被配置为仅存储生成的特征码的一个独特副本以及这些特征码源自的位置。该存储配置可以减少至少一个数量级、至少两个数量级或至少三个数量级的数据量,并且可以允许更快和有效的操作。
某些特征可以接近POI。其他特征可以在布局设计中更分散。对于更分散的特征,有两个选项来考虑这些特征。首先,用于生成针对相应POI的特征码的内核可以覆盖布局设计上的较大区域;然而,增大该面积可能导致特征码的生成过于计算上昂贵。其次,可以将与多于一个POI相关联的特征码组合在一起,以使分析考虑到更分散的特征。因此,在一个实施例中,分别分析每个特征码(例如,针对热点检测、OPC等的一次一个特征向量)。可替代地,可以组合分析与不同POI相关联的特征码。特别地,POI(及其相关联的特征码)可以基于叠加构造(例如,移动到网格的不同部分的窗口(具有相关联的窗口尺寸))而被组合在一起(例如,窗口可以逐个网格点地跨网格滑动;窗口可以通过移动以网格几何形状的因子(例如窗口宽度的1/2)而跨网格滑动)。出于分析的目的,可以考虑将窗口内的POI分组在一起。
作为另一示例,可以针对特定特征(例如角的类型(例如,将凸角与凹角分开聚类))执行聚类。机器学习可以针对来自数据训练集的这种类型的数据。一旦模型被充分训练,该模型可用于先前未见的布局设计,以便识别角特征(例如,凸角与凹角)。可以经受机器学习的其他特征包括但不限于:OPC校正值;SRAF(Sub Resolution Assist Feature,子分辨率辅助特征)放置;光刻热点;或者重新确定布局设计的目标(例如,布局缩减)。
图5是OPC分析的一个示例的框图500,例如可以在OPC环境中使用的图形匹配。在图5中示出了输入/输出502和被添加以提高一致性的特征504。在506,输入目标层。在508,可以执行布局缩减。在510,例如基于来自片段特征码和OPC显示数据库516的分析来识别独特形状和它们的副本。在512,可以仅针对独特形状执行OPC,其中映射仅针对副本。此外,新的独特形状可以被保存到片段特征码和OPC显示数据库516。在514,可以将一致的OPC应用于所有副本。
图6A至图6I是使用特征码来确定特征匹配的一系列框图。例如,图6A示出了图形1(600)和图形2(602),图形1(600)和图形2(602)被假定为完全相同(或非常相似)的图形。在这点上,通过将内核与布局设计的网格进行卷积而生成的相应特征码应当是相同的或是在预定容限内。图6B显示出了图形1(600)和图形2(602),图形1(600)和图形2(602)的边缘被元件606分段以形成较小的片段。以这种方式,元件606将相应图形的边缘分段,以便将POI608放置在元件606之间,如图6C中所示。可替代地,元件606可以被放置在图形的每个拐角点处。
此后,可以从布局的表示中裁剪区域,例如在图6D中示出的那样。特别地,图6D示出了以枢轴点(例如POI 608)为中心的裁剪区域的半径620。2-D区域可以包括其中提取期望特征的晕轮/环境。因此,晕轮/环境可以包括围绕POI或与POI具有固定关系的兴趣区域,在兴趣区域中寻找该区域的特性或特征。
图6D示出了作为圆的2-D区域;然而,构思了其他2-D区域,包括正方形或矩形等。此外,2-D区域以枢轴点为中心;可替代地,2-D区域可以相对于枢转点定位,例如定位于枢转点的顶侧、底侧、左侧、右侧等。此外,图6D是为了说明的目的。2-D区域可以大于或小于所描绘的区域。例如,裁剪区域的半径可以更大,例如3倍大,以使得裁剪区域可以考虑相邻图形。
图6E示出了用于特定应用(例如,OPC)以捕获布局设计的一方面(例如,图形密度)的内核集合(例如,tophat内核)。例如,内核1(630)包括外径为“a”并且内径为“b”的环,内核2(632)包括外径为“b”并且内径为“c”的环,内核3(634)包括外径为“c”并且内径为“d”的环。因而,这些环是同心的并且彼此不重叠(例如,彼此互斥)。此外,构思了更少或更多数目的内核。此外,这些内核可以包括POI的区域(例如内核3(634)内部的内核)。可替代地,内核可以包括POI外部的区域,以便与POI外部的区域卷积。图6F是叠加在布局设计的表示上并以POI 608为中心的内核的图示640。
因此,所选择的内核的数目和类型可以取决于下游应用,以使得内核从POI晕轮/环境中提取期望的目标特性。如上所述,第一下游应用可以寻求获得POI周围更大区域的环境。在这种情形下,可以使用内核1(630)、内核2(632)和内核3(634)。相反,第二下游应用可以寻求获得POI周围较小区域的环境。在这种情况下,可以使用内核1(630)和内核2(632)中的一者或两者(但不能使用内核3(634))。此外,可以取决于下游应用来执行来自布局的表示中的各种类型的提取。特别地,与所选择的内核的数目/形状分开地(或除此之外),可以基于下游应用来选择用于卷积的函数(例如,tophat;高斯;等等)。
图6F中所示的三个内核是以POI 608为中心的三个tophat内核的集合(假设该内核集合从与下游应用相关的布局的表示中提取特征)的示例。示例中的每个内核具有与其他内核不同的内半径和外半径。参见图6E。此外,每个内核在当与POI卷积时,在该tophat内核的环中产生密度图形。以这种方式,如图6F中所示的卷积相当于计算相应环内的图形的密度。将POI周围或附近的区域划分为分离的环,所生成的结果特征码包括不同的值,其中不同的值提供了在远离POI时(当从内环到外环进行检查时)的密度的指示。为了便于描述,在图6F中示出了与一个POI 608相关联的内核。中心位于布局设计中的一个、一些或每个POI上(或相对于布局设计中的一个、一些或每个POI定位)的内核可以被卷积,以便生成针对布局设计中的一个、一些或每个POI的特征码。尽管图6F中示出了三个内核,但构思了更少或更多数目的内核。例如,构思了4个内核、5个内核、10个内核、15个内核或更多内核。
可以使用不同的内核来提取除了密度图形之外的特征。如上所论述的,构思了其他类型的内核,包括但不限于:高斯内核;方向高斯内核;泊松内核;线性内核;指数内核;余弦内核;伊番科尼可夫(Epanechnikov)内核;等等。以这种方式,内核可以因内核的形状以及内核的类型(例如,经由内核提取的频率,无论是低频还是高频)而不同。
在一些实施方式中,在数值上,内核可以包括数字矩阵,例如在图6J至图6L中所示的那样,其是用于卷积的三个tophat内核矩阵660、670、680(在相应矩阵中的不同位置中示出为“1”的值)的集合。图6J至图6L示出了9×9矩阵,其中该矩阵的尺寸由应用确定,并且是考虑兴趣点周围的环境有多大的度量。此外,矩阵660、670、680中的每个单元可以与布局的特定区域卷积,例如来自布局的1nm×1nm区域、2nm×2nm等等。在这点上,面积(例如,1nm×1nm;2nm×2nm)可以是粒度的度量,如上文所论述的。
图6G是通过将内核与布局设计进行卷积而生成的、被设定到分类引擎652的特征码的图示650。如上文所论述的,每个内核与布局设计的表示的一部分进行卷积可以产生数字(其可被归一化为0至1之间)。因此,使用如图6G中所示的三个内核,特征码包括三个数字,每个数字在0至1之间,例如值1、值2、值3(例如0.25;0.20;0.18)。作为另一示例,使用15个内核的卷积产生具有15个单独值(例如,K1、K2、K3……K14、K15)的特征码。特征码因此可以表示从布局设计的表示中提取到的特征的编码。
图6G中所示的过程,可以针对布局设计中的所有POI执行,以使得针对所有POI计算特征码。然后可以将特征码发送到分类引擎652以进行分析,例如机器学习,该分析可以基于由内核提取的POI的期望特性来对特征码进行聚类。作为一个示例,可以将用于第一特征码的相应值与用于第二特征码的相应值进行比较(例如,将用于第一特征码的K1值与用于第二特征码的K1值进行比较以获得百分比差异;将用于第一特征码的K2值与用于第二特征码的K2值进行比较以获得百分比差异;等等)。取决于比较,可以将第一特征码确定为与第二特征码相似或不相似。此外,可以取决于下游应用而对特征码中的不同值做比较。作为一个示例,从更接近POI的内核卷积得到的值的权重比从更远离POI的内核卷积得到的值更大,以便更接近POI的布局设计相较于更远离POI的布局设计被更为着重。
图6H示出了分类引擎652报告确认独特枢转点654,这可以指示存在与另一POI匹配(或在某一容限内匹配)的一个或多个POI。以这种方式,所执行的匹配不是图形到图形,而是POI到POI(或窗口内的POI到POI)。
图6I示出了分类引擎652突出显示与独特枢轴相互作用的多边形。图6I以示例方式示出了两个相同的多边形(通常,布局设计可以包括远多于两个的相同图形)。如上文所论述的,对于每个POI,通过将内核集合与布局的表示进行卷积来提取特征码。此外,如上文所论述的,具有相同环境的POI将具有同样的关联特征码。例如,针对下游应用选择的内核可以基于以下各项中的任何一项、任何组合或全部而变化:尺寸;形状;数目;或函数。为了所选择的内核的目的,两个POI可以具有相同的环境并且又具有相同的特征码。因此,为了针对下游应用进行分析的目的,两个POI是同样的。特别地,对于一个下游应用,两个内核(例如具有特定函数(例如,tophat)的内核2(632)和内核3(634))的集合。如果在两个内核的区域内的两个POI是同样的并且某一函数提取相同类型的信息,则特征码是同样的并且两个POI被认为是相同的。相反,如果另一下游应用寻求更大的环境,例如内核1(630)、内核2(632)和内核3(634),并且在该更大环境中的两个POI不相同(例如,对远离两个POI的区域进行采样的内核1(630)对于两个POI是不同的),则针对两个POI的特征码将是不同的,使得对于另一个下游应用而言,这两个POI不被视为是相同的。以这种方式,从POI周围的布局的表示中提取的数据可针对下游应用进行定制,使得出于确定POI的相似性或差异的目的,提取到的数据与下游应用相关。
其示例在图6M至图6N的表中示出。
具体地,一个用例包括基于它们的相似性而对在不同组中的完整布局的POI进行聚类,目标是为每个组选择代表,或者对布局内的现有图形空间进行下采样。样本/代表可以用作用于在半导体制造模拟流程中建立各种类型的模型的训练数据。执行客观采样方法的一种方式包括基于下游应用选择POI的相关特征向量格式。
一个说明性示例使用tophat内核卷积来生成特征向量,此后在数值上应用机器学习聚类技术来寻找类似的POI。从该流程的输出是群集计数和每个群集的POI ID的列表。POI的原始计数与群集的对应计数之间的比率被称为压缩比率或下采样比率,由此调节聚类旋钮导致不同的压缩比率,如图6M中所示。如图所示,聚类旋钮可以被调谐(例如向下调谐以增加容差),这又减少了群集的数目。所述调节可以例如基于依赖于应用的工作经验来识别最佳群集数目。
与容差分开地(或除了容差之外),晕轮半径同样可以被调节,例如在生成特征向量的同时调节卷积晕轮半径。如图6M中的表685所示,常规的基于边缘的图形匹配的输出被用于将独特POI识别为对特征向量生成流程的输入。通常,晕轮越小使得独特特征向量的计数越少,如图6N中的表690中所示。
如上文所论述的,存在从布局设计的表示提取信息的各种方式。一种方式使用与POI相关联的一个或多个参数(例如锚定到POI的测量值)来捕获POI周围或与POI相关联的环境。图7是用于获得POI物理参数输入并分析针对下游应用的POI物理参数输入的流程图700。
在702,获得POI物理参数输入(例如纯物理布局测量参数输入)。例如,可以获得以下参数中的一项或两项:(1)关于POI所存在的多边形的参数和/或(2)关于POI所存在的多边形相对于POI的多边形周围的环境中的其他多边形的参数。在704,分析POI物理参数输入以执行下游应用(例如,图形聚类;收益风险管理;等等)。如上文所论述的,构思了各种类型的分析,包括聚类,例如基于机器学习的聚类。用于机器学习的数据集可以基于如上所述的已知数据集。
图8A是获得POI物理参数输入的第一示例流程图800。在802,获得所有POI物理参数输入。在804,可以基于特定下游应用来修剪所获得的POI物理参数输入。如上文所论述的,可以存在多种物理参数,其中一些与下游应用相关,而其他的与下游应用不相关。因此,可以首先获得用于下游应用所需的更多参数的值(例如,用于所有可用参数的值),并且此后(在机器学习之前或在机器学习期间)可对相关参数的子集进行聚焦或缩减。
图8B是获得POI物理参数输入的第二示例流程图820。在822,获得所有POI物理参数输入的子集。在824,基于特定下游应用来获得附加的POI物理参数输入。例如,在822获得的子集可以被选择为多个下游应用共用的参数组。此后,在824获得的附加参数输入可特定于下游应用(例如,与一个或多个过孔相关的附加测量值可被添加到例如过孔尺寸等参数的集合,并且,除了覆盖区域之外还可以将从过孔到POI的距离补充到标准POI参数数据集,以检测线-过孔覆盖不足的情况)。因此,下游应用可以规定输入哪些参数,然后对这些参数进行分析。以这种方式,以下项中的一项或两项可以依赖于下游应用:(i)输入的参数;和/或(ii)考虑的用于关于下游应用的分析的参数。
此外,如上文所论述的,构思了各种POI,包括各种类型的POI,例如边缘型POI(例如,线边缘POI)和/或多边形型POI(例如,过孔POI)。图9是用于线端POI的POI物理参数的示例的框图900。具体地,图9示出了可以被输入并且与线端POI相关的物理参数。图9仅用于说明目的。这样,关于线端POI的讨论可以应用于不同的边缘型POI或多边形型POI。表909中所示的8个物理参数包括:(1)线端宽度(901);(2)线端至相对线(902)(例如,在直接相对的多边形上,该直接相对的多边形是位于包括POI的多边形上方的多边形);(3)线端至左侧上的侧线(903)(例如,相邻多边形与包括其左侧的POI的多边形之间的距离);④线端至右侧上的侧线(904)(例如,相邻多边形与包括其右侧的POI的多边形之间的距离);(5)线端至左侧上的侧线行程长度(905)(例如,(3)中的相邻多边形和包括POI的多边形的公共行程长度);(6)线端至右侧上的侧线行程长度(906)(例如,(4)中的相邻多边形和包括POI的多边形的公共行程长度;(7)从POI到左侧上的凸边缘的距离(907);以及(8)从POI到右侧上的凸边缘的距离(908)。构思了其他参数。
图10A至图10C是示出线端POI的不同示例(包括POI_01(1002)、POI_02(1022)和POI_03(1042))的布局设计1000、1020、1040。
图11是与图10A至图10C中所示的不同POI相关联的参数值的示例表1100。特别地,与POI_01相关联的表110包括图9中列出的8个值(以微米为单位)。表1100可以是以CSV文件的形式,其中POI的数据按行列出并由逗号分隔。此外,该表可以包括用于其他参数的值,例如线端延展和回拉。下游应用可以寻求识别线端回拉。在这点上,可以向POI数据集添加参数,其可以是线端延展或偏置以克服蚀刻效果(例如,其可以用于边缘的光刻移动)。
图12A至图12O是与POI相关联的参数值的示例框图。具体而言,图12A至图12D是多边形1204上的线端POI 1202的框图1200、1208、1212、1218,其示出了线端自分析(其中线端POI 1202周围的灰色框突出显示POI)。具体地,图12A示出了线端POI 1202的线端宽度1206,并且图12B示出了线端POI 1202的线端长度1210。图12C至图12D示出了传播的线端方向,例如传播的两个水平线端方向(水平线端1214和水平线端1216)或传播的两个垂直线端方向(垂直线端1220和垂直线端1222)。尽管未图示,但是线端POI可以包括传播的垂直线端方向和水平线端方向的组合,例如水平垂直或垂直水平。
如上文所论述的,与描述POI所在的多边形分开的,POI可以由邻近的多边形(例如,POI(或POI所在的多边形)相对于相邻多边形的测量值或描述相邻多边形自身的测量值)限定。例如,图12E示出了框图1226和第一最近邻多边形1238。在一些实施例中,最近邻多边形可以是不依赖于取向的(例如,与取向无关的最近多边形)。可替代地,最近邻多边形可以是依赖于取向的(例如,距POI所在的多边形的顶部最近的多边形;距POI所在的多边形的底部最近的多边形;距POI所在的多边形的右侧最近的多边形;距POI所在的多边形的左侧最近的多边形;等等)。
可以获得从线端POI至第一最近邻的各种参数,例如第一最近邻角分析(例如,凸角和凹角接近度(2D结构)),其可以包括以下4个方向(例如,顶;底;右;左)中的三个性质:凸/凹边缘至线端(角到角)的距离(边缘的距线端的距离1230);凸/凹边缘的长度(例如,第一最近邻高度1234;第一最近邻宽度1236);凸/凹边缘的类型(例如,指示边缘是凹还是凸的边缘类型1232)。
类似地,可以对第二最近邻执行相同的测量。例如,图12F示出了框图1240和第二最近邻多边形1250。在一些实施例中,第二最近邻多边形可以不依赖于取向或者可以依赖于取向。此外,可以获得从线端POI至第二最近邻的类似于图12E的各种参数,例如第二最近邻角分析(例如,凸角和凹角接近度(2D结构)),其可以包括以下4个方向(例如,顶;底;右;左)中的三个性质:凸/凹边缘至线端(角到角)的距离(边缘的距线端的距离1242);凸/凹边缘的长度(例如,第二最近邻高度1246;第二最近邻宽度1248);凸/凹边缘的类型(例如,边缘类型1244)。
图12G至图12H示出了线端至第一最近的自角分析,其可以包括4个不同方向中的每一个方向上的3个性质。具体地,图12G示出了凸角附近的多边形1256上的框图1254,并且图12H示出了凹角附近的多边形1264上的框图1262。
图12G示出了凸角边缘的长度(例如,凸边缘的长度1260);凸边缘的距线端POI(角到角)的距离(例如,凸边缘的距线端POI的距离1258)和边缘的类型(例如,边缘类型1244)。类似地,图12H示出了凹角边缘的长度(例如,凹边缘的长度1270);凹边缘的距线端POI(角到角)的距离(例如,凹边缘的距线端POI的距离1268),和边缘的类型(例如,边缘类型1244)。对于第二最近自角分析可以获得类似的参数(例如,类似于图12G-至图2H中所示的参数,但是是对于第二最近自角)。
例如图12I至12L中所描述的,参数还可以用于线端边界分析。具体地,图12I示出了用于多边形1276上的线端与左侧多边形1274上的左侧线之间的距离(例如,线端的相邻线与左侧多边形的侧线之间的距离1278)的框图1272。图12J示出了用于线端的尖端与左侧多边形的线之间的公共行程长度1281的框图1280。类似地,图12K示出了用于多边形1276上的线端与右侧多边形1284上的右侧线之间的距离(例如,线端的相邻线与右侧多边形的侧线之间的距离1283)的框图1282。图12L示出了用于线端的尖端与右侧多边形的线之间的公共行程长度1286的框图1285。
图12M示出了从线端至下一个相对的面向结构(例如,顶侧结构1289;底侧结构;右侧结构;左侧结构;等等))的距离1288的框图1287。此外,图12N示出了线端的尖端与距下一个相对的面向结构(顶侧结构1289)之间的公共行程长度1291的框图1290。
图12O示出了多边形1297上的POI 1296的框图1292,其示出了第一最近角1293、第二最近角1294、第三最近角1295。如上文所论述的,对于每个相应的角,可以生成描述相应的角自身或相对于POI的相应的角的参数。
如上所论述的,可以单独或组合地分析所获得的参数。作为一个示例,权重、规则或机器学习可以将关于POI的多个参数作为因素考虑。在一些实施例中,最近特征(例如最近角)可以被加权以具有比更(例如,在距离上)远离POI的其他特征更多的影响。可替代地,取决于规则或机器学习,更远的特征(例如更远的角)可以被加权得更大。例如,图12O示出了第一最近角1293。在没有其他特征的更远环境的情况下,第一最近角1293的权重大于其他特征,这指示对POI的表征的更大影响。然而,系统基于机器学习或规则,可以在确定组合参数(例如以下项的任何一者、任何组合或全部:角的类型;长度;或空间)的影响的过程中分析其他因素。返回参见图12O,机器学习或导出的规则可以确定第三最近角1295比第一最近角1293和第二最近角1294对线端POI具有更显著的影响。
还公开了本发明的以下示例实施例:
实施例1:
一种用于分析针对下游应用的半导体布局设计中的多个兴趣点(POI)的计算机实施的方法,所述方法包括:
基于所述下游应用获取一个或多个内核,当所述一个或多个内核与所述半导体布局设计的表示进行卷积时,所述一个或多个内核提取与所述多个POI相关联的至少一个特征,所提取的所述至少一个特征供所述下游应用使用;
对于所述多个POI中的相应POI,将所述一个或多个内核与所述半导体布局设计的所述表示进行卷积以生成针对所述相应POI的特征码,所述特征码包括指示所提取的与所述相应POI相关联的所述至少一个特征的数字表示;以及
基于所述下游应用分析用于所提取的与所述相应POI相关联的所述至少一个特征的所述特征码。
实施例2:
根据实施例1所述的方法
其中,第一内核集合被配置为针对第一下游应用提取第一特征,以生成第一特征码,所述第一特征码包括通过将所述第一内核集合中的每个内核与所述半导体布局设计的所述表示进行卷积而生成的第一系列数值;
其中,第二内核集合被配置为针对第二下游应用提取第二特征,以生成第二特征码,所述第二特征码包括通过将所述第二内核集合中的每个内核与所述半导体布局设计的所述表示进行卷积而生成的第二系列数值;
其中,所述第一内核集合在至少一个方面不同于所述第二内核集合;
其中,从所述半导体布局设计的所述表示提取的所述第一特征不同于从所述半导体布局设计的所述表示中提取的所述第二特征;以及
其中,所述第一下游应用不同于所述第二下游应用。
实施例3:
根据实施例1和2中任一实施例所述的方法,
其中,所述第一下游应用包括热点检测;
其中,所述第一特征指示所述相应POI表示热点还是表示良好图形;
其中,所述第二下游应用包括光学邻近校正;以及
其中,所述第二特征指示所述相应POI表示良好几何形状还是表示不良几何形状;
实施例4:
根据实施例1至3中任一实施例所述的方法,
其中,所述一个或多个内核包括以相应POI为中心的互斥环集合,以生成所述特征码。
实施例5:
根据实施例1至4中任一实施例所述的方法,
其中,基于所述下游应用来确定所述一个或多个内核的形状和所述一个或多个内核的函数。
实施例6:
根据实施例1至5中任一实施例所述的方法,
其中,所述内核的函数选自阶跃函数或高斯函数。
实施例7:
根据实施例1至8中任一实施例所述的方法,
其中,所述内核的所述形状基于所述下游应用而被选择为依赖于取向或不依赖于取向。
实施例8:
根据实施例1至7中任一实施例所述的方法,
其中,对于用于所述半导体布局设计的第一类型技术,获取第一内核集合以与所述半导体布局设计的所述表示进行卷积,从而生成第一特征码;以及
其中,对于用于所述半导体布局设计的第二类型技术,获取第二内核集合以与所述半导体布局设计的所述表示进行卷积,从而生成第二特征码,所述第一内核集合不同于所述第二内核集合。
实施例9:
根据实施例1至8中任一实施例所述的方法,
其中,对于用于所述半导体布局设计的第一类型层,获取第一内核集合以与所述半导体布局设计的所述表示进行卷积,从而生成第一特征码;以及
其中,对于用于所述半导体布局设计的第二类型层,获取第二内核集合以与所述半导体布局设计的所述表示进行卷积,从而生成第二特征码,所述第一内核集合不同于所述第二内核集合。
实施例10:
根据实施例1至9中任一实施例所述的方法,
其中,基于所述下游应用分析用于所提取的所述一个或多个特征的所述特征码包括:对所述特征码进行聚类以识别所提取的所述一个或多个特征。
实施例11:
根据实施例1至10中任一实施例所述的方法,
其中,聚类是基于机器学习执行的。
实施例12:
根据实施例1-11中任一实施例所述的方法,
其中,所述机器学习使用训练数据集进行所述聚类。
实施例13:
一个或多个存储计算机可执行指令的非瞬时性计算机可读介质,,所述计算机可执行指令用于致使一个或多个处理器执行根据实施例1至12中任一实施例所述的方法。
实施例14:
一种系统,包括一个或多个处理器,所述一个或多个处理器被编程以执行根据实施例1至12中任一实施例所述的方法。
实施例15:
一种用于分析针对下游应用的半导体布局设计中的多个兴趣点(POI)的计算机实施的方法,所述方法包括:
对于相应POI,获得用于关于相应POI的多边形以及关于相应POI周围的环境中的至少一个其他多边形的一个或多个几何参数的值;以及
基于所述下游应用来分析用于所述一个或多个几何参数的所述值。
实施例16:
根据实施例15所述的方法
其中,基于POI类型或所述下游应用中的至少一者来定制获得值的所述一个或多个几何参数。
实施例17:
根据实施例15和16中任一实施例所述的方法,
其中,基于POI类型和所述下游应用中的两者来定制获得值的所述一个或多个几何参数。
实施例18:
根据实施例15至17中任一实施例所述的方法,
还包括:
确定针对所述相应POI的POI类型;以及
响应于确定所述POI类型,获取与所确定的所述类型相关的POI参数数据集;并且
其中,所述值是为与所确定的所述类型相关的所述POI参数数据集中的几何参数而获得的。
实施例19:
根据实施例15至18中任一实施例所述的方法,
其中,所述POI类型选自边缘型POI和多边形型POI。
实施例20:
根据实施例15至19中任一实施例所述的方法,
其中,取决于第一下游应用,所述半导体布局设计的相应部分被确定为所述边缘型POI,以使得所述相应部分被划分成多个边缘POI,其中针对所述相应部分的所述多个边缘POI中的每一个边缘POI获得用于所述一个或多个几何参数的所述值;以及
其中,取决于第二下游应用,所述半导体布局设计的所述相应部分被确定为所述多边形型POI,以使得所述相应部分是多边形POI,其中,对于所述相应部分整体,针对所述多边形POI获得用于所述一个或多个几何参数的值。
实施例21:
根据实施例15至20中任一实施例所述的方法,
其中,所述相应部分包括过孔。
实施例22:
根据实施例15至21中任一实施例所述的方法,
其中,关于在所述相应POI周围的环境中的至少一个其他多边形的所述一个或多个几何参数包括:所述至少一个其他多边形的一个或多个几何参数。
实施例23:
根据实施例15至22中任一实施例所述的方法,
其中,关于在所述相应POI周围的环境中的至少一个其他多边形的一个或多个几何参数包括:所述至少一个其他多边形相对于所述相应POI的所述多边形的一个或多个几何参数。
实施例24:
根据实施例15至23中任一实施例所述的方法,
其中,所述至少一个其他多边形相对于所述相应POI的所述一个或多个几何参数包括:所述相应POI与所述至少一个其他多边形上的至少一个特征之间的距离。
实施例25:
根据实施例15至24中任一实施例所述的方法,
其中,关于在所述相应POI周围的环境中的至少一个其他多边形的一个或多个几何参数包括:第一最近多边形相对于所述相应POI的一个或多个几何参数和第二最近多边形相对于所述相应POI的一个或多个几何参数。
实施例26:
根据实施例15至25中任一实施例所述的方法,
其中,所述第一最近多边形相对于所述相应POI的所述一个或多个几何参数包括:所述第一最近多边形的一个或多个几何参数和所述第一最近多边形相对于所述相应POI的一个或多个几何参数;以及
其中,所述第二最近多边形相对于所述相应POI的所述一个或多个几何参数包括:所述第二最近多边形的一个或多个几何参数和所述第二最近多边形相对于所述相应POI的一个或多个几何参数。
实施例27:
根据实施例15至26中任一实施例所述的方法,
其中,针对所述半导体布局设计的所述下游应用的分析包括对所述一个或多个几何参数的分析。
实施例28:
根据实施例15至27中任一实施例所述的方法,
其中,所述分析用于确定针对所述相应POI的所述一个或多个几何参数是指示热点还是指示良好图形。
实施例29:
根据实施例15至28中任一实施例所述的方法,
其中,所述分析在所述半导体布局设计的开发的设计阶段期间进行;并且
其中,所述分析被配置以识别和校正所述半导体布局设计中的一个或多个潜在故障,以在针对所述半导体布局设计的所述开发的所述制造阶段执行的后续基于POI的分析期间减少对所述半导体布局设计的校正。
实施例30:
一个或多个存储计算机可执行指令的非瞬时性计算机可读介质,,所述计算机可执行指令在被执行时致使一个或多个处理器执行根据实施例15至29中任一实施例所述的方法。
实施例31:
一种系统,包括一个或多个处理器,所述一个或多个处理器被编程以执行根据实施例15至29中任一实施例的方法。
上述公开的主题被认为是说明性的,而不是限制性的,并且所附权利要求意在覆盖落入本描述的真实精神和范围内的所有这些修改、增强和其他实施例。因此,在法律所允许的最大限度内,范围将由以下权利要求及其等同物的最宽的允许解释来确定,并且不应受到前述详细描述的约束或限制。
Claims (27)
1.一种用于分析针对下游应用的半导体布局设计中的多个兴趣点(POI)的计算机实施的方法,所述方法包括:
基于所述下游应用获取一个或多个内核,当所述一个或多个内核与所述半导体布局设计的表示进行卷积时,所述一个或多个内核提取与所述多个POI相关联的至少一个特征,所提取的所述至少一个特征供所述下游应用使用;
对于所述多个POI中的相应POI,将所述一个或多个内核与所述半导体布局设计的所述表示进行卷积以生成针对所述相应POI的特征码,所述特征码包括指示所提取的与所述相应POI相关联的所述至少一个特征的数字表示;以及
基于所述下游应用分析用于所提取的与所述相应POI相关联的所述至少一个特征的所述特征码。
2.根据权利要求1所述的方法,其中,第一内核集合被配置为针对第一下游应用提取第一特征,以生成第一特征码,所述第一特征码包括通过将所述第一内核集合中的每个内核与所述半导体布局设计的所述表示进行卷积而生成的第一系列数值;
其中,第二内核集合被配置为针对第二下游应用提取第二特征,以生成第二特征码,所述第二特征码包括通过将所述第二内核集合中的每个内核与所述半导体布局设计的所述表示进行卷积而生成的第二系列数值;
其中,所述第一内核集合在至少一个方面不同于所述第二内核集合;
其中,从所述半导体布局设计的所述表示提取的所述第一特征不同于从所述半导体布局设计的所述表示中提取的所述第二特征;并且
其中,所述第一下游应用不同于所述第二下游应用。
3.根据权利要求2所述的方法,其中,所述第一下游应用包括热点检测。
其中,所述第一特征指示所述相应POI表示热点还是表示良好图形;
其中,所述第二下游应用包括光学邻近校正;以及
其中,所述第二特征指示所述相应POI表示良好几何形状还是表示不良几何形状。
4.根据权利要求1所述的方法,其中,所述一个或多个内核包括以相应POI为中心的互斥环集合,以生成所述特征码。
5.根据权利要求1所述的方法,其中,基于所述下游应用来确定所述一个或多个内核的形状和所述一个或多个内核的函数。
6.根据权利要求5所述的方法,其中,所述一个或多个内核的函数选自阶跃函数或高斯函数。
7.根据权利要求6所述的方法,其中,所述一个或多个内核的所述形状基于所述下游应用而被选择为依赖于取向或不依赖于取向。
8.根据权利要求1所述的方法,其中,对于用于所述半导体布局设计的第一类型技术,获取第一内核集合以与所述半导体布局设计的所述表示进行卷积,从而生成第一特征码;以及
其中,对于用于所述半导体布局设计的第二类型技术,获取第二内核集合以与所述半导体布局设计的所述表示进行卷积,从而生成第二特征码,所述第一内核集合不同于所述第二内核集合。
9.根据权利要求1所述的方法,其中,对于用于所述半导体布局设计的第一类型层,获取第一内核集合以与所述半导体布局设计的所述表示进行卷积,从而生成第一特征码;以及
其中,对于用于所述半导体布局设计的第二类型层,获取第二内核集合以与所述半导体布局设计的所述表示进行卷积,从而生成第二特征码,所述第一内核集合不同于所述第二内核集合。
10.根据权利要求1所述的方法,其中,基于所述下游应用分析用于所提取的所述一个或多个特征的所述特征码包括:对所述特征码进行聚类以识别所提取的所述一个或多个特征。
11.根据权利要求10所述的方法,其中,聚类是基于机器学习执行的。
12.根据权利要求11所述的方法,其中,所述机器学习使用训练数据集进行所述聚类。
13.一种用于分析针对下游应用的半导体布局设计中的多个兴趣点(POI)的计算机实施的方法,所述方法包括:
对于相应POI,获得用于关于相应POI的多边形以及关于相应POI周围的环境中的至少一个其他多边形的一个或多个几何参数的值;以及
基于所述下游应用来分析用于所述一个或多个几何参数的值。
14.根据权利要求13所述的方法,其中,基于POI类型或所述下游应用中的至少一者来定制获得值的所述一个或多个几何参数。
15.根据权利要求13所述的方法,其中,基于POI类型和所述下游应用中的两者来定制获得值的所述一个或多个几何参数。
16.根据权利要求13所述的方法,还包括:
确定针对所述相应POI的POI类型;以及
响应于确定所述POI类型,获取与所确定的类型相关的POI参数数据集;并且
其中,所述值是为与所确定的类型相关的所述POI参数数据集中的几何参数而获得的。
17.根据权利要求16所述的方法,其中,所述POI类型选自边缘型POI和多边形型POI。
18.根据权利要求17所述的方法,其中,取决于第一下游应用,所述半导体布局设计的相应部分被确定为所述边缘型POI,以使得所述相应部分被划分成多个边缘POI,其中,针对所述相应部分的所述多个边缘POI中的每一个边缘POI获得用于所述一个或多个几何参数的所述值;以及
其中,取决于第二下游应用,所述半导体布局设计的所述相应部分被确定为所述多边形型POI,以使得所述相应部分是多边形POI,其中,对于所述相应部分整体,针对所述多边形POI获得用于所述一个或多个几何参数的值。
19.根据权利要求18所述的方法,其中,所述相应部分包括过孔。
20.根据权利要求13所述的方法,其中,关于在所述相应POI周围的环境中的至少一个其他多边形的所述一个或多个几何参数包括:所述至少一个其他多边形的一个或多个几何参数。
21.根据权利要求13所述的方法,其中,关于在所述相应POI周围的环境中的至少一个其他多边形的一个或多个几何参数包括:所述至少一个其他多边形相对于所述相应POI的所述多边形的一个或多个几何参数。
22.根据权利要求21所述的方法,其中,所述至少一个其他多边形相对于所述相应POI的所述一个或多个几何参数包括:所述相应POI与所述至少一个其他多边形上的至少一个特征之间的距离。
23.根据权利要求13所述的方法,其中,关于在所述相应POI周围的环境中的至少一个其他多边形的一个或多个几何参数包括:第一最近多边形相对于所述相应POI的一个或多个几何参数和第二最近多边形相对于所述相应POI的一个或多个几何参数。
24.根据权利要求23所述的方法,其中,所述第一最近多边形相对于所述相应POI的所述一个或多个几何参数包括:所述第一最近多边形的一个或多个几何参数和所述第一最近多边形相对于所述相应POI的一个或多个几何参数;以及
其中,所述第二最近多边形相对于所述相应POI的所述一个或多个几何参数包括:所述第二最近多边形的一个或多个几何参数和所述第二最近多边形相对于所述相应POI的一个或多个几何参数。
25.根据权利要求13所述的方法,其中,针对所述半导体布局设计的所述下游应用的分析包括对所述一个或多个几何参数的分析。
26.根据权利要求25所述的方法,其中,所述分析用于确定针对所述相应POI的所述一个或多个几何参数是指示热点还是指示良好图形。
27.根据权利要求25所述的方法,其中,所述分析在所述半导体布局设计的开发的设计阶段期间进行;并且
其中,所述分析被配置以识别和校正所述半导体布局设计中的一个或多个潜在故障,以在针对所述半导体布局设计的所述开发的所述制造阶段执行的后续基于POI的分析期间减少对所述半导体布局设计的校正。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2019/049066 WO2021040733A1 (en) | 2019-08-30 | 2019-08-30 | Semiconductor layout context around a point of interest |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114616571A true CN114616571A (zh) | 2022-06-10 |
Family
ID=67982163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980101909.7A Pending CN114616571A (zh) | 2019-08-30 | 2019-08-30 | 兴趣点周围的半导体布局环境 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220309222A1 (zh) |
EP (1) | EP4022488B1 (zh) |
CN (1) | CN114616571A (zh) |
WO (1) | WO2021040733A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11023648B2 (en) * | 2017-12-12 | 2021-06-01 | Siemens Industry Software Inc. | Puzzle-based pattern analysis and classification |
CN113391516B (zh) * | 2020-03-13 | 2022-03-04 | 长鑫存储技术有限公司 | 一种光学临近效应修正方法、装置、设备及介质 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6081658A (en) * | 1997-12-31 | 2000-06-27 | Avant! Corporation | Proximity correction system for wafer lithography |
US8914760B2 (en) | 2012-05-09 | 2014-12-16 | Mentor Graphics Corporation | Electrical hotspot detection, analysis and correction |
US8826196B2 (en) | 2013-01-30 | 2014-09-02 | Mentor Graphics Corporation | Integration of optical proximity correction and mask data preparation |
EP2952963B1 (en) * | 2014-06-03 | 2020-12-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for calculating the metrics of an ic manufacturing process |
US11113445B2 (en) | 2017-09-20 | 2021-09-07 | Siemens Industry Software Inc. | Hotspot detection based on litho-aware machine learning |
TWI639884B (zh) | 2017-11-23 | 2018-11-01 | Powerchip Technology Corporation | 相移式光罩及其製作方法 |
-
2019
- 2019-08-30 WO PCT/US2019/049066 patent/WO2021040733A1/en unknown
- 2019-08-30 US US17/638,315 patent/US20220309222A1/en active Pending
- 2019-08-30 CN CN201980101909.7A patent/CN114616571A/zh active Pending
- 2019-08-30 EP EP19769648.7A patent/EP4022488B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20220309222A1 (en) | 2022-09-29 |
EP4022488B1 (en) | 2024-03-20 |
WO2021040733A1 (en) | 2021-03-04 |
EP4022488A1 (en) | 2022-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8266557B1 (en) | Method and system for direction dependent integrated circuit layout | |
US8176445B1 (en) | Method and system for optimizing integrated circuit layout | |
JP5619210B2 (ja) | レイアウト設計データの増分分析 | |
CN110291621B (zh) | 用于识别集成电路缺陷的方法和系统 | |
US11726402B2 (en) | Method and system for layout enhancement based on inter-cell correlation | |
JP5676476B2 (ja) | 集積回路の物理的配置を最適化するためのリソグラフィ装置の照明条件セットの選択方法 | |
TW200907733A (en) | Robust design using manufacturability models | |
KR20150088796A (ko) | 설계 규칙 검사 | |
US11017147B2 (en) | Edge-based camera for characterizing semiconductor layout designs | |
US11928415B2 (en) | Hard-to-fix (HTF) design rule check (DRC) violations prediction | |
Xiao et al. | Directed self-assembly (DSA) template pattern verification | |
CN114616571A (zh) | 兴趣点周围的半导体布局环境 | |
US20180196349A1 (en) | Lithography Model Calibration Via Genetic Algorithms with Adaptive Deterministic Crowding and Dynamic Niching | |
US10509885B2 (en) | Systems and methods of fabricating semiconductor devices | |
JP2011023638A (ja) | 検査領域設定方法 | |
US20230118656A1 (en) | Machine learning based model builder and its applications for pattern transferring in semiconductor manufacturing | |
US20150143317A1 (en) | Determination Of Electromigration Features | |
Reddy et al. | Viper: A versatile and intuitive pattern generator for early design space exploration | |
US20210216059A1 (en) | Multi-objective calibrations of lithography models | |
WO2022058264A1 (en) | Defect detection for semiconductor structures on a wafer | |
US20240143893A1 (en) | Modeling method and modeling system for optical proximity correction model, and optical proximity correction method | |
CN112446185A (zh) | 具有有噪测量的对象的排名 | |
Nath et al. | A novel ML augmented DRC framework for identification of yield detractor patterns | |
KR20220051868A (ko) | 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치 | |
CN116401999A (zh) | 一种基于图神经网络的热点检测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |