JP2010217345A - パターンレイアウト、ダミーパターンレイアウトの作製方法、フォトマスク、露光転写方法及び半導体装置の製造方法 - Google Patents

Abstract

【課題】配線パターン全体において所望の数値のフォーカスマージンを得ることにより、断線またはパターン倒れという不具合を防ぐ。
【解決手段】透過領域Ｆと遮光領域Ｅとを備え、半導体製造に用いられるパターンレイアウトであって、フォーカスマージンが所望の数値よりも小さくなる透過領域に、半導体製造のフォトリソグラフィ工程でレジストが解像不可能なサイズのダミーパターンＧが配置され、上記所望の数値は、この数値よりも上記フォーカスマージンが小さくなると、断線またはパターン倒れの欠陥を生じてしまうような数値である。
【選択図】図４

Description

本発明は、パターンレイアウト、ダミーパターンレイアウトの作製方法、フォトマスク、露光転写方法及び半導体装置の製造方法に関する。

半導体デバイスの製造において、最初の工程は集積回路の回路図面作成で始まり、この回路図面はリソグラフィ・マスクを作製するために用いられる設計レイアウトに変換される。

設計レイアウトのパターンサイズはサブミクロンの範囲にまでなり、パターンサイズの多くはシリコン・ウエハ上に設置されたフォトレジストを露光するために使用されている波長よりも小さくなっている。例えばフッ化アルゴン（ＡｒＦ）光:では１９３ｎｍであり、フッ化クリプトン（ＫｒＦ）光では２４８ｎｍである。

よって、リソグラフィ工程のレジスト転写精度は悪くなってしまう。これはマスクのパターンを透過した露光光の回折により、レジストパターン形状の劣化を生じさせるパターン間の近接効果が生じているからである。

このようなリソグラフィ工程における限界サイズでのレジストパターン転写の不正確さを改善するために、光学的なシミュレーションを用いて、マスクのパターンレイアウトに近接効果を補正出来るダミーパターンを事前に加えておく光学的近接補正（ＯＰＣ：Optical Proximity Collection）の手法によって、補正処理を施されている。

ＯＰＣ手法は、マスクのパターンレイアウトにダミーパターンを加えておく手法であるが、このダミーパターンのサイズによってはレジストパターンの転写における解像限界以下のマスクサイズを作ってしまう可能性がある。したがって、ＯＰＣツールのソフトウエア上において、最終的なパターンレイアウトサイズについて閾値を設けて、解像限界以下のパターンサイズを作ってしまわないようにしている。閾値を越えたときに新たにレイアウトサイズを規定する手法は、一例として特許文献１において開示されている。

特開２００７−２５０３４号公報（２００７年２月１日公開） 特開２００５−７９４９１号公報（２００５年３月２４日公開）

しかしながら、半導体デバイスの集積回路パターンは次々に新しいレイアウトが作られたり、機種変更によりレイアウトが変更されたりするので、その集積回路パターンのレイアウトは様々なパターンのピッチサイズを作り出し、仮に上述のようなパターンレイアウトサイズの閾値を設けたとしても、集積回路のパターンのピッチサイズによっては、設定されたレイアウトサイズの閾値がレジスト解像限界の下限値のサイズを下回り、レジストパターン転写の際に解像出来ない不具合が生じてしまうことがある。

このように、半導体製造のフォトリソグラフィ工程においては、光学的近接補正（ＯＰＣ）処理を行っても、使用するレイアウトのクリティカルなパターンピッチ（もしくは、スペースサイズ）によっては、フォーカスマージン（ＤＯＦ）が所望の値よりも小さくなり、断線やパターン倒れの欠陥を生じてしまうことがある。

また、ホットスポットを抽出し、レイアウトを部分的に修正する方法がある。この方法については、特許文献２に開示されている。ただし、このような部分的なレイアウト修正は、マニュアル補正の場合は、人的コストが膨大となる問題を有し、また、自動補正の場合は、補正ツールの開発コストが膨大となる問題を有する。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、配線パターン全体において所望の数値のフォーカスマージンを得ることが出来、断線またはパターン倒れという不具合を防ぐことが出来る、パターンレイアウト、ダミーパターンレイアウトの作製方法、フォトマスク、露光転写方法及び半導体装置の製造方法を提供することにある。

本発明のパターンレイアウトは、上記課題を解決するために、透過領域と遮光領域とを備え、半導体製造に用いられるパターンレイアウトであって、フォーカスマージンが所望の数値よりも小さくなる透過領域に、半導体製造のフォトリソグラフィ工程でレジストが解像不可能なサイズのダミーパターンが配置され、上記所望の数値は、この数値よりも上記フォーカスマージンが小さくなると、断線またはパターン倒れの欠陥を生じてしまうような数値であることを特徴とする。

上記発明によれば、上記ダミーパターンを配置されていることにより、露光時の過剰な透過光を抑制することが出来る。よって、上記断線または上記パターン倒れという不具合が起こる上記透過領域が無くなるように上記パターンレイアウトが修正されているので、配線パターン全体において上記所望の数値の上記フォーカスマージンを得ることが出来る。

従って、半導体製造のフォトリソグラフィ工程においては、使用するレイアウトのクリティカルなスペース幅によっては、フォーカスマージンが所望よりも小さくなるということが無くなり、断線やパターン倒れの欠陥を防ぐことが出来る。

上記パターンレイアウトでは、上記透過領域に配置する上記ダミーパターンは、半導体製造のフォトリソグラフィ工程でレジストが解像不可能なサイズである露光光波長の１／２以下の線幅を有する線形のダミーパターンであってもよい。これにより、露光時の過剰な透過光を抑制することが出来る。

上記パターンレイアウトでは、上記透過領域に配置する上記ダミーパターンは、半導体製造のフォトリソグラフィ工程でレジストが解像不可能なサイズである露光光波長の１／２以下の幅を有する正方形が格子状に並んだダミーパターンであってもよい。これにより、露光時の過剰な透過光を抑制することが出来る。

本発明のダミーパターンレイアウトの作製方法は、上記課題を解決するために、透過領域と遮光領域とを備え半導体製造に用いられる大規模集積回路のパターンレイアウトを反転したパターンレイアウトを、半導体製造のリソグラフィ工程で解像可能な最小スペースサイズ分を残すことによりリサイズしたパターンレイアウトに変換する工程と、上記リサイズしたパターンレイアウトを最終的にダミーパターンとして用いるサイズで更にリサイズしたパターンレイアウトに変換する工程と、上記リサイズしたパターンレイアウトから上記更にリサイズしたパターンレイアウトを差分化してダミーパターンレイアウトに変換する工程とを含み、上記反転したパターンレイアウトは、上記反転前のパターンレイアウトについて、上記遮光領域を透過領域に置き換え、上記透過領域を上記遮光領域に置き換えたパターンレイアウトであること特徴とする。

上記発明により上記ダミーパターンレイアウトを作製出来るので、該ダミーパターンレイアウトに基づきパターンレイアウトにダミーパターンを配置出来る。該ダミーパターンを配置出来ることにより、露光時の過剰な透過光を抑制することが出来る。よって、上記断線または上記パターン倒れという不具合が起こる上記透過領域が無くなるように上記パターンレイアウトが修正出来るので、配線パターン全体において所望の数値のフォーカスマージンを得ることが出来る。

従って、半導体製造のフォトリソグラフィ工程においては、使用するレイアウトのクリティカルなスペース幅によっては、フォーカスマージンが所望よりも小さくなるということが無くなり、断線やパターン倒れの欠陥を防ぐことが出来る。

本発明のフォトマスクは、上記課題を解決するために、透明基板上に作製されるフォトマスクであって、透過領域と遮光領域とを備え半導体製造に用いられる大規模集積回路のパターンレイアウトを反転したパターンレイアウトを、半導体製造のリソグラフィ工程で解像可能な最小スペースサイズ分を残すことによりリサイズしたパターンレイアウトに変換する工程、上記リサイズしたパターンレイアウトを最終的にダミーパターンとして用いるサイズで更にリサイズしたパターンレイアウトに変換する工程、及び上記リサイズしたパターンレイアウトから上記更にリサイズしたパターンレイアウトを差分化してダミーパターンレイアウトに変換する工程により作製されたダミーパターンレイアウトと、上記大規模集積回路のパターンレイアウトとを合成したレイアウトにより作製され、上記反転したパターンレイアウトは、上記反転前のパターンレイアウトについて、上記遮光領域を透過領域に置き換え、上記透過領域を上記遮光領域に置き換えたパターンレイアウトであることを特徴とする。

上記発明により上記フォトマスクを作製出来るので、該フォトマスクのパターンレイアウトにダミーパターンを配置出来る。該ダミーパターンを配置出来ることにより、露光時の過剰な透過光を抑制することが出来る。よって、上記断線または上記パターン倒れという不具合が起こる上記透過領域が無くなるように上記パターンレイアウトが修正出来るので、配線パターン全体において所望の数値のフォーカスマージンを得ることが出来る。

従って、半導体製造のフォトリソグラフィ工程においては、使用するレイアウトのクリティカルなスペース幅によっては、フォーカスマージンが所望よりも小さくなるということが無くなり、断線やパターン倒れの欠陥を防ぐことが出来る。

上記フォトマスクでは、上記ダミーパターンレイアウトにより作製され上記遮光領域となる上記ダミーパターンが、クロム、酸化クロムまたはクロムフロライドからなり、上記透明基板が石英からなってもよい。

また、上記フォトマスクでは、上記ダミーパターンレイアウトにより作製され上記遮光領域となる上記ダミーパターンが、透過率１％以下で、かつ、１００ｎｍ以下の膜厚で出来た薄膜の、クロム、酸化クロムまたはクロムフロライドからなり、上記透明基板が石英からなってもよい。

さらに、上記フォトマスクでは、上記ダミーパターンレイアウトにより作製され上記遮光領域となる上記ダミーパターンとして半透明材料を用いており、上記半透明材料は、透過率が１％以上の、モリブデンシリサイド、クロミニウムシリサイドまたはタンタルシリサイドであり、上記透明基板が石英からなってもよい。

本発明の露光転写方法は、上記いずれかのフォトマスクが組み込まれていることを特徴とした投影露光装置を用いる露光転写方法であって、露光光源からの露光光を上記フォトマスクに照射し、上記フォトマスクに設けられた透過領域に合致する露光光を透過させ、
透過した上記露光光を露光投影系レンズにて収束させた後、ウエハの上に設けられた均一なフォトレジスト層へ露光することを特徴とする。

上記露光転写方法により、シリコン基板からなる上記ウエハの上にフォトレジストパターンを形成出来る。

上記露光転写方法を用いた場合、フォーカスマージンが所望の数値よりも小さくなる透過領域に、解像不可能なサイズのダミーパターンを配置しており、不具合が起こるピッチサイズが無くなる様にレイアウトが修正されているので、配線パターン全体において所望の数値のフォーカスマージンを得ることが出来る。

従って、半導体製造のフォトリソグラフィ工程においては、使用するレイアウトのクリティカルなスペース幅によっては、フォーカスマージンが所望よりも小さくなるということが無くなり、断線やパターン倒れの欠陥を防ぐことが出来る。

本発明の半導体装置の製造方法は、上記課題を解決するために、透過領域と遮光領域とを備え半導体製造に用いられる大規模集積回路のパターンレイアウトを反転したパターンレイアウトを、半導体製造のリソグラフィ工程で解像可能な最小スペースサイズ分を残すことによりリサイズしたパターンレイアウトに変換する工程、上記リサイズしたパターンレイアウトを最終的にダミーパターンとして用いるサイズで更にリサイズしたパターンレイアウトに変換する工程、及び上記リサイズしたパターンレイアウトから上記更にリサイズしたパターンレイアウトを差分化してダミーパターンレイアウトに変換する工程によりダミーパターンレイアウトを作製し、上記ダミーパターンレイアウトと、上記大規模集積回路のパターンレイアウトとを合成したパターンレイアウトを作製し、上記合成したパターンレイアウトを用いてフォトマスクを作製する工程と、フォーカスマージンが所望の数値よりも小さくなる透過領域に、半導体製造のフォトリソグラフィ工程でレジストが解像不可能なサイズのダミーパターンが配置されている前記フォトマスクを用いた露光によってレジスト膜を形成する工程と、前記レジスト膜をマスクとし、エッチングにより配線パターンを形成する工程とを含み、上記所望の数値は、この数値よりも上記フォーカスマージンが小さくなると、断線またはパターン倒れの欠陥を生じてしまうような数値であり、上記反転したパターンレイアウトは、上記反転前のパターンレイアウトについて、上記遮光領域を透過領域に置き換え、上記透過領域を上記遮光領域に置き換えたパターンレイアウトであることを特徴とする。

上記半導体装置の製造方法により製造された半導体装置は、配線パターン全体において所望の数値のフォーカスマージンを得ることが出来る。

従って、半導体製造のフォトリソグラフィ工程においては、使用するレイアウトのクリティカルなスペース幅によっては、フォーカスマージンが所望よりも小さくなるということが無くなり、断線やパターン倒れの欠陥を防ぐことが出来る。

本発明のパターンレイアウトは、以上のように、フォーカスマージンが所望の数値よりも小さくなる透過領域に、半導体製造のフォトリソグラフィ工程でレジストが解像不可能なサイズのダミーパターンが配置され、上記所望の数値は、この数値よりも上記フォーカスマージンが小さくなると、断線またはパターン倒れの欠陥を生じてしまうような数値であるものである。

また、本発明のダミーパターンレイアウトの作製方法は、以上のように、透過領域と遮光領域とを備え半導体製造に用いられる大規模集積回路のパターンレイアウトを反転したパターンレイアウトを、半導体製造のリソグラフィ工程で解像可能な最小スペースサイズ分を残すことによりリサイズしたパターンレイアウトに変換する工程と、上記リサイズしたパターンレイアウトを最終的にダミーパターンとして用いるサイズで更にリサイズしたパターンレイアウトに変換する工程と、上記リサイズしたパターンレイアウトから上記更にリサイズしたパターンレイアウトを差分化してダミーパターンレイアウトに変換する工程とを含み、上記反転したパターンレイアウトは、上記反転前のパターンレイアウトについて、上記遮光領域を透過領域に置き換え、上記透過領域を上記遮光領域に置き換えたパターンレイアウトである方法である。

さらに、本発明のフォトマスクは、以上のように、透過領域と遮光領域とを備え半導体製造に用いられる大規模集積回路のパターンレイアウトを反転したパターンレイアウトを、半導体製造のリソグラフィ工程で解像可能な最小スペースサイズ分を残すことによりリサイズしたパターンレイアウトに変換する工程、上記リサイズしたパターンレイアウトを最終的にダミーパターンとして用いるサイズで更にリサイズしたパターンレイアウトに変換する工程、及び上記リサイズしたパターンレイアウトから上記更にリサイズしたパターンレイアウトを差分化してダミーパターンレイアウトに変換する工程により作製されたダミーパターンレイアウトと、上記大規模集積回路のパターンレイアウトとを合成したレイアウトにより作製され、上記反転したパターンレイアウトは、上記反転前のパターンレイアウトについて、上記遮光領域を透過領域に置き換え、上記透過領域を上記遮光領域に置き換えたパターンレイアウトであるものである。

さらに、本発明の半導体装置の製造方法は、以上のように、透過領域と遮光領域とを備え半導体製造に用いられる大規模集積回路のパターンレイアウトを反転したパターンレイアウトを、半導体製造のリソグラフィ工程で解像可能な最小スペースサイズ分を残すことによりリサイズしたパターンレイアウトに変換する工程、上記リサイズしたパターンレイアウトを最終的にダミーパターンとして用いるサイズで更にリサイズしたパターンレイアウトに変換する工程、及び上記リサイズしたパターンレイアウトから上記更にリサイズしたパターンレイアウトを差分化してダミーパターンレイアウトに変換する工程によりダミーパターンレイアウトを作製し、上記ダミーパターンレイアウトと、上記大規模集積回路のパターンレイアウトとを合成したパターンレイアウトを作製し、上記合成したパターンレイアウトを用いてフォトマスクを作製する工程と、フォーカスマージンが所望の数値よりも小さくなる透過領域に、半導体製造のフォトリソグラフィ工程でレジストが解像不可能なサイズのダミーパターンが配置されている前記フォトマスクを用いた露光によってレジスト膜を形成する工程と、前記レジスト膜をマスクとし、エッチングにより配線パターンを形成する工程とを含み、上記所望の数値は、この数値よりも上記フォーカスマージンが小さくなると、断線またはパターン倒れの欠陥を生じてしまうような数値であり、上記反転したパターンレイアウトは、上記反転前のパターンレイアウトについて、上記遮光領域を透過領域に置き換え、上記透過領域を上記遮光領域に置き換えたパターンレイアウトである方法である。

それゆえ、配線パターン全体において上記所望の数値の上記フォーカスマージンを得ることが出来、断線またはパターン倒れという不具合を防ぐことが出来るという効果を奏する。

（ａ）は最小ピッチサイズのライン＆スペースパターンの場合について、露光時のフォーカスとレジスト線幅との関係を示す図であり、（ｂ）は孤立ラインパターンの場合について、露光時のフォーカスとレジスト線幅との関係を示す図であり、（ｃ）はクリティカルピッチサイズのラインパターンの場合について、露光時のフォーカスとレジスト線幅との関係を示す図である。 本発明の実施形態に係る、透過領域のピッチサイズ（スペース幅）が３段階で変化したときのレイアウトを示す図である。 従来のＬＳＩのパターンレイアウトを用いた場合のフォトマスク上面形状を示す図である。 本発明の実施形態に係るパターンレイアウトを用いた場合のフォトマスク上面形状を示す図である。 従来のパターンレイアウトを用いて露光転写を行ったときのレジスト上面形状を示す図である。 本発明の実施形態に係るパターンレイアウトを用いて露光転写を行ったときのレジスト上面形状を示す図である。 従来のパターンレイアウトを用いて露光転写を行ったときのフォーカスとレジスト線幅との関係を示す図である。 本発明の実施形態にかかるパターンレイアウトを用いて露光転写を行ったときのフォーカスとレジスト線幅との関係を示す図である。 ＬＳＩのパターンレイアウトの一例を示す図である。 半導体製造に用いられる図９のＬＳＩのパターンレイアウトをリバース（反転）したパターンレイアウトを示す図である。 半導体製造に用いられるパターンレイアウトをリバース（反転）した図１０のパターンレイアウトについて、リソグラフィ工程で解像可能な最小スペースサイズ分をリサイズしたパターンレイアウトを示す図である。 図１１のパターンレイアウトを所望のサイズ（最終的にダミーパターンとして用いるサイズ）で更にリサイズしたパターンレイアウトを示す図である。 図１１のパターンレイアウトから図１２のパターンレイアウトを差分化したレイアウトを示す図である。 図１３のパターンレイアウトと図９のＬＳＩのパターンレイアウトとを合成したパターンレイアウトを示す図である。

本発明の一実施形態について、図１〜図１４に基づいて説明すると以下の通りである。

図１は、透過領域のピッチサイズ（スペース幅）が３段階で変化したときの露光時のフォーカスとレジスト線幅との関係を示す図である。図１（ａ）は、最小ピッチサイズのライン＆スペースパターンの場合について、露光時のフォーカスとレジスト線幅との関係を示す図である。図１（ｂ）は、孤立ラインパターンの場合について、露光時のフォーカスとレジスト線幅との関係を示す図である。図１（ｃ）は、クリティカルピッチサイズのラインパターンの場合について、露光時のフォーカスとレジスト線幅との関係を示す図である。

図２は、本実施形態に係る、透過領域のピッチサイズ（スペース幅）が３段階で変化したときのレイアウトを示す図である。図２において、Ｍ１は、最小ピッチサイズのラインとスペースパターンとの線幅測定箇所を示す。Ｍ２は、孤立ラインパターンの線幅測定箇所を示す。Ｍ３は、クリティカルピッチサイズのラインパターンの線幅測定箇所を示す。

図２のような、レイアウト上に３種類のピッチが配置されたレイアウトで露光転写を行った場合を考える。この場合、図１（ａ）〜図１（ｃ）に示す線幅のフォーカス特性のように、ピッチサイズによっては、フォトリソグラフィ工程のフォーカスマージン（ＤＯＦ：Depth Of Focus）が著しく小さくなってしまう。

このようにフォーカスマージン（フォトマージン）が著しく小さくなる理由は、透過領域のスペース幅の変化に応じて露光光の光強度分布が変化し、クリティカルなピッチサイズのときに露光光のフォーカスマージンが著しく小さくなってしまう場合が存在するからである。

フォーカスマージンが著しく小さくなることを防ぐために、透過領域と遮光領域とを備え、半導体製造に用いられるパターンレイアウトでは、フォーカスマージンが所望の数値よりも小さくなる透過領域に、レジストが解像不可能なサイズのダミーパターンＧを配置する。

上記ダミーパターンＧを配置されていることにより、露光時の過剰な透過光を抑制することが出来る。よって、断線またはパターン倒れという不具合が起こる上記透過領域が無くなるようにパターンレイアウトが修正されているので、配線パターン全体において上記所望の数値のフォーカスマージンを得ることが出来る。

従って、半導体製造のフォトリソグラフィ工程においては、使用するレイアウトのクリティカルなスペース幅によっては、フォーカスマージンが所望よりも小さくなるということが無くなり、断線やパターン倒れの欠陥を防ぐことが出来る。

なお、パターン倒れとは、パターンを形成する際の洗浄行程において、水またはアルコール等の液体を用いた場合に、この液体の表面張力によって、隣接するパターンが接触してしまう現象である。

なお、本実施形態における、フォーカスマージンの所望の数値とは、この数値よりもフォーカスマージンが小さくなると、断線またはパターン倒れの欠陥を生じてしまうような数値である。

パターンレイアウトとしては、フォーカスマージンが所望の数値よりも小さくなる透過領域に、レジストが解像不可能なサイズである露光光波長の１／２以下の幅を有する線形のダミーパターンを配置し、露光時の過剰な透過光を抑制することを特徴とした半導体製造に用いるパターンレイアウトを適用する。

また、フォーカスマージンが所望の数値よりも小さくなるパターンピッチサイズとなるスペース領域に、レジストが解像不可能なサイズである露光光波長の１／２以下の幅を有する正方形が格子状に並んだダミーパターンを配置し、露光時の過剰な透過光を抑制することを特徴とした半導体製造に用いるパターンレイアウトを適用してもよい。

例えば、図９のようなＬＳＩ（Large Scale Integrated Circuit：大規模集積回路）のパターンレイアウトＨの場合、ダミーパターンのレイアウト作成方法について以下に説明する。

ダミーパターンのレイアウト作製方法は、透過領域と遮光領域とを備え半導体製造に用いられるＬＳＩのパターンレイアウトＨをリバース（反転）したパターンレイアウトＩ（図１０）の、半導体製造のリソグラフィ工程で解像可能な最小スペースサイズ分を残すことによりリサイズしたパターンレイアウトＡ（図１１）に変換する工程と、パターンレイアウトＡを所望のサイズ（最終的にダミーパターンとして用いるサイズ）で更にリサイズしたパターンレイアウトＢ（図１２）に変換する工程と、パターンレイアウトＡからパターンレイアウトＢを差分化してダミーパターンレイアウト（差分化データ）Ｃ（図１３）に変換する工程とを含む。

なお、本実施形態における、パターンレイアウトのリバース（反転）とは、パターンレイアウトについて遮光領域を透過領域に置き換え、透過領域を遮光領域に置き換えることである。

これにより、ダミーパターンレイアウトＣを作成し、更に、ダミーパターンレイアウトＣと元のＬＳＩのパターンレイアウトＨ（図９）とを合成したパターンレイアウトＤ（図１４）を作成する。

次に、上述のパターンレイアウトＤを用いて、フォトマスクを作製する。フォトマスクの構造としては、透明基板上において遮光領域（遮光膜）となるダミーパターンＧが、クロム（Ｃｒ）、酸化クロム（ＣｒＯｘ）またはクロムフロライド（ＣｒＦ）からなり、透明基板が、石英からなるフォトマスクの構造を適用する。

また、透明基板上において遮光領域となるダミーパターンＧが、透過率１％以下であり、かつ、膜厚が１００ｎｍ以下である薄膜の、クロム（Ｃｒ）、酸化クロム（ＣｒＯｘ）またはクロムフロライド（ＣｒＦ）からなり、透明基板が、石英からなるフォトマスクの構造を適用してもよい。

さらに、透明基板上において遮光領域となるダミーパターンＧとして半透明材料を用いており、該半透明材料は、透過率が１％以上である、モリブデンシリサイド（ＭｏＳｉ）、クロミニウムシリサイド（ＣｒＳｉ）またはタンタルシリサイド（ＴａＳｉ）からなり、透明基板が、石英からなるフォトマスクの構造を適用することも可能である。

上述のフォトマスクが組み込まれていることを特徴とした投影露光装置においては、露光光源からの露光光を上記フォトマスクに照射し、上記フォトマスクに設けられた透過領域に合致する露光光を透過させ、透過した上記露光光を露光投影系レンズにて収束させた後、ウエハの上に設けられた均一なフォトレジスト層へ露光することを特徴とする露光転写方法を適用出来る。この露光転写方法により、シリコン基板からなるウエハの上にフォトレジストパターンを形成出来る。

上述の各露光転写方法を用いた場合、フォーカスマージンが所望の数値よりも小さくなる透過領域に、解像不可能なサイズのダミーパターンＧを配置しており、不具合が起こるピッチサイズが無くなる様にレイアウトが修正されているので、配線パターン全体において所望の数値のフォーカスマージンを得ることが出来る。

従って、半導体製造のフォトリソグラフィ工程においては、使用するレイアウトのクリティカルなピッチサイズ（またはスペース幅）によっては、フォーカスマージン（ＤＯＦ）が所望よりも小さくなるということが無くなり、断線やパターン倒れの欠陥を防ぐことが出来る。

従来の露光転写では、遮光領域Ｅと透過領域Ｆとを備える図３のようなフォトマスクを用いた露光転写により、図５のようなシリコン基板Ｋ上のレジストＪの形状に不具合（細りＮ）が発生する場合がある。しかしながら、本実施形態にかかる露光転写の場合は、フォーカスマージンが所望よりも小さくなるパターンピッチサイズとなるスペース領域に、リソグラフィ工程でレジストが解像不可能なサイズのダミーパターンＧを配置して、不具合が起こったピッチサイズが無くなる様にレイアウトが修正された図４のようなフォトマスクを用いた露光転写方法を使用するので、図６のようにレジスト形状の不具合（細りＮ）が無くなるように改善することが出来る。

また、図７に示されるように、従来のパターンレイアウトでは、クリティカルなピッチサイズ（またはスペース幅）によっては、フォーカスマージンＤＯＦ１が所望の数値よりも小さくなる。

しかしながら、本実施の形態に係るパターンレイアウトでは、不具合が起こったピッチサイズが無くなる様にパターンレイアウトが修正されているので、スペックを満たさなかったフォーカスマージン（ＤＯＦ）が著しく向上する。よって、図８に示されるように、所望の数値以上であるフォーカスマージンＤＯＦ２の数値を確保することが出来る。

また、本実施の形態に係るパターンレイアウトでは、使用するレイアウトのクリティカルなパターンピッチ（もしくは、スペースサイズ）によって、フォーカスマージン（ＤＯＦ）が所望の数値よりも小さくなるということが無くなり、レジスト形状の不具合（細り）が無くなるので、断線やパターン倒れの欠陥を防ぐことが出来る。

さらに、本手法を用いることにより、マニュアル補正によるレイアウトの修正が不要なので、人的コストが比較的小さくすることが出来る。また、一般のＣＡＤツールでダミーパターンの発生が可能なので、新規ツールの開発コストが不要になる。

本実施の形態にかかる半導体装置の製造方法は、透過領域と遮光領域とを備え半導体製造に用いられるＬＳＩのパターンレイアウトＨをリバース（反転）したパターンレイアウトＩ（図１０）の、半導体製造のリソグラフィ工程で解像可能な最小スペースサイズ分を残すことによりリサイズしたパターンレイアウトＡ（図１１）に変換する工程と、パターンレイアウトＡを所望のサイズ（最終的にダミーパターンとして用いるサイズ）で更にリサイズしたパターンレイアウトＢ（図１２）に変換する工程と、パターンレイアウトＡからパターンレイアウトＢを差分化してダミーパターンレイアウト（差分化データ）Ｃ（図１３）に変換する工程によりダミーパターンレイアウトＣを作製し、ダミーパターンレイアウトと、ＬＳＩのパターンレイアウトＨとを合成したパターンレイアウトＤを作製し、上記合成したパターンレイアウトＤを用いてフォトマスクを作製する工程と、フォーカスマージンが所望の数値よりも小さくなる透過領域に、半導体製造のフォトリソグラフィ工程でレジストが解像不可能なサイズのダミーパターンＧが配置されている前記フォトマスクを用いた露光によってレジスト膜を形成する工程と、前記レジスト膜をマスクとし、エッチングにより配線パターンを形成する工程とを含み、上記所望の数値は、この数値よりも上記フォーカスマージンが小さくなると、断線またはパターン倒れの欠陥を生じてしまうような数値であり、上記反転したパターンレイアウトは、上記反転前のパターンレイアウトについて、上記遮光領域を透過領域に置き換え、上記透過領域を上記遮光領域に置き換えたパターンレイアウトである。

上記半導体装置の製造方法により製造された半導体装置は、配線パターン全体において所望の数値のフォーカスマージンを得ることが出来る。

従って、半導体製造のフォトリソグラフィ工程においては、使用するレイアウトのクリティカルなスペース幅によっては、フォーカスマージンが所望よりも小さくなるということが無くなり、断線やパターン倒れの欠陥を防ぐことが出来る。

本発明の、パターンレイアウト、ダミーパターンレイアウトの作製方法、フォトマスク、露光転写方法及び半導体装置の製造方法は、配線パターン全体において上記所望の数値の上記フォーカスマージンを得ることが出来、断線またはパターン倒れという不具合を防ぐことが出来るので、半導体装置の製造に好適に用いることが出来る。

Ａ 半導体製造に用いられるパターンレイアウトをリバース（反転）したレイアウトを、フォトリソグラフィ工程で使用可能な最小スペースサイズ分をリサイズしたレイアウト
Ｂ レイアウトＡを所望のサイズ（最終的にダミーパターンとして用いるサイズ）で更にリサイズしたレイアウト
Ｃ レイアウトＡからレイアウトＢを差分化したダミーパターンレイアウト
Ｄ レイアウトＣとＬＳＩレイアウトとを合成したパターンレイアウト
Ｅ 遮光領域
Ｆ 透過領域
Ｇ 遮光領域となるダミーパターン
Ｈ ＬＳＩのパターンレイアウト
Ｉ ＬＳＩのパターンレイアウトの反転レイアウト
Ｊ レジスト
Ｋ シリコン基板
Ｍ１ 最小ピッチサイズのライン＆スペースパターンの線幅測定箇所
Ｍ２ 孤立ラインパターンの線幅測定箇所
Ｍ３ クリティカルピッチサイズのラインパターンの線幅測定箇所
Ｎ 細り
ＤＯＦ，ＤＯＦ１，ＤＯＦ２ フォーカスマージン

Claims (10)

1. 透過領域と遮光領域とを備え、半導体製造に用いられるパターンレイアウトであって、
   フォーカスマージンが所望の数値よりも小さくなる透過領域に、半導体製造のフォトリソグラフィ工程でレジストが解像不可能なサイズのダミーパターンが配置され、
   上記所望の数値は、この数値よりも上記フォーカスマージンが小さくなると、断線またはパターン倒れの欠陥を生じてしまうような数値であることを特徴とするパターンレイアウト。
2. 上記透過領域に配置する上記ダミーパターンは、半導体製造のフォトリソグラフィ工程でレジストが解像不可能なサイズである露光光波長の１／２以下の線幅を有する線形のダミーパターンであることを特徴とする請求項１に記載のパターンレイアウト。
3. 上記透過領域に配置する上記ダミーパターンは、半導体製造のフォトリソグラフィ工程でレジストが解像不可能なサイズである露光光波長の１／２以下の幅を有する正方形が格子状に並んだダミーパターンであることを特徴とする請求項１に記載のパターンレイアウト。
4. 透過領域と遮光領域とを備え半導体製造に用いられる大規模集積回路のパターンレイアウトを反転したパターンレイアウトを、半導体製造のリソグラフィ工程で解像可能な最小スペースサイズ分を残すことによりリサイズしたパターンレイアウトに変換する工程と、
   上記リサイズしたパターンレイアウトを最終的にダミーパターンとして用いるサイズで更にリサイズしたパターンレイアウトに変換する工程と、
   上記リサイズしたパターンレイアウトから上記更にリサイズしたパターンレイアウトを差分化してダミーパターンレイアウトに変換する工程とを含み、
   上記反転したパターンレイアウトは、上記反転前のパターンレイアウトについて、上記遮光領域を透過領域に置き換え、上記透過領域を上記遮光領域に置き換えたパターンレイアウトであること特徴とするダミーパターンレイアウトの作製方法。
5. 透明基板上に作製されるフォトマスクであって、
   透過領域と遮光領域とを備え半導体製造に用いられる大規模集積回路のパターンレイアウトを反転したパターンレイアウトを、半導体製造のリソグラフィ工程で解像可能な最小スペースサイズ分を残すことによりリサイズしたパターンレイアウトに変換する工程、上記リサイズしたパターンレイアウトを最終的にダミーパターンとして用いるサイズで更にリサイズしたパターンレイアウトに変換する工程、及び上記リサイズしたパターンレイアウトから上記更にリサイズしたパターンレイアウトを差分化してダミーパターンレイアウトに変換する工程により作製されたダミーパターンレイアウトと、上記大規模集積回路のパターンレイアウトとを合成したレイアウトにより作製され、
   上記反転したパターンレイアウトは、上記反転前のパターンレイアウトについて、上記遮光領域を透過領域に置き換え、上記透過領域を上記遮光領域に置き換えたパターンレイアウトであること特徴とするフォトマスク。
6. 上記ダミーパターンレイアウトにより作製され上記遮光領域となる上記ダミーパターンが、クロム、酸化クロムまたはクロムフロライドからなり、
   上記透明基板が石英からなることを特徴とする請求項５に記載のフォトマスク。
7. 上記ダミーパターンレイアウトにより作製され上記遮光領域となる上記ダミーパターンが、透過率１％以下で、かつ、１００ｎｍ以下の膜厚で出来た薄膜の、クロム、酸化クロムまたはクロムフロライドからなり、
   上記透明基板が石英からなることを特徴とする請求項５に記載のフォトマスク。
8. 上記ダミーパターンレイアウトにより作製され上記遮光領域となる上記ダミーパターンとして半透明材料を用いており、
   上記半透明材料は、透過率が１％以上の、モリブデンシリサイド、クロミニウムシリサイドまたはタンタルシリサイドであり、
   上記透明基板が石英からなることを特徴とする請求項５に記載のフォトマスク。
9. 請求項６〜８のいずれか１項のフォトマスクが組み込まれていることを特徴とした投影露光装置を用いる露光転写方法であって、
   露光光源からの露光光を上記フォトマスクに照射し、
   上記フォトマスクに設けられた透過領域に合致する露光光を透過させ、
   透過した上記露光光を露光投影系レンズにて収束させた後、
   ウエハの上に設けられた均一なフォトレジスト層へ露光することを特徴とする露光転写方法。
10. 透過領域と遮光領域とを備え半導体製造に用いられる大規模集積回路のパターンレイアウトを反転したパターンレイアウトを、半導体製造のリソグラフィ工程で解像可能な最小スペースサイズ分を残すことによりリサイズしたパターンレイアウトに変換する工程、上記リサイズしたパターンレイアウトを最終的にダミーパターンとして用いるサイズで更にリサイズしたパターンレイアウトに変換する工程、及び上記リサイズしたパターンレイアウトから上記更にリサイズしたパターンレイアウトを差分化してダミーパターンレイアウトに変換する工程によりダミーパターンレイアウトを作製し、上記ダミーパターンレイアウトと、上記大規模集積回路のパターンレイアウトとを合成したパターンレイアウトを作製し、上記合成したパターンレイアウトを用いてフォトマスクを作製する工程と、
    フォーカスマージンが所望の数値よりも小さくなる透過領域に、半導体製造のフォトリソグラフィ工程でレジストが解像不可能なサイズのダミーパターンが配置されている前記フォトマスクを用いた露光によってレジスト膜を形成する工程と、
    前記レジスト膜をマスクとし、エッチングにより配線パターンを形成する工程とを含み、
    上記所望の数値は、この数値よりも上記フォーカスマージンが小さくなると、断線またはパターン倒れの欠陥を生じてしまうような数値であり、
    上記反転したパターンレイアウトは、上記反転前のパターンレイアウトについて、上記遮光領域を透過領域に置き換え、上記透過領域を上記遮光領域に置き換えたパターンレイアウトであることを特徴とする半導体装置の製造方法。

Images