CN101989039B - 光掩膜的制作方法 - Google Patents

光掩膜的制作方法 Download PDF

Info

Publication number
CN101989039B
CN101989039B CN 200910055943 CN200910055943A CN101989039B CN 101989039 B CN101989039 B CN 101989039B CN 200910055943 CN200910055943 CN 200910055943 CN 200910055943 A CN200910055943 A CN 200910055943A CN 101989039 B CN101989039 B CN 101989039B
Authority
CN
China
Prior art keywords
mask pattern
light mask
chromium metal
patterning
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910055943
Other languages
English (en)
Other versions
CN101989039A (zh
Inventor
杨志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200910055943 priority Critical patent/CN101989039B/zh
Publication of CN101989039A publication Critical patent/CN101989039A/zh
Application granted granted Critical
Publication of CN101989039B publication Critical patent/CN101989039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了一种光掩膜的制作方法,所述光掩膜包括石英基板、以及依次镀在石英基板上的相位偏移膜及铬金属膜,该方法还包括:对铬金属膜进行不同层铬金属光掩膜图形的图案化后,分别独立地将不同层的相位偏移光掩膜图形图案化到同一片石英基板的相位偏移膜上;去除铬金属膜。该方法在同一片石英基板上制作晶圆衬底上不同层曝光所需的光掩膜图形。

Description

光掩膜的制作方法
技术领域
本发明涉及半导体器件的制造领域,特别涉及一种光掩膜的制作方法。
背景技术
在半导体器件的制程中,有一个步骤为光刻。光刻的本质就是将电路结构复制到以后要进行刻蚀步骤及离子注入步骤的晶圆底层薄膜上。电路结构首先以1∶4或1∶5的比例将图形形式制作在名为光掩膜的石英基板上,光源通过该光掩膜将图形转移到晶圆的光刻胶层上,进行显影后,用后续的刻蚀步骤将图形成像在晶圆底层薄膜上,或者用后续的离子注入步骤完成晶圆底层薄膜的图形区域可选择的掺杂。
在光刻步骤中,光源通过光掩膜将图形复制到晶圆衬底的光刻胶层。因此,就需要在光掩膜上制作图形。目前主要的光掩膜类型有二进制强度光掩膜和衰减式相位偏移光掩膜两种类型。以下分别进行说明。
二进制强度光掩膜的制作
二进制强度光掩膜也可以称为二元光掩膜,制作二进制强度光掩膜的过程为:提供一片石英基板,在此石英基板上形成一层铬金属层,然后在铬金属层上涂布一层光刻胶,根据所需光掩膜图形,对光刻胶层进行曝光和显影,在光刻胶层形成光掩膜图形;以在光刻胶层形成的光掩膜图形做保护,采用干法刻蚀或湿法刻蚀铬金属膜,在铬金属膜上形成光掩膜图形;然后采用湿法清洗光刻胶层,在石英基板的铬金属膜上形成了所需光掩膜图形;最后,再进行清洗和缺陷检验等步骤后,在具有光掩膜图形的石英基板上粘接一个框架,在框架之上粘接一层覆盖光掩膜图形的透光薄膜之后,完成了二进制强度光掩膜的制作。
衰减式相位偏移光掩膜的制作
随着光刻技术的发展,光刻图形的特征尺寸(CD)变得越来越小,对图形的边界区域分变率的要求也越来越高,但是如果采用二进制强度光掩膜制作,由于光衍射的作用,光掩膜图形曝光到晶圆衬底时的边界区域的清晰程度达不到要求,导致后续的刻蚀步骤或后续的离子注入步骤出现偏差,从而导致器件的制作失败。因此,出现了衰减式相位偏移光掩膜,该衰减式相位偏移光掩膜还包括一层相位偏移膜,用于制作光掩膜图形。在光刻曝光时,相位偏移膜吸收曝光光掩膜图形边界上的部分光线,从而使得曝光光掩膜图形边界的清晰程度增高。
具体地,衰减式相位偏移光掩膜的基片包括:石英基板、镀于石英基板上的作为相位偏移膜的半透光的硅化钼(MoSi)以及镀于相位偏移膜上的不透光的铬金属膜。在制作过程中,和二进制强度光掩膜的制作方法相似,在铬金属膜层形成光掩膜图形;然后,以该具有光掩膜图形的铬金属膜为保护层,干法刻蚀MoSi后,去除铬金属膜,在石英基板上形成相位偏移衰减图形,也就是衰减式相位偏移光掩膜图形;最后,再进行清洗和缺陷检验等后,在具有相位偏移衰减图形的石英基板上粘接一个框架,在框架之上粘接一层覆盖相位偏移衰减图形的透光薄膜之后,完成了衰减式相位偏移光掩膜的制作。
结合图1a~1i所示的现有技术衰减式相位偏移光掩膜的制作剖面示意图,对如何制作衰减式相位偏移光掩膜进行详细说明。
步骤1,在镀有MoSi膜101和铬金属膜102的石英基板100上,涂布光刻胶层103,如图1a所示;
在本步骤中,MoSi膜101就是相位偏移膜;
步骤2,对光刻胶层103进行图案化处理,将光掩膜图形复制到光刻胶层103上,如图1b所示;
在本步骤中,进行图案化处理就是对光刻胶层103进行曝光并显影;
步骤3,以光刻胶层103上的光掩膜图形作为保护层,对铬金属膜102进行干法刻蚀,在铬金属膜102上形成光掩膜图形,如图1c所示;
步骤4,去除光刻胶层103,如图1d所示;
步骤5,以铬金属膜102上形成的光掩膜图形作为保护层,对MoSi膜101进行干法刻蚀,在MoSi膜101上形成相位偏移光掩膜图形,如图1e所示;
步骤6,在图1e所示的结构上涂布光刻胶层104,覆盖住MoSi膜101和铬金属膜102,如图1f所示;
步骤7,对光刻胶层104进行图案化处理,将图形转移到光刻胶层104上,如图1g所示;
在该步骤中,得到的图形为在铬金属膜102形成的图形,该图形区域大于相位偏移光掩膜图形,为的是在后续曝光晶圆衬底的过程中,不遮挡相位偏移光掩膜图形且在晶圆衬底曝光过程中作为档光层存在;
步骤8,以光刻胶层104上的图形作为保护层,对铬金属膜102进行湿法蚀刻,去除相位偏移光掩膜图形上的铬金属膜102,暴露出步骤5形成的相位偏移光掩膜图形,如图1h所示;
步骤9,去除光刻胶层104,如图1i所示,完成相位偏移光掩膜图形的制作。
从上述叙述可以看出,无论是二进制强度光掩膜的制作方法,还是衰减式相位偏移光掩膜的制作方法,都是在石英基板上完成一层光掩膜图形的制作。但是,随着半导体技术的发展,光掩膜图形的质量要求越来越高,成本也越来越高。为了减小成本,在一片石英基板上制作晶圆衬底上不同层曝光所需的光掩膜图形,即制作多层掩膜(MLM,Multi-Layer Mask)被提出来。
对于晶圆衬底上不同层,比如介质层或金属层等,所采用的图形是不相同的,与其相关的光掩膜图形也不同。对于不同层的光掩膜图形,光掩膜图形的CD尺寸及光掩膜图形的密度都是不同的,采用的制作工艺也有差别。如果要将不同层光掩膜图形制作在一片石英基板上,采用上述方式无法实现。
发明内容
本发明提供一种光掩膜的制作方法,该方法能够在同一片石英基板上制作晶圆衬底上不同层曝光所需的光掩膜图形。
为达到上述目的,本发明实施例的技术方案具体是这样实现的:
一种光掩膜的制作方法,所述光掩膜包括石英基板以及镀在石英基板上的铬金属膜,该方法还包括:
将不同层的光掩膜图形分别独立图案化到同一镀有铬金属膜的石英基板上。
所述将不同层的光掩膜图形分别独立图案化到同一镀有铬金属膜的石英基板上的过程为:
选择所有要进行图案化的光掩膜图形层中的某一层作为当前层光掩膜图形,在对当前层光掩膜图形进行图案化时,将已经制作好的其他层光掩膜图形和未制作的其他层光掩膜图形预留区域采用光刻胶层覆盖。
一种光掩膜的制作方法,所述光掩膜包括石英基板、以及依次镀在石英基板上的相位偏移膜及铬金属膜,该方法还包括:
对铬金属膜进行不同层铬金属光掩膜图形的图案化后,分别独立地将不同层的相位偏移光掩膜图形图案化到同一片石英基板的相位偏移膜上;
去除铬金属膜。
所述分别独立地将不同层的相位偏移光掩膜图形图案化到同一片石英基板的相位偏移膜上的过程为:
在对相位偏移膜进行图案化时,选择所有要进行相位偏移膜图案化的图形层中的某一层作为当前层,在对当前层光掩膜图形图案化过程中,将已经制作好的其他层光掩膜图形和未制作的其他层光掩膜图形预留区域采用光刻胶层覆盖。
所述对铬金属膜进行不同层铬金属光掩膜图形的图案化的过程为:
分别独立地对铬金属膜进行不同层铬金属光掩膜图形的图案化。
所述分别独立地对铬金属膜进行不同层铬金属光掩膜图形的图案化的过程为:
选择所有要进行铬金属光掩膜图案化的光掩膜图形层中的某一层作为当前层,在对当前层铬金属膜光掩膜图形进行图案化时,将已经制作好的其他层光掩膜图形和未制作的其他层光掩膜图形预留区域采用光刻胶层覆盖住。
由上述技术方案可见,本发明在同一片石英基板上制作晶圆衬底上不同层曝光所需的光掩膜图形时,分别独立制作,即在制作当前层光掩膜图形时,将已经制作好的其他层光掩膜图形和未制作的其他层光掩膜图形预留区域采用光刻胶层覆盖,避免被曝光和刻蚀。这样,本发明提供的方法就可以在在同一片石英基板上制作晶圆衬底上不同层曝光所需的光掩膜图形。
附图说明
图1a~1i为现有技术衰减式相位偏移光掩膜的制作剖面示意图;
图2为本发明提供的衰减式相位偏移光掩膜的制作流程图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
目前,刻蚀的方法有两种方式:一种为干法刻蚀,另一种为湿法刻蚀。其中,干法蚀刻采用物理式撞击,为非等向性蚀刻,因此可以获得良好的尺寸控制,可以实现细微图形的传递,能够满足半导体制造工艺中越来越严格的CD要求,逐渐成为亚微米及以下尺寸的首选蚀刻方式。但是,干法蚀刻采是非等向性蚀刻,其蚀刻的效果也会受到图形尺寸,图形密度以及图形周围的环境影响,即通常所说的密度效应(Loading effect)。湿法刻蚀采用浸泡方式,对下层材料具有很高的选择比,且不会对下层材料造成损伤。
由于晶圆衬底上不同层曝光所需的光掩膜图形(以下简称为不同层光掩膜图形)具有不同CD尺寸和图形密度,所以在在同一片石英基板上制作不同层光掩膜图形时,其采用的刻蚀方法或刻蚀工艺参数不同。而按照背景技术提到的方式,当将不同层光掩膜图形图案化到同一片石英基板时,采用的是相同的刻蚀方法和相同的刻蚀工艺参数,就不能够制作符合各层要求的不同层光掩膜图形。
因此,当进行二进制强度光掩膜的制作时,本发明分别独立制作不同层光掩膜图形,即在独立制作当前层光掩膜图形时,将已经制作好的其他层光掩膜图形和未制作的其他层光掩膜图形预留区域采用光刻胶覆盖,避免被曝光和刻蚀。
当进行衰减式相位偏移光掩膜的制作时,本发明在将不同层的铬金属膜光掩膜图形图案化到铬金属膜后,分别独立地在MoSi膜上制作相位偏移光掩膜图形,即在MoSi膜上制作当前层相位偏移光掩膜图形时,将已经制作好的其他层相位偏移光掩膜图形和未制作的其他层相位偏移光掩膜图形预留区域采用光刻胶覆盖住。最后,再采用现有技术蚀刻掉铬金属膜。
在进行衰减式相位偏移光掩膜制作时,进一步地,在将不同层的铬金属膜光掩膜图形图案化到铬金属膜时,也分别独立进行,即在铬金属膜制作当前铬金属膜光掩膜图形时,将已经制作好的其他层铬金属膜光掩膜图形和未制作的其他层铬金属膜光掩膜图形预留区域采用光刻胶覆盖住,避免被曝光和刻蚀。
采用图2所示的本发明提供的衰减式相位偏移光掩膜的制作流程图举例,对本发明提供的光掩膜的制作方法进行详细说明。
步骤201、在镀有MoSi膜101和铬金属膜102的石英基板100上,涂布光刻胶层103,如图1a所示;
步骤202、对光刻胶层103进行图案化处理,在光刻胶层103上形成掩膜图形,该图形在接下来的步骤中转移到铬金属膜102上,如图1b所示;
在本步骤中,不同层的铬金属膜102光掩膜图形可以采用相同的工艺方法同时制作,这里的铬金属膜102光掩膜图形为所有不同层的铬金属膜102光掩膜图形总和;
当然,同层的铬金属膜102光掩膜图形也可以按照之前所述的方法分别独立地进行;
在具体确定时,是根据不同层的铬金属膜102光掩膜图形之间的差异和同时制作工艺难度而定的;如果不同层的铬金属膜102光掩膜图形之间差异不大,就可以采用相同的工艺方法同时制作,只需要在曝光前的数据处理步骤中把不符合该工艺方法的层铬金属膜102光掩膜图形的差值补偿在曝光数据中;如果不同层的铬金属膜102光掩膜图形之间差异很大,同一工艺方法无法满足各层的的铬金属膜102光掩膜图形规范要求,该步骤就需要按照之前所述的方法分别独立地进行;
步骤203,以图案化的光刻胶层103为掩膜对102干法刻蚀后,在金属铬层102上形成铬金属膜102光掩膜图形,如图1c所示;
步骤204、去除光刻胶层103,暴露出所有层图案化了的铬金属层102光掩膜图形,如图1d所示;
步骤205、在所有层图案化了的铬金属层102上涂布光刻胶层104后,选择所有图形层中的某一层作为当前层,对当前层的区域整体曝光并显影,暴露出当前层已图案化铬金属层,其他层的图案化了的铬金属层光掩膜图形被光刻胶104覆盖;
步骤206、以具有当前层的光掩膜图形的铬金属层102为掩膜,干法刻蚀MoSi膜101,在MoSi膜101形成当前层的相位偏移光掩膜图形;
步骤207、去除光刻胶层104;
步骤208、将未制作层的光掩膜图形区域做为当前层,转入步骤205继续执行至207步骤,直到所有未制作层的光掩膜图形区域在MoSi膜上形成相位偏移光掩膜图形;
步骤209、涂布光刻胶层105,覆盖住MoSi膜101和铬金属膜102;
步骤210、对包含所有层的相位偏移掩膜图形区域的光刻胶层105进行整体曝光并显影,将包含所有相位偏移掩膜图形102层的区域都暴露出来,只在石英基板四周保留光刻胶层105未被曝光;
步骤211、以四周未被曝光的光刻胶层105为保护层,对铬金属膜102进行湿法蚀刻,去除掉在铬金属膜102层,暴露出步骤208所形成的包含所有层相位偏移光掩膜图形的MoSi膜101;
步骤212、去除光刻胶层105,在石英基板上完成不同层相位偏移光掩膜的制作。
举例说明,如果在同一片石英基板上要制作四层相位偏移光掩膜图形,就需要重复执行步骤205~208四次,将四层相位偏移光掩膜图形分别制作到同一片石英基板上。
当然,本发明在进行步骤202~204的过程中,也可以对不同层铬金属膜102的掩膜图形进行独立处理。采用的方法和步骤205~208的方法相类似。
本发明提供的方法适用于衰减式相位偏移光掩膜的制作。当然,也适用于二进制强度光掩膜的制作。
以上举较佳实施例,对本发明的目的、技术方案和优点进行了进一步详细说明,所应理解的是,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (3)

1.一种光掩膜的制作方法,其特征在于,所述光掩膜包括石英基板、以及依次镀在石英基板上的相位偏移膜及铬金属膜,该方法还包括:
对铬金属膜进行不同层铬金属光掩膜图形的图案化后,分别独立地将不同层的相位偏移光掩膜图形图案化到同一片石英基板的相位偏移膜上;
去除铬金属膜;
所述分别独立地将不同层的相位偏移光掩膜图形图案化到同一片石英基板的相位偏移膜上的过程为:
在对相位偏移膜进行图案化时,选择所有要进行相位偏移膜图案化的图形层中的某一层作为当前层,在对当前层光掩膜图形图案化过程中,将已经制作好的其他层光掩膜图形和未制作的其他层光掩膜图形预留区域采用光刻胶层覆盖。
2.如权利要求1所述的方法,其特征在于,所述对铬金属膜进行不同层铬金属光掩膜图形的图案化的过程为:
分别独立地对铬金属膜进行不同层铬金属光掩膜图形的图案化。
3.如权利要求2所所述的方法,其特征在于,所述分别独立地对铬金属膜进行不同层铬金属光掩膜图形的图案化的过程为:
选择所有要进行铬金属光掩膜图案化的光掩膜图形层中的某一层作为当前层,在对当前层铬金属膜光掩膜图形进行图案化时,将已经制作好的其他层光掩膜图形和未制作的其他层光掩膜图形预留区域采用光刻胶层覆盖住。
CN 200910055943 2009-08-05 2009-08-05 光掩膜的制作方法 Active CN101989039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910055943 CN101989039B (zh) 2009-08-05 2009-08-05 光掩膜的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910055943 CN101989039B (zh) 2009-08-05 2009-08-05 光掩膜的制作方法

Publications (2)

Publication Number Publication Date
CN101989039A CN101989039A (zh) 2011-03-23
CN101989039B true CN101989039B (zh) 2013-06-19

Family

ID=43745650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910055943 Active CN101989039B (zh) 2009-08-05 2009-08-05 光掩膜的制作方法

Country Status (1)

Country Link
CN (1) CN101989039B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104834178A (zh) * 2014-02-12 2015-08-12 中芯国际集成电路制造(上海)有限公司 一种制备光掩模的装置及方法
CN104914663B (zh) * 2014-03-11 2020-01-07 中芯国际集成电路制造(上海)有限公司 一种光掩模制作方法
CN103869607A (zh) * 2014-03-18 2014-06-18 无锡中微掩模电子有限公司 二元掩模铬金属膜去除方法
CN109557761B (zh) * 2018-12-07 2022-03-08 深圳市华星光电半导体显示技术有限公司 掩膜板制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2613792Y (zh) * 2002-10-31 2004-04-28 上海华虹Nec电子有限公司 一种新型的掩模板设计制作结构
CN1567092A (zh) * 2003-06-16 2005-01-19 旺宏电子股份有限公司 不同层次的曝光方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2613792Y (zh) * 2002-10-31 2004-04-28 上海华虹Nec电子有限公司 一种新型的掩模板设计制作结构
CN1567092A (zh) * 2003-06-16 2005-01-19 旺宏电子股份有限公司 不同层次的曝光方法

Also Published As

Publication number Publication date
CN101989039A (zh) 2011-03-23

Similar Documents

Publication Publication Date Title
JP2739065B2 (ja) アパーチャ交番移相マスクを製造する方法
US7737016B2 (en) Two-print two-etch method for enhancement of CD control using ghost poly
US6821689B2 (en) Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature
KR20020033041A (ko) 포토 마스크의 제조 방법 및 포토 마스크
CN102236247A (zh) 光掩膜的制作方法
CN105097455A (zh) 光掩模及其制造方法
JP2006527398A (ja) レチクルを設計し、半導体素子をレチクルで作製する方法
CN101989039B (zh) 光掩膜的制作方法
US5789117A (en) Transfer method for non-critical photoresist patterns
TWI286795B (en) Manufacturing method for semiconductor integrated circuit device
JP2002107910A (ja) 3元フォトマスクおよびその形成方法
US6660653B1 (en) Dual trench alternating phase shift mask fabrication
US7316872B2 (en) Etching bias reduction
JP2009205146A (ja) フォトマスクの欠陥修正方法、フォトマスクの製造方法、位相シフトマスクの製造方法、フォトマスク、位相シフトマスク、フォトマスクセット及びパターン転写方法
US7648806B2 (en) Phase shift mask with two-phase clear feature
US7033947B2 (en) Dual trench alternating phase shift mask fabrication
US6830702B2 (en) Single trench alternating phase shift mask fabrication
JP2003173014A (ja) 位相シフトマスクの製造方法、位相シフトマスク、および、装置
JP5176641B2 (ja) ハーフトーン型位相シフトマスク及びその製造方法
US6830853B1 (en) Chrome mask dry etching process to reduce loading effect and defects
US7727683B2 (en) High-transmission attenuating PSM
US5747196A (en) Method of fabricating a phase-shift photomask
US20020106588A1 (en) Photolithography process for forming an opening
US7445159B2 (en) Dual trench alternating phase shift mask fabrication
US6593033B1 (en) Attenuated rim phase shift mask

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant