CN105097455A - 光掩模及其制造方法 - Google Patents

光掩模及其制造方法 Download PDF

Info

Publication number
CN105097455A
CN105097455A CN201510249444.3A CN201510249444A CN105097455A CN 105097455 A CN105097455 A CN 105097455A CN 201510249444 A CN201510249444 A CN 201510249444A CN 105097455 A CN105097455 A CN 105097455A
Authority
CN
China
Prior art keywords
damping layer
substrate
patterning
layer
damping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510249444.3A
Other languages
English (en)
Other versions
CN105097455B (zh
Inventor
薛文章
陈嘉仁
连大成
李信昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105097455A publication Critical patent/CN105097455A/zh
Application granted granted Critical
Publication of CN105097455B publication Critical patent/CN105097455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/28—Phase shift masks [PSM]; PSM blanks; Preparation thereof with three or more diverse phases on the same PSM; Preparation thereof

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

本发明提供了一种光掩模及其制造方法。在多个实施例中，光掩模包括衬底、图案化的第一衰减层、图案化的第二衰减层和图案化的第三衰减层。图案化的第一衰减层设置在衬底上。图案化的第二衰减层设置在图案化的第一衰减层上。图案化的第三衰减层设置在图案化的第二衰减层上。图案化的第一衰减层的第一部分、图案化的第二衰减层的第一部分和图案化的第三衰减层堆叠在衬底上以作为二元强度掩模。

Description

光掩模及其制造方法
技术领域
本发明总体涉及光刻技术，更具体地，涉及光掩模及其制造方法。
背景技术
在集成电路(IC)制造技术中，光刻工艺是用于在诸如半导体晶圆的衬底上形成所选择的电路图案的重要技术。在制造更小且更复杂的半导体器件的电路的过程中，随着IC集成度的增大，相应地需要先进的光刻技术以产生更小的临界尺寸(CD)和精细的图案。
在先进的光刻技术中，不同的光掩模(也称为掩模或光罩(photomask))用于多种光刻工艺的需要。例如，二元强度掩模(binaryintensitymask)(BIM)由于其极简单的结构(具有透明部分和完全不透明部分)而具有良好的性能并且价格合算。另外，相移掩模(PSM)具有相对不透明的部分，因此已用于克服光衍射相关的问题，以及用于提高光刻曝光分辨率。此外，无铬相移掩模(CPM)不具有不透明部分，因此通过结合相移光与非相移光来减小衍射影响，以出现相长干涉和相消干涉，并且由此提高光学系统的投影图像的分辨率和焦深。因此，每一种光掩模都具有自身的结构并且在不同的应用范围中具有各自的优势。
因为对光刻工艺的要求不断提高，所以形成更小的CD和精细图案变得更具挑战性。因此，光刻工艺中所使用的光掩模必须变得更加精密，以克服不同的应用范围中的多种困难。因此，不断寻求对光掩模及其制造方法的改进。
发明内容
根据本发明的一个方面，提供了一种方法，包括：接收衬底，衬底具有位于衬底上的第一衰减层、位于第一衰减层上的第二衰减层和位于第二衰减层上的第三衰减层；形成第一光刻胶层，光刻胶层具有位于第三衰减层上的第一图案；执行第一蚀刻，以图案化第三衰减层和第二衰减层，其中，第一蚀刻停止在第一衰减层处并且暴露第一衰减层的一部分；去除第一光刻胶层；形成第二光刻胶层，第二光刻胶层具有暴露第三衰减层的一部分的第二图案；执行第二蚀刻，以去除第一衰减层的一部分和第三衰减层的一部分；以及去除第二光刻胶层。
优选地，该方法还包括：形成第三光刻胶层，第三光刻胶层具有暴露第二衰减层的一部分和衬底的一部分的第三图案；执行第三蚀刻，以去除第二衰减层的一部分和衬底的一部分，其中，当去除第二衰减层的一部分时，暴露第一衰减层的一部分，并且形成衬底的沟槽；去除第一衰减层的暴露部分；以及去除第三光刻胶层。
优选地，在去除第二光刻胶层之前，还包括：执行第三蚀刻以去除第二衰减层的一部分并且在衬底上形成沟槽，其中，第三蚀刻停止在第一衰减层处并且暴露第一衰减层的另一部分；以及去除第一衰减层的另一部分。
优选地，衬底是透明的并且包括石英、硅、碳化硅、氧化硅-氧化钛合金或它们的组合。
优选地，第一衰减层和第三衰减层包括铬。
优选地，第一衰减层包括氧化铬、氮化铬、氮氧化铬或它们的组合。
优选地，第一衰减层的膜厚度在约3nm至约80nm的范围内，而第三衰减层的膜厚度在约3nm至约50nm的范围内。
优选地，第二衰减层包括硅化钼(MoSi)。
优选地，第二衰减层的膜厚度在约20nm至约100nm的范围内。
根据本发明的另一方面，提供了一种光掩模，包括：衬底；图案化的第一衰减层，设置在衬底上；图案化的第二衰减层，设置在图案化的第一衰减层上；以及图案化的第三衰减层，设置在图案化的第二衰减层上，
其中，图案化的第一衰减层的第一部分、图案化的第二衰减层的第一部分和图案化的第三衰减层堆叠在衬底上以作为二元强度掩模部分。
优选地，衬底具有至少一个沟槽，沟槽未被图案化的第一衰减层覆盖。
优选地，图案化的第一衰减层的第二部分和图案化的第二衰减层的第二部分堆叠在衬底上以作为衰减相移掩模部分。
优选地，衬底是透明的并且包括石英、硅、碳化硅、氟化钙、氧化硅-氧化钛合金或它们的组合。
优选地，第一衰减层和第三衰减层包括铬。
优选地，第一衰减层包括氧化铬、氮化铬、氮氧化铬或它们的组合。
优选地，第一衰减层的膜厚度在约3nm至约80nm的范围内，而第三衰减层的膜厚度在约3nm至大约50nm的范围内。
优选地，第二衰减层包括硅化钼(MoSi)。
根据本发明的又一方面，提供了一种光掩模，包括：衬底；图案化的第一衰减层，设置在衬底上；图案化的第二衰减层，设置在图案化的第一衰减层上；以及图案化的第三衰减层，设置在图案化的第二衰减层上，其中，图案化的第一衰减层的第一部分、图案化的第二衰减层的第一部分和图案化的第三衰减层堆叠在衬底上以作为二元强度掩模部分，图案化的第一衰减层的第二部分和图案化的第二衰减层的第二部分堆叠在衬底上以作为衰减相移掩模部分。
优选地，衬底具有至少一个沟槽，至少一个沟槽未被图案化的第一衰减层覆盖。
优选地，衬底是透明的并且包括石英、硅、碳化硅、氟化钙、氧化硅-氧化钛合金或它们的组合，第一衰减层包括氧化铬、氮化铬、氮氧化铬或它们的组合，并且第二衰减层包括硅化钼(MoSi)。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是示出了根据本发明的多个实施例的制造光掩模的方法的流程图。
图2是根据本发明的多个实施例的衬底的至少一部分在制造光掩模的方法的中间阶段中的示意图。
图3是根据本发明的多个实施例的图2所示的衬底在制造光掩模的方法的随后阶段中的示意图。
图4是根据本发明的多个实施例的图3所示的衬底在制造光掩模的方法的随后阶段中的示意图。
图5是根据本发明的多个实施例的图4所示的衬底在制造光掩模的方法的随后阶段中的示意图。
图6是根据本发明的多个实施例的图5所示的衬底在制造光掩模的方法的随后阶段中的示意图。
图7是根据本发明的多个实施例的图6所示的衬底在制造光掩模的方法的随后阶段中的示意图。
图8是根据本发明的多个实施例的图7所示的衬底在制造光掩模的方法的随后阶段中的示意图。
图9是根据本发明的多个实施例的图8所示的衬底在制造光掩模的方法的随后阶段中的示意图。
图10是根据本发明的多个实施例的图9所示的衬底在制造光掩模的方法的随后阶段中的示意图。
图11是根据本发明的多个实施例的图10所示的衬底在制造光掩模的方法的随后阶段中的示意图。
图12是根据本发明的多个实施例的图11所示的衬底在制造光掩模的方法的随后阶段中的示意图。
图13是根据本发明的其他的多个实施例的图7所示的衬底在制造光掩模的方法的随后阶段中的示意图。
图14是根据本发明的其他的多个实施例的图13所示的衬底在制造光掩模的方法的随后阶段中的示意图。
图15是根据本发明的其他的多个实施例的图14所示的衬底在制造光掩模的方法的随后阶段中的示意图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
本文所使用的单数形式“一个”、“一种”和“所述”，除非在上下文中明确指出，否则均包括多个指示物。因此，例如，提及衬层，除非在上下文中明确指出，否则均包括具有两层或多层这种衬层的实施例。整篇说明书中提及“一个实施例”或“实施例”，意味着结合该实施例所描述的特别的部件、结构或特征包括在本发明的至少一个实施例中。因此，整篇说明书的多个地方出现的短语“在一个实施例中”或“在实施例中”无须全部涉及相同的实施例。而且，特别的部件、结构或特征可以在一个或多个实施例中以任何合适的方式结合。应该意识到，以下图片没有按比例绘制，当然，这些图片是为了说明。
如前所述，形成更小的CD和良好的图案变得更具挑战性，使得对光刻工艺有困难的要求，因此光刻工艺中所使用的光掩模变得更加精密。然而，制造光掩模的成本相应地增加。此外，由于不同的应用范围中会出现各种困难，所以光刻工艺所使用的光掩模还应该更能够克服多种困难，以在不同的应用范围中扩大工艺裕度。在这方面，根据本发明的多个实施例提供了一种光掩模及其制造方法。
图1是示出了根据本发明的多个实施例的制造光掩模(也称为掩模或光罩(photomask))的方法100的流程图。方法100始于框102，其中，接收衬底。衬底具有位于衬底上的第一衰减层、位于第一衰减层上的第二衰减层和位于第二衰减层上的第三衰减层。在本发明的多个实施例中，衬底是透明的并且包括石英、硅、碳化硅、氧化硅-氧化钛合金或它们的组合。在本发明的多个实施例中，第一衰减层和第三衰减层包括铬。在本发明的多个实施例中，第一衰减层包括氧化铬、氮化铬、氮氧化铬或它们的组合。在本发明的多个实施例中，第二衰减层包括硅化钼(MoSi)。方法100继续框104，其中，形成第一光刻胶层。第一光刻胶层具有位于第三衰减层上的第一图案。方法100还包括执行第一蚀刻，以图案化第三衰减层和第二衰减层，其中，如框106中所示，第一蚀刻停止在第一衰减层处并且暴露第一衰减层的一部分。方法100继续框108，其中，去除第一光刻胶层。如框110所示，方法100还包括形成第二光刻胶层，该第二光刻胶层具有暴露第三衰减层的一部分的第二图案。方法100继续框112，其中，执行第二蚀刻以去除第一衰减层的部分和第三衰减层的部分。如框114所示，方法100还包括去除第二光刻胶层。在以下段落中方法100的细节在图2至图15中进一步示出和描述。
图2是根据本发明的多个实施例的衬底的至少一部分在制造光掩模的方法的中间阶段中的示意图。图3是根据本发明的多个实施例的图2所示的衬底在制造光掩模的方法的随后阶段中的示意图。参考图2，接收衬底200。衬底200可以是透光的硅基衬底。在本发明的多个实施例中，衬底200是透明的并且包括石英、硅、碳化硅、氧化硅-氧化钛合金或它们的组合。衬底200具有位于衬底200上的第一衰减层210、第二衰减层220和第三衰减层230。第一衰减层210设置在衬底200上。第二衰减层220设置在第一衰减层210上。第三衰减层230设置在第二衰减层220上。可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)和/或其他合适的工艺相继形成第一衰减层210、第二衰减层220和第三衰减层230。设置在衬底200上的第一衰减层210预设为对光刻工艺中所使用的辐射束提供相移。第一衰减层210可以具有厚度，该厚度使得投向并且穿过第一衰减层210的辐射束相对于投射穿过空气的辐射束具有相移。辐射束可以是紫外光和/或可以扩展为包括其他的辐射束，诸如，离子束、x射线、极紫外光(EUV)、深紫外光(DUV)和其他适当的辐射能量。第一衰减层210可以具有小于100％且大于0％的透射率。
第二衰减层220设置在第一衰减层210上并且也被预设为对光刻工艺中所使用的辐射束提供相移。第二衰减层220可以具有厚度，该厚度使得投向并穿过第二衰减层220的辐射束相对于投射穿过空气的辐射束具有相移。辐射束可以是紫外光和/或可以扩展为包括其他的辐射束，诸如，离子束、x射线、极紫外光(EUV)、深紫外光(DUV)和其他适当的辐射能量。例如，第二衰减层220可以提供大约180度的相移，并且第二衰减层220可以具有大约λ/[2(n-1)]的厚度，其中，λ是在制造晶圆的光刻工艺期间投向掩模10上的辐射束的波长，而n是第二衰减层220相对于辐射束的折射率。又例如，第二衰减层220可以提供范围介于大约120度和240度之间的相移，因此第二衰减层220可以具有介于λ/[3×(n-1)]和2λ/[3×(n-1)]之间的厚度，以在以上范围内实现期望的相移。第二衰减层220可以具有小于100％且大于0％的透射率。例如，第二衰减层220可以具有高于约5％的透射率。在本发明的多个实施例中，第二衰减层220包括硅化钼(MoSi)。第三衰减层230被设计为吸收层并且对于用于光刻工艺的辐射束是不透明的。第三衰减层230所具有的透射率小于第二衰减层220的透射率。例如，第三衰减层230可以具有基本为0的透射率。第三衰减层230可以使用与第二衰减层220的材料不同的材料。在本发明的多个实施例中，第一衰减层210和第三衰减层230包括铬(Cr)。又如图2所示，第一光刻胶层240形成在第三衰减层230上。第一光刻胶层240可以通过诸如旋涂工艺的合适的工艺形成在衬底200上。例如，软烘和冷却工艺可以在第一光刻胶层240形成在第三衰减层230上之后实施。例如，第一光刻胶层240可以是聚(对叔丁基苯乙烯)、聚甲基丙烯酸甲酯(PMAA)、四氟乙烯(TFE)或其他合适的光刻胶材料。
应该注意，设置在衬底200上的第一衰减层210作为之后蚀刻工艺的停止层也发挥着重要的作用，因此衬底200可以在之后的蚀刻工艺期间被很好地保护起来。因此，第一衰减层210、第二衰减层220和第三衰减层230的材料和膜厚度可以适当地选择。例如，第二衰减层220是与衬底200同时被蚀刻的材料。衬底200可以是石英、硅、碳化硅、氧化硅-氧化钛合金或它们的组合，而第二衰减层220可以是还包含硅的硅化钼(MoSi)。另一方面，第一衰减层210是当第二衰减层220和衬底200同时被蚀刻而自身未被蚀刻的材料。例如，第一衰减层210可以是金属、金属氧化物、金属氮化物、金属氮氧化物或它们的组合，这些材料完全不同于第二衰减层220和衬底200的材料。在本发明的多个实施例中，第一衰减层210可以是氧化铬、氮化铬、氮氧化铬或它们的组合。
参考图3，图案化第一光刻胶层240以在第三衰减层230上具有第一图案242。例如，执行光刻工艺，使得第一光刻胶层240具有第一图案242，以作为之后蚀刻工艺中层压膜(filmlamination)(第一衰减层210、第二衰减层220和第三衰减层230)的硬掩模。
图4是根据本发明的多个实施例的图3所示的衬底在制造光掩模的方法的随后的阶段中的示意图。图5是根据本发明的多个实施例的图4所示的衬底在制造光掩模的方法的随后阶段中的示意图。参考图4，执行第一蚀刻工艺以图案化第三衰减层230和第二衰减层220。第一蚀刻可以是湿蚀刻、干蚀刻或它们的组合。如前所述，具有第一图案242的第一光刻胶层240在第一蚀刻工艺期间是层压膜的硬掩模，因此蚀刻第三衰减层230和第二衰减层220以得到对应于第一图案242的图案。应该注意，第一蚀刻停止在第一衰减层210处并暴露第一衰减层210的一部分212。换言之，第一衰减层210是第一蚀刻的停止层。因此，第一衰减层210、第二衰减层220和第三衰减层230的材料和膜厚度均可以适当地选择。在本发明的多个实施例中，第一衰减层210的膜厚度在大约3nm至大约80nm的范围内，并且第三衰减层230的膜厚度在大约3nm至大约50nm的范围内。在本发明的多个实施例中，第二衰减层220的膜厚度在大约20nm至大约100nm的范围内。另外，第一蚀刻的参数(诸如，蚀刻剂、蚀刻时间、等离子体强度(在干蚀刻中))也可以是最优化的，从而导致第一蚀刻停止在第一衰减层210处。如图4和图5所示，在执行第一蚀刻以图案化第三衰减层230和第二衰减层220之后，去除具有第一图案242的第一光刻胶层240。因此，如图5所示，图案化层压膜(第一衰减层210、第二衰减层220和第三衰减层230)。
图6是根据本发明的多个实施例的图5所示的衬底在制造光掩模的方法的随后阶段中的示意图。参考图6，第二光刻胶层250具有暴露第三衰减层230的一部分232第二图案252。第二光刻胶层250可以通过诸如旋涂工艺的合适的工艺形成在图5所示的层压膜(第一衰减层210、第二衰减层220和第三衰减层230)上。例如，软烘和冷却工艺可以在第二光刻胶层250形成在图5所示的层压膜上之后实施。例如，第二光刻胶层250可以是聚(对叔丁基苯乙烯)、聚甲基丙烯酸甲酯(PMAA)、四氟乙烯(TFE)或其他合适的光刻胶材料。如图6所示，图案化第二光刻胶层250以在第三衰减层230上具有第二图案252。例如，执行光刻工艺，使得第二光刻胶层250具有第二图案252，以在之后的蚀刻工艺中作为图5所示的层压膜的硬掩模。
图7是根据本发明的多个实施例的图6所示的衬底在制造光掩模的方法的随后阶段中的示意图。图8是根据本发明的多个实施例的图7所示的衬底在制造光掩模的方法的随后阶段中的示意图。参考图7和图8，执行第二蚀刻以去除第一衰减层210的部分212和第三衰减层230的部分232。第二蚀刻可以是湿蚀刻、干蚀刻或它们的组合。如前所述，具有第二图案252的第二光刻胶层250在第二蚀刻工艺期间是层压膜的硬掩模，因此蚀刻并且去除第一衰减层210的部分212和第三衰减层230的部分232。如图7和图8所示，在执行第二蚀刻以去除第一衰减层210的部分212和第三衰减层230的部分232之后，去除具有第二图案252的第二光刻胶层250。因此，图案化层压膜(第一衰减层210、第二衰减层220和第三衰减层230)，并且制造如图8所示的光掩模10。如图8所示，光掩模10包括衬底200、图案化的第一衰减层210、图案化的第二衰减层220和图案化的第三衰减层230。图案化的第一衰减层210设置在衬底200上。图案化的第二衰减层220设置在图案化的第一衰减层210上。图案化的第三衰减层230设置在图案化的第二衰减层220上。应该注意，图案化的第一衰减层210的第一部分214、图案化的第二衰减层220的第一部分224和图案化的第三衰减层230堆叠在衬底200上以作为二元强度掩模部分。二元强度掩模部分包括反射区和不透明区。在反射区中，入射光被多层反射，该多层由图8中位于衬底200上的图案化的第一衰减层210的第一部分214、图案化的第二衰减层220的第一部分224和图案化的第三衰减层230形成。在不透明区中，衬底200是吸收体，并且入射光束几乎全部被该吸收体吸收。
图9是根据本发明的多个实施例的图8所示的衬底在制造光掩模的方法的随后阶段中的示意图。参考图9，在本发明的多个实施例中，第三光刻胶层260在去除第二光刻胶层250的操作之后形成。第三光刻胶层260具有暴露第二衰减层220的部分222和衬底200的部分202的第三图案262。第三光刻胶层260可以通过诸如旋涂工艺的合适的工艺形成在图8所示的层压膜(第一衰减层210、第二衰减层220和第三衰减层230)上。例如，软烘和冷却工艺可以在第三光刻胶层260形成在图8所示的层压膜上之后实施。例如，第三光刻胶层260可以是聚(对叔丁基苯乙烯)、聚甲基丙烯酸甲酯(PMAA)、四氟乙烯(TFE)或其他合适的光刻胶材料。如图9所示，图案化第三光刻胶层260以具有第三图案262。例如，执行光刻工艺，使得第三光刻胶层260具有第三图案262，以在之后的蚀刻工艺中作为图8所示的层压膜的硬掩模。
图10是根据本发明的多个实施例的图9所示的衬底在制造光掩模的方法的随后阶段中的示意图。参考图10，在形成第三光刻胶层260(其具有暴露第二衰减层220的部分222和衬底200的部分202的第三图案262)的操作之后，执行第三蚀刻以去除第二衰减层220的部分222和衬底200的部分202。如图10所示，当去除第二衰减层220的部分222(如图9所示)时，暴露第一衰减层210的部分214，并且形成衬底200的沟槽204。第三蚀刻可以是湿蚀刻、干蚀刻或它们的组合。如前所述，具有第三图案262的第三光刻胶层260在第三蚀刻工艺期间是层压膜的硬掩模，因此蚀刻第二衰减层220的部分222和衬底200的部分202，以得到对应于第三图案262的图案。应该注意，第三蚀刻蚀刻第二衰减层220的暴露部分和衬底200的暴露部分。如前所述，可以适当地选择第二衰减层220和衬底200的材料，使得同时蚀刻两种层(第二衰减层220和衬底200)成为可能。在本发明的多个实施例中，衬底200包括石英、硅、碳化硅、氧化硅-氧化钛合金或它们的组合。在本发明的多个实施例中，第二衰减层220包括硅化钼(MoSi)。另外，还可以根据第二衰减层220和衬底200所选择的材料来最优化第三蚀刻的参数，诸如，蚀刻剂、蚀刻时间、等离子体强度(在干蚀刻中)。如图9和图10所示，在执行第三蚀刻以去除第二衰减层220的部分222和衬底200的部分202之后，暴露第一衰减层210的部分214。因此，如图10所示，图案化层压膜(第一衰减层210、第二衰减层220和第三衰减层230)。
图11是根据本发明的多个实施例的图10所示的衬底在制造光掩模的方法的随后阶段中的示意图。图12是根据本发明的多个实施例的图11所示的衬底在制造光掩模的方法的随后阶段中的示意图。参考图10和图11，在执行第三蚀刻以去除第二衰减层220的部分222和衬底200的部分202的操作之后，去除第一衰减层210的暴露部分214。第一衰减层210的暴露部分214可以通过湿蚀刻、干蚀刻或它们的组合来去除。于是，如图12所示，制造了另一个光掩模20。如图12所示，光掩模20包括衬底200、图案化的第一衰减层210、图案化的第二衰减层220和图案化的第三衰减层230。图案化的第一衰减层210设置在衬底200上。图案化的第二衰减层220设置在图案化的第一衰减层210上。图案化的第三衰减层230设置在图案化的第二衰减层220上。图案化的第一衰减层210的第一部分214、图案化的第二衰减层220的第一部分224和图案化的第三衰减层230堆叠在衬底200上以作为二元强度掩模部分。该二元强度掩模部分包括反射区和不透明区。在反射区中，入射光被多层反射，该多层由图8中位于衬底200上的图案化的第一衰减层210的第一部分214、图案化的第二衰减层220的第一部分224和图案化的第三衰减层230形成。在不透明区中，衬底200是吸收体，并且入射光束几乎全部被该吸收体吸收。另外，衬底200具有至少一个沟槽204，该沟槽204没有被图案化的第一衰减层210覆盖。应该注意，衬底200中的沟槽204在光掩模20中可以作为无铬相移掩模部分。无铬相移掩模不具有不透明的部分。该相移通过直接蚀刻进衬底200的沟槽204来实现。因此，必须仔细控制沟槽204的深度。例如，形成在衬底200中的沟槽204可以具有大约180度的相移，并且沟槽204可以具有大约为λ/[2(n-1)]的深度，其中，λ是投射向沟槽204的辐射束的波长，而n是透明的衬底200相对于辐射束的折射率。又例如，衬底200中的沟槽204所具有的相移介于大约120度和240度°之间，并且沟槽204所具有的深度介于λ/[3×(n-1)]和2λ/[3×(n-1)]之间，以在期望的范围内实现相移。由于衬底200会在一系列蚀刻工艺期间被损伤，所以无铬相移掩模的制造是困难的。如前所述，从图4至图6，衬底200被第一衰减层210覆盖而未暴露。因此，可以减小对衬底200的损伤，并且沟槽204的深度可以根据本发明的多个实施例来精确地控制。如前所述，由于可以精确地控制沟槽204的深度，所以可以根据对于相移的多种要求来制造光掩模20的无铬相移掩模部分。如图12所示，应该注意，第一衰减层210的第二部分216和第二衰减层220的第二部分226堆叠在衬底200上以作为衰减相移掩模(APSM)部分。APSM使用图案化的硅化钼(MoSi)层，该图案化的硅化钼层代表了电路的结构。硅化钼具有引起投射光的180度相移的厚度。因此产生相移的光和透过玻璃的辐射仅相消地干涉。另外，硅化钼的密度大(dense)。一方面，光被衰减，另一方面，相位相反的两个光波几乎完全互消，这导致了更高的对比度(contrast)。
图13是根据本发明的其他的多个实施例的图7所示的衬底在制造光掩模的方法的随后阶段中的示意图。图14是根据本发明的其他的多个实施例的图13所示的衬底在制造光掩模的方法的随后阶段中的示意图。图15是根据本发明的其他的多个实施例的图14所示的衬底在制造光掩模的方法的随后阶段中的示意图。参考图13，在本发明的其他的多个实施例中，在去除第二光刻胶层(如图7和图8所示)之前，执行第三蚀刻以去除第二衰减层220的部分226，并且在衬底200上形成沟槽204。第三蚀刻可以是湿蚀刻、干蚀刻或它们的组合。具有第二图案252的第二光刻胶层250在第三蚀刻工艺期间也是层压膜的硬掩模，因此去除第二衰减层220的部分226并且蚀刻衬底200以得到沟槽204。应该注意，第三蚀刻也停止在第一衰减层210处并暴露第一衰减层210的另一部分218。换言之，第一衰减层210还是第三蚀刻的停止层。因此，第一衰减层210、第二衰减层220和第三衰减层230的材料和膜厚度可以适当地选择。例如，第二衰减层220是与衬底200同时被蚀刻的材料。衬底200可以是石英、硅、碳化硅、氧化硅-氧化钛合金或它们的组合，并且第二衰减层220可以是还包含硅的硅化钼(MoSi)。另一方面，第一衰减层210是当第二衰减层220和衬底200同时被蚀刻而自身未被蚀刻的材料。例如，第一衰减层210可以是金属、金属氧化物、金属氮化物、金属氮氧化物或它们的组合，这些材料完全不同于第二衰减层220和衬底200的材料。在本发明的多个实施例中，第一衰减层210可以是氧化铬、氮化铬、氮氧化铬或它们的组合。参考图14，在执行第三蚀刻的操作之后，去除第一衰减层210的另一部分218。如前所述，第一衰减层210可以是金属、金属氧化物、金属氮化物、金属氮氧化物或它们的组合，这些材料完全不同于第二衰减层220和衬底200的材料。第一衰减层210的另一部分218可以通过湿蚀刻、干蚀刻或它们的组合来去除而不损伤第二衰减层220和衬底200。因此，可以精细控制沟槽204的深度。参考图15，在去除第一衰减层210的另一部分218的操作之后，去除第二光刻胶层250。第二光刻胶层250可以通过湿蚀刻、干蚀刻或它们的组合来去除。于是，制造了如图15所示的另一个光掩模30。如图15所示，光掩模30包括衬底200、图案化的第一衰减层210、图案化的第二衰减层220和图案化的第三衰减层230。图案化的第一衰减层210设置在衬底200上。图案化的第二衰减层220设置在图案化的第一衰减层210上。图案化的第三衰减层230设置在图案化的第二衰减层220上。图案化的第一衰减层210的第一部分214、图案化的第二衰减层220的第一部分224和图案化的第三衰减层230堆叠在衬底200上以作为二元强度掩模部分。光掩模30的二元部分类似于光掩模20的二元部分，因此在此省略其细节。参考图15，应该注意，衬底200具有至少一个沟槽204，该沟槽204未被图案化的第一衰减层210覆盖。因此，衬底200中的沟槽204可以作为光掩模30中的无铬相移掩模部分。光掩模30的无铬相移掩模部分也类似于光掩模20的无铬相移掩模部分，因此在此省略其细节。如前所述，由于可以精细控制沟槽204的深度，所以可以根据对于相移的多种要求来制造光掩模30的无铬相移掩模部分。
如前所述，光刻工艺中所使用的光掩模变得更加精密，使得制造光掩模的成本相应地增加。根据本发明的多个实施例，制造光掩模的方法提供了一种在衬底上形成多个部分的有效方法。具有位于一个衬底上的多个膜堆叠件的光掩模提供了用于不同应用范围的多个部分，因此更能够克服多种困难以在不同的应用范围中扩大工艺裕度。另外，可以很好地控制沟槽的深度，因此可以根据对于相移的多种要求来制造根据本发明的多个实施例的光掩模的无铬相移掩模部分。
根据本发明的多个实施例，一种制造光掩模的方法包括接收衬底，该衬底具有位于其上的第一衰减层、位于第一衰减层上的第二衰减层和位于第二衰减层上的第三衰减层。该方法还包括形成第一光刻胶层，该第一光刻胶层具有位于第三衰减层上的第一图案。该方法还包括执行第一蚀刻以图案化第三衰减层和第二衰减层。第一蚀刻停止在第一衰减层处并且暴露第一衰减层的一部分。该方法还包括去除第一光刻胶层。该方法还包括形成第二光刻胶层，该第二光刻胶层具有暴露第三衰减层的一部分的第二图案。该方法还包括执行第二蚀刻以去除第一衰减层的部分和第三衰减层的部分。该方法还包括去除第二光刻胶层。
根据本发明的其他的多个实施例，一种光掩模包括衬底、图案化的第一衰减层、图案化的第二衰减层和图案化的第三衰减层。图案化的第一衰减层设置在衬底上。图案化的第二衰减层设置在图案化的第一衰减层上。图案化的第三衰减层设置在图案化的第二衰减层上。图案化的第一衰减层的第一部分、图案化的第二衰减层的第一部分和图案化的第三衰减层堆叠在衬底上以作为二元强度掩模部分。图案化的第一衰减层的第二部分和图案化的第二衰减层的第二部分堆叠在衬底上以作为衰减相移掩模部分。
根据本发明的其他的多个实施例，一种光掩模包括衬底、图案化的第一衰减层、图案化的第二衰减层和图案化的第三衰减层。图案化的第一衰减层设置在衬底上。图案化的第二衰减层设置在图案化的第一衰减层上。图案化的第三衰减层设置在图案化的第二衰减层上。图案化的第一衰减层的第一部分、图案化的第二衰减层的第一部分和图案化的第三衰减层堆叠在衬底上以作为二元强度掩模部分。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种方法，包括：
接收衬底，所述衬底具有位于所述衬底上的第一衰减层、位于所述第一衰减层上的第二衰减层和位于所述第二衰减层上的第三衰减层；
形成第一光刻胶层，所述光刻胶层具有位于所述第三衰减层上的第一图案；
执行第一蚀刻，以图案化所述第三衰减层和所述第二衰减层，其中，所述第一蚀刻停止在所述第一衰减层处并且暴露所述第一衰减层的一部分；
去除所述第一光刻胶层；
形成第二光刻胶层，所述第二光刻胶层具有暴露所述第三衰减层的一部分的第二图案；
执行第二蚀刻，以去除所述第一衰减层的所述一部分和所述第三衰减层的所述一部分；以及
去除所述第二光刻胶层。
2.根据权利要求1所述的方法，还包括：
形成第三光刻胶层，所述第三光刻胶层具有暴露所述第二衰减层的一部分和所述衬底的一部分的第三图案；
执行第三蚀刻，以去除所述第二衰减层的所述一部分和所述衬底的所述一部分，其中，当去除所述第二衰减层的所述一部分时，暴露所述第一衰减层的一部分，并且形成所述衬底的沟槽；
去除所述第一衰减层的所述暴露部分；以及
去除所述第三光刻胶层。
3.根据权利要求1所述的方法，在去除所述第二光刻胶层之前，还包括：
执行第三蚀刻以去除所述第二衰减层的一部分并且在所述衬底上形成沟槽，其中，所述第三蚀刻停止在所述第一衰减层处并且暴露所述第一衰减层的另一部分；以及
去除所述第一衰减层的所述另一部分。
4.根据权利要求1所述的方法，其中，所述衬底是透明的并且包括石英、硅、碳化硅、氧化硅-氧化钛合金或它们的组合。
5.根据权利要求1所述的方法，其中，所述第一衰减层和所述第三衰减层包括铬。
6.根据权利要求5所述的方法，其中，所述第一衰减层包括氧化铬、氮化铬、氮氧化铬或它们的组合。
7.根据权利要求6所述的方法，其中，所述第一衰减层的膜厚度在约3nm至约80nm的范围内，而所述第三衰减层的膜厚度在约3nm至约50nm的范围内。
8.一种光掩模，包括：
衬底；
图案化的第一衰减层，设置在所述衬底上；
图案化的第二衰减层，设置在所述图案化的第一衰减层上；以及
图案化的第三衰减层，设置在所述图案化的第二衰减层上，
其中，所述图案化的第一衰减层的第一部分、所述图案化的第二衰减层的第一部分和所述图案化的第三衰减层堆叠在所述衬底上以作为二元强度掩模部分。
9.根据权利要求8所述的光掩模，其中，所述衬底具有至少一个沟槽，所述沟槽未被所述图案化的第一衰减层覆盖。
10.一种光掩模，包括：
衬底；
图案化的第一衰减层，设置在所述衬底上；
图案化的第二衰减层，设置在所述图案化的第一衰减层上；以及
图案化的第三衰减层，设置在所述图案化的第二衰减层上，
其中，所述图案化的第一衰减层的第一部分、所述图案化的第二衰减层的第一部分和所述图案化的第三衰减层堆叠在所述衬底上以作为二元强度掩模部分，所述图案化的第一衰减层的第二部分和所述图案化的第二衰减层的第二部分堆叠在所述衬底上以作为衰减相移掩模部分。
CN201510249444.3A 2014-05-15 2015-05-15 光掩模及其制造方法 Active CN105097455B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/278,678 US9341940B2 (en) 2014-05-15 2014-05-15 Reticle and method of fabricating the same
US14/278,678 2014-05-15

Publications (2)

Publication Number Publication Date
CN105097455A true CN105097455A (zh) 2015-11-25
CN105097455B CN105097455B (zh) 2018-04-20

Family

ID=54361782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510249444.3A Active CN105097455B (zh) 2014-05-15 2015-05-15 光掩模及其制造方法

Country Status (5)

Country Link
US (1) US9341940B2 (zh)
KR (1) KR101734644B1 (zh)
CN (1) CN105097455B (zh)
DE (1) DE102015104473B4 (zh)
TW (1) TWI554825B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107526246A (zh) * 2016-06-20 2017-12-29 格罗方德半导体公司 掩模衬底结构
CN109799674A (zh) * 2017-11-17 2019-05-24 Imec 非营利协会 用于极uv光刻的掩模及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10908494B2 (en) * 2017-05-31 2021-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Photomask and manufacturing method thereof
KR102051730B1 (ko) * 2018-01-12 2019-12-04 한양대학교 산학협력단 스페이서 패턴 및 위상변위 패턴을 포함하는 위상변위 마스크 및 그 제조 방법
US10244297B1 (en) 2018-03-14 2019-03-26 Juniper Networks, Inc. Reduced crosstalk photonic switch
US20220390827A1 (en) * 2021-06-07 2022-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography mask and methods
US20230259016A1 (en) * 2022-02-17 2023-08-17 Photronics, Inc. System, method and program product for improving accuracy of photomask based compensation in flat panel display lithography
TWI818787B (zh) * 2022-10-31 2023-10-11 力晶積成電子製造股份有限公司 圖案化底層結構的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516827A (zh) * 2001-08-24 2004-07-28 ض� 金属镶嵌极端远紫外线光刻术用交替型相移光掩膜及制造方法
CN101065647A (zh) * 2004-09-27 2007-10-31 凸版光掩膜公司 提供通过不同相移孔径的平衡光强度的相移掩模及形成这种相移掩模的方法
US20110217630A1 (en) * 2009-04-09 2011-09-08 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Intensity selective exposure photomask

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599666B2 (en) * 2001-03-15 2003-07-29 Micron Technology, Inc. Multi-layer, attenuated phase-shifting mask
DE10310136B4 (de) * 2003-03-07 2007-05-03 Infineon Technologies Ag Maskensatz zur Projektion von jeweils auf den Masken des Satzes angeordneten und aufeinander abgestimmten Strukturmustern auf einen Halbleiterwafer
JP2005275138A (ja) 2004-03-25 2005-10-06 Renesas Technology Corp 位相シフトマスクおよび、これを用いたパターン露光方法
US8288081B2 (en) * 2007-04-02 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for exposure of a phase shift mask
KR101361130B1 (ko) * 2007-12-26 2014-02-12 삼성전자주식회사 반사형 포토마스크 및 상기 반사형 포토마스크의 층 두께최적화 방법
WO2010079771A1 (ja) 2009-01-09 2010-07-15 Hoya株式会社 マスクブランク用ガラス基板の製造方法、マスクブランクの製造方法及び露光用フォトマスクの製造方法
US7862962B2 (en) * 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
JP4839411B2 (ja) 2009-02-13 2011-12-21 Ｈｏｙａ株式会社 マスクブランク用基板、マスクブランクおよびフォトマスク
JP5686216B1 (ja) * 2013-08-20 2015-03-18 大日本印刷株式会社 マスクブランクス、位相シフトマスク及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516827A (zh) * 2001-08-24 2004-07-28 ض� 金属镶嵌极端远紫外线光刻术用交替型相移光掩膜及制造方法
CN101065647A (zh) * 2004-09-27 2007-10-31 凸版光掩膜公司 提供通过不同相移孔径的平衡光强度的相移掩模及形成这种相移掩模的方法
US20110217630A1 (en) * 2009-04-09 2011-09-08 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Intensity selective exposure photomask
US8431291B2 (en) * 2009-04-09 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Intensity selective exposure photomask

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107526246A (zh) * 2016-06-20 2017-12-29 格罗方德半导体公司 掩模衬底结构
CN109799674A (zh) * 2017-11-17 2019-05-24 Imec 非营利协会 用于极uv光刻的掩模及其制造方法

Also Published As

Publication number Publication date
TW201543143A (zh) 2015-11-16
US20150331309A1 (en) 2015-11-19
CN105097455B (zh) 2018-04-20
DE102015104473A1 (de) 2015-11-19
US9341940B2 (en) 2016-05-17
TWI554825B (zh) 2016-10-21
KR20150132023A (ko) 2015-11-25
DE102015104473B4 (de) 2021-05-27
KR101734644B1 (ko) 2017-05-11

Similar Documents

Publication Publication Date Title
CN105097455A (zh) 光掩模及其制造方法
TWI752019B (zh) 具有多層遮光層的光罩
KR101837247B1 (ko) 포토마스크, 포토마스크의 제조 방법, 포토마스크 블랭크 및 표시 장치의 제조 방법
US7838173B2 (en) Structure design and fabrication on photomask for contact hole manufacturing process window enhancement
JP2002131883A (ja) フォトマスクの製造方法およびフォトマスク
JP2006119651A (ja) 位相シフトマスクを製作するための方法および位相シフトマスク
US8563227B2 (en) Method and system for exposure of a phase shift mask
JP5180549B2 (ja) フォトマスクのブリッジリペア方法
JP2005531819A (ja) 改良されたレチクルの製造のためにアモルファスカーボン層を使用する方法
TWI402610B (zh) 用於製造積體電路之光遮罩，用於製造積體電路之成品結構二進位光遮罩，形成光遮罩之方法，以及微影圖樣化基板之方法
US9829786B2 (en) PSM blank for enhancing small size CD resolution
KR20090084736A (ko) 포토마스크의 결함 수정 방법, 포토마스크의 제조 방법, 위상 시프트 마스크의 제조 방법, 포토마스크, 위상 시프트마스크, 포토마스크 세트 및 패턴 전사 방법
KR101080008B1 (ko) 하드마스크용 원판 및 이를 이용한 하드마스크 제조방법
KR100945933B1 (ko) 극자외선 리소그래피에 사용되는 마스크 및 제조 방법
KR20090000876A (ko) 반도체소자의 위상반전마스크 형성방법
US8999611B2 (en) Mask blank for scattering effect reduction
US7727683B2 (en) High-transmission attenuating PSM
KR100811404B1 (ko) 이유브이 노광 공정용 위상반전 마스크 및 그 제조 방법
KR20100003835A (ko) Ｅｕｖ 광원용 노광 마스크 및 이의 제조방법
US20070020531A1 (en) Phase shift mask for patterning ultra-small hole features
JP4539955B2 (ja) 位相シフトマスク及びその製造方法並びに露光方法
KR100772784B1 (ko) 이유브이 노광 공정용 위상반전 마스크 및 그 제조 방법
KR20020052470A (ko) 반도체 소자의 위상 반전 마스크 제조방법
KR20090038144A (ko) 반도체소자의 위상반전마스크 형성방법
KR20040060162A (ko) 노광 마스크 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant