CN107526246A - 掩模衬底结构 - Google Patents
掩模衬底结构 Download PDFInfo
- Publication number
- CN107526246A CN107526246A CN201710436463.6A CN201710436463A CN107526246A CN 107526246 A CN107526246 A CN 107526246A CN 201710436463 A CN201710436463 A CN 201710436463A CN 107526246 A CN107526246 A CN 107526246A
- Authority
- CN
- China
- Prior art keywords
- mask
- absorbed layer
- film
- transfer film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/54—Absorbers, e.g. of opaque materials
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/80—Etching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
本发明涉及掩模衬底结构,其关于光刻掩模,且尤其关于光刻掩模衬底结构及制造的方法。该掩模包含形成在石英衬底上且由图案化转移薄膜及吸收层所组成的次解析辅助特征(SRAF,Sub‑Resolution Assist Feature)。
Description
技术领域
本发明揭示是关于光刻掩模,并且尤其关于光刻掩模衬底结构及制造的方法。
背景技术
先进技术的掩模需要称为次解析辅助特征(SRAF,Sub-Resolution AssistFeatures)的微小线路。这些特征因为太小以致于无法印在晶圆上,但是该些特征会影响掩模光学而改善晶圆上的影像。因为该些特征非常小,所以次解析辅助特征在掩模加工期间时常破损。因为掩模衬底的设计,该破损会发生在石英/吸收层介面附近的石英掩模空白中,其中该掩模衬底设计需要蚀刻石英以达到吸收层所需要的光学性质。这样的设计会限制线宽(例如,窄小的线路较容易破损),降低整体的良率及限制清洁能力(例如,需要轻柔的清洁以便不会损坏次解析辅助特征)。当掩模尺寸随着先进技术而减小时,这问题预期会变得更糟。
发明内容
在本发明揭示的态样中,掩模包括形成在石英衬底上且由图案化转移薄膜与吸收层所组成的次解析辅助特征(SRAF,Sub-Resolution Assist Features)。
在本发明揭示的态样中,掩模包括:光学透明衬底;以及图案化吸收层及转移层,包含形成在该光学透明衬底的表面上的次解析辅助特征。该次解析辅助特征包括转移薄膜及吸收层。
在本发明揭示的态样中,形成掩模的方法包括:形成光学转移薄膜于石英衬底上;形成吸收层于该光学转移薄膜上;形成硬式掩模于该吸收层上;以及通过该光学转移薄膜及该吸收层的图案化以及在该图案化光学转移薄膜及该吸收层上方的该硬式掩模的移除,形成包含次解析辅助特征的特征。
附图说明
本发明揭示参考随附的多个图式,通过本发明揭示的例示性实施例中的非限定例子而以下列实施方式描述。
图1显示依据本发明揭示的态样的堆叠结构及各自的制造程序。
图2显示依据本发明的态样的由图1的该堆叠结构所形成的代表性掩模结构及各自的制造程序。
具体实施方式
本发明揭示是关于光刻掩模,并且尤其关于光刻掩模衬底结构及制造的方法。尤其,本发明揭示提供用于强化次解析辅助特征(SRAF,Sub-Resolution Assist Features)的掩模结构设计。
在实施例中,转移(缓冲)层是设置在掩模衬底(例如,石英)与吸收薄膜(例如,氮化硅钼,MoSiN)之间,以消除在制造流程期间发生在次解析辅助特征的基部处的掩模衬底中的脆弱的角落。尤其,在实施例中,当形成次解析辅助特征时,该转移层可不必蚀刻进入掩模衬底(例如,石英)中,因此在后续制造流程期间(例如,清洁制造),避免掩模衬底与次解析辅助特征的介面处发生破裂或其它破损。
本发明揭示的光刻掩模衬底结构可以使用数种不同的工具以数种方式制造。然而,一般而言,这些方法及工具是用以形成具有尺寸在微米及纳米尺度内的结构。用以制造本发明揭示的掩模衬底结构的方法(意即,技术)已经被采用用于集成电路(IC,IntegratedCircuit)技术。例如,使用光刻掩模衬底结构以移转集成电路设计至衬底上。尤其,光刻掩模衬底结构的制造使用三个基本的建构区块:(i)薄膜材料在衬底上的沉积,(ii)通过光学光刻成像施加图案化掩模于该薄膜的上方,以及(iii)选择性蚀刻该薄膜至该衬底。
图1显示依据本发明揭示的态样的堆叠结构及各自的制造程序。尤其,堆叠结构5包含形成在光学透明(例如,石英)衬底10上的转移薄膜12。在实施例中,该转移薄膜12为光学透明薄膜。例如,该透明薄膜12可以是用于增加介面强度的氮化硅或二氧化硅的单一组合物(single composition)、或氮化硅及二氧化硅的梯度组合物(gradientcomposition);但在此也可考虑其它光学透明薄膜。在实施例中,衬底掩模的光学性质是设计成在任何清晰及不透明的掩模特征之间维持适当的对比(例如,传输差异),如本领域技术人员所了解者。
在实施例中,转移薄膜12,例如,可以具有梯度组合物在底层的二氧化硅与顶层的氮化硅之间。以此方式,底层的二氧化硅与石英衬底10可以具有无缝转移,同样地,顶层可以轻易地转移至形成在转移薄膜12上的吸收层14。
在实施例中,转移薄膜12可以使用现有的溅镀技术,诸如,例如,物理气相沉积(PVD,Physical Vapor Deposition)工艺而进行沉积。在实施例中,转移薄膜12的厚度应该是足够厚以达到吸收层14所需的光学性质,例如,达到用于相位偏移氮化硅钼的180°偏移,而不需要蚀刻至石英10。例如,转移薄膜12可以沉积至大约20纳米或以下的厚度;但在此也可以考虑其它尺寸。
仍然参考图1,吸收层14是使用现有的沉积工艺,例如,化学气相沉积(CVD,Chemical Vapor Depositon)或溅镀而沉积在转移薄膜12上大约60纳米或以上的厚度。转移薄膜12及该吸收层14应该以不会破坏材料层之间的真空的方式沉积为较佳,以避免脆弱的介面。在实施例中,吸收层14,例如,可以是相位偏移氮化硅钼薄膜、相位偏移氮化硅薄膜、在玻璃上的不透明氮化硅钼(OMOG,Opaque MoSiN On Glass)薄膜或氮化钽。硬式掩模16是形成在吸收层14上。在实施例中,硬式掩模16,例如,可以是铬(Cr,Chromium)。
下文,第1表显示使用石英衬底作为以本发明揭示所使用的考量的吸收层及转移薄膜的不同的组合。
[第1表]
图2显示依据本发明揭示的态样由图1的堆叠结构所形成的代表性的掩模结构及各自的制造程序。在实施例中,掩模结构包含次解析辅助特征(SRAF)18及框架20,该次解析辅助特征18及该框架20两者是由图1中所示的堆叠结构所形成。如同在图2中所显示,次解析辅助特征18包含转移薄膜12及吸收层14;而,框架20包含该转移薄膜12、吸收层14及硬式掩模16。
在实施例中,次解析辅助特征18是通过延伸(例如,被蚀刻)进入转移薄膜12的蚀刻工艺所形成;意即,蚀刻工艺并未蚀刻进入石英10。相反地,通过使用转移薄膜12,能够达到所需要的光学性质,例如,将相位偏移氮化硅钼薄膜14偏移至180°,而不需要蚀刻进入石英10(相比于现有的掩模)。因此,如本领域技术人员所了解者,因为并未蚀刻进入石英10,所以在该石英10中不会形成脆弱点,意即,在该石英的角落处。
通过更多特定的讨论,图2的代表性的掩模结构可以通过现有的光刻及蚀刻工艺而形成。例如,第一光阻是形成于硬式掩模16上方并且曝露在能量下(例如,电子束)以形成图案(例如,开孔)。蚀刻工艺经由开孔而提供,以移除硬式掩模16、吸收层14及转移薄膜12的部分,而留下次解析辅助特征18(具有硬式掩模16在顶部表面上)。如同在图2中所显示,该蚀刻工艺将终止在转移薄膜12内(而不会蚀刻至石英10内部)。在实施例中,蚀刻为干式蚀刻工艺,例如,反应性离子蚀刻(RIE,Reactive Ion Etching)。光阻接着由光阻去除液或氧灰化工艺所移除。
仍然参考图2,第二光阻形成在衬底上并且经由曝露至能量下(例如,电子束或雷射束)以形成对应于整体芯片区域的图案(例如,开孔),该图案包含次解析辅助特征18。接着,在次解析辅助特征18的顶部表面上的硬式掩模16将受到蚀刻工艺,例如,反应性离子蚀刻,以从该顶部表面移除该硬式掩模。在实施例中,光阻将保护在蚀刻工艺期间形成部分框架20的硬式掩模16。以此方式,例如,框架20将由转移薄膜12、吸收层14及硬式掩模16所组成(因此将是光学不透明的);而次解析辅助特征18将由该转移薄膜12及该吸收层14所形成,下方的石英10受到保护而不会被任何蚀刻工艺影响。
因此,次解析辅助特征18为形成在光学透明衬底10,例如,石英,的顶部表面上。次解析辅助特征18包括图案化的转移薄膜12及吸收层14。有利之处在于,转移薄膜12将避免在石英10中有脆弱点形成,意即,因为蚀刻工艺而在石英的角落处所形成者。以此方式,可能成为最脆弱(例如,衰减器及石英转移)的介面为散布于整个衬底表面,因而避免高度应力集中在次解析辅助特征18处。
上文所描述的方法是使用于集成电路芯片的制造。所得到的集成电路芯片可以由制造者以原始晶圆形式(意即,作为具有多个未封装芯片的单一晶圆)、作为裸晶粒、或以封装形式而销售。在后者的例子中,芯片是安装在单一芯片封装件中(诸如塑胶载板,具有固定至主机板或其它较高位阶的载板的导线)或在多重芯片封装件中(诸如具有表面互连线或埋入式互连线的任一个或两者的陶瓷载板)。在任何例子中,芯片是与其它芯片、离散电路元件及/或其它讯号处理装置整合成为下列任一者的一部分:(a)中间产品,诸如主机板或(b)终端产品。终端产品可以是包含集成电路芯片的任何产品,范围从玩具及其它低端应用至具有显示器、键盘或其它输入装置、以及中央处理器的先进的电脑产品。
本发明揭示的各种实施例的描述已经以说明的目的而作呈现,但是并非意在耗尽或限定于所揭示的该实施例。很多修正及变化对于所属领域技术人员将是显而易见的而不会违背该说明的实施例的范畴及精神。在此所使用的术语为经由选择以最佳解释该实施例的原理、该实际应用或透过在该市场中所发现的技术的技术改良,或者使所属领域其它技术人员了解在此所揭示的该实施例。
Claims (20)
1.一种掩模,包括形成在石英衬底上且由图案化转移薄膜及吸收层所组成的次解析辅助特征(SRAF)。
2.如权利要求1所述的掩模,其中,该图案化转移薄膜为光学透明薄膜。
3.如权利要求1所述的掩模,其中,该图案化转移薄膜为二氧化硅。
4.如权利要求1所述的掩模,其中,该图案化转移薄膜为氮化硅。
5.如权利要求1所述的掩模,其中,该图案化转移薄膜为二氧化硅及氮化硅的梯度。
6.如权利要求5所述的掩模,其中,该二氧化硅是由该石英衬底转移的底部层并且该氧化硅是转移进入该吸收层的顶部层。
7.如权利要求1所述的掩模,其中,该吸收层为相位偏移氮化硅钼薄膜、在玻璃上的不透明氮化硅钼薄膜(OMOG)或氮化钽。
8.如权利要求1所述的掩模,更包括邻接该次解析辅助特征的框架,该框架包括该转移薄膜、该吸收层及在该吸收层上的硬式掩模材料。
9.如权利要求1所述的掩模,其中,该图案化转移薄膜具有达到该吸收层的相位偏移的厚度。
10.如权利要求9所述的掩模,其中,该图案化转移薄膜具有大约20纳米或以下的厚度。
11.一种掩模,包括:
光学透明衬底;以及
图案化吸收层及转移层,包含形成在该光学透明衬底的表面上的次解析辅助特征,该次解析辅助特征包括转移薄膜及吸收层。
12.如权利要求11所述的掩模,其中,该转移薄膜为光学转移薄膜。
13.如权利要求12所述的掩模,其中,该转移薄膜为二氧化硅。
14.如权利要求12所述的掩模,其中,该转移薄膜为氮化硅。
15.如权利要求11所述的掩模,其中:
该转移薄膜为二氧化硅及氮化硅的梯度;
该二氧化硅是从该光学透明衬底转移的底层;以及
该氮化硅为转移至该吸收层内部的顶层。
16.如权利要求11所述的掩模,其中,该吸收层为相位偏移氮化硅钼薄膜、在玻璃上的不透明氮化硅钼薄膜(OMOG)或氮化钽。
17.如权利要求11所述的掩模,其中,该光学透明衬底为石英衬底。
18.如权利要求11所述的掩模,其中,该转移薄膜具有达到该吸收层的相位偏移的厚度。
19.一种形成掩模的方法,包括:
形成光学转移薄膜于石英衬底上;
形成吸收层于该光学转移薄膜上;
形成硬式掩模于该吸收层上;以及
通过该光学转移薄膜及该吸收层的图案化,以及在该图案化光学转移薄膜及该吸收层上方的该硬式掩模的移除而形成包含次解析辅助特征的特征。
20.如权利要求19所述的方法,更包括在该次解析辅助特征的该形成期间保护该石英衬底免于受到蚀刻工艺。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/187,126 | 2016-06-20 | ||
US15/187,126 US9964847B2 (en) | 2016-06-20 | 2016-06-20 | Mask substrate structure |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107526246A true CN107526246A (zh) | 2017-12-29 |
CN107526246B CN107526246B (zh) | 2021-05-14 |
Family
ID=60659715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710436463.6A Active CN107526246B (zh) | 2016-06-20 | 2017-06-12 | 掩模及形成掩模的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9964847B2 (zh) |
CN (1) | CN107526246B (zh) |
TW (1) | TWI623807B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1914562A (zh) * | 2004-01-30 | 2007-02-14 | 应用材料公司 | 使用可去除硬掩模制造光罩的方法 |
CN101046626A (zh) * | 2006-03-30 | 2007-10-03 | 应用材料股份有限公司 | 一种在制造光掩模时蚀刻钼层的方法 |
CN101281361A (zh) * | 2007-04-02 | 2008-10-08 | 台湾积体电路制造股份有限公司 | 具有次解析度辅助特征的光掩模与其制造方法 |
US20120100466A1 (en) * | 2009-03-31 | 2012-04-26 | Hoya Corporation | Mask blank and transfer mask |
CN104157565A (zh) * | 2013-05-14 | 2014-11-19 | 台湾积体电路制造股份有限公司 | 通过电子束光刻利用单次曝光限定多层图案的方法 |
CN104903792A (zh) * | 2013-01-15 | 2015-09-09 | Hoya株式会社 | 掩膜板坯料、相移掩膜板及其制造方法 |
CN105045035A (zh) * | 2014-04-24 | 2015-11-11 | 台湾积体电路制造股份有限公司 | 护膜结构及其制造方法 |
CN105097455A (zh) * | 2014-05-15 | 2015-11-25 | 台湾积体电路制造股份有限公司 | 光掩模及其制造方法 |
CN105319832A (zh) * | 2014-07-10 | 2016-02-10 | 台湾积体电路制造股份有限公司 | 用于光刻工艺的辅助部件 |
US20160132627A1 (en) * | 2014-09-12 | 2016-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system to prepare, manufacture and inspect mask patterns for a semiconductor device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014112409A1 (ja) | 2013-01-18 | 2014-07-24 | Hoya株式会社 | マスクブランク用基板の製造方法、マスクブランクの製造方法及び転写用マスクの製造方法 |
US10164049B2 (en) | 2014-10-06 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and formation method of semiconductor device with gate stack |
-
2016
- 2016-06-20 US US15/187,126 patent/US9964847B2/en active Active
- 2016-08-22 TW TW105126728A patent/TWI623807B/zh not_active IP Right Cessation
-
2017
- 2017-06-12 CN CN201710436463.6A patent/CN107526246B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1914562A (zh) * | 2004-01-30 | 2007-02-14 | 应用材料公司 | 使用可去除硬掩模制造光罩的方法 |
CN101046626A (zh) * | 2006-03-30 | 2007-10-03 | 应用材料股份有限公司 | 一种在制造光掩模时蚀刻钼层的方法 |
CN101281361A (zh) * | 2007-04-02 | 2008-10-08 | 台湾积体电路制造股份有限公司 | 具有次解析度辅助特征的光掩模与其制造方法 |
US20120100466A1 (en) * | 2009-03-31 | 2012-04-26 | Hoya Corporation | Mask blank and transfer mask |
CN104903792A (zh) * | 2013-01-15 | 2015-09-09 | Hoya株式会社 | 掩膜板坯料、相移掩膜板及其制造方法 |
US20150338731A1 (en) * | 2013-01-15 | 2015-11-26 | Hoya Corporation | Mask blank, phase-shift mask, and method for manufacturing the same |
CN104157565A (zh) * | 2013-05-14 | 2014-11-19 | 台湾积体电路制造股份有限公司 | 通过电子束光刻利用单次曝光限定多层图案的方法 |
CN105045035A (zh) * | 2014-04-24 | 2015-11-11 | 台湾积体电路制造股份有限公司 | 护膜结构及其制造方法 |
CN105097455A (zh) * | 2014-05-15 | 2015-11-25 | 台湾积体电路制造股份有限公司 | 光掩模及其制造方法 |
CN105319832A (zh) * | 2014-07-10 | 2016-02-10 | 台湾积体电路制造股份有限公司 | 用于光刻工艺的辅助部件 |
US20160132627A1 (en) * | 2014-09-12 | 2016-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system to prepare, manufacture and inspect mask patterns for a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TW201800832A (zh) | 2018-01-01 |
CN107526246B (zh) | 2021-05-14 |
TWI623807B (zh) | 2018-05-11 |
US20170365471A1 (en) | 2017-12-21 |
US9964847B2 (en) | 2018-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8414783B2 (en) | Method of forming double-sided patterns in a touch panel circuit | |
US8963278B2 (en) | Three-dimensional integrated circuit device using a wafer scale membrane | |
KR102015437B1 (ko) | 극자외선 리소그래피용 펠리클 및 그의 제조 방법 | |
CN102591136A (zh) | Euv用防尘薄膜及防尘薄膜组件,以及该膜的制造方法 | |
US8956962B2 (en) | Method for fabricating large-area nanoscale pattern | |
CN106054301B (zh) | 线栅偏振器及其制造方法 | |
TW200502676A (en) | Photomask blank, photomask, and method of manufacture | |
WO2019210712A1 (zh) | 柔性显示器件及其制作方法 | |
CN103197501B (zh) | 一种阵列基板及其制备方法和显示装置 | |
CN104409444A (zh) | 鳍层光刻对准标记的制备方法 | |
JP2016130789A (ja) | Euvマスク用ペリクル | |
CN103818872A (zh) | Mems器件和制造mems器件的方法 | |
JP2007101649A (ja) | 光学レンズ,および,光学レンズの製造方法 | |
CN107526246A (zh) | 掩模衬底结构 | |
KR101505317B1 (ko) | 금속-임베디드 포토마스크 및 그 제조 방법 | |
CN107870383A (zh) | 二元滤光片及其制作方法 | |
US11054286B2 (en) | Scale and manufacturing method of the same | |
JP2012023252A (ja) | 反射型マスクブランクス、反射型マスク、および反射型マスクブランクスの製造方法 | |
JP2008203851A (ja) | ウエハーの接着工程を用いるグレースケールマスクの製造方法 | |
JP6299575B2 (ja) | スパッタリング装置及びスパッタリング方法 | |
CN114859650A (zh) | Euv光刻用表膜及其制造方法 | |
CN102449736A (zh) | 半色调掩模及其制造方法 | |
JP6394112B2 (ja) | テンプレートの製造方法およびテンプレート | |
US20230408936A1 (en) | Semiconductor structure body and method for manufacturing semiconductor structure body | |
JP2018146760A5 (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20210316 Address after: California, USA Applicant after: Lattice chip (USA) integrated circuit technology Co.,Ltd. Address before: Greater Cayman Islands, British Cayman Islands Applicant before: GLOBALFOUNDRIES Inc. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |