CN101281361A - 具有次解析度辅助特征的光掩模与其制造方法 - Google Patents

Abstract

一种光掩模与其制造方法。此光掩模包含有透明的基材、主要特征和辅助特征。主要特征包含有一衰减(Attenuating)材料，并被置放在基材上。辅助特征包含有可提供相位移的次解析度(Sub－Resolution)特征。辅助特征与主要特征相距有一距离。辅助特征包含有由基材所定义的沟渠。本发明更包含有制造光掩模的方法。本发明减少光掩模缺陷的可能性。

Description

具有次解析度辅助特征的光掩模与其制造方法

技术领域

本发明涉及一种半导体装置的制造，特别是涉及一种光掩模上的次解析度辅助特征的结构和制造方法。

背景技术

在半导体制作中，光掩模在微影工艺中用以定义将被印刷在半导体基材(例如：半导体晶圆)上的图案。然而，光学干扰和其他效应可能会诱发出欲形成的图案中的变异。为防止此些效应，包含散射条(Scattering Bar)在光掩模上做为光学邻近修正(Optical Proximity Correction；OPC)的应用，其中散射条亦被称为次解析度辅助特征，而为了本发明说明的目的则被称为辅助特征。辅助的特征可增加与其相关联的主要特征的解析度。传统的辅助特征包含有在主要特征邻近材料上的狭窄线条。传统的辅助的特征可由例如铬或硅化钼的衰减(Attenuating)材料制造，并被置放且延伸于光掩模的基材上。当半导体尺寸缩小时，辅助特征的尺寸亦随之缩小，而品质控制变得更加困难。使用传统的辅助特征所产生的议题包含有光掩模缺陷，例如：在光掩模处理中辅助特征的剥落。当辅助特征与基材具有有限的接触面积时，辅助特征的剥落可能会随着辅助特征的缩小而恶化。此些光掩模缺陷可能会发生于一些工艺中，例如：光掩模制造过程、光掩模清洗和/或使用光掩模的半导体工艺。

因此，需要一种改良式辅助特征，借以减少光掩模缺陷的可能性。

发明内容

本发明的主要目的在于，克服现有的光掩模存在的缺陷，而提供一种新的具有次解析度辅助特征的光掩模与其制造方法，所要解决的技术问题是使其减少光掩模缺陷的可能性，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种光掩模，其至少包含：一透明基材；一主要特征，至少包含一衰减材料，其中该主要特征被置放在该透明基材上；以及一第一次解析度辅助特征，与该主要特征相距有一第一距离，其中该第一次解析度辅助特征至少包含由该透明基材所定义的一第一沟渠，并提供一相位移。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的光掩模，其中所述的衰减材料至少包含一铬材料。

前述的光掩模，其中所述的衰减材料至少包含一材料，选自由金、硅化钼、氮化铬、钼、五氧化二铌、钛、钽、三氧化钼、氮化钼、三氧化二铬、氮化钛、氮化锆、二氧化钛、氮化钽、五氧化二钽、氮化铌、氮化硅、Al₂O₃N、Al₂O₃R以及上述的组合所组成的一个组。

前述的光掩模，其中所述的第一沟渠具有一深度，用以提供一照射光束相对于该基材的一实质未蚀刻部分的一相位移。

前述的光掩模，其中指向并穿透该第一次解析度辅助特征的照射光束至少包含：相对于指向并穿透该基材的一实质平坦部分的照射光束的实质介于160度和200度间的相位移。

前述的光掩模，其中所述的第一次解析度辅助特征具有实质介于80％和100％间的一穿透率。

前述的光掩模，更至少包含：

一第二次解析度辅助特征，置放在该主要特征的周围，并与该主要特征相距有一距离，其中该第二次解析度辅助特征包含有由该基材所定义的一第二沟渠。

前述的光掩模，其中所述的第一距离实质介于10纳米至320纳米之间。

前述的光掩模，其中所述的第一次解析度辅助特征的宽度实质介于5纳米至160纳米之间。

前述的光掩模，其中所述的主要特征是被设计来形成一集成电路特征于一半导体基材上，且该第一次解析度辅助特征是被设计以不会形成一集成电路特征在该半导体基材上。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种光掩模的制造方法，其中至少包含：提供透明的一基材；形成置放在该基材上的一衰减特征；形成一图案化光刻胶层于该基材上；使用该图案化光刻胶层来蚀刻该基材，以形成与该衰减特征相距有一第一距离的一次解析度辅助特征，其中该次解析度辅助特征提供一相位移；以及从该基材上去除该图案化光刻胶层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的方法，其中形成该衰减特征步骤包含有：形成一衰减材料层于该基材上；形成一光刻胶材料层于该衰减材料层上；图案化该光刻胶材料层；使用被图案化的该光刻胶材料层来蚀刻该衰减材料层；以及从该基材上去除该光刻胶材料层。

前述的方法，其中相对于由该基材的一实质无蚀刻部分所提供的相位移，被提供的该相位移是实质介于160度和200度之间。

本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的14.一种集成电路的制造方法，其至少包含：提供包含有一光刻胶层的一半导体基材；提供一光掩模，该光掩模至少包含：一透明基材；一主要特征，至少包含有被置放在该透明基材的衰减材料；及一次解析度辅助特征，包含有由该透明基材所定义的一沟渠，并与该主要特征相距有一距离；以及使用该光掩模于一微影工艺中形成该主要特征于该半导体基材上。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的方法，其中所述的微影工艺至少包含：一照射光束，其中相对于被指向在该透明基材的该照射光束，被指向在该次解析度辅助特征的该照射光束具有实质介于160度至200度之间的一相位移。

经由上述可知，本发明一种光掩模与其制造方法。此光掩模包含有透明的基材、主要特征和辅助特征。主要特征包含有一衰减(Attenuating)材料，并被置放在基材上。辅助特征包含有可提供相位移的次解析度(Sub-Resolution)特征。辅助特征与主要特征相距有一距离。辅助特征包含有由基材所定义的沟渠。

借由上述技术方案，本发明具有次解析度辅助特征的光掩模与其制造方法至少具有下列优点：因此，本发明可减少因辅助特征与基材的有限接触面积所导致的辅助特征剥落的缺陷。本发明具有上述诸多优点及实用价值，其不论在装置或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的光掩模具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是本发明的实施例于光掩模上制造辅助特征的方法的流程图。

图2a是图1的方法实施例的剖面图。

图2b是图1的方法实施例的剖面图。

图2c是图1的方法实施例的剖面图。

图2d是图1的方法实施例的剖面图。

图2e是图1的方法实施例的剖面图。

图2f是借由图1的方法所制造的光掩模实施例的剖面图。

图2g是图2f的光掩模的实施例的俯视图。

图3a是图2f和图2g的光掩模的其他实施例的俯视图。

图3b是图2f和图2g的光掩模的其他实施例的俯视图。

图4是以图1的方法及其空间影像所制造的光掩模的实施例的俯视图。

100：方法                    102：提供基材

104：形成主要的特征          106：在半导体积材上形成光刻胶层

108：图案化光刻胶层          110：形成辅助特征

112：去除光刻胶的剩余光刻胶

202：半导体基材              W1：宽度

204：主要特征                206：光刻胶层

208：多个开口                210a：辅助特征

210b：辅助特征               D1：深度

D2：距离                     220：光掩模

W2：宽度                     L1：沟渠长度

300：光掩模                  302：基材

304：主要特征                306a：辅助特征

306b：辅助特征               306c：辅助特征

306d：辅助特征               310：光掩模

312：基材                    314：主要特征

316a：辅助特征               316b：辅助特征

316c：辅助特征               316d：辅助特征

316e：辅助特征               316f：辅助特征

316g：辅助特征               316h：辅助特征

402：光掩模                  402a：主要特征

402b：辅助特征               406：区间

404：空间影像                404a：强度门槛

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具有次解析度辅助特征的光掩模与其制造方法其具体实施方式、结构、特征及其功效，详细说明如后。

本发明有关于半导体装置的制造，特别是有关提供在光掩模上的次解析度辅助特征。然而，可理解的是，特定的实施例用以举例教示更广泛的发明概念，而在此技术领域具有通常技术者能轻易地应用本发明的教示至其他方法与装置。并且，可理解的是，本发明所讨论的方法和装置包含有现有的结构和/或步骤。由于这些现有结构和步骤为此技术领域所熟知，故其只会被以一般程度的细节来讨论。再者，为了方便及举例说明起见，重复使用参考符号于图式中，然而此重复并非代表图式中的特征或步骤的任何必要结合。

请参照图1，其是本发明的实施例的方法100的流程示意图，以于光掩模(光掩模或光栅，总称为光掩模)上制造辅助特征，而图2a、图2b、图2c、图2d、图2e、图2f和图2g绘示对应至图1所示的步骤的半导体基材202的递增修改。

方法100由步骤102开始，以提供基材。此基材可为如熔融二氧化硅(SiO₂)、石英(相对较无缺陷)、氟化钙或其他适当材料的透明基材。请参照图2a的例示，其绘示半导体基材202的示意图。

方法100继续进行至步骤104，以形成主要的特征。主要的特征可被设计来形成部分的集成电路图案于半导体基材上，例如：晶圆。主要特征可被设计来形成如导线、源极和/或漏极、栅极和/或掺杂区域的集成电路特征。请参照图2b的例示，主要特征204形成于半导体基材202上。主要特征204具有宽度W1。宽度W1可为工艺的关键尺寸。在一实施例中，针对90纳米半导体工艺所使用的光掩模，此宽度W1约为90纳米。主要特征204可由衰减材料所形成。此衰减材料可包含铬或其他材料，例如：金、硅化钼、氮化铬、钼、五氧化二铌、钛、钽、三氧化钼、氮化钼、三氧化二铬、氮化钛、氮化锆、二氧化钛、氮化钽、五氧化二钽、氮化铌、氮化硅、Al₂ON、Al₂O₃R或上述的组合。在一实施例中，主要特征204具有低于10％的穿透率。在一实施例中，主要特征204包含有铬的衰减材料，且主要特征204的穿透率约为0％。

主要特征204可使用现有的光掩模工艺来产生。一衰减材料层可被形成于半导体基材202上。一光刻胶层可被形成于此衰减材料层上。然后，可图案化此光刻胶。此图案化步骤可使用现有的微影工艺来实施。在一实施例中，此微影工艺包含有软烤、光掩模对位、曝光、烘烤、显影和硬烤。在另一实施例中，被使用的微影图案化步骤可包含有电子束刻写、离子束刻写、无光掩模微影和/或分子转印。被图案化的光刻胶可产生一开口以暴露出衰减材料，以使此部分衰减材料可由基材上被去除，而留下形成主要特征204的衰减材料。在一实施例中，以电浆蚀刻或湿式蚀刻去除衰减材料。接着，以湿式剥除或电浆灰化将剩下的光刻胶由半导体基材202上去除。

方法100进行至步骤106，以在半导体基材上形成光刻胶层，来进行微影工艺图案化。请参照图2c的例示，光刻胶层206形成于半导体基材202上。光刻胶层206可借由沉积光刻胶于半导体基材202上而形成。在一实施例中，使用旋转涂布法来沉积光刻胶层206。光刻胶层206可包含化学增幅型光刻胶(CAR；Chemical Amplification Resist)。光刻胶层206可包覆主要特征204。

方法100进行至步骤108，以图案化光刻胶层206来形成可在基材上产生光掩模图案的单一或多个开口。请参照图2d的例示，图案化光刻胶层206以包含多个开口208，此些开口208被置放在与主要特征204相距有一距离的位置。可用此技艺所知的现有或进一步发展的微影工艺来完成图案化步骤。在一实施例中，此微影工艺包含有软烤、光掩模对位、曝光、烘烤、显影和硬烤。在另一实施例中，微影图案化步骤可包含有电子束刻写、离子束刻写、无光掩模微影和/或分子转印。多个开口208在设计来形成辅助特征的位置上暴露出半导体基材202。在此实施例中，多个开口208被置放在主要特征204的两侧并与主要特征204相距有一距离。所形成的开口可在如产生以下所述的辅助特征所需的数量、几何形状、尺寸和/或配置等方面有所变化。

方法100进行至步骤110，以形成辅助特征。此些辅助特征包含有提供相位移的次解析度特征，其并可被设计来在微影工艺中最佳化主要特征的影像。次解析度特征包含有其尺寸小于使用光掩模的影像系统的解析度的特征。请参照图2e、图2f和图2g的例示，其中形成有辅助特征210a和210b。为形成辅助特征210a和210b，可透过光刻胶层206的开口208蚀刻半导体基材202；此步骤可去除基材材料而形成由半导体基材202所定义的沟渠或通道。在一实施例中，用来去除基材材料的蚀刻剂至少包含有氟化氢(HF)。辅助特征210a和210b包含有被蚀刻至深度D1且与主要特征204相距有距离D2的沟渠。深度D1和距离D2将于下面详细描述。方法100进行至步骤112，以从形成光掩模220的半导体基材202去除光刻胶层206的剩余的光刻胶。此光刻胶可借由例如湿式剥除或电浆灰化的工艺来去除。在一实施例中，方法100继续执行额外的步骤，例如：完成此技艺所知的光掩模工艺(例如：清理步骤)的光掩模220。因为辅助特征210a和210b并非依赖依附至基材的粘着力来固定于所在位置，故辅助特征210a和210b的使用可在光掩模工艺和/或应用中消除辅助特征剥落的光掩模缺陷。

在完成光掩模工艺后，光掩模220可为用来制造集成电路图案于半导体基材上的光掩模的一部分。或者，光掩模220可被用来图案化其他基材，例如：用来形成薄膜电晶体液晶显示器(TFT-LCD)基材的玻璃基材。在微影工艺中，可使用照射光束由光掩模220形成特征在半导体基材上。此照射光束可为紫外线和/或可延伸至包含如X光、极紫外光、深紫外光和其他适当的辐射能的其他照射光束。

请特别参照图2f和图2g，其详细绘示包含有主要特征204、辅助特征210a和210b的光掩模220。辅助特征210a和210b可为散射条，其提供相对于实质无蚀刻的半导体基材202的相位移。实质无蚀刻的半导体基材202包含其上沟渠尚未被蚀刻且无衰减材料被置放的半导体基材202的一部分。此实质未蚀刻的基材部分可包含平坦的基材表面。相位移与半导体基材202所定义的沟渠的深度D1相关，且被包含在辅助特征210a和210b中。深度D1可使指向且穿过辅助特征210a和210b的照射光束，具有相对于指向且穿过实质未蚀刻型式的半导体基材202的照射光束的一相位移。在一实施例中，辅助特征210a和210b提供实质为180度的相位移。在一实施例中，辅助特征210a和210b提供实质介于160度和200度间的相位移。辅助特征210a和210b的沟渠的穿透率可实质介于80％和100％之间。在一实施例中，除了周遭的空气之外，沟渠中并未填充有任何材料。

辅助特征210a和210b与主要特征204相距有一距离，此距离标示为距离D2。在一实施例中，距离D2包含有可修正光学近似效应的一距离。在一实施例中，距离D2包含有可消除非预期的暗纹(Ghost Line)的一距离。在一实施例中，距离D2实质为50纳米。在一实施例中，距离D2实质介于10纳米和320纳米之间。距离D2可具有光掩模工艺的工艺限制所要求的最小距离。辅助特征210a和210b包含有次解析度特征。沟渠(包含在辅助特征210a和辅助特征210b中)由半导体基材202所定义且具有宽度W2。在一实施例中，宽度W2实质为20纳米。在一实施例中，宽度W2实质介于5到160纳米之间。在一实施例中，宽度W2不超过宽度W1的三分之二。L1辅助特征210a和210b的沟渠长度，此沟渠长度L1可数倍于宽度W1。在上述实施例中，辅助特征210a和主要特征204相关联且具有类似的尺寸。在另一实施例中，辅助特征210a可具有与辅助特征210b不同的尺寸。在一实施例中，辅助特征210a与主要特征204相距的距离与辅助特征210b不同。

在上述的实施例中，辅助特征210a和210b被置放在主要特征204两侧的矩形沟渠。然而，辅助特征亦可被设计成其他的几何形状、尺寸和/或配置。在上述实施例中，辅助特征210a和210b与主要特征204相关联且具有类似的几何形状。在一实施例中，辅助特征210a为与辅助特征210b不同的几何形状。与主要特征相关联的辅助特征的数量、及与单一主要特征相关联的辅助特征的几何形状亦可有所变化。在一实施例中，辅助特征被设计来包含多个沟渠区段、环形沟渠、其他几何形状的沟渠或上述的组合。在一实施例中，辅助特征包含有组合的沟渠以围绕并且包覆主要特征。在一实施例中，二或多个主要特征彼此相邻地配置于光掩模图案中，此光掩模图案可容许主要特征共用辅助特征；辅助特征与多个主要特征相关联。辅助特征的数量、几何形状、尺寸和/或配置可借由上述步骤108的光刻胶的图案化来决定。

请参照图3a，其绘示主要特征和相关联的辅助特征的配置的另一实施例。图3a所绘示者并非要限制本发明。光掩模300包含有基材302、主要特征304以及多个辅助特征306a、306b、306c和306d。基材302可包含透明基材且其实质上相似于上述参照图1和图2a所示的半导体基材202。主要特征304可包含有衰减材料并被置放在基材302上；主要特征304可实质上相似于上述参照图1和图2b所示的主要特征204。多个辅助特征306a、306b、306c和306d被置放于主要特征304周围。多个辅助特征306a、306b、306c和306d可包含有由基材302所定义的沟渠，且实质上相似于上述参照图1、图2e、图2f和图2g所示的辅助特征210a和210b。当照射光束指向且穿过辅助特征306a、306b、306c和306d时，此照射光束具有相对于指向且穿过实质无蚀刻的基材302的照射光束的一相位移。此相位移可实质相似于上述参照图1、图2e、图2f和图2g所示的辅助特征210a和210b所提供的相位移。辅助特征306a、306b、306c和306d可与主要特征304相距有一距离。辅助特征306a、306b、306c和306d可包含有次解析度特征。

请参照图3b，其绘示主要特征和相关联的辅助特征的配置的另一实施例。图3b所绘示者并非要限制本发明。光掩模310包含有基材312、主要特征314以及多个辅助特征316a、316b、316c、316d、316e、316f、316g和316h。基材312可包含透明基材且其实质上相似于上述参照图1和图2a所示的半导体基材202。主要特征314可包含衰减材料并被置放在基材312上；主要特征314可实质上相似于上述参照图1和图2b所示的主要特征204。多个辅助特征316a、316b、316c、316d、316e、316f、316g和316h被置放于主要特征314周围。多个辅助特征316a、316b、316c、316d、316e、316f、316g和316h可包含由基材312所定义的沟渠，且实质上相似于上述参照图1、图2e、图2f和图2g所示的辅助特征210a和210b。当照射光束指向且穿过辅助特征316a、316b、316c、316d、316e、316f、316g和316h时，此照射光束具有相对于指向且穿过实质无蚀刻的基材312的照射光束的一相位移。此相位移可实质相似于上述参照图1、图2e、图2f和图2g所示的辅助特征210a和210b所提供的相位移。辅助特征316a、316b、316c、316d、316e、316f、316g和316h可与主要特征314相距有一距离。辅助特征316a、316b、316c、316d、316e、316f、316g和316h可包含有次解析度特征。辅助特征316e、316f、316g和316h绘示多个组合的沟渠区段以形成辅助特征。

请参照图4，图4绘示光掩模402和对应于光掩模402的空间影像(Aerial Image)404。光掩模402可使用于半导体制造的微影工艺中，用来定义部分的集成电路图案于半导体基材上。光掩模402包含有主要特征和辅助特征，其中主要特征以包含有主要特征402a的粗线表示，而辅助特征以包含有辅助特征402b的细线表示。光掩模402可根据上述参照图1所示的方法100来制作。主要特征402a可包含有衰减材料。辅助特征402b可包含有由透明基材所定义的沟渠。集成电路图案可由主要特征402a定义和产生(主要特征402a形成于半导体基材上)。然而，辅助特征402b并不产生于半导体基材的集成电路图案中。辅助特征402b可包含有相位移、次解析度特征并且可增加主要特征的解析度。考虑光掩模的投射光，空间影像包含有晶圆平面上的照射强度分布，此强度分布由指向且穿过光掩模的照射光束所提供。因此，空间影像可用来决定光掩模上哪些特征可被印刷至晶圆上并形成集成电路的特征。

空间影像404绘示指向且穿过光掩模402的照射光束的照射强度分布，特别的是，空间影像404捕捉沿着光掩模402的区间406的照射光束的强度分布。空间影像404包含有x轴以表示沿着光掩模402的区间406以任意单位表示的从-0.5至0.5的位置；y轴包含有照射光束的强度。强度门槛404a绘示于y轴上强度约0.3之处。当照射光束通过光掩模402且具有高于强度门槛404a的强度时，影像可形成于半导体基材此位置的光刻胶上(亦即光刻胶可被曝光)。当照射光束通过光掩模402且具有低于强度门槛404a的强度时，影像无法形成于半导体基材的光刻胶上。如前述曲线x轴上实质介于-0.25至-0.15间以及x轴上的0.2处，指向主要特征402的照射光束的照射强度低弱的。在此些点当中，其强度低于强度门槛404a。在一实施例中，光刻胶正光刻胶型式且影像不会被印刷至光刻胶上(光刻胶不会被曝光)，以容许光刻胶被留在晶圆上。此光刻胶可容许在接下来的半导体基材工艺中形成主要特征402a。指向且穿过辅助特征402b的照射光束的照射强度具有高于强度门槛404a的强度，如前述曲线x轴上实质为-0.4以及x轴上实质为0处，其中辅助特征402b包含有由光掩模402基材所定义的沟渠。在一实施例中，光刻胶正光刻胶型式且影像会被印刷至光刻胶的上述位置上，以容许光刻胶可被移除且特征不会被定义在半导体基材上。因此，包含由光掩模基材所定义沟渠的辅助特征(例如：辅助特征402b)在不会印刷特征至半导体晶圆上时，可被用来做为光学邻近修正(OPC)应用。在一实施例中，无暗纹或额外非设计的特征产生于主要特征的周围。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (15)

1.一种光掩模，其特征在于至少包含：

一透明基材；

一主要特征，至少包含一衰减材料，其中该主要特征被置放在该透明基材上；以及

一第一次解析度辅助特征，与该主要特征相距有一第一距离，其中该第一次解析度辅助特征至少包含由该透明基材所定义的一第一沟渠，并提供一相位移。

2.根据权利要求1所述的光掩模，其特征在于其中所述的衰减材料至少包含：

一铬材料。

3.根据权利要求1所述的光掩模，其特征在于其中所述的衰减材料至少包含：

一材料，选自由金、硅化钼、氮化铬、钼、五氧化二铌、钛、钽、三氧化钼、氮化钼、三氧化二铬、氮化钛、氮化锆、二氧化钛、氮化钽、五氧化二钽、氮化铌、氮化硅、Al₂O₃N、Al₂O₃R以及上述的组合所组成的一个组。

4.根据权利要求1所述的光掩模，其特征在于其中所述的第一沟渠具有一深度，用以提供一照射光束相对于该基材的一实质未蚀刻部分的一相位移。

5.根据权利要求1所述的光掩模，其特征在于其中指向并穿透该第一次解析度辅助特征的照射光束至少包含：相对于指向并穿透该基材的一实质平坦部分的照射光束的实质介于160度和200度间的相位移。

6.根据权利要求1所述的光掩模，其特征在于其中所述的第一次解析度辅助特征具有实质介于80％和100％间的一穿透率。

7.根据权利要求1所述的光掩模，其特征在于更至少包含：

一第二次解析度辅助特征，置放在该主要特征的周围，并与该主要特征相距有一距离，其中该第二次解析度辅助特征包含有由该基材所定义的一第二沟渠。

8.根据权利要求1所述的光掩模，其特征在于其中所述的第一距离实质介于10纳米至320纳米之间。

9.根据权利要求1所述的光掩模，其特征在于其中所述的第一次解析度辅助特征的宽度实质介于5纳米至160纳米之间。

10.根据权利要求1所述的光掩模，其特征在于其中所述的主要特征是被设计来形成一集成电路特征于一半导体基材上，且该第一次解析度辅助特征是被设计以不会形成一集成电路特征在该半导体基材上。

11.一种光掩模的制造方法，其特征在于其中至少包含：

提供透明的一基材；

形成置放在该基材上的一衰减特征；

形成一图案化光刻胶层于该基材上；

使用图案化光刻胶层来蚀刻该基材，以形成与该衰减特征相距有一第一距离的一次解析度辅助特征，其中该次解析度辅助特征提供一相位移；以及

从该基材上去除该图案化光刻胶层。

12.根据权利要求11所述的方法，其特征在于其中形成该衰减特征步骤包含有：

形成一衰减材料层于该基材上；

形成一光刻胶材料层于该衰减材料层上；

图案化该光刻胶材料层；

使用被图案化的该光刻胶材料层来蚀刻该衰减材料层；以及

从该基材上去除该光刻胶材料层。

13.根据权利要求11所述的方法，其特征在于其中相对于由该基材的一实质无蚀刻部分所提供的相位移，被提供的该相位移是实质介于160度和200度之间。

14.一种集成电路的制造方法，其特征在于至少包含：

提供包含有一光刻胶层的一半导体基材；

提供一光掩模，该光掩模至少包含：

一透明基材；

一主要特征，至少包含有被置放在该透明基材的衰减材料；及

一次解析度辅助特征，包含有由该透明基材所定义的一沟渠，并与该主要特征相距有一距离；以及

使用该光掩模于一微影工艺中形成该主要特征于该半导体基材上。

15.根据权利要求14所述的方法，其特征在于其中所述的微影工艺至少包含：

一照射光束，其中相对于被指向在该透明基材的该照射光束，被指向在该次解析度辅助特征的该照射光束具有实质介于160度至200度之间的一相位移。

Images