KR20090000876A - 반도체소자의 위상반전마스크 형성방법 - Google Patents

반도체소자의 위상반전마스크 형성방법 Download PDF

Info

Publication number
KR20090000876A
KR20090000876A KR1020070064754A KR20070064754A KR20090000876A KR 20090000876 A KR20090000876 A KR 20090000876A KR 1020070064754 A KR1020070064754 A KR 1020070064754A KR 20070064754 A KR20070064754 A KR 20070064754A KR 20090000876 A KR20090000876 A KR 20090000876A
Authority
KR
South Korea
Prior art keywords
pattern
film
forming
region
sidewall spacer
Prior art date
Application number
KR1020070064754A
Other languages
English (en)
Inventor
유태준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070064754A priority Critical patent/KR20090000876A/ko
Publication of KR20090000876A publication Critical patent/KR20090000876A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

밀집된 패턴 영역과 고립된 패턴 영역으로 구분된 투명기판 상에 위상반전막 패턴들을 형성하고, 밀집된 패턴 영역의 위상반전막 패턴 측벽에 TM 편광 성분을 흡수하는 스페이서를 형성하는 반도체소자의 위상반전마스크 형성방법을 제시한다.
어테뉴에이티드 위상반전마스크, TM 편광 성분, 이미지 콘트라스트,

Description

반도체소자의 위상반전마스크 형성방법{Method for fabricating phase shift mask in semicondutor device}
도 1 내지 도 7은 본 발명의 일 실시예에 따른 반도체소자의 위상반전마스크 형성방법을 설명하기 위해 나타내보인 단면도들이다.
도 8 내지 도 11은 본 발명의 다른 실시예에 따른 반도체소자의 위상반전마스크 형성방법을 설명하기 위해 타나내보인 단면도들이다.
본 발명은 반도체소자의 형성방법에 관한것으로, 보다 구체적으로 반도체소자의 위상반전마스크 형성방법에 관한 것이다.
반도체소자가 고집적화됨에 따라, 웨이퍼 상에 형성되는 패턴이 미세해지고 있다. 따라서, 웨이퍼 상에 보다 미세한 패턴을 구현하기 위한 포토리소그라피 공정이 비약적으로 발전하고 있다. 포토리소그라피 공정과정에서 이용되는 포토마스크의 패턴 선폭은 노광원의 파장에 비례하고, 프로젝션 렌즈의 개구수(NA;Numerical Aperture)에는 반비례한다. 따라서, 노광 장비 내의 개구수는 지속적으로 증가하고 있다. 그러나, 포토마스크의 패턴 선폭이 노광원의 파장보다 적 어지게 되면, 회절 현상이 발생되어 기생이미지(aerial image)를 발생시키게 된다.
이러한 현상을 방지하기 위하여, 위상반전 마스크(PSM ;phase shift mask)가 제안되었다. 위상반전마스크는 마스크를 투과하는 광의 위상을 반전시켜 패턴의 공간 주파수를 줄이거나, 가장자리의 콘트라스트(contrast)를 증가시키는 간섭 효과를 이용하여 해상도를 높이고 초점심도(DOF)를 조절한다. 이러한 위상반전마스크에는 기판 상에 형성된 위상반전층을 이용해 180°위상 반전 패턴을 형성하는 어테뉴에이트(attenuated) 위상반전마스크 및 기판을 선택적으로 식각하여 180°위상 반전 영역을 형성하는 얼터네이팅(alternating) 위상반전마스크 등이 있다.
여기서, 어테뉴에이트 위상반전마스크는 노광 장비의 개구수(NA;Numerical Aperture)가 증가하게 되면, 위상반전마스크가 TM 편광기(Transverse Magmetic polarizer)로서 작용하게 된다. 위상반전마스크가 TM 편광기로써 작용하게 되면, 포토마스크 상에 구현된 패턴 밀도 차이에 따라, 사입사되는 TM 성분이 달라지게 된다. 즉, 패턴 밀도 차이에 따라, 웨이퍼 상에 구현되는 패턴의 기생 이미지 콘트라스트가 달라질 수 있다. 따라서, 노광 장비의 개구수가 증가하더라도, 밀집된 패턴과 고립된 패턴 차이에 따라 사입사 되는 TM 성분을 조절하기 위한 연구가 이루어지고 있다.
본 발명이 이루고자 하는 기술적 과제는 밀집된 패턴과 고립된 패턴의 이미지 콘트라스트 차이를 개선할 수 있는 반도체소자의 위상반전마스크 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 위상반전마스크 형성방법은, 밀집된 패턴 영역과 고립된 패턴 영역으로 구분된 투명기판 상에 위상반전막 패턴들을 형성하는 단계; 및 상기 밀집된 패턴 영역의 위상반전막 패턴 측벽에 스페이서를 형성하는 단계를 포함한다.
상기 밀집된 영역은 웨이퍼의 셀 영역에 대응되는 영역이고, 상기 고립된 영역은 웨이퍼의 주변회로 영역에 대응되는 영역으로 이루어진 것이 바람직하다.
상기 위상반전막 패턴은 상기 스페이서의 두께를 고려하여 상대적으로 작은 선폭(CD; Critical Demesion)으로 형성하는 것이 바람직하다.
상기 스페이서는 웨이퍼 패터닝 과정에서 상기 위상반전막 패턴들이 서로 간섭을 주지 않을 정도의 두께로 형성하는 것이 바람직하다.
상기 스페이서를 형성하는 단계는, 상기 위상반전막 패턴이 형성된 투명기판 상에 측벽스페이서막을 형성하는 단계; 상기 밀집된 패턴 영역을 노출시키는 제1 레지스트 패턴을 형성하는 단계; 상기 제1 레지스트 패턴에 의해 노출된 측벽스페이서막을 이방성 식각하여 위상반전막 패턴 측벽에 스페이서를 형성하는 단계; 상기 제2 레지스트 패턴을 제거하는 단계; 상기 고립된 패턴 영역을 노출시키는 제2 레지스트 패턴을 형성하는 단계; 상기 제2 레지스트 패턴에 의해 노출된 측벽스페이서막을 제거하는 단계; 및 상기 제2 레지스트 패턴을 제거하는 단계로 이루어지는 것이 바람직하다.
상기 스페이서를 형성하는 단계는, 상기 투명기판 상에 희생막을 형성하는 단계; 상기 희생막을 선택적으로 노출시키는 레지스트 패턴을 식각마스크로 사용하여 상기 희생막을 식각하여 상기 밀집된 패턴 영역을 노출시키는 희생막 패턴을 형성하는 단계; 상기 희생 패턴에 의해 노출된 투명기판 상에 측벽스페이서막을 형성하는 단계; 상기 측벽스페이서막을 이방성 식각하여 밀집된 패턴 영역의 위상반전막 패턴 측벽에 스페이서를 형성하는 단계; 및 상기 희생막 패턴을 제거하는 단계로 이루어지는 것이 바람직하다.
상기 측벽스페이서막은 노광원의 TM 편광 성분을 흡수하는막으로 형성하는 것이 바람직하다.
상기 측벽스페이서막은 크롬막 또는 폴리실리콘막으로 형성하는 것이 바람직하다.
상기 측벽스페이서막은 이온 스퍼터링 또는 화학기상증착방법으로 형성하는 것이 바람직하다.
상기 희생막은 상기 측벽스페이서막과 식각선택비를 갖는 물질막으로 형성하는 것이 바람직하다.
상기 측벽스페이서막과 식각선택비를 갖는 물질막은 산화막으로 이루어지는 것이 바람직하다.
상기 이방성 식각은 블랭크 식각 또는 에치백 공정을 수행하여 형성하는 반도체소자의 위상반전마스크 형성방법.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 반도체소자의 위상반전마스크 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 어테뉴에이티드 위상반전마스크를 형성하기 위해서는, 먼저 투명 기판(100) 상에 위상반전막(110) 및 광차단막(120)을 형성한다. 위상반전막(110)은 투과되는 광의 위상을 180°반전시킬 수 있는 물질 예컨대, 몰리브덴실리콘질화(MoSiN)막으로 형성할 수 있다. 광차단막(120)은 투과되는 광을 차단할 수 있는 물질, 예컨대 크롬(Cr)막으로 형성할 수 있다.
광차단막(120) 상에 광차단막(120)을 선택적으로 노출시키는 제1 레지스트 패턴(130)을 형성한다. 구체적으로, 광차단막(120) 상에 제1 레지스트막(도시되지 않음)을 형성한 후, 전자빔(e-beem)을 이용해 제1 레지스트막에 웨이퍼 상에 구현하고자 하는 회로 패턴을 전사한다.
한편, 디램(DRAM)같은 메모리 소자에서 셀 영역은 밀집된 패턴(dense pattern)으로 형성되며, 주변회로 영역은 고립된 패턴(isolated pattern)으로 형성될 수 있다. 이에 따라, 투명기판(100)은 밀집된 패턴이 형성될 영역(A)과 고립된 패턴이 형성될 영역(B)으로 구분될 수 있다.
도 2를 참조하면, 제1 레지스트막 패턴(130)에 의해 노출된 광차단막(도 1의 120) 및 위상반전막(도 1의 110)을 선택적으로 식각하여 광차단막 패턴(121) 및 위상반전막 패턴(111)을 형성한다. 이때, 광차단막 패턴 및 위상반전막 패턴은 후속 형성되는 스페이서의 두께를 고려하여 상대적으로 작은 선폭(CD; Critical Demesion)을 가지게 패터닝될 수 있다.
도 3을 참조하면, 제1 레지스트 패턴 및 광차단막 패턴 제거한다.그러면, 투명기판(100) 상에 위상반전막 패턴(111)들이 형성된다. 이때, 도면에는 도시되지 않았지만, 투명기판(100)의 가장자리 부분에는 불필요한 광을 차단하기 위해 광차단막인 크롬층이 잔류 될 수도 있다. 따라서, 투명기판(100)의 일부 영역에서는 위상반전막 패턴(111)만 형성되고, 일부 영역에서는 광차단막 패턴(121) 및 위상반전막 패턴(111)이 형성될 수 있다.
도 4를 참조하면, 위상반전막 패턴(111)들이 형성된 투명기판(100) 상에 측벽스페이서막(140)을 형성한다. 측벽스페이서막(140)은 투과되는 광을 차단할 수 있는 물질 바람직하게는, 크롬(Cr)막 또는 폴리실리콘막으로 형성할 수 있다. 측벽스페이서막(140)은 후속 웨이퍼 패터닝 과정에서 패턴 간섭현상을 주지 않을 정도의 두께로 형성하는 것이 바람직하다. 이때, 측벽스페이서막(140)은 화학기상증착 또는 이온 스퍼터링 방법을 사용하여 형성할 수 있다. 측벽스페이서막(140)은 후속 노광 과정에서 TM 편광 성분을 흡수할 수 있다.
도 5를 참조하면, 측벽스페이서막(140)이 형성된 투명기판(100) 상에 밀집된 영역(A)을 노출시키는 제2 레지스트막 패턴(150)을 형성한다.
다음에, 제2 레지스트막 패턴(150)에 의해 노출된 측벽스페이서막을 이방성 식각하여 밀집된 패턴 영역(A)의 위상반전막 패턴(111) 측벽에 스페이서(141)를 형성한다. 이방성 식각은 블랭크 식각(blank etch) 또는 에치백(etch back) 공정으로 수행할 수 있다. 스페이서(14)는 후속 노광 공정 시, 밀집된 패턴 영역(A)에 사입사 되는 TM 편광 성분을 흡수하여 밀집된 패턴 영역(A)과 고립된 패턴 영역(B)과의 이미지 콘트라스트 차이를 개선할 수 있다.
도 6을 참조하면, 제2 레지스트막 패턴을 제거한 후, 고립된 패턴 영역(B)을 노출시키는 제3 레지스트막 패턴(160)을 형성한다. 이어서, 고립된 패턴 영역(B)에 형성된 측벽스페이서막을 제거한다. 측벽스페이서막(140)의 제거는 습식 케미컬(wet chemical)을 이용하여 제거할 수 있다.
도 7을 참조하면, 제3 레지스트막 패턴을 제거한다. 그러면, 밀집된 패턴 영역에만 TM 편광 성분을 흡수하는 스페이서(141)가 형성된 어테뉴에이티드 위상반전마스크가 형성된다.
도 8 내지 도 11은 본 발명의 다른 실시예에 따른 위상반전마스크의 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 어테뉴에이티드 위상반전마스크를 형성하기 위해서는, 먼저, 밀집된 패턴 영역(A) 및 고립된 패턴 영역(B)으로 구분된 투명기판(200) 상에 위상반전막 패턴(211)들을 형성한다. 위상반전막 패턴(211)을 형성하기 위한 과정을 개략적으로 설명하면, 도면에는 상세하게 나타나지 않았지만, 투명기판(200) 상에 위상반전막 및 광차단막을 형성한 후, 포토리소그라피 공정을 이용하여 광차단막 패턴(미도시) 및 위상반전막 패턴(211)을 형성한다. 이어서, 광차단막 패턴을 선택적으로 제거하여 투명기판(200) 일부 영역에는 위상반전막 패턴(211)만 형성하고, 투명기판(200) 일부 영역에는 위상반전막 패턴(211) 및 광차단막 패턴이 형성되게 한다. 이때, 위상반전막 패턴(211)은 투과되 는 광의 위상을 180°반전시킬 수 있는 물질 예컨대, 몰리브덴실리콘질화(MoSiN)막으로 형성할 수 있다. 광차단막 패턴은 투과되는 광을 차단할 수 있는 물질, 예컨대 크롬(Cr)막으로 형성할 수 있다.
도 9를 참조하면, 위상반전막 패턴(211)이 형성된 투명기판(100) 상에 고립된 패턴 영역(A)을 노출시키는 희생막 패턴(250)을 형성한다. 구체적으로, 위상반전막 패턴이 형성된 투명기판(100) 상에 희생막을 형성한 후, 희생막 상에 고립된 패턴 영역(A)을 노출시키는 레지스트막 패턴(도시되지 않음)을 형성한다. 이어서, 레지스트막 패턴을 식각마스크로 사용한 식각공정을 수행하여 희생막 패턴(250)을 형성한다. 여기서, 희생막 패턴(250)은 후속 측벽스페이서막과 식각선택비를 갖는 물질막 예컨대, 산화막으로 형성할 수 있다.
이어서, 노출된 위상반전막 패턴(211)이 형성된 투명기판(200) 상에 측벽스페이서막(240)을 형성한다. 측벽스페이서막(240)은 투과되는 광을 차단할 수 있는 물질막 바람직하게는, 크롬(Cr)막으로 형성할 수 있다. 측벽스페이서막(240)은 후속 웨이퍼 패터닝 과정에서 패턴 간섭현상을 주지 않을 정도의 두께로 형성하는 것이 바람직하다. 이때, 측벽스페이서막(240)은 화학기상증착 또는 이온 스퍼터링 방법을 사용하여 형성할 수 있다. 측벽스페이서막(240)은 후속 노광 과정에서 TM 편광 성분을 흡수할 수 있다.
도 10을 참조하면, 측벽스페이서막을 이방성 식각하여 밀집된 패턴 영역(A)의 위상반전막 패턴(111) 측벽에 스페이서(241)를 형성한다. 이방성 식각은 블랭크 식각(blank etch) 또는 에치백(etch back) 공정으로 수행할 수 있다. 스페이 서(241)는 후속 노광 공정 시, 밀집된 패턴 영역(A)에 사입사 되는 TM 편광 성분을 흡수하여 밀집된 패턴 영역(A)과 고립된 패턴 영역(B)과의 이미지 콘트라스트 차이를 개선할 수 있다.
도 11을 참조하면, 희생막 패턴(도 10의 250)을 제거한다. 그러면, 밀집된 패턴 영역(A)에만 TM 편광 성분을 흡수하는 스페이서(241)가 형성된 어테뉴에이티드 위상반전마스크가 형성된다. 희생막 패턴의 제거는 습식식각 공정을 수행하여 제거할 수 있다.
이상 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
지금까지 설명한 바와 같이, 본 발명의 반도체소자의 위상반전마스크 형성방법에 따르면, 밀집된 패턴 영역의 위상반전막 패턴 측벽에 스페이서를 형성하여 후속 노광시 사입사 되는 TM 편광 성분을 조절하여 패턴 밀도 차이에 따른 이미지 콘트라스트를 개선할 수 있다. 이에 따라, 후속 웨이퍼 노광 과정에서 사입사 되는 TM 편광 성분을 조절하여 패턴의 해상도를 향상시킬 수 있다.

Claims (11)

  1. 밀집된 패턴 영역과 고립된 패턴 영역으로 구분된 투명기판 상에 위상반전막 패턴들을 형성하는 단계; 및
    상기 밀집된 패턴 영역의 위상반전막 패턴 측벽에 스페이서를 형성하는 단계를 포함하는 반도체소자의 위상반전마스크 형성방법.
  2. 제1항에 있어서,
    상기 밀집된 영역은 웨이퍼의 셀 영역에 대응되는 영역이고, 상기 고립된 영역은 웨이퍼의 주변회로 영역에 대응되는 영역으로 이루어진 반도체소자의 위상반전마스크 형성방법.
  3. 제1항에 있어서,
    상기 위상반전막 패턴은 상기 스페이서의 두께를 고려하여 상대적으로 작은 선폭(CD; Critical Demesion)으로 형성하는 반도체소자의 위상반전마스크 형성방법.
  4. 제1항에 있어서,
    상기 스페이서는 웨이퍼 패터닝 과정에서 상기 위상반전막 패턴들이 서로 간섭을 주지 않을 정도의 두께로 형성하는 반도체소자의 위상반전마스크 형성방법.
  5. 제1항에 있어서,
    상기 스페이서를 형성하는 단계는,
    상기 위상반전막 패턴이 형성된 투명기판 상에 측벽스페이서막을 형성하는 단계;
    상기 밀집된 패턴 영역을 노출시키는 제1 레지스트 패턴을 형성하는 단계;
    상기 제1 레지스트 패턴에 의해 노출된 측벽스페이서막을 이방성 식각하여 위상반전막 패턴 측벽에 스페이서를 형성하는 단계;
    상기 제2 레지스트 패턴을 제거하는 단계;
    상기 고립된 패턴 영역을 노출시키는 제2 레지스트 패턴을 형성하는 단계;
    상기 제2 레지스트 패턴에 의해 노출된 측벽스페이서막을 제거하는 단계; 및
    상기 제2 레지스트 패턴을 제거하는 단계로 이루어지는 반도체소자의 위상반전마스크 형성방법.
  6. 제1항에 있어서,
    상기 스페이서를 형성하는 단계는,
    상기 투명기판 상에 희생막을 형성하는 단계;
    상기 희생막을 선택적으로 노출시키는 레지스트 패턴을 식각마스크로 사용하여 상기 희생막을 식각하여 상기 밀집된 패턴 영역을 노출시키는 희생막 패턴을 형성하는 단계;
    상기 희생 패턴에 의해 노출된 투명기판 상에 측벽스페이서막을 형성하는 단계;
    상기 측벽스페이서막을 이방성 식각하여 밀집된 패턴 영역의 위상반전막 패턴 측벽에 스페이서를 형성하는 단계; 및
    상기 희생막 패턴을 제거하는 단계로 이루어지는 반도체소자의 위상반전마스크 형성방법.
  7. 제5항 또는 제6항에 있어서,
    상기 측벽스페이서막은 노광원의 TM 편광 성분을 흡수하는막으로 형성하는 반도체소자의 위상반전마스크 형성방법.
  8. 제5항 또는 제6항에 있어서,
    상기 측벽스페이서막은 크롬막 또는 폴리실리콘막으로 형성하는 반도체소자의 위상반전마스크 형성방법.
  9. 제5항 또는 제6항에 있어서,
    상기 측벽스페이서막은 이온 스퍼터링 또는 화학기상증착방법으로 형성하는 반도체소자의 위상반전마스크 형성방법.
  10. 제6항에 있어서,
    상기 희생막은 상기 측벽스페이서막과 식각선택비를 갖는 물질막으로 형성하는 반도체소자의 위상반전마스크 형성방법.
  11. 제10항에 있어서,
    상기 측벽스페이서막과 식각선택비를 갖는 물질막은 산화막으로 이루어지는 반도체소자의 위상반전마스크 형성방법.
KR1020070064754A 2007-06-28 2007-06-28 반도체소자의 위상반전마스크 형성방법 KR20090000876A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070064754A KR20090000876A (ko) 2007-06-28 2007-06-28 반도체소자의 위상반전마스크 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070064754A KR20090000876A (ko) 2007-06-28 2007-06-28 반도체소자의 위상반전마스크 형성방법

Publications (1)

Publication Number Publication Date
KR20090000876A true KR20090000876A (ko) 2009-01-08

Family

ID=40484007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070064754A KR20090000876A (ko) 2007-06-28 2007-06-28 반도체소자의 위상반전마스크 형성방법

Country Status (1)

Country Link
KR (1) KR20090000876A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110057836A1 (en) * 2009-09-08 2011-03-10 Qualcomm Incorporated Position Estimation Assistance Information For Mobile Station
US8437772B2 (en) 2009-09-15 2013-05-07 Qualcomm Incorporated Transmitter position integrity checking
US8644853B2 (en) 2008-05-12 2014-02-04 Qualcomm Incorporated Providing base station almanac to mobile station
US8784672B2 (en) 2010-12-13 2014-07-22 Samsung Electronics Co., Ltd. Photomasks and methods of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8644853B2 (en) 2008-05-12 2014-02-04 Qualcomm Incorporated Providing base station almanac to mobile station
US9026143B2 (en) 2008-05-12 2015-05-05 Qualcomm Incorporated Providing base station almanac to mobile station
US20110057836A1 (en) * 2009-09-08 2011-03-10 Qualcomm Incorporated Position Estimation Assistance Information For Mobile Station
US8665156B2 (en) * 2009-09-08 2014-03-04 Qualcomm Incorporated Position estimation assistance information for mobile station
US8437772B2 (en) 2009-09-15 2013-05-07 Qualcomm Incorporated Transmitter position integrity checking
US8855674B2 (en) 2009-09-15 2014-10-07 Qualcomm Incorporated Transmitter position integrity checking
US9042913B2 (en) 2009-09-15 2015-05-26 Qualcomm Incorporated Transmitter position integrity checking
US8784672B2 (en) 2010-12-13 2014-07-22 Samsung Electronics Co., Ltd. Photomasks and methods of manufacturing the same

Similar Documents

Publication Publication Date Title
US8071261B2 (en) Lithography masks and methods of manufacture thereof
US20100009273A1 (en) Mask and method for manufacturing the same
CN107168010B (zh) 光刻掩膜版的制造方法
CN107290929B (zh) 具有多个屏蔽层的光掩模
CN105097455A (zh) 光掩模及其制造方法
US6645678B2 (en) Method and apparatus for making an integrated circuit using polarization properties of light
KR101656456B1 (ko) 하프톤형 위상반전 블랭크 포토마스크와 하프톤형 위상반전 포토마스크 및 그의 제조방법
KR20090000876A (ko) 반도체소자의 위상반전마스크 형성방법
KR20020081345A (ko) 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클
US10663854B2 (en) Method of fabricating a photomask
US7838179B2 (en) Method for fabricating photo mask
JP2008091824A (ja) 半導体装置の製造方法
KR20120068998A (ko) 포토마스크 및 그 제조 방법
US7887979B2 (en) Method for fabricating rim type photomask
KR100945933B1 (ko) 극자외선 리소그래피에 사용되는 마스크 및 제조 방법
US8158015B2 (en) Fitting methodology of etching times determination for a mask to provide critical dimension and phase control
KR100849722B1 (ko) 반도체소자의 위상반전마스크 형성방법
KR20090038144A (ko) 반도체소자의 위상반전마스크 형성방법
KR100607203B1 (ko) 크롬리스 위상반전마스크의 제조방법
KR20110077982A (ko) 바이너리 포토마스크 및 그 제조방법
KR101168332B1 (ko) 포토 마스크의 브릿지 제거 방법
KR100642399B1 (ko) 위상 반전 마스크의 제조 방법
KR100861361B1 (ko) 포토마스크 및 제조 방법
CN112946995A (zh) 掩膜版以及半导体结构的形成方法
KR101095677B1 (ko) 포토마스크의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination