KR20020081345A - 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 - Google Patents

Abstract

본 발명은 메모리 소자의 커패시터 레이아웃 구조를 위한 교번형 위상 반전 레티클 및 그 제조 방법을 개시한다. 교번형 위상 반전 마스크는 임의의 위상 반전 값에 해당하는 각 영역의 모든 변들이 반대 위상 반전 값에 해당하는 영역들에 의해 경계되는 방식으로 배열된 0° 및 180° 위상 반전의 영역을 갖는다. 상기 레티클은 실제 노광 패턴과 원하는 노광 패턴 사이의 차이가 감소하는, 고밀도로 집적된 커패시터 피처들을 만드는데 사용될 수 있다.

Description

반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클{A Novel Chromeless Alternating Reticle For Producing Semiconductor Device Features}

포토리소그래피는 웨이퍼를 공정 처리하는데 사용되는 여러 가지 포토마스크들을 패터닝하기 위해 반도체 소자 제조에 통상적으로 사용된다. 레지스트 막이 웨이퍼 상에 도포되고 노광 도구와, 마스크 또는 레티클과 같은 형판(template)을 사용하여 노광된다. 노광 공정 동안에 자외선과 같은 방사 에너지가 임의의 패턴의 감광막을 선택적으로 노광하기 위해 상기 레티클을 거쳐 투과된다. 그런 다음, 상기 레지스트는 포지티브 레지스트의 노광 부분이나 네거티브 감광막의 미노광 부분을 제거하기 위해 현상되어서 상기 웨이퍼 상에 레지스트 마스크를 형성한다. 더욱이 상기 레지스트 마스크는 적층, 식각 또는 이온주입 공정들과 같은 후속의 제조 공정들 동안에 웨이퍼의 하지 영역을 보호하는데 사용될 수 있다. 상기 포토리소그래피 공정의 필수적인 구성 요소가 상기 레티클이다.

상기 레티클은 반도체 소자의 특정 막에 피처들(예를 들면, 트랜지스터 또는 커패시터 구조물들)을 형성하는데 사용되는 포토레지스트를 노광하기 위해 광을 투과, 차단 또는 위상 반전하기 위한 패턴을 포함한다. 상기 레티클은 전형적으로 예를 들어 크롬과 같은 패터닝된 광 차단 물질로 코팅된 퀄츠(quartz) 판재이다. 이런 형태의 마스크는 광이 상기 광 차단 물질에 의해 완전히 차단되고 미차단된 퀄츠 부분을 거쳐 충분히 투과되기 때문에 전형적으로 바이너리(binary) 마스크라고 불려진다.

바이너리 마스크들은 고밀도 회로들을 제조할 때 여러 가지 문제점들을 표출한다. 상기 마스크내의 패턴 가장자리를 통과하는 광이 종종 회절한다. 이는 레지스트 막 상에 상기 가장자리의 매우 또렷한 이미지를 만들어내는 대신에 일부의 낮은 세기의 광이 의도된 가장자리 경계를 넘어서 어두운 상태로 유지되도록 기대되는 영역으로 회절하는 것을 의미한다. 이로써, 그 결과의 피처 형상 및 사이즈는 의도된 아이씨(IC) 설계로부터 다소 벗어난다.. 집적회로 제조회사들은 IC 피처의 기하학적인 사이즈를 계속하여 축소시켜왔기 때문에 이러한 회절은 회로 패턴들이 불완전하거나 잘못된 다이(die)들을 갖는 웨이퍼들을 만들어버릴 수가 있다.

감쇠형(attenuated) 위상 반전 마스크(PSM: phase shift mask)들은 회절 효과를 극복하고 목표물(즉, 포토레지스트)에 투영되는 이미지들의 분해능과 초점 깊이를 개선하는데 사용되어 왔다. 감쇠형 위상 반전 마스크는 바이너리 마스크에 사용되는 차광 및 투광 영역들에 추가하여 부분 투과 영역(partially transmissiveregion)들을 이용한다. 상기 부분 투과 영역들은 수광한 광의 약 3∼8 %를 전형적으로 통과시킨다(즉, 차단하지 않는다). 더욱이, 상기 부분 투과 영역들은 상기 부분 투과 영역들이 통과시키는 광이 투명(즉, 투과) 영역들을 통과하는 광에 비하여 180°만큼 반전하도록 설계된다. 이와 같이 상기 위상 반전 마스크의 패턴 가장자리에 의해 정의된 투명 영역의 외측으로 확산하는 광의 일부가 상기 부분 투과 영역으로부터 통과하는 광에 파괴적으로 간섭한다. 이런 방식으로, 회절에 의해 야기되는 유해한 효과가 제어될 수 있다.

당 분야에서 공지된 바와 같이, 레티클 레이아웃(layout)은 패터닝되어야만 하는 포토레지스트 막의 각각에 대해 생성된다. 각각의 레티클 레이아웃은 노광된 포토레지스트를 거쳐, 해당 회로 피처들을 만들어내도록 설계된, 광을 차단/통과하기 위한 패턴을 포함한다. 이러한 대표적인 레티클 하나가 도 1에 도시되어 있다. 상기 레티클은 컨테이너(container) 커패시터들을 제조하기 위한 웰(well)들을 만들기 위해 절연막, 예를 들어 비피에스지(BPSG)막을 식각하기 위한 패터닝된 부분을 만들어내는데 사용되는 0-180° 감쇠형 위상 반전 레티클이다. 원래의 레티클 레이아웃의 일부분은, 노광이 수정 레이아웃을 갖는 레티클을 통과하면 상기 포토레지스트가 회로 레이아웃의 해당하는 원하는 피처를 더욱 근접하게 근사화시키는 피처들을 포함하는 패턴에 노광되도록 수정 레이아웃을 생성하는 광학 근사 보정(optical proximity correction: OPC) 기술에 의해 수정되어 왔다. 상기 수정 레이아웃은 공지의 알고리즘을 사용하거나 다른 기술, 예를 들어 특정 레이아웃들에 대한 경험을 통한 시행착오를 사용하여 생성되기도 한다.

상이한 위상 반전 값들의 상이한 영역들을 갖는 감쇠형 위상 반전 마스크는 다양한 방식으로 만들어질 수 있다. 예를 들면, 도 1에 도시된, 0°-180° 위상 반전 마스크는 상기 막을 통과하는 입사 광이 상기 막에 들어오는 광과 같은 동일한 위상(0° 위상 반전)으로 되는 임의의 두께를 갖는, 퀄츠와 같은 투명 물질의 기판을 채택하고, 180° 위상 반전 영역들을 만들어내기 위해 입사 노광의 위상을 180°(0° 영역들, 즉 식각되지 않은 막의 영역들에 대하여) 만큼 반전시키는 깊이로 광이 존재하는 퀄츠 층의 면(side)을 식각시킴으로써 만들어질 수가 있다. 크롬 막이 또한 입사광이 상기 기판을 통과하지 않아야만 하는 상기 퀄츠 기판의 이들 부분들을 차단하기 위해 입광 면 상에 도포되고, 부분 투과 물질의 막이 또한 부분 투과 180° 위상 반전 영역들을 형성하기 위해 입광 면의 퀄츠층, 즉 상기 식각된 영역들 상에 도포된다.

이러한 방식으로, 개방된 퀄츠의 투과 또는 투명 영역들(12), 부분 투과 영역들(14) 및 차단 영역들이 광 패턴을 포토레지스트 막에 형성하기 위해 연합한다. 상기 투명 영역들(12)이 광을 위상 반전시키지 않으면서 통과시킨다. 상기 부분 투과 영역들(14)이 수광한 광의 약 6%만을 180° 위상 반전시키면서 통과시킨다. 상기 부분 투과 영역들(14)을 형성하기 위해 사용되는 물질은 적합한 불투명 물질, 예를 들면, 몰리브데늄 실리사이드(Mo-Si) 또는 불화 크롬이다. 레티클(10)의 투명 영역들(12)을 만드는데 사용하기 위한 양호한 물질은 퀄츠이다. 하지만, 소다라임(soda-lime) 글라스, 보로실리케이트(borosilicate) 글라스 또는 기타 천연 또는 합성 물질들과 같은 적합한 투광 물질도 또한 사용될 수가 있다. 차광 영역들은 전형적으로 퀄츠 기판 상에 크롬 막으로 형성된다.

도 1의 감쇠형 위상 반전 레티클이 많은 응용에 적합할지라도 반도체들 사이즈가 계속 감소함에 따라 상기 감쇠형 위상 반전 레티클에 의해 만들어지는 광 패턴이 큰 문제가 된다. 도 2는 도 1의 감쇠형 위상 반전 레티클 레이아웃으로 형성된 커패시터 설계의 프린팅 이미지의 임계 치수 윤곽선(CD)에 따른 에어리얼(aerial) 이미지 반응이다. 도 2는 도 1의 레티클에 의해 만들어진 상이한 광 세기에 해당하는 상이한 영역들을 나타낸다. 원하는 프린팅 이미지의 윤곽선이 라인(21)에 의해 그려진다. 포지티브 포토레지스트에 노광되었을 때, 도 2의 라인(21) 내에 갇혀진 부분, 즉 지역들(23),(25),(27)을 포함하는 영역이 제거되고 식각 개구(opening)가 포토레지스트에 형성된다. 불행하게도, 예를 들어 영역들(23),(25)과 같은 도 2의 인접 영역의 광 세기 윤곽선은 서브 미크론 레벨에서 광이 근접 효과(proximity effect)에 의해 회절되고 영향을 받기 때문에 또렷하게 정의되지 않는다. 따라서, 광 흐림(blurring of light), 또는 다르게 말하면 상기 정의된 세기 영역들(23),(25),(27)의 경계를 가로지르는 광 천이 영역이 존재한다.

근접 효과는 매우 근접하여 이격된 회로 패턴 피처들이 웨이퍼 상의 레지스트 막에 리소그래피 방식으로 전사될 때 주로 발생한다. 상기 근접하여 이격된 회로 피처들의 광파들이 상호 작용함으로써 최종의 전사된 패턴 피처들을 왜곡시킨다. 따라서, 다른 피처들에 근접해 있는 피처들은 다른 피처들로부터 상당히 격리된 피처들보다 매우 심하게 왜곡되기 쉽다.

하나의 영역에서부터 그 이웃 영역까지의 또렷하지 못한 광 세기 프로파일의 결과로, 상기 현상된 포토레지스트 패턴의 가장자리들이 상기 마스킹된 패턴의 다른 영역들에서보다 이들 영역들에서 양호하지 않게 정의되기 쉽다. 브이엘에스아이(VLSI)와 같은, 미세한 고밀도 집적회로들에서는 실제의 회로 설계와 포토레지스트 막 상의 최종 전사된 회로 패턴 사이의 일치가 감소하기 때문에 이들 흐려진 이미지들은 회로의 성능을 심각하게 열화시킬지도 모르는 피처들의 프린팅을 초래할 수 있다. 더욱이, 또렷하지 못한 프로파일들은 웨이퍼 표면 영역의 손실을 가져오는데, 이는 적층된 도전체들을 위한 유용한 전체 면적을 그만큼 축소시키고 그 결과 바람직하지 못한 접촉 저항의 증가를 가져온다.

따라서, 작은 회로 피처들, 예를 들면, 메모리 회로에서 사용되는 컨테이너 커패시터들을 위한 근접하여 이격된 웰들을 정밀하게 제조하는데 사용될 수 있는 단순화된 위상 반전 레티클에 대한 요구가 있다.

본 발명은 반도체 소자들을 제조하는데 사용하기 위한 포토리소그래피 레티클(photolithography reticle)에 관한 것으로, 더욱 상세하게는 마스킹 물질을 노광시키는데 사용되는 광을 또렷하게 함으로써 제조된 피처(feature)들의 정의를 개선시키는데 사용될 수 있는, 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 및 그 제조방법에 관한 것이다.

도 1은 커패시터 컨테이너 웰들을 제조하기 위한 종래의 감쇠형 위상 반전 레티클의 에어리얼 이미지를 나타낸다.

도 2는 도 1의 레티클 레이아웃에 의해 이루어지는 에어리얼 광 세기 이미지 윤곽을 나타낸다.

도 3은 본 발명에 따라 구성된 교번형 위상 반전 마스크를 나타낸다.

도 4는 도 3의 레티클 레이아웃에 의해 이루어지는 에어리얼 가공 광 세기 이미지 곡선을 나타낸다.

도 5는 본 발명에 따른 공정의 중간 단계를 처리한 레티클을 나타낸다.

도 6은 도 5 단계의 후속 단계에서 본 발명에 따른 공정의 중간 단계를 처리한 레티클을 나타낸다.

도 7은 도 6 단계의 후속 단계에서 본 발명에 따른 공정의 중단 단계를 처리한 레티클을 나타낸다.

도 8은 도 7 단계의 후속 단계에서 본 발명에 따른 공정의 중간 단계를 처리한 레티클을 나타낸다.

도 9는 도 8 단계의 후속 단계에서 본 발명에 따른 공정의 중간 단계를 처리한 레티클을 나타낸다.

도 10은 도 9 단계의 후속 단계에서 본 발명에 따른 공정의 중간 단계를 처리한 레티클을 나타낸다.

도 11은 도 10 단계의 후속 단계에서 본 발명에 따른 공정의 중간 단계를 처리한 레티클을 나타낸다.

본 발명은 메모리 소자 집적 회로용 커패시터 레이아웃 구조를 위한 교번형 위상 반전 마스크를 제공한다. 상기 교번형 위상 반전 마스크는 임의의 위상 반전 값에 해당하는 각 영역의 모든 변들이 반대의 위상 반전 값에 해당하는 영역들에 의해 경계되는(bounded) 방식으로 배열된 0° 및 180° 위상 반전의 영역들을 갖는다.

본 발명은 또한 임의의 위상 반전 값에 해당하는 각 영역의 모든 변들이 반대의 위상 반전 값에 해당하는 영역들에 의해 경계되는 방식으로 배열된 0° 및180° 위상 반전 영역들을 갖는 교번형 위상 반전 레티클을 제조하기 위한 방법을 제공한다. 상기 레티클은 실제의 노광 패턴과 원하는 노광 패턴 사이의 차이가 감소하는, 고밀도로 집적된 커패시터 피처들을 제조하는데 사용될 수 있다. 본 발명의 교번형 위상 반전 레티클은 투과된 광의 분해능과 초점 깊이를 개선시키는 한편 회절과 근접 효과를 제거한다.

본 발명의 추가적인 장점 및 특징은 첨부된 도면과 함께 제공되는 다음의 상세한 설명으로부터 더욱 용이하게 명확해질 것이다.

다음의 상세한 설명에서는 상세한 설명의 일부분을 형성하고, 본 발명이 실행될 수 있는 특정 실시예들이 예시로서 도시된 첨부된 도면을 참조하기로 한다. 이들 실시예들은 당 분야에서 통상의 지식을 가진 자가 본 발명을 실시할 수 있을 정도로 충분히 상세하게 기술되고, 본 발명의 사상과 영역을 벗어남 없이 다른 실시예들이 사용될 수 있으며 구조적, 논리적 및 전기적 변경이 수행될 수 있는 것으로 이해되어야 할 것이다.

"웨이퍼" 및 "기판" 용어는 실리콘-온-인슈레이터(silicon-on-insulator: SOI) 또는 실리콘-온-사파이어(silicon-on-sapphire: SOS) 기술, 도핑된 및 미도핑된 반도체들, 베이스 반도체 기초에 의해 지지되는 실리콘의 에피층 및 기타 반도체 구조물들을 포함하는 것으로 이해되어야 한다. 더욱이, 다음의 설명에서 "웨이퍼" 또는 "기판"을 참조할 때 선행(previous) 공정 스텝들이 베이스 반도체 구조나기초(foundation)의 내부 또는 상부에 영역들 또는 접합들을 형성하기 위해 사용되기도 한다. 덧붙여, 반도체는 실리콘-베이스(silicon-based)이어야 할 필요가 없고 실리콘-게르마늄, 게르마늄 또는 갈륨 아세나이드를 기초로 할 수가 있다.

동일 요소에 동일 참조 부호를 부여한 도면들을 참조하면, 도 3은 메모리 소자, 예를 들면 디램(DRAM)의 컨테이너 커패시터를 위한 레이아웃 또는 설계를 특정 레벨의 제조에서 형성하는데 적합한, 본 발명의 바람직한 실시예에 따른 교번형 위상 반전 레티클의 일부분을 나타낸다.

도 3을 참조하면, 위상 반전 레티클(50)이 퀄츠 또는 글라스로 만들어진 투명 기판(52)(도 5 8)을 포함한다. 상기 투명 기판(52)은 0° 위상 반전 영역들(54) 및 180° 위상 반전 영역들(56)을 정의하는 방식으로 복수개의 삼각형 영역들로 구분되고, 임의의 치수로 이격되며, 매트릭스 어레이(matrix array)로 배열된다. 0° 위상 반전 영역들의 각각이 180° 위상 반전 영역들에 의해 모든 변들에 경계된다. 마찬가지로, 180° 위상 반전 영역들의 각각이 0° 위상 반전 영역들에 의해 모든 변들에 경계된다.

예를 들면, 도 3에 도시된 바와 같이, 0° 위상 반전 영역(ABC)이 CAD, ABF, CBE로 각각 명명된 3개의 180° 위상 반전 영역들에 의해 완전히 경계된다. 반대로, 180° 위상 반전 영역(CAD)이 ABC, CDG 및 ADH로 각각 명명된 3개의 0° 위상 반전 영역들에 의해 완전히 경계된다.

도 4는 도 3에 도시된, 본 발명의 교번형 위상 반전 레티클의 에어리얼 광 세기 이미지 반응을 나타낸다. 프린팅 이미지의 윤곽은 라인(31)에 의해 그려진다.도 2에 도시된, 종래 기술의 에어리얼 이미지 반응과 마찬가지로, 도 4의 영역들(33),(35),(37)이 커패시터 레이아웃을 위한 웰 또는 홀(hole)을 형성하기 위해 추후에 제거될 영역들을 정의한다.

도 2 의 광 세기 윤곽과 도 4의 광 세기 윤곽의 비교는 예를 들면, 지역(25),(35)과 같은, 상이한 광 세기에 해당하는 상이한 지역들 사이에서 더욱 높고 또렷한 대비를 나타낸다. 도 4 패턴의 가장자리들 및 모서리들은 또한 도 2에 해당하는 패턴의 것들보다 더욱 또렷하게 정의된다. 이와 같이, 도 1 레티클을 특징짓는 라운딩(rounding) 효과는 본 발명의 레티클을 사용할 때 덜 현저해진다. 따라서, 본 발명의 레티클은 원래의 회로 설계와 포토레지스트에 전사된 패턴 사이의 개선된 일치를 제공하고, 더욱 미세하고 더욱 고밀도로 집적된 IC 피처들의 더욱 신뢰할만한 프린트를 제공하며, 레티클 부정합에 더욱 폭넓은 허용범위를 제공한다.

본 발명은 0° 위상 반전 영역들이 180° 위상 반전 영역들에 의해 완전 경계되고, 180° 위상 반전 영역들이 0° 위상 반전 영역들에 의해 완전 경계된 교번형 위상 반전 마스크를 제공한다. 본 발명이 삼각형 교번형 위상 반전 영역들을 참조하여 설명되었을지라도, 본 발명의 사상과 영역을 벗어나지 않고 본 발명에 대한 수정이 이루어질 수 있고 동등물이 설명되고 도시된 구조물들을 대체할 수 있는 것으로 이해되어야 할 것이다. 예를 들면, 교번형 위상 반전 영역들은 모든 0° 위상 반전 영역들이 180° 위상 반전 영역들에 의해 경계되고 180° 위상 반전 영역들의 모든 변들이 0° 위상 반전 영역들에 의해 경계되는 한, 사각형상 또는 기타 적절한 형상을 가져도 좋다.

이하, 본 발명에 따른 레티클 제조 방법을 도 5 내지 도 11을 참조하여 설명하기로 한다. 우선, 도 5를 참조하면, 레티클 투명 기판(52) 상에 종래의 방법에 의해 물질 막(54)을 적층하는데, 상기 레티클 투명 기판(52)은 반도체 리소그래피 공정에 통상적으로 사용되는 다양한 형태의 방사에 투명한 실리카 글라스, 퓨즈드(fused) 퀄츠 글라스, 보로실리케이트 글라스 또는 기타 물질로 형성되어도 좋다. 상기 물질 막(54)은 도 5 내지 도 11에 일부분이 도시된 레티클을 사용하여 만들어질 다른 피처들에 좌우하여 부분 광 투과 막 또는 불투명 막이어도 좋다. 부분 광 투과 막의 경우, 막(54)이 몰리브데늄 실리사이드와 같은 감쇠 물질이어도 좋다. 불투명 막의 경우, 막(54)은 크롬, 알루미늄, 이산화 철, 금 또는 텅스텐과 같은 물질들을 사용하여도 좋다. 크롬이 가장 널리 사용되기 때문에 상기 방법 단계의 단순화를 위해 이하부터는 크롬 막(54)인 막(54)을 참조하기로 한다. 하지만, 당 분야의 통상의 지식을 가진 자가 광 투과 물질이 또한 막(54)을 형성할 수 있다는 것을 인식할 것임을 알아야 한다.

도 5의 막(54)은 투명 기판(52) 상에 스퍼터링, 화학 기상 증착(CVD) 또는 전자 빔 증착(EBD)과 같은 통상적인 공정들에 의해 적층하여도 좋다.

그 다음에, 도 6에 도시된 바와 같이, 크롬 막(54) 상에 패턴 막(55)을 적층한다. 패턴 막(55)은 후속 막에 패턴을 전사하는데 사용되는 물질로 이루어져도 좋고, 후속 단계에서 사용되는 장비의 방사 특징에 좌우될 것이다. 예를 들면, 전자 빔 직접 기입(write) 시스템이 사용되는 곳에서 패턴 막(55)이 전자 빔 감응 포토레지스트로 형성될 것이다. 또한, 광학 시스템이 특정 파장의 광을 생성하는 곳에서는 패턴 막(55)이 통상적인 포토레지스트 물질일 것이다.

도 7을 참조하면, 레티클 기판(52)에 크롬 막(54)과 패턴 막(55)을 형성한 후 레이저와 같은 장치로부터의 전자 빔 또는 광을 스캐닝함으로써 광에 패턴 막(55)을 노광시킨다. 광원으로부터 나오는 광은 패턴 막(55)에 묘사(image)된다. 상기 묘사 공정은 180° 위상 반전 영역 패턴을 패턴 막(55)으로의 전사를 가져온다. 이런 방식으로 상기 180° 영역 패턴이 노광된다. 180° 영역들이 패터닝되는 제조 공정의 이런 단계를 당 분야에서는 "제 1 기입"으로 불리어진다.

패턴 막(55)을 전자 빔 직접 기입 시스템으로 기입하고 180° 영역 패턴을 도 7에 도시된 구조로 되도록 현상한다. 상술한 바와 같이, 패턴의 전사는 전형적으로 전자 빔 직접 기입 시스템을 사용할 것이고, 또한 딥유브이(deep-UV)에서 약 200 nm까지 범위의 파장 내지 약 440 nm까지의 광 파장들을 갖는 광을 사용하는 광 묘사 공정을 사용하여 패턴 전사를 수행하는 것도 가능하다.

도 8을 참조하면, 레티클 기판(52)에 크롬 막(54)과 패턴 막(55)을 형성한 후 상기 패턴 막(55)을 현상하여 레티클 기판(52)과 크롬 막(54)에 영역들(68)(나중에 180° 영역들이 됨)을 얻는다. 도 8에 도시된 바와 같이, 영역들(66)(나중에 0° 영역들이 됨)이 이들 상의 패턴 막(55)의 일부분들을 가지는 한편, 영역들(68)(나중에 180° 영역들이 됨)이 크롬 막(54)으로부터 이들 상의 크롬만을 갖는다.

그 다음에, 도 8의 구조를 고밀도 플라즈마 식각장치 내에 놓고 도 9에 도시된 바와 같이, 180° 위상 반전 영역들(88)을 얻기 위해 상기 퀄츠를 원하는 깊이로 식각한다. 상기 잔존하는 패턴 막(55)을 포함하는 영역들(66)을 일반적으로 "제 2 기입"으로 알려진 공정 단계 동안에 기입하고 현상한다. 제 2 기입의 종료시 영역들(66)의 잔존하는 레지스트 막이 제거되고 도 10의 구조가 얻어진다. 그 다음에, 크롬 막(54)의 잔존하는 부분들(76)(도 10)을 식각하여 도 11에 도시된 바와 같이, 레티클 기판(52) 상에 0° 위상 반전 영역들(86)과 180° 위상 반전 영역들(88)을 만들어낸다. 0° 위상 반전 영역들(86)의 각각이 180° 위상 반전 영역들(88)에 의해 경계되고, 180° 위상 반전 영역들(88)의 각각이 0° 위상 반전 영역들(86)에 의해 경계된다.

도 11의 레티클은 반도체 소자의 절연막에 커패시터 웰들과 같은 미세하게 이격된 피처들을 만드는데 사용될 수 있다.

본 발명의 특정 실시예들이 기술되었을지라도 본 발명이 도시된 실시예에 제한되지 않는 것으로 의도된다. 특정 공정 조건들과 구조들에 대한 변경과 대체가 본 발명의 사상과 영역을 벗어남 없이 실시될 수 있다. 따라서, 본 발명은 상술한 설명과 도면에 의해 제한되는 것으로 간주되어서는 안되고 단지 첨부된 클레임의 영역에 의해 제한되어야 할 것이다.

Claims (19)

1. 반도체 소자 제조에 사용하기 위한 레티클에 있어서,

   광 투과 영역들을 갖는 기판을 포함하되,

   하나 이상의 상기 광 투과 영역들이 광 투과를 위한 0° 위상 반전을 제공하고, 하나 이상의 상기 광 투과 영역들이 변 가장자리들을 가지고, 하나 이상의 상기 광 투과 영역의 변 가장자리들의 각각이 광 투과를 위한 위상 반전을 제공하는, 인접하는 광 투과 영역을 갖는 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클.
2. 제 1 항에 있어서, 상기 인접하는 광 투과 영역이 180° 위상 반전 영역인 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클.
3. 제 2 항에 있어서, 상기 180° 위상 반전 영역이 변 가장자리들을 가지며, 상기 변 가장자리들의 각각이 인접한 0° 위상 반전 영역을 갖는 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클.
4. 제 1 항에 있어서, 상기 광 투과 영역들이 삼각형 영역들인 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클.
5. 제 1 항에 있어서, 상기 광 투과 영역들이 사각형 영역들인 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클.
6. 제 1 항에 있어서, 상기 기판이 퀄츠, 실리카 글라스 및 보로실리케이트 글라스로 구성되는 그룹으로부터 선택된 물질로 형성된 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클.
7. 제 1 항에 있어서, 상기 광 투과 영역들의 일부가 부분 광 투과성인 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클.
8. 반도체 소자 제조에 사용하기 위한 레티클을 형성하는 방법에 있어서,

   레티클 기판을 제공하는 단계;

   상기 레티클 기판 상에 부분 광 투과 막을 형성하는 단계;

   상기 부분 광 투과 막 상에 패턴 막을 형성하는 단계;

   광 투과를 위한 0° 위상 반전을 제공하는 하나 이상의 광 투과 영역을 형성하기 위해 상기 레티클 기판을 식각하는데 사용될 수 있는 상기 패턴 막을 소정의 패턴으로 패터닝하되, 하나 이상의 상기 광 투과 영역이 변 가장자리들을 가지며, 하나 이상의 광 투과 영역의 상기 변 가장자리들의 각각이 광 투과를 위한 위상 반전을 제공하는, 경계하는 광 투과 영역을 갖도록 하는 단계; 및

   상기 패턴 막을 거쳐 상기 기판을 식각하는 단계를 포함하는 것을 특징으로하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 제조 방법.
9. 제 8 항에 있어서, 상기 경계하는 광 투과 영역이 180° 위상 반전 영역인 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 제조 방법.
10. 제 8 항에 있어서, 상기 광 투과 영역들이 삼각형 영역들인 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 제조 방법.
11. 제 8 항에 있어서, 상기 광 투과 영역들이 사각형 영역들인 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 제조 방법.
12. 제 8 항에 있어서, 상기 광 투과 영역들의 일부가 부분 광 투과성인 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 제조 방법.
13. 제 8 항에 있어서, 상기 레티클이 퀄츠, 실리카 글라스 및 보로실리케이트 글라스로 구성되는 그룹으로부터 선택된 물질로 형성된 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 제조 방법.
14. 반도체 소자 제조에 사용하기 위한 레티클을 형성하는 방법에 있어서,

    레티클 기판을 제공하는 단계;

    상기 레티클 기판 상에 크롬 막을 형성하는 단계;

    상기 크롬 막 상에 패턴 막을 형성하는 단계;

    광 투과를 위한 0° 위상 반전을 제공하는 하나 이상의 광 투과 영역을 형성하기 위해 상기 레티클 기판을 식각하는데 사용될 수 있는 상기 패턴 막을 소정의 패턴으로 패터닝하되, 하나 이상의 상기 광 투과 영역이 변 가장자리들을 가지며, 하나 이상의 상기 광 투과 영역의 상기 변 가장자리들의 각각이 광 투과를 위한 위상 반전을 제공하는, 경계하는 광 투과 영역을 갖도록 하는 단계; 및

    상기 패턴 막을 거쳐 상기 기판을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 제조 방법.
15. 제 14 항에 있어서, 상기 경계하는 광 투과 영역이 180° 위상 반전 영역인 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 제조 방법.
16. 제 14 항에 있어서, 상기 광 투과 영역들의 일부가 부분 광 투과성인 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 제조 방법.
17. 제 14 항에 있어서, 상기 광 투과 영역들이 삼각형 영역들인 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 제조 방법.
18. 제 14 항에 있어서, 상기 광 투과 영역들이 사각형 영역들인 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 제조 방법.
19. 제 14 항에 있어서, 상기 레티클이 퀄츠, 실리카 글라스 및 보로실리케이트 글라스로 구성되는 그룹으로부터 선택된 물질로 형성된 것을 특징으로 하는 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 제조 방법.