KR0172235B1 - 반도체 소자의 미세패턴 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 미세패턴 제조방법에 관한 것으로서, 피식각층상에 위상반전층 패턴을 형성하고, 그 상측에 통상의 노광마스크나 위상반전 마스크를 사용하여 감광막패턴을 형성하고 이를 식각 마스크로 사용하여 스페이스가 감소된 피식각층 패턴을 형성하였으므로, 미세패턴 형성이 용이하고, 공정수율이 향상되어 소자동작의 신뢰성 및 공정수율을 향상시킬 수 있다.

Description

반도체소자의 미세패턴 제조방법

제1도는 종래 위상반전 마스크의 단면도.

제2도는 제1도의 노광마스크를 통과한 광의 위치에 따른 전장을 도시한 그래프.

제3도는 제1도의 노광마스크를 통과한 광의 위치에 따른 세기를 도시한 그래프.

제4a도 내지 제4d도는 본 발명의 일실시예에 따른 미세패턴 제조 공정도.

제5도는 제4c도의 웨이퍼상의 위치에 따른 광세기를 도시한 그래프.

제6a도 및 제6b도는 본 발명의 다른 실시예에 따른 미세패턴 제조 공정도.

제7도는 제6a도의 웨이퍼상의 위치에 따른 전장 그래프.

제8도는 제6a도의 웨이퍼상의 위치에 따른 광세기를 도시한 그래프.

* 도면의 주요부분에 대한 부호의 설명

1 : 입사광 2 : 위상반전 마스크

3 : 광차단막 패턴 4 : 투명기판

5 : 위상반전막 패턴 9,17 : 노광마스크

6 : 투명기판만을 이용한 빛의 전장

7 : 투명기판과 위상반전막 패턴을 통과한 빛의 전장

8 : 위상반전 마스크를 통과한 광의 세기

10 : 반도체기판 11 : 위상반전막

12,20 : 감광막 14 : 피식각층

15 : 감광막과 위상반전막을 통과하는 빛

16 : 감광막만을 통과하는 빛 18 : 위상반전막에서 반사된 빛

19 : 피식각층에서 반사된 빛 21 : 웨이퍼상의 빛 세기

본 발명은 반도체소자의 미세패턴 제조방법에 관한 것으로서, 특히 일차 리소그래피 공정을 진행하여 피식각층상에 형성하고자 하는 패턴보다 큰 폭의 위상반전막 패턴을 형성하고, 이차로 보다 작은 광차단막 패턴을 갖는 노광마스크를 사용하여 감광막패턴을 형성하여 간섭에 의해 이미지 콘트라스트가 형상되어 보다 작은 스페이스를 갖는 미세패턴을 형성하여 소자의 고집적화에 유리하고, 공정마진이 증가되어 소자동작의 신뢰성 및 공정수율을 향상시킬 수 있는 반도체소자의 미세패턴 제조방법에 관한 것이다.

최근 반도체 장치의 고집적화 추세는 미세패턴 형성기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막패턴의 미세화가 필수요건이다.

상기 감광막패턴의 분해능(R)은 축소노광장치의 광원의 파장(λ) 및 공정변수(k)에 비례하고, 노광장치의 렌즈구경(numerical aperture;NA)에 반비례한다.

여기서 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를 들어 파장이 436 및 365mm인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5μm 정도가 한계이다.

따라서 0.5μm 이하의 미세패턴을 형성하기 위해 파장이 작은 원자외선(deep ultra violet), 예를 들어 파장이 248nm인 KrF 레이저나 193nm인 ArF 레이저를 광원으로 사용하는 노광장치를 이용하거나, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘(contrast enhancement layer:CEL) 방법 또는 위상반전 마스크를 사용하기도 한다.

그러나 장비의 광원을 단파장으로 바꾸는 데에도 한계가 있으며, CEL 방법은 공정이 복잡하고, 수율이 떨어진다.

제1도 내지 제3도는 종래 위상반전 마스크를 설명하기 위한 도면들로서, 서로 연관시켜 설명한다.

먼저, 석영 등의 투명기판(4)상에 서로 패턴 폭이 다른 광차단막 패턴(3)과 위상반전막(5) 패턴이 형성되어 있으며, 상기 위상반전막(5)의 두께 d는 d=λ/(n-1)(λ는 빛의 파장, n은 위상반전막의 굴절율)을 고려하여 입사광(1)의 전자장을 180˚ 바꾸는 정도의 두께로 형성한다.

따라서 입사광(1)이 상기 위상반전 마스크(2)를 통과하면 제2도에 도시되어 있는 바와 같이, 투명기판(4)만을 통과한 광은 양의 전자장(6)을 가지며, 위상반전막(5) 패턴을 통과한 광은 강도 분포가 음의 전자장(7)을 가지므로, 제3도에 도시되어 있는 바와 같이 광강도(8)를 가지므로, 보통의 노광마스크 보다는 미세패턴 형성에 유리하다.

그러나 상기와 같은 종래 기술에 따른 위상반전 마스크는 마스크 제조시에 광차단막 패턴과 위상반전막 패턴간의 정렬이 어렵고, 빛의 디포커스(defocus) 영역에서는 위상반전 효과가 떨어지며, 256M 등과 같은 고집적 소자에서는 기판의 토폴로지에 의해 위상반전 효과가 떨어져 미세패턴 형성이 어려운 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 위상반전층을 피식각층 상에 형성하고, 감광막패턴을 형성하여 위상반전 효과가 웨이퍼상에도 일어나도록 하여 미세패턴 형성이 용이하고, 소자동작의 신뢰성 및 공정 수율을 향상시킬 수 있는 반도체소자의 미세패턴 제조방법을 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 미세패턴 제조방법의 특징은, 예정된 구조의 반도체기판상에 피식각층을 형성하는 공정과, 상기 피식각층상에 위상반전층 패턴을 형성하는 공정과, 상기 위상반전층 패턴상에 스페이스가 위상반전층 패턴보다 작아 상기 위상반전층 패턴을 감싸는 감광막패턴을 형성하는 공정과, 상기 감광막패턴에 의해 노출되어 있는 피식각층을 제거하여 피식각층 패턴을 형성하는 공정을 구비함에 있다.

이하, 본 발명에 따른 반도체소자의 미세패턴 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.

제4a도 내지 제4d도는 본 발명의 일실시예에 따른 반도체소자의 미세패턴 제조 공정도로서, 포지티브형 감광막패턴을 사용한 예이다.

먼저, 반도체기판(10)상에 절연막이나 도전층 등의 피식각층(14)과 위상반전층(11) 및 제1감광막(12)을 순차적으로 형성한다.

이때 상기 위상반전층(11)은 에스.오.지(spin on glass; 이하 SOG라 칭함)나 산화막 또는 질화막등과 같은 위상 반전 물질로 형성하고, 그 두께 t는 t=λ/4(n'-1)(n'는 위상반전층의 굴절율)로 입사광의 위상을 90˚정도 반전시키는 정도로 형성한다.

또한 상기 제1감광막(12)의 두께는 상기 위상반전층(11)의 식각 마스크로 충분한 두께로서, 256M DRAM에서 요구되는 0.2∼0.3μm의 디자인 롤에서 0.5∼0.9μm정도 두께로 형성하면 되는데, 이는 통상의 피식각층(4) 식각 마스크보다는 얇다는 두께이므로, 촛점심도가 향상된다.

그 다음 상기 제1감광막(12)에서 패턴으로 예정되어 있는 부분과 대응되는 위치에 광차단막 패턴(3)이 형성되어 있는 제1노광마스크(9)를 사용하여 일차 노광한다.(제4a도 참조).

그 후, 상기 제1감광막(12)의 노광영역을 제거하여 제1감광막(12) 패턴을 형성하고, 제1감광막(12) 패턴에 의해 노출되어 있는 위상반전층(11)을 제거하여 위상반전층(11) 패턴을 형성하고, 상기 제1감광막(12) 패턴을 제거한다.(제4b도 참조).

그 다음 상기 구조의 전표면에 포지티브형 제2감광막(20)을 도포하고, 제2노광마스크(17)를 사용하여 노광한다. 이때 상기 제2노광마스크(17)는 제1노광마스크(9)보다 큰 스페이스를 갖는 광차단막 패턴(3)이 형성되어 있다.

따라서, 감광막과 위상반전막을 통과하는 빛(15)과 감광막만을 통과하는 빛(16)과 위상반전막에서 반사된 빛(18)과 피식각층에서 반사된 빛(19) 간의 위상차에 의해 제5도에 도시되어 있는 바와 같은 웨이퍼상의 빛 세기(21)를 나타낸다.(제4c도 참조).

그 후, 상기 제2감광막(20)의 노광된 부분을 제거하여 상기 위상반전층(11) 패턴상에 보다 작은 스페이스를 가져 위상반전층(11) 패턴을 감싸는 제2감광막(20) 패턴을 형성하고, 이를 마스크로 피식각층(14)을 제거하여 피식각층(14) 패턴을 형성한다. 따라서 상기 피식각층(14) 패턴간의 스페이스가 감소된 미세패턴을 얻을 수 있다.(제4d도 참조).

제6a도 및 제6b도는 본 발명의 다른 실시예에 따른 반도체소자의 미세패턴 제조방법을 설명하기 위한 개략도로서, 위상반전 마스크를 사용한 예이다.

먼저, 반도체기판(10)상에 피식각층(14)을 형성하고, 상기 피식각층(14)상의 위상반전층(11) 패턴을 형성한 후, 포지티브형 감광막(12)을 도포하고, 상기 감광막(12)을 위상반전 마스크(2)를 사용하여 선택 노광한다. 이때 상기 위상반전층(11) 패턴-위상반전 마스크(2)의 위상반전막(5) 패턴-광차단막 패턴(3) 간에는 각각 b, c만큼의 선폭 차이가 있어, b 부분을 통과한 빛과 c 부분을 통과한 광과 스페이스 부분을 통과한 광 간에는 제7도 및 제8도에 도시된 바와 같은 전자장 분포 및 광 강도를 가지므로, 서로 간의 간섭에 의해 a만큼 스페이스 폭이 감소되어, 전체적으로 광차단막 패턴(3)보다 2d 정도 스페이스 폭이 감소된다. 여기서 상기 a, b, c를 각각 0.1μm정도가 되도록 하면, 전체적으로 광차단막 패턴(3)에 비해 0.6μm 정도의 스페이스를 감소시킬 수 있다.

따라서 감광막(12) 패턴을 형성하고, 이를 마스크로 피식각층(14)을 식각하면 스페이스가 감소된 미세패턴을 형성할 수 있다.

상기에서는 포지티브형 감광막을 예로 들었으나, 네가티브형 감광막을 사용하여도 광차단막 패턴이 반전된 노광마스크나 위상반전 마스크를 사용하면 동일한 효과를 얻을 수 있다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 미세패턴 제조방법은 피식각층상에 위상반전층 패턴을 형성하고, 그 상측에 감광막패턴을 형성하여 스페이스 폭이 감소된 피식각층 패턴을 형성하였으므로, 미세패턴 형성이 용이하고, 공정수율이 향상되어 소자동작의 신뢰성 및 공정수율을 향상시킬 수 있는 이점이 있다.

Claims (4)

1. 예정된 구조의 반도체기판상에 피식각층을 형성하는 공정과, 상기 피식각층상에 위상반전층 패턴을 형성하는 공정과, 상기 위상반전층 패턴을 감싸는 감광막패턴을 형성하되, 상기 위상반전층 패턴과 대응되는 위치에 광차단막 패턴들이 형성되어 있고 상기 광차단막 패턴들간의 스페이서가 상기 위상반전층 패턴들의 스페이스보다 크게 형성되어 있는 노광마스크로 노광하여 형성하는 공정과, 상기 감광막패턴에 의해 노출되어 있는 피식각층을 제거하여 피식각층 패턴을 형성하는 공정을 구비하는 반도체소자의 미세패턴 제조방법.
2. 제1항에 있어서, 상기 위상반전층 패턴이 산화막, 질화막 및 SOG로 이루어지는 군에서 임의로 선택되는 하나의 물질로 이루어지는 것을 특징으로 하는 반도체소자의 미세패턴 제조방법.
3. 제1항에 있어서, 상기 감광막패턴을 포지티브형 또는 네가티브형으로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 제조방법.
4. 제1항에 있어서, 상기 감광막패턴 형성 공정시 노광마스크로 광차단막 패턴을 구비하는 노광마스크를 사용하거나, 위상반전 마스크를 사용하는 것을 특징으로 하는 반도체소자의 미세패턴 제조방법.