KR100187866B1 - 트림 마스크가 필요없는 고해상도 위상 에지 리소그래피 - Google Patents
트림 마스크가 필요없는 고해상도 위상 에지 리소그래피 Download PDFInfo
- Publication number
- KR100187866B1 KR100187866B1 KR1019950023805A KR19950023805A KR100187866B1 KR 100187866 B1 KR100187866 B1 KR 100187866B1 KR 1019950023805 A KR1019950023805 A KR 1019950023805A KR 19950023805 A KR19950023805 A KR 19950023805A KR 100187866 B1 KR100187866 B1 KR 100187866B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- phase edge
- phase
- image
- trim
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/34—Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
Abstract
본 발명은 크롬 화상을 이상 마스크(PSM)의 위상 에지 상에 바이어스시키고, 포지티브 바이어스를 보상하기 위해 마스크를 과노출시키는 것을 포함하는 최대규모 집적 회로(VLSI) 칩 제조시 사용되는 위상 에지 리소그래피 방법에 관한 것이다. 상기 과노출은 목적 화상에 최소의 충격을 주면서 위상 에지 마스크로부터 잔류 화상을 모두 제거한다. 이러한 간단한 방법은 트림 마스크 또는 다른 위상 에지 제거 방법에 의해 야기되는 레이아웃 충격없이 위상 에지 PSM의 해상도와 프로세스 범위를 개선한 트림이 필요없는 위상 에지 방법을 제공한다.
Description
제1도는 분리된 암선들을 가로지르는 180° 위상 전이를 도시한 일반화된 말굽패턴의 평면도.
제2도는 가공 화상 밀도를 최소로 만드는 전계 백터의 상쇄를 도시한 그래프.
제3도는 크롬선에 인접한 석영의 에칭을 도시한 마스크의 단면도.
제4도는 크롬선, 위상 변이 영역 및 트림 마스크를 도시한 마스크의 레이아웃의 평면도.
제5도는 표준 식스 게이트 전개 효과 트랜지스터(FET) 스태틱 랜덤 억세스 메모리(SRAM)의 평면도.
제6도는 위상 에지 디자인이 추가된 FET SRAM의 평면도.
제7도는 트림 마스크 디자인이 추가된 FET SRAM의 평면도.
제도는 리소그래피 기술의 비교 그래프.
제9도는 레지스트 화상으로부터 얻은 주사 전자 현미경(SEM) 데이터의 그래프.
제10도는 200㎜ 레지스트선의 촛점 깊이에 대한 데이터의 그래프.
제11도는 본 발명에 따른 위상 에지 리소그래피 기술 단계의 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10 : 분리된 암선 11 : 암선에 의해 둘러싸인 영역
12 : 석영 기판 13 : 트림 패턴
21 : 게이트 22 : 활성 영역(소스 또는 드레인)
23 : 위상 에지 24 : 트림 마스크
본 발명은 일반적으로 초대규모 집적 회로(VLSI) 칩 제조시 리소그래피에 관한 것이다. 더 구체적으로 말하자면, 본 발명은 리소그래피 윈도우를 증대시키고, 보다 간단하고, 저렴한 방법으로 해상도를 향상시키는 개선된 이상(移相) 마스크(phase shifted mask: PSM) 리소그래피에 관한 것이다.
초대규모 집적 회로(VLSI) 상보형 금속 산화막 반도체(CMOS) 칩은 일련의 재료 첨가(즉, 저압 화학증착, 스퍼터링 작업 등), 재료 제거(즉, 습식 에칭, 반응성 이온 에칭 등) 및 재료 변화(즉, 산화, 이온 주입 등)에 의해 실리콘 웨이퍼 상에 제조된다. 이러한 물리적 및 화학적 작업은 전체 웨이퍼와 상호 작용한다. 예를 들면, 웨이퍼를 산욕 내에 넣으면, 웨이퍼의 전표면이 에칭될 것이다. 웨이퍼 상에 극소형 전기 능동 소자를 설치하기 위해서는, 이러한 작업들의 영향을 작고 극히 한정된 영역으로 국한시켜야 한다.
CMOS 소자의 VLSI 제조에 있어서 리소그래피는 감광성 폴리머(종종 포토레지스트 또는 레지스트라 불림)에, 실리콘 기재가 일련의 처리 단계에서 특정 작업에 의해 변형된 작은 영역들을 한정하는 개구들을 패턴화하는 방법이다. CMOS 칩의 제조는 포토레지스트를 반복적으로, 패턴화시킨 후, 에칭, 주입, 증착 또는 다른 작업을 수행하고, 이 일련의 처리 공정을 다시 반복하는데 사용하기 위한 새로운 레지스트를 설치하기 위한 전처리 단계인 소모된 포토레지스트를 제거하는 것으로 종결된다.
기본적인 리소그래피 시스템은 광원, 웨이퍼로 전사될 패턴을 갖는 스텐실 또는 포토마스크, 렌즈의 컬렉션(collection) 및 웨이퍼 상에 존재한 패턴을 마스크 상의 패턴으로 정렬(aligning)시키는 수단을 포함한다. 이 리소그래피 도구들은, 50 내지 100개 칩을 갖는 웨이퍼가 한번에 1 내지 4개의 칩을 단계적으로 패턴화하기 때문에 통상적으로 스테퍼(stepper)라 불리워진다. 리소그래피 스테퍼와 같은 광학 투사 시스템의 해상도는 사용 광의 파장에 의해 제한된다. 현 스테퍼 기술에서는 파장 248㎚의 짙은 자외선(DUV)광을 사용한다.
포토마스크는 석영 플레이트 상의 크롬 패턴들로 이루어지며, 이로 인하여 마스크로부터 크롬이 제거된 부분은 어디나 빛이 통과할 수 있다. DUV광은 마스크를 통해 포토레지스트가 피복된 웨이퍼 상에 투사되어, 마스크 상에 홀(hole) 패턴들이 위치하는 부분의 레지스트를 노출시킨다. 레지스트가 DUV광에 노출되면 레지스트 폴리머의 분자 구조에 변형을 일으켜, 노출된 영역의 레지스트가 현상액에 용해 및 제거되게 한다.(네거비트 레지스트 시스템은 노출되지 않은 레지스트만이 현상되게 한다.) 포토마스크는 빛에 노출되었을 때, 턴 온(turn on)(투명 영역의 점들) 또는 턴 오프(turn off)(크롬으로 덮인 점들)될 수 있는 개개의 작은 불특정 광원들의 어레이(array)로서 그려질 수 있다. 이러한 개개의 광원에 의해 조사된 빛을 나타내는 전계 백터이 진폭을 마스크의 단면을 따라 매핑(mapping)하는 경우, 마스크 상의 각 점이 발견될 수 있는 두 가지 가능한 상태(라이트 온, 라이트 오프)를 반영하는 스텝 함수(step fuction)가 작성될 것이다.
이러한 통상의 포토마스크는 화상 진폭의 2원적 특성으로 인해 일반적으로 크롬 온 글래스(chrome on glass, COG) 2원 마스크라 불리워진다. 완전한 사각형의 스텝 함수는 정확한 마스크 평면의 이론적 한계내에서만 불리워진다. 완전한 사각형의 스텝 함수는 정확한 마스크 평면의 이론적 한계내에서만 존재한다. 웨이퍼 평면에서와 같이 마스크에서 떨어진 거리에서는 회절 효과로 인해 화상이 한정된 화상 경사를 나타내게 될 것이다. 작은 치수에서, 즉 인쇄될 화상의 크기 및 공간이 λ/NA(여기서, NA는 노출 시스템의 개구수)에 비해 작을 때, 인접한 화상의 전계 벡터들은 상호작용하여 작도에 의해 가산될 것이다. 피이쳐(feature)들 사이에 형성된 광밀도 곡선은 완전히 어둡기 않고, 인접한 피이쳐들의 상호작용으로 생성된 상당량의 광밀도를 갖는다. 노출 시스템의 해상도는 인접한 명 피이쳐와 암 피이쳐 사이의 광밀도 차이인, 투사된 화상의 콘트라이에 의해 제한된다. 공칭 암 영역에서 광밀도가 증가하면, 결국 인접 피이쳐들이 분리된 화상이 아닌 하나의 결합 구조로 인쇄되게 할 것이다.
리소그래피에서 작은 화상들을 복제할 수 있는 품질은, 유효 프로세스 범위, 즉 정확한 화상 크기를 형성하는 선량 및 촛점 변동의 허용량에 크게 의존한다. 이상 마스크(PSM) 리소그래피는 제3의 파라미터를 마스크에 도입하여 리소그래피 프로세스 범위를 개선한다. 가공 화상을 한정하는 전계 벡터는 임의의 벡터량과 마찬가지로, 크기와 (위상각으로 표현되는) 방향을 갖는다. PSM은 크롬 패턴으로 광로를 차단하여 전송된 전계 벡터이 크기 뿐만 아니라, 마스크 상의 투명한 점에서 전송된 광의 위상각을 변화시킴으로써 상기의 벡터 특성을 이용한다. PSM에서 이러한 위상 변환느 마스크 재료를 통한 광선의 이동 거리를 변화시킴으로써 달성한다. 마스크를 적당한 깊이로 리세스(recessing)하면, 마스크의 보다 좁은 부분을 통과하는 빛과 마스크의 보다 넓은 부분을 통과하는 빛은 180°의 위상차가 날 것이다. 즉, 이들의 전계 벡터는 크기는 같지만 완전히 반대 방향을 가리켜서 이 광선들 사이의 상호작용은 완전히 상쇄될 것이다. PSM에 대한 추가 정보는 문헌 [Phase-shifting Mask Stategies: Isolated Dark Lines, Marc D. Levenson, Microlithography World, 1992년 3/4월, 제6-12면] 참조.
PSM 리소그래피의 한계는 고성능 어드밴스드 DRAM(Dynamic Random Access Memory)의 제작 기술과 이와 관련된 논리 회로 기술에 의해서만 도전받을 수 있다. 이 기술에서는 넓은 칩 영역들을 가로지르는 게이트 구조상의 서브 쿼터 미크론 단위의 인쇄 게이트 길이와 엄격한 치수 조절을 위한 직접적인 요건들을 가지고 개발 주기에 들어가고 있다. 이러한 논리 기술을 확립된 DRAM 기술에서 게이트 길이를 축소시키는 것에 터잡고 있으므로, 모든 임계 마스크 레벨에 대해 전체 레이아웃 피치(layout pitch)가 일정하게 유지되고, 그 결과 스케일된(scaled) 게이트 레벨 상에 좁은 분리선이 형성된다. 좁은 분리선 상의 엄격한 선 너비 조절 요건으로 인해 이러한 논리 기술을 응용하기 위한 위상 에지 PSM이 필요하게 되었다.
위상 에지 PSM 리소그래피는 마스크 상의 불투명 피이쳐 하의 위상 전이로 야기된 콘트라이트 향상을 이용한다. 이 위상 전이는 석영 마스크 기판을 마스크 상의 협선 구조(narrow line structure)의 일측에 적당한 깊이로 에칭하여 달성한다. 마스크 상의 모든 협선 구조는 그 자체가 완전히 가려지는 것은 아니므로, 에칭된 영역의 에지 중 일부는 베어(bare) 석영 영역에서 종결될 것이다. 180°의 위상 전이는 화상 밀도를 최소로 만들기 때문에, 협암선(narrow dark line)은 이러한 여분의 위상 에지에 의해 인쇄될 것이다. 현재, 목적하지 않는 화상은 트림 마스크를 사용하여 제거시킨다.
위상 에지 리소그래피와 관련된 세가지 주요 문제점은 설계의 복잡성, 검사 및 복구의 결함 및 필요한 트림 마스크에 의한 레이아웃 충격이다. 설계의 복잡성과 결함 문제는 대부분의 이상 마스크 기술에서 공통적이나, 트림 마스크의 필요성 및 이와 관련된 레이아웃 제한은 위상 에지와 이사아 마스크에만 국한된 것이다. 위상 에지 PSM이 갖는 근본적인 문제점과 많은 사람들이 이 우수한 기술을 고려조차 하지 않는 이유는, 트림 마스크의 사용 때문에 불가피하게 생기는 프로세스 범위와 집적화(integration) 밀도 사이의 불균형이다.
따라서, 본 발명은 목적은 간단하고 저렴한 방법으로 리소그래피 윈도우의 해상도를 증진시키는 것이다.
본 발명의 다른 목적은 종래의 공지된 칩 보다 해상도가 향상된 보다 콤팩트한 칩을 설계할 수 있도록 하는 것이다.
본 발명에 따르면, 크롬 화상이 위상 에지 SPM 위에 바이어스되고, 포지티브 바이어스(positive bias)를 보상하기 위해 마스크를 과노출(oeverexposed)시키는 위상 에지 리소그래피 방법이 제공된다. 이 과노출은 목적 화상에 최소의 충격을 주면서 위상 에지 마스크로부터 잔상을 제거한다. 이러한 간단한 방법은 트림 마스크 또는 다른 위상 에지 제거 방법에 의해 야기되는 레이아웃 충격없이 위상 에지 PSM의 개선된 해상도와 프로세스 범위를 이용한 트림이 없는 위상 에지 방법이다.
본 발명의 상기 목적 및 다른 목적은, 특성 및 잇점은 첨부 도면을 참조로 다음에 상세히 기재하는 본 발명의 바람직한 실시 태양을 통해 보다 잘 이해될 것이다.
위상 에지 PSM은 제1 및 2도에 도시한 바와 같이 피이쳐들 가로지르는 180°위상 전이를 통해 전계 벡터를 상쇄시킴으로써 가공 화상 밀도를 최소화하여 분리암선의 리소그래피 프로세스 범위를 증대시킨다. 제1도는 일반화된 '말굽(horse shoe) 패턴을 형성하는 분리 암선(10)을 가로지르는 180° 위상 전이를 도시한 평면도이다. 이 선의 외부에서의 전계 벡터는 위상각이 0°인 반면, 선(10)으로 둘러싸인 영역(11)내부에서의 전계 위상각은 180°이다. 제2도는 반대 전계 벡터들의 상쇄가 어떻게 가공 화상 밀도를 최소화하는지를 보여준다. 현재, 이 위상 전이는 제3도의 단면도에 도시한 바와 같이 모든 임계 치수선(10)에 인접한 석영 기판(12)을 다각형으로 에칭시켜서 달성한다. 에칭의 깊이는 주변 공기에 대한 마스크 재료 내의 빛의 1/2 파장(λ)의 함수이다.
위상 에지 PSM에서 마스크 화상을 한정하기 위해서는 두가지 마스크 패턴화 작업이 필요하다. 제1처리 단계는 표준 COG 마스크에서와 같이 마스크 상에 모든 크롬 영역을 형성하는 것이다. 제2처리 단계는 자기 정렬(self-aligned) 석영 에칭 공정에서 마스크의 위상 영역을 한정한다. 이 단순한 말굽 디자인에서 나타난 바와 같이, 모든 위상 한정 영역의 에지를 존재하는 크롬 에지 위에 위치시키는 것은 불가능하며, 그 결과 마스크 상에 잔류 위상 에지가 생기게 된다. 180°위상 전이는 가공 화상 밀도를 최소화하기 때문에, 협 암선들은 크롬선에 의해 둘러싸이지 않은 이러한 여분의 위상 에지에 의해 인쇄될 것이다. 이 단순한 말굽 패턴의 경우, 협암선은 패턴의 개구에서 형성될 것이다. 최근의 방법에서는, 이러한 잔류선들에 의한 전기 소자의 결함을 1차 위상 에지 PSM에 의해 패턴화된 아직 현상되지 않은 레지스트를 2차로 노출시켜 목적하지 않는 화상에 제거(또는 트리밍(trimming))함으로써 막을 수 있다. 이 트림 마스크 공정은 제4도에 도시한 바와 같이 모든 잔류 위상 에지 위에 트림 패턴(13)을 디자인하는 것을 필요로 한다.
이러한 트림 패턴 또는 마스크는 설계 공정을 복잡하게 하고, 구조의 소형화를 제한한다. 이러한 문제점을 좀 더 살펴보기 위해, 제5 내지 7도에서는 표준 식스(six) FET 스태틱 랜덤 억세스 메모리(SRAM)의 게이트 레벨의 일례에 대한 위상 에지 PSM의 설계 공정을 약술한다. 게이트 레벨(21)은 활성 영역(22)(즉, 소스 또는 드레인)에 오우버랩된다. 모든 협 게이트 및 배선 구조는 그들과 관련된 위상 전이를 가져야 하며, 따라서 모든 협 크롬선들은 일측은 에칭되지 않은 영역에, 다른 측은 에칭된 영역에 인접해 있어야 한다. 제6도에 도시한 바와 같이, 이것은 현실 구조를 덮는 직사각형 에칭 영역(23)의 디자인을 유도한다. 제6도에서, 위상 에지 디자인(23)은 협 게이트 및 배선 구조에 추가된다. 모든 협선들이 완전히 가려지는 것은 아니기 때문에, 직사각형 에칭 영역의 측면 중 일부가 베어 석영 영역 위에 있게 되어 위상 전이가 웨이퍼 상에 협선을 인쇄하게 될 것이다. 이 협선은 제7도에 도시되니 바와 같은 트림 마스크(24)로 2차 노출시킴으로써 제거되어야 한다. 제7도에서, 트림 마스크 디자인(24)는 잔류 위상 에지를 노출시킴으로써 남아 있는 원치않는 협선을 제거하기 위해 추가된다. 이 제거는 마스크 상에서, 또는 게이트와 위상 에지 노출 이후에 미현상 레지스트를 2차 노출시킴으로써 수행될 수 있다. 위상 에지에 의해 인쇄된 협선을 제거하기 위한 다른 제안들이 있었으나, 현재까지는 트림 마스크의 사용만이 적합한 것으로 보인다.
위상 에지 리소그래피가 원하는 화상 크기로 필요한 프로세스 범위를 제공할 수 있다는 사실이 분명해지고 있다. 제8도는 각종 리소그래피 기술을 화상 크기의 감소에 대한 촛점 깊이를 근거로 비교한 시뮬레이션 데이타를 도시한 그래프로서, 250㎚ 이하의 영역에서 필요한 촛점 깊이를 최소 1.0㎛라 가정할 때, 위상 에지 이상 리소그래피만이 고무적인 것으로 보인다. 제9도에서, 위상 에지(+Cr) 마스크로 인쇄된 200㎚ 분리 게이트 구조로부터 얻은 레지스트 화상의 주사 전자 현미경(SEM) 데이터를 도시하였다. 우수한 촛점 깊이는 200㎚ 너비선에서 얻어진다. 도시하지는 않았으나, 매우 양호한 화상 크기의 선형성은 100㎚ 내지 300㎚ 범위에서 이루어졌다.
CMOS 소자 위상 에지 마스크를 사용하는 최근의 연구는 우상 에지 화상이 과노출(overexposure)에 대해 매우 민감하다는 것을 보여준다. 촛점 노출 매트릭스는 제10도에 점선으로 도시한 바와 같이 0.3㎛ 촛점 오프세트(offset)에서 20mJ/㎠인 최선의 선량을 얻었다. 이러한 조건하에서 잔류 위상 에지는 파형 실선으로 인쇄된다. 23mJ/㎠에서는 위상 에지 화상의 작은 조각만이 웨이퍼 상에 남는 반면, 26 mJ/㎠에서는 불투명 영역에서 투명 영역까지의 위상 에지 전이선에서 불가피한 부가물 제외하고는, 투명 영역 중에 위상 에지 화상의 흔적을 발견할 수 없다. 제10도에 실선으로 나타낸 바와 같이, 3mJ/㎠ 과선량인 23mJ/㎠에서는 레지스트의 200㎚선 중에 프로세스 범위의 저하가 관찰되지 않는다. 제10도에서 볼 수 있는 바와 같이, 200㎚ 레지스트선의 촛점 깊이는 3mJ의 과노출에서 유지된다.
보다 높은 콘트라이스트의 위상 화상에서의 증가된 산 확산에 기인하는, 잔류 위상 에지의 불균형적으로 작은 인쇄를 이용하기 위해서, 피이쳐들을 목적하는 크기로 환원시키기 위해 크롬 마스크 화상은 50㎚(25㎚ 디자인 그리드 상의 2개의 그리드 점)로 확대(oeversize)된 후, 공칭 노출 선량보다 더 높은 선량으로 인쇄되어야 한다. 잔류 위상 에지에 의해 투사된 화상의 너비는 크롬 화상의 너비와 무관하므로, 이러한 원치않는 피이쳐들은 마스크 바이어스의 보상 효과없이 과노출에 의해 야기된 피이쳐 크기 감소의 효과를 감지하게 되고, 그 결과 완전히 제거될 것이다. 따라서 과노출은 목적 화상에 최소의 충격을 주면서 위상 에지 마스크에 의해 생성된 잔류 화상을 모두 제거시킨다. 이러한 간단한 방법은 제10도에 점선을 나타낸 바와 같이, 트림 마스크 또는 다른 위상 제거 방법에 의해 야기되는 레이아웃 충격없이, 위상 에지 PSM의 개선된 해상도와 프로세스 법위를 이용하는, 트림이 필요없는 위상 에지 방법을 제공한다.
제11도의 흐름도는 본 발명의 실시 단계들을 도시한 것이다. 먼저, 단계(30)에서 위상 에지 PSM는 두개의 디자인 그리드로 바이어스된 마스크 상에 크롬 화상이 제공된다. 단계(31)에서는 상기 마스크를 사용하여 레지스트를 과노출시켜서 마스크의 포지티브 바이어스를 보상한다. 바람직하게는, 과노출은 적어도 10 내지 15%로 한다. 이러한 과노출로 목적 화상에 최소의 충격을 주면서 위상 에지 마스크에 의해 생성된 잔류 화상을 모두 제거한다. 마지막으로, 단계(32)에서 레지스트를 통상의 방법으로 가공하여 해상도와 프로세스 범위가 개선된 노출 패턴을 생성한다.
본 발명은 하나의 바람직한 실시 태양을 들어 설명하였으나, 당업자들은 첨부된 특허청구의 범위 및 정신 내에서 본 발명이 변형 실시될 수 있음을 이해할 것이다.
Claims (3)
- 예정량으로 바이어스된(biased)된 위상 에지 이상(移相, phase shifed) 마스크(PSM)상에 크롬 화상을 제공하는 단계, 상기 마스크를 사용하여 레지스트를 과노출(overexposing)시켜 상기 마스크의 포지티브 바이어스를 보상함으로써, 목적 화상에 최소의 충격을 주면서 마스크에 의해 생성된 잔류 화상을 제거하는 단계, 및 노출된 레지스트를 통상의 방법으로 처리하여 해상도 및 프로세스 범위 (process latitude)가 개선된 노출 패턴을 얻는 단계를 포함하는 트림(trim)이 없는 고해상도 위상 에지 리소그래피법.
- 제1항에 있어서, 화상의 피이쳐들을 목적 크기로 환원시키는 과노출 단계 이전에 마스크 상의 크롬 화상을 예정 크기로 확대(oversize)시키는 방법.
- 제2항에 있어서, 적어도 10 내지 15% 과노출되는 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/285,575 US5538833A (en) | 1994-08-03 | 1994-08-03 | High resolution phase edge lithography without the need for a trim mask |
US8/285,575 | 1994-08-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960008992A KR960008992A (ko) | 1996-03-22 |
KR100187866B1 true KR100187866B1 (ko) | 1999-06-01 |
Family
ID=23094846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950023805A KR100187866B1 (ko) | 1994-08-03 | 1995-08-02 | 트림 마스크가 필요없는 고해상도 위상 에지 리소그래피 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5538833A (ko) |
EP (1) | EP0698821A1 (ko) |
JP (1) | JP3197795B2 (ko) |
KR (1) | KR100187866B1 (ko) |
TW (1) | TW267259B (ko) |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU4355397A (en) * | 1996-09-18 | 1998-04-14 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
US6228539B1 (en) | 1996-09-18 | 2001-05-08 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
US5923562A (en) * | 1996-10-18 | 1999-07-13 | International Business Machines Corporation | Method for automatically eliminating three way intersection design conflicts in phase edge, phase shift designs |
JPH10233361A (ja) * | 1996-12-16 | 1998-09-02 | Toshiba Corp | 露光方法と露光用マスク |
KR100257710B1 (ko) * | 1996-12-27 | 2000-06-01 | 김영환 | 리소그라피 공정의 시물레이션 방법 |
US6232048B1 (en) | 1996-12-31 | 2001-05-15 | Advanced Micro Devices | Method for preparing narrow photoresist lines |
US5923566A (en) * | 1997-03-25 | 1999-07-13 | International Business Machines Corporation | Phase shifted design verification routine |
US6757645B2 (en) | 1997-09-17 | 2004-06-29 | Numerical Technologies, Inc. | Visual inspection and verification system |
US6578188B1 (en) | 1997-09-17 | 2003-06-10 | Numerical Technologies, Inc. | Method and apparatus for a network-based mask defect printability analysis system |
US7617474B2 (en) | 1997-09-17 | 2009-11-10 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
US6453452B1 (en) | 1997-12-12 | 2002-09-17 | Numerical Technologies, Inc. | Method and apparatus for data hierarchy maintenance in a system for mask description |
US6470489B1 (en) | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
US7093229B2 (en) | 1997-09-17 | 2006-08-15 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
US6370679B1 (en) | 1997-09-17 | 2002-04-09 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
US6323086B2 (en) * | 1998-06-15 | 2001-11-27 | International Business Machines Corporation | Flash memory structure using sidewall floating gate having one side thereof surrounded by control gate |
US6301698B1 (en) | 1999-09-01 | 2001-10-09 | Taiwan Semiconductor Manufacturing Company | Method for creating the sub-resolution phase shifting pattern for outrigger type phase shifting masks |
US6335128B1 (en) * | 1999-09-28 | 2002-01-01 | Nicolas Bailey Cobb | Method and apparatus for determining phase shifts and trim masks for an integrated circuit |
US6492075B1 (en) | 2000-06-16 | 2002-12-10 | Advanced Micro Devices, Inc. | Chemical trim process |
US6274289B1 (en) | 2000-06-16 | 2001-08-14 | Advanced Micro Devices, Inc. | Chemical resist thickness reduction process |
US6493866B1 (en) * | 2000-06-30 | 2002-12-10 | Synopsys, Inc. | Phase-shift lithography mapping and apparatus |
US6541165B1 (en) | 2000-07-05 | 2003-04-01 | Numerical Technologies, Inc. | Phase shift mask sub-resolution assist features |
US6787271B2 (en) | 2000-07-05 | 2004-09-07 | Numerical Technologies, Inc. | Design and layout of phase shifting photolithographic masks |
US6777141B2 (en) | 2000-07-05 | 2004-08-17 | Numerical Technologies, Inc. | Phase shift mask including sub-resolution assist features for isolated spaces |
US6681379B2 (en) | 2000-07-05 | 2004-01-20 | Numerical Technologies, Inc. | Phase shifting design and layout for static random access memory |
US6524752B1 (en) | 2000-07-05 | 2003-02-25 | Numerical Technologies, Inc. | Phase shift masking for intersecting lines |
US7083879B2 (en) | 2001-06-08 | 2006-08-01 | Synopsys, Inc. | Phase conflict resolution for photolithographic masks |
US6503666B1 (en) | 2000-07-05 | 2003-01-07 | Numerical Technologies, Inc. | Phase shift masking for complex patterns |
JP4646367B2 (ja) * | 2000-08-25 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
US6513151B1 (en) * | 2000-09-14 | 2003-01-28 | Advanced Micro Devices, Inc. | Full flow focus exposure matrix analysis and electrical testing for new product mask evaluation |
US6539521B1 (en) | 2000-09-29 | 2003-03-25 | Numerical Technologies, Inc. | Dissection of corners in a fabrication layout for correcting proximity effects |
US6534243B1 (en) | 2000-10-23 | 2003-03-18 | Advanced Micro Devices, Inc. | Chemical feature doubling process |
US6584610B1 (en) | 2000-10-25 | 2003-06-24 | Numerical Technologies, Inc. | Incrementally resolved phase-shift conflicts in layouts for phase-shifted features |
US6622288B1 (en) | 2000-10-25 | 2003-09-16 | Numerical Technologies, Inc. | Conflict sensitive compaction for resolving phase-shift conflicts in layouts for phase-shifted features |
US6653026B2 (en) | 2000-12-20 | 2003-11-25 | Numerical Technologies, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
US6551750B2 (en) | 2001-03-16 | 2003-04-22 | Numerical Technologies, Inc. | Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks |
US6635393B2 (en) | 2001-03-23 | 2003-10-21 | Numerical Technologies, Inc. | Blank for alternating PSM photomask with charge dissipation layer |
US6613500B1 (en) | 2001-04-02 | 2003-09-02 | Advanced Micro Devices, Inc. | Reducing resist residue defects in open area on patterned wafer using trim mask |
US6553560B2 (en) | 2001-04-03 | 2003-04-22 | Numerical Technologies, Inc. | Alleviating line end shortening in transistor endcaps by extending phase shifters |
US6566019B2 (en) | 2001-04-03 | 2003-05-20 | Numerical Technologies, Inc. | Using double exposure effects during phase shifting to control line end shortening |
US6569583B2 (en) | 2001-05-04 | 2003-05-27 | Numerical Technologies, Inc. | Method and apparatus for using phase shifter cutbacks to resolve phase shifter conflicts |
US6593038B2 (en) | 2001-05-04 | 2003-07-15 | Numerical Technologies, Inc. | Method and apparatus for reducing color conflicts during trim generation for phase shifters |
US6852471B2 (en) | 2001-06-08 | 2005-02-08 | Numerical Technologies, Inc. | Exposure control for phase shifting photolithographic masks |
US6534225B2 (en) | 2001-06-27 | 2003-03-18 | International Business Machines Corporation | Tapered ion implantation with femtosecond laser ablation to remove printable alternating phase shift features |
US6523165B2 (en) | 2001-07-13 | 2003-02-18 | Numerical Technologies, Inc. | Alternating phase shift mask design conflict resolution |
US6664009B2 (en) | 2001-07-27 | 2003-12-16 | Numerical Technologies, Inc. | Method and apparatus for allowing phase conflicts in phase shifting mask and chromeless phase edges |
US6684382B2 (en) | 2001-08-31 | 2004-01-27 | Numerical Technologies, Inc. | Microloading effect correction |
US6738958B2 (en) | 2001-09-10 | 2004-05-18 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process composite gates |
US6735752B2 (en) | 2001-09-10 | 2004-05-11 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process features created by interactions between cells |
DE10149304A1 (de) * | 2001-10-01 | 2003-04-30 | Infineon Technologies Ag | Verfahren zur Herstellung einer Mikrostruktur und Trimmaske für die Photolithographie |
US6698007B2 (en) | 2001-10-09 | 2004-02-24 | Numerical Technologies, Inc. | Method and apparatus for resolving coloring conflicts between phase shifters |
KR100453038B1 (ko) * | 2001-12-24 | 2004-10-15 | 삼성전자주식회사 | 컬러 영상의 채도 조절 장치 및 방법 |
US7135255B2 (en) * | 2003-03-31 | 2006-11-14 | International Business Machines Corporation | Layout impact reduction with angled phase shapes |
CN1720483B (zh) * | 2003-05-30 | 2010-05-12 | 富士通微电子株式会社 | 局部眩光校正 |
US6818515B1 (en) * | 2003-06-23 | 2004-11-16 | Promos Technologies Inc. | Method for fabricating semiconductor device with loop line pattern structure |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5382483A (en) * | 1992-01-13 | 1995-01-17 | International Business Machines Corporation | Self-aligned phase-shifting mask |
US5370975A (en) * | 1992-01-31 | 1994-12-06 | Mitsubishi Denki Kabushiki Kaisha | Method for forming resist pattern |
US5288569A (en) * | 1992-04-23 | 1994-02-22 | International Business Machines Corporation | Feature biassing and absorptive phase-shifting techniques to improve optical projection imaging |
-
1994
- 1994-08-03 US US08/285,575 patent/US5538833A/en not_active Expired - Lifetime
-
1995
- 1995-03-10 TW TW084102298A patent/TW267259B/zh active
- 1995-06-09 EP EP95480069A patent/EP0698821A1/en not_active Withdrawn
- 1995-07-13 JP JP17741695A patent/JP3197795B2/ja not_active Expired - Fee Related
- 1995-08-02 KR KR1019950023805A patent/KR100187866B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5538833A (en) | 1996-07-23 |
EP0698821A1 (en) | 1996-02-28 |
TW267259B (en) | 1996-01-01 |
JPH0864523A (ja) | 1996-03-08 |
KR960008992A (ko) | 1996-03-22 |
JP3197795B2 (ja) | 2001-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100187866B1 (ko) | 트림 마스크가 필요없는 고해상도 위상 에지 리소그래피 | |
KR100464843B1 (ko) | 트위스팅쌍극자및편광개구를사용한편축조사에의한패턴단락방지방법및장치 | |
KR0165524B1 (ko) | 포토리소그래피 공정의 노광방법 | |
US7468240B2 (en) | Patterning method using photomask | |
US7131102B2 (en) | Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era | |
US7583360B2 (en) | Method for photolithography using multiple illuminations and a single fine feature mask | |
US20040067423A1 (en) | Hybrid phase-shift mask | |
US6556277B2 (en) | Photolithographic apparatus | |
US6828080B2 (en) | Pattern forming method and method of fabricating device | |
US7859645B2 (en) | Masks and methods of manufacture thereof | |
US6656646B2 (en) | Fabrication method of semiconductor integrated circuit device | |
KR100549319B1 (ko) | 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클 | |
US6451488B1 (en) | Single-level masking with partial use of attenuated phase-shift technology | |
KR20030056499A (ko) | 미세 패턴 형성용 마스크 | |
US6168904B1 (en) | Integrated circuit fabrication | |
US6406819B1 (en) | Method for selective PSM with assist OPC | |
US6576376B1 (en) | Tri-tone mask process for dense and isolated patterns | |
JP3225673B2 (ja) | 位相シフト・マスクの製造方法 | |
JP2002072444A (ja) | 半導体集積回路装置の製造方法 | |
US20050271949A1 (en) | Reticle manipulations | |
JP2004157251A (ja) | ホトリソグラフィー工程の位相シフトマスクの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070104 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |