JP2002072444A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 位相シフトマスクを用いた露光処理のプロセ
スマージンを向上させる。 【解決手段】 位相シフトマスク１を構成するマスク基
板１ａ上に、遮光膜１ｂの一部を除去することで孔パタ
ーン転写用の開口部１ｃと、その周囲を平面的に取り囲
むように枠状の開口部１ｄとを設けた。開口部１ｃ、１
ｄを透過した各々の光の位相は互いに反転するようにな
っている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、孔系のレベンソン型の位相
シフトマスクを用いて半導体ウエハ上に孔パターンを転
写する露光技術に適用して有効な技術に関するものであ
る。

【０００２】

【従来の技術】本発明者が検討した孔系のレベンソン型
の位相シフトマスクにおいては、平面四角形状に形成さ
れた孔パターン転写用の光透過領域の周囲の四辺に対応
するように、平面四角形状の位相シフト用の微細な光透
過領域を配置し、孔パターン転写用の光透過領域を透過
した光と、位相シフト用の微細な光透過領域を透過した
光との間に位相差を生じさせることにより、半導体ウエ
ハ上に転写される孔パターンの解像度を向上させてい
る。

【０００３】なお、位相シフトマスクを用いた露光技術
については、例えば特開平６−３５１７１号公報に記載
がある。

【０００４】

【発明が解決しようとする課題】ところが、孔系のレベ
ンソン型の位相シフトマスク技術においては、以下の課
題があることを本発明者は見出した。

【０００５】すなわち、位相シフトマスクを用いた露光
技術においては、フォトマスク全体のパターンの解像度
が高くなるので、位相シフト用の光透過領域が微細であ
るとはいえ、プロセスウィンドが狭く、また、半導体ウ
エハ上に転写されてしまう課題がある。

【０００６】本発明の目的は、位相シフトマスクを用い
た露光処理のプロセスマージンを向上させることのでき
る技術を提供することにある。

【０００７】また、本発明の他の目的は、位相シフトマ
スクを用いた露光処理における歩留まりの向上を図るこ
とのできる技術を提供することにある。

【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１０】すなわち、孔パターンを転写するための第
１の光透過領域の周囲に平面枠状に位相シフト用の第２
の光透過領域を配置した位相シフトマスクを用いて半導
体ウエハ上に所定のパターンを転写するものである。

【００１１】

【発明の実施の形態】本願発明を説明する前に、本願に
おける用語の基本的な意味を説明すると次の通りであ
る。 １．半導体ウエハとは、半導体集積回路の製造に用いる
シリコン単結晶基板（一般にほぼ平面円形状）、サファ
イア基板、ガラス基板、その他の絶縁、反絶縁または半
導体基板等並びにそれらの複合的基板を言う。 ２．「遮光領域」、「遮光膜」、「遮光パターン」と言
うときは、その領域に照射される露光光のうち、４０％
未満を透過させる光学特性を有することを示す。一般に
数％から３０％未満のものが使われる。一方、「光透過
領域」、「透明膜」、「透明」と言うときは、その領域
に照射される露光光のうち、６０％以上を透過させる光
学特性を有することを示す。一般に９０％以上のものが
使用される。 ３．「フォトレジストパターン」は、感光性の有機膜を
フォトリソグラフィの手法により、パターニングした膜
パターンを言う。なお、このパターンには当該部分に関
して全く開口のない単なるレジスト膜を含む。 ４．半導体の分野では紫外線は以下のように分類する。
波長が４００ｎｍ程度未満で、５０ｎｍ程度以上を紫外
線、３００ｎｍ以上を近紫外線、３００ｎｍ未満、２０
０ｎｍ以上を遠紫外線、２００ｎｍ未満を真空紫外線と
する。 ５．フォトマスクまたはマスクは、マスク基板上にパタ
ーン像を形成したマスク構成体である。実際のパターン
の寸法の１〜１０倍のパターンが形成され、ステッパま
たはスキャナ、フォトリピータによる投影露光に用いる
「レチクル」もフォトマスクに含まれる。また、位相シ
フトマスクも含む。 ６．位相シフトマスク（または位相シフトレチクル）
は、パターンを形成した基板上で位相シフタを用いて選
択的に光の位相をシフトさせることによって、パターン
を転写する際のコントラストを改善したフォトマスク
（またはレチクル）をいう。レベンソン型、ハーフトー
ン型またはエッジ強調型がある。 ７．位相シフタとは、位相シフトマスクにおいて、光の
波長を変調させて位相差を発生させる物質または手段を
いう。また、位相差とは、屈折率の異なる２つの物質を
光が通過するときの光の速度差によって生じる位相の差
をいう。位相シフトマスクの場合、空気との位相差φ
は、φ＝２π（ｎ−１）ｄ／λで表せる。なお、λ：光
の波長、ｎ：位相シフタの屈折率、ｄ：膜厚である。 ８．「レベンソン型位相シフトマスク」は、遮光領域で
隔てられた隣り合う開口の位相を相互に反転させて、そ
の干渉作用によって鮮明な像を得ようとする位相シフト
マスクの一種である。 ９．通常照明とは、非変形照明のことで、光強度分布が
比較的均一な照明を言う。 １０．変形照明とは、中央部の照度を下げた照明であっ
て、斜方照明、輪帯照明、４重極照明、５重極照明等の
多重極照明またはそれと等価な瞳フィルタによる超解像
技術を含む。

【００１２】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。

【００１３】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。

【００１４】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。

【００１５】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。

【００１６】また、本願において半導体集積回路装置と
いうときは、シリコンウエハやサファイア基板等の半導
体または絶縁体基板上に作られるものだけでなく、特
に、そうでない旨明示された場合を除き、ＴＦＴ（Thin
-Film-Transistor）およびＳＴＮ（Super-Twisted-Nema
tic）液晶等のようなガラス等の他の絶縁基板上に作ら
れるもの等も含むものとする。

【００１７】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。なお、実施の形態を説明するための
全図において同一機能を有するものは同一の符号を付
し、その繰り返しの説明は省略する。また、本実施の形
態においては、ｐチャネル型のＭＩＳＦＥＴ（Metal In
sulator Semiconductor Field Effect Transistor）を
ｐＭＩＳと略し、ｎチャネル型のＭＩＳＦＥＴをｎＭＩ
Ｓと略す。

【００１８】（実施の形態１）図１および図２に示す本
実施の形態１の位相シフトマスク（フォトマスク）１
は、例えばコンタクトホールやスルーホール等のような
孔パターンを形成するための孔系のレベンソン型位相シ
フトマスクである。

【００１９】図１は、その位相シフトマスク１の要部平
面図を示し、図２（ａ）は図１のＡ−Ａ線の断面図を示
している。また、図２（ｂ）は位相シフタの配置の変形
例を示すもので、図１のＡ−Ａ線の断面図を示してい
る。なお、図１には、図面を見易くするために、遮光領
域に斜線が付してある。この斜線のない白抜きの領域は
光透過領域を示している。

【００２０】位相シフトマスク１を構成するマスク基板
１ａは、例えば透明な合成石英ガラス基板からなる。こ
のマスク基板１ａの主面上には、遮光膜１ｂが堆積され
ている。この遮光膜１ｂは、上記遮光領域を形成する部
材であり、露光光がほぼ遮光されればよく、例えばクロ
ム（Ｃｒ）、酸化クロム（ＣｒＯ）、その他の金属の化
合物あるいはそれらの積層膜等のような遮光作用を有す
る材料からなる。また、マスク基板１ａの主面には、開
口部（第１の光透過領域）１ｃおよび開口部（第２の光
透過領域）１ｄが形成されている。開口部１ｃ，１ｄ
は、光透過領域を形成する領域であり、上記遮光膜１ｂ
の一部が除去されマスク基板１ａの主面が露出されるこ
とで形成されている。そして、互いに隣接する開口部１
ｃ，１ｄのいずれか一方には、その各々を透過した光の
位相が互いに反転するように、すなわち、各々の透過光
の間に１８０°の位相差が生じるように、位相シフタ１
ｅが配置されている。図２には溝型の位相シフタ１ｅが
例示されている。すなわち、位相シフタ１ｅは、マスク
基板１ａをその厚さ方向に彫り込むことで形成されてい
る。図２（ａ）には、孔パターン転写用の開口部１ｃ側
のみに位相シフタ１ｅが配置されている場合が例示され
ている。一方、図２（ｂ）には、開口部１ｄ側のみに位
相シフタ１ｅが配置されている場合が例示されている。

【００２１】一方の開口部１ｃは、上記孔パターンを半
導体ウエハ上等に転写するためのパターンであり、例え
ば平面正方形状の孤立パターンとなっている。他方の開
口部１ｄは、位相シフトマスク１を透過した光の位相を
反転（１８０°）させることを考慮したパターンであ
り、各開口部１ｃの周りを取り囲むように遮光膜１ｂを
挟んで平面枠状に形成されている。このように、開口部
１ｄを平面枠状としたことにより、その開口部１ｄを平
面四角形状の孤立パターンにした場合に比べて、全体的
な透過光の強度を増大させることができるので、その
分、開口部１ｄの幅を狭めることができる。このため、
透過光の位相シフト機能によって解像度が向上されたと
しても開口部１ｄのパターンが半導体ウエハ上に解像さ
れてしまうのを防止することが可能となっている。した
がって、プロセスマージンを向上させることが可能とな
っている。また、半導体ウエハ上等に無用なパターンが
転写されるのを防ぐことができるので、半導体集積回路
装置の製造歩留まりを向上させることが可能となってい
る。開口部１ｄの幅は、上述のように半導体ウエハ上に
は転写されない寸法（解像限界より小さい値）に設定さ
れている。なお、図１には、隣接間が狭い開口部１ｃ，
１ｃにおいて、その双方の開口部１ｃの隣接間に配置さ
れた開口部１ｄ部分が、その双方の開口部１ｃに共有の
ものとして位相シフト機能が生じるように配置された状
態が例示されている。

【００２２】このような位相シフトマスク１を透過した
光の振幅分布は、開口部１ｃを通過した光が正の符号で
あるのに対し、開口部１ｄを通過した光の位相は反転し
負の符号となる。この光を縮小投影露光装置のレンズを
通し半導体ウエハ上に投影すると、開口部１ｃ，１ｄの
境界で位相が反転しているため、その直下で光強度はほ
ぼ０となる。そのため光強度の広がりが抑えられ、コン
トラストの高い微細なパターンを形成することができ
る。位相シフトマスク１は、上記のように孔パターンを
形成するためのマスクなので、この位相シフトマスク１
を用いた露光処理の場合、孔形成領域が露出され、それ
以外が覆われるようなフォトレジストパターンが形成さ
れる。その孔形成領域は、位相シフトマスク１の開口部
１ｃに対応しているが、孔形成領域の平面形状は、一般
的に角がとれて平面円形状に形成される。半導体集積回
路装置の製造工程においては、そのフォトレジストパタ
ーンをエッチングマスクとして、半導体ウエハに対して
エッチング処理を施すことにより、そのフォトレジスト
パターンから露出する下層の絶縁膜等に部分的に孔を穿
孔する。

【００２３】位相シフトマスク１の製造方法は、例えば
次の通りである。まず、マスク基板１ａの主面上全面
に、例えばクロム等のような金属膜をスパッタリング法
等によって堆積した後、その上に感電子線レジスト膜を
塗布する。続いて、そのレジスト膜に電子線描画装置等
を用いて所定のパターンを転写する。その後、感電子線
レジスト膜に転写されたレジストパターンをエッチング
マスクとして、そこから露出する上記金属膜をエッチン
グ法によって除去することにより、金属膜にマスク基板
１ａの一部が露出する複数の開口部１ｃ，１ｄを形成す
る。その後、金属膜に形成された複数の開口部１ｃ，１
ｄのうち、いずれか一方に位相シフタ１ｅを選択的に設
ける。本実施の形態１においては、例えば位相シフタが
溝によるものなので、開口部１ｃまたは開口部１ｄから
露出するマスク基板１ａを所定深さ分だけ選択的に除去
することで位相シフタ１ｅを形成する。

【００２４】次に、本実施の形態の半導体集積回路装置
の製造方法で用いた露光装置の一例を説明する。

【００２５】図３は、その縮小投影露光装置２を示して
いる。この縮小投影露光装置２は、例えば縮小率が１／
４、露光光はＫｒＦエキシマレーザ（波長λ＝０．２４
８μｍ）、コヒーレンシσが０．３以下、好ましくは
０．１以下、投影光学レンズの開口特性ＮＡが０．６８
のスキャナである。

【００２６】縮小投影露光装置２の露光光源２ａから放
射された露光光は、フライアイレンズ２ｂ、コンデンサ
レンズ２ｃ，２ｄおよびミラー２ｅを介して上記位相シ
フトマスク１に照射される。位相シフトマスク１には、
場合に応じてペリクル３が設けられている。ペリクル３
は、位相シフトマスク１に異物が付着することに起因す
るパターンの転写不良を防止するための部材である。位
相シフトマスク１に描かれたパターン（開口部１ｃ）
は、投影レンズ２ｆを介して試料台２ｇ上の半導体ウエ
ハ４の主面上に塗布されたフォトレジスト膜に転写され
る。位相シフトマスク１は、その平面の中心と投影レン
ズ２ｆの光軸との相対的な平面位置が正確に合わされた
状態でマスクステージ２ｈ上に載置されている。マスク
ステージ２ｈは、位相シフトマスク１の主面に水平な方
向および垂直な方向に移動可能な状態で設置されてい
る。このマスクステージ２ｈの移動は、マスク位置制御
手段２ｉによって制御されている。また、半導体ウエハ
４の主面上にはフォトレジスト膜が塗布されている。試
料台２ｇは、Ｚステージ２ｊ上に載置されている。Ｚス
テージ２ｊは、投影レンズ２ｆの光軸方向（図３の上下
方向）に移動可能な状態でＸＹステージ２ｋ上に設置さ
れている。ＸＹステージ２ｋは、半導体ウエハ４の主面
に水平な方向であって互いに交差するＸおよびＹの方向
に移動可能な状態で設置されている。このようなＺステ
ージ２ｊおよびＸＹステージ２ｋは、主制御系２ｍから
の制御命令に応じて、それぞれの駆動手段２ｐ、２ｑに
よって駆動される。したがって、半導体ウエハ４を所望
の露光位置に移動させることが可能となっている。その
平面位置は、Ｚステージ２ｊに固定されたミラー２ｒの
位置として、レーザ測長器２ｓによって正確にモニタさ
れている。

【００２７】次に、本実施の形態の位相シフトマスクを
用いた半導体集積回路装置の製造方法の具体的な一例を
説明する。ここでは、例えばＣＭＩＳ回路を有する半導
体集積回路装置の製造方法に本発明を適用した場合につ
いて説明する。

【００２８】図４は本実施の形態の半導体集積回路装置
の製造工程中における半導体ウエハ４の要部断面図を示
している。上記半導体ウエハ４を構成する半導体基板４
Ｓは、例えばｐ−形のＳｉ単結晶からなり、その主面に
は、例えばｎウエル５ｎおよびｐウエル５ｐが形成され
ている。ｎウエル５ｎには、例えばリンまたはＡｓが導
入され、ｐウエル５ｐには、例えばホウ素が導入されて
いる。半導体基板４Ｓの主面には、例えば溝型の分離部
（トレンチアイソレーション）６が形成されている。す
なわち、分離部６は、半導体基板４Ｓの厚さ方向に掘ら
れた溝内に、例えば酸化シリコン膜からなる絶縁膜が埋
め込まれて形成されている。なお、分離部６をＬＯＣＯ
Ｓ（Local Oxidization of Silicon）法等によって形成
されたフィールド絶縁膜で形成しても良い。

【００２９】この分離部６によって囲まれた活性領域に
は、それぞれｐＭＩＳＱｐおよびｎＭＩＳＱｎが形成さ
れている。ｐＭＩＳＱｐのソース・ドレイン用の一対の
半導体領域７は、例えばホウ素が導入されてｐ型に設定
され、ｎＭＩＳＱｎのソース・ドレイン用の一対の半導
体領域８は、例えばリンまたはヒ素が導入されｎ型に設
定されている。ｎＭＩＳＱｎおよびｐＭＩＳＱｐの半導
体領域７，８は、ＬＤＤ（Lightly Doped Drain）構造
を有している。すなわち、ｐＭＩＳＱｐのソース・ドレ
イン用の半導体領域７は、低濃度領域７ａと高濃度領域
７ｂとを有している。また、ｎＭＩＳＱｎの半導体領域
８は、低濃度領域８ａと高濃度領域８ｂとを有してい
る。低濃度領域７ａ，８ａは、相対的に不純物濃度が低
く、チャネル側に設けられている。また、高濃度領域７
ｂ，８ｂは、相対的に不純物濃度が高く、チャネルから
低濃度領域７ａ，８ａ分だけ半導体基板４Ｓの主面に水
平な方向に離間した位置に形成されている。また、半導
体領域７，８の上面には、例えばタングステンシリサイ
ドまたはコバルトシリサイド等のようなシリサイド層９
が形成されている。さらに、ｎＭＩＳＱｎおよびｐＭＩ
ＳＱｐは、パンチスルーストッパ用の半導体領域１０
ｐ，１０ｎを有している。半導体領域１０ｐは、例えば
ホウ素が導入されてなり、ｎＭＩＳＱｎの半導体領域８
のチャネル側端部近傍に形成されている。半導体領域１
０ｎは、例えばリンまたはヒ素が導入されてなり、ｐＭ
ＩＳＱｐの半導体領域７のチャネル側端部近傍に形成さ
れている。これら半導体領域１０ｎ，１０ｐはｎＭＩＳ
ＱｎおよびｐＭＩＳＱｐの短チャネル効果を抑制または
防止することでソース・ドレイン間に生じるパンチスル
ー現象を抑制または防止する機能を有している。

【００３０】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート
絶縁膜１１は、例えば酸化シリコン膜からなり、熱酸化
法等によって形成されている。このゲート絶縁膜１１に
対して窒化処理を施すことにより、ゲート絶縁膜１１と
半導体基板４Ｓとの界面に窒素を偏析させても良い。こ
れにより、各ｎＭＩＳＱｎおよびｐＭＩＳＱｐのホット
キャリア耐性を向上させることができるので、ｎＭＩＳ
ＱｎおよびｐＭＩＳＱｐの信頼性を向上させることが可
能となる。また、ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲ
ート電極１２は、例えば低抵抗ポリシリコンの単体膜上
にタングステンシリサイドまたはコバルトシリサイド等
のようなシリサイド層９を設けてなる。ただし、ゲート
電極１２を、例えば低抵抗ポリシリコン膜の単体膜で構
成しても良いし、低抵抗ポリシリコン膜上に窒化チタン
や窒化タングステン等のようなバリア層を介してタング
ステン等のような金属膜を設けた、いわゆるポリメタル
構造としても良い。このゲート電極１２の側面には、例
えば酸化シリコン膜または窒化シリコン膜からなるサイ
ドウォール１３が形成されている。半導体基板４Ｓの主
面上には、層間絶縁膜１４ａが形成されている。層間絶
縁膜１４ａは、例えば酸化シリコン膜からなり、その上
面は平坦化処理がなされている。この層間絶縁膜１４ａ
上には、化学増幅型の上記レジスト膜１５ａが回転塗布
法によって堆積されている。

【００３１】まず、この半導体ウエハ４を上記縮小投影
露光装置２内に搬入した後、上記した位相シフトマスク
１を用いた露光処理により、レジスト膜１５ａに孔パタ
ーンを転写する。続いて、露光処理後の半導体ウエハ４
を縮小投影露光装置２から搬出した後、その半導体ウエ
ハ４に対して現像処理を施すことにより、図５および図
６に示すように、半導体基板４Ｓ上にレジストパターン
１５ａ１を形成する。レジストパターン１５ａ１は、図
６に示すように、例えば平面略円形状の孔形成領域Ｈが
露出され、それ以外を覆うように形成されている。本実
施の形態においては孔形成領域Ｈの周囲に無用なパター
ンが転写されない。その後、そのレジストパターン１５
ａ１をエッチングマスクとして、半導体ウエハ４に対し
てエッチング処理を施すことにより、図７に示すよう
に、層間絶縁膜１４ａに、例えば平面略円形状の複数の
コンタクトホール１６ａを穿孔する。コンタクトホール
１６ａの底面からはシリサイド層９が露出されている。
続いて、半導体基板４Ｓ上に、例えばタングステン等か
らなる導体膜を堆積した後、これをＣＭＰ（ChemicalMe
chanical Polish）法等によって研磨することにより、
図８に示すように、コンタクトホール１６ａ内に導体膜
１７を埋め込む。この導体膜１７は、半導体領域７，８
と電気的に接続されている。続いて、半導体ウエハ４の
主面上に、例えばアルミニウム、アルミニウム−銅−シ
リコン合金またはタングステンからなる導体膜をスパッ
タリング法等によって堆積した後、これをフォトリソグ
ラフィ技術およびドライエッチング技術によってパター
ニングすることにより、図９に示すように、層間絶縁膜
１４ａ上に、第１層配線１８を形成する。この第１層配
線１８は、上記導体膜１７を通じて半導体領域７，８と
電気的に接続されている。

【００３２】（実施の形態２）本実施の形態２は、位相
シフタの変形例を示すものである。図１０および図１１
は、本実施の形態２の位相シフトマスク１を示してい
る。なお、図１１は図１０のＡ−Ａ線の断面図である。

【００３３】本実施の形態２においては、位相シフタ１
ｅが、例えば透明なガラス（ＳＯＧ：Spin On Glass）
膜で形成されている。図１０および図１１には、位相シ
フタ１ｅが開口部１ｄを覆うように配置されている場合
が例示されている。図２で説明したように位相シフタ１
ｅを開口部１ｃを覆うように配置しても良い。

【００３４】このようにガラス膜を位相シフタとする場
合には、位相シフタ形成用のＳＯＧ膜をマスク基板１ａ
の主面上全面に回転塗布法等によって塗布した後、それ
をフォトリソグラフィ技術およびエッチング技術によっ
てパターニングすることにより、ＳＯＧ膜からなる位相
シフタを形成すれば良い。

【００３５】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。

【００３６】例えば前記実施の形態１，２においては、
露光光源をＫｒＦとした場合について説明したが、これ
に限定されるものではなく種々変更可能であり、例えば
ｇ線（波長：４３６ｎｍ）やｉ線（波長：３６５ｎｍ）
を用いても良いし、ＡｒＦ（波長：１９３ｎｍ）エキシ
マレーザ光を用いても良い。

【００３７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＩ
Ｓ回路を有する半導体集積回路装置に適用した場合につ
いて説明したが、それに限定されるものではなく、例え
ばＤＲＡＭ（Dynamic RandomAccess Memory）、ＳＲＡ
Ｍ（Static Random Access Memory）またはフラッシュ
メモリ（ＥＥＰＲＯＭ；Electric Erasable Programmab
le Read Only Memory）等のようなメモリ回路を有する
半導体集積回路装置、マイクロプロセッサ等のような論
理回路を有する半導体集積回路装置あるいは上記メモリ
回路と論理回路とを同一半導体基板に設けている混載型
の半導体集積回路装置にも適用できる。

【００３８】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、位相シフト用の第２の光透過領域
を孤立平面四角形状とした場合に比べて、位相シフト用
の第２の光透過領域の大きさ（幅）を小さくすることが
できるので、その第２の光透過領域が半導体ウエハ上に
解像され難くすることが可能となる。 (2).上記(1)により、位相シフトマスクを用いた露光処
理のプロセスマージンを向上させることが可能となる。 (3)．上記(1)により、位相シフトマスクを用いた露光処
理における歩留まりの向上を図ることが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体集積回路装
置の製造方法に用いるフォトマスクの要部平面図であ
る。

【図２】（ａ）は図１のＡ−Ａ線の断面図であり、
（ｂ）は位相シフタの配置の変形例を示した図１のＡ−
Ａ線の断面図である。

【図３】本実施の形態の半導体集積回路装置の製造方法
で用いた縮小投影露光装置の一例の説明図である。

【図４】本実施の形態の半導体集積回路装置の製造工程
中における要部断面図である。

【図５】図４に続く、半導体集積回路装置の製造工程中
における要部断面図である。

【図６】図５の半導体集積回路装置の製造工程中におけ
る要部平面図である。

【図７】図５および図６に続く半導体集積回路装置の製
造工程中における要部断面図である。

【図８】図７に続く、半導体集積回路装置の製造工程中
における要部断面図である。

【図９】図８に続く、半導体集積回路装置の製造工程中
における要部断面図である。

【図１０】本発明の他の実施の形態である半導体集積回
路装置の製造方法に用いるフォトマスクの要部平面図で
ある。

【図１１】図１０のＡ−Ａ線の断面図である。

【符号の説明】

１ 位相シフトマスク（フォトマスク） １ａ マスク基板 １ｂ 遮光膜 １ｃ 開口部（第１の光透過領域） １ｄ 開口部（第２の光透過領域） １ｅ 位相シフタ ２ 縮小投影露光装置 ２ａ 露光光源 ２ｂ フライアイレンズ ２ｃ，２ｄ コンデンサレンズ ２ｅ ミラー ２ｆ 投影レンズ ２ｇ 試料台 ２ｈ マスクステージ ２ｉ マスク位置制御手段 ２ｊ Ｚステージ ２ｋ ＸＹステージ ２ｍ 主制御系 ２ｐ，２ｑ 駆動手段 ２ｒ ミラー ２ｓ レーザ測長器 ３ ペリクル ４ 半導体ウエハ ４Ｓ 半導体基板 ５ｎ ｎウエル ５ｐ ｐウエル ６ 分離部 ７，８ 半導体領域 ７ａ，８ａ 低濃度領域 ７ｂ，８ｂ 高濃度領域 ９ シリサイド層 １０ｎ，１０ｐ 半導体領域 １１ ゲート絶縁膜 １２ ゲート電極 １３ サイドウォール １４ａ 層間絶縁膜 １５ａ レジスト膜 １５ａ１ レジストパターン １６ａ コンタクトホール １７ 導体膜 １８ 配線 Ｑｐ ｐＭＩＳ Ｑｎ ｎＭＩＳ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 露光光源から放射された露光光をフォト
   マスクを介して半導体ウエハの主面に照射することによ
   り、前記半導体ウエハの主面上に孔パターンを転写する
   工程を有し、 前記フォトマスクは、それを構成するマスク基板と、 前記マスク基板の主面上に形成された遮光膜と、 前記孔パターンを転写するために前記遮光膜の一部が開
   口されてなる第１の光透過領域と、 前記第１の光透過領域を平面的に取り囲むように平面枠
   状に前記遮光膜の一部が開口されてなり、かつ、前記半
   導体ウエハ上には転写されないように形成された第２の
   光透過領域とを有し、 前記第２の光透過領域には、第２の光透過領域を透過し
   た光の位相が前記第１の光透過領域を透過した光の位相
   に対して反転するように位相シフタが配置されているこ
   とを特徴とする半導体集積回路装置の製造方法。