KR100849722B1 - 반도체소자의 위상반전마스크 형성방법 - Google Patents

반도체소자의 위상반전마스크 형성방법 Download PDF

Info

Publication number
KR100849722B1
KR100849722B1 KR1020070063939A KR20070063939A KR100849722B1 KR 100849722 B1 KR100849722 B1 KR 100849722B1 KR 1020070063939 A KR1020070063939 A KR 1020070063939A KR 20070063939 A KR20070063939 A KR 20070063939A KR 100849722 B1 KR100849722 B1 KR 100849722B1
Authority
KR
South Korea
Prior art keywords
pattern
phase inversion
sacrificial
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070063939A
Other languages
English (en)
Inventor
유태준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070063939A priority Critical patent/KR100849722B1/ko
Application granted granted Critical
Publication of KR100849722B1 publication Critical patent/KR100849722B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

투명기판 상에 희생 패턴을 형성하고, 희생 패턴 사이의 투명기판 상에 위상반전 패턴을 형성한 후, 희생 패턴 및 위상반전 패턴 상에 광차단막을 형성한다. 광차단막을 패터닝하여 상기 희생 패턴 및 위상반전 패턴을 선택적으로 노출하는 광차단막 패턴을 형성하고, 광차단막 패턴에 의해 노출된 희생 패턴을 제거하는 반도체소자의 위상반전마스크 형성방법을 제시한다.
얼터네이팅 위상반전마스크, 포토마스크, 위상반전, 트렌치

Description

반도체소자의 위상반전마스크 형성방법{Method for fabricating phase shift mask in semicondutor device}
도 1 내지 도 7은 본 발명에 따른 반도체소자의 위상반전마스크 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
본 발명은 반도체소자의 형성방법에 관한 것으로, 보다 구체적으로 반도체소자의 위상반전마스크 형성방법에 관한 것이다.
반도체소자를 제조하는 과정에서 반도체기판에 형성하고자 하는 패턴을 구현하기 위한 방법으로 회로 패턴이 그려진 포토마스크가 이용되고 있다. 포토마스크 상에 구현된 패턴은 포토리소그래피 공정을 통해 웨이퍼 상으로 전사되므로, 포토마스크의 제조 공정은 매우 중요하게 인식되고 있다.
포토리소그라피 공정과정에서 이용되는 포토마스크의 패턴 선폭은 노광원의 파장에 비례하고, 프로젝션 렌즈의 개구수에는 반비례한다. 그러나, 포토마스크의 패턴 선폭이 노광원의 파장보다 적어지게 되면, 회절 현상이 발생되어 기생이미지(aerial image)를 발생시키게 된다. 이러한 현상을 방지하기 위하여, 위상반전 마스크(PSM ;phase shift mask)가 제안되었다. 위상반전마스크는 마스크를 투과하는 광의 위상을 반전시켜 패턴의 공간 주파수를 줄이거나, 가장자리의 콘트라스크를 증가시키는 간섭 효과를 이용하여 해상도를 높이고 초점심도(DOF)를 조절한다. 이러한 위상반전마스크에는 기판 상에 형성된 위상반전층을 이용해 180°위상 반전 패턴을 형성하는 어테뉴에이트(attenuated) 위상반전마스크, 기판을 선택적으로 식각하여 180°위상 반전 영역을 형성하는 얼터네이팅(alternating) 위상반전마스크 등이 있다.
얼터네이팅 위상반전마스크에서는 기판이 트렌치(trench)되는 깊이와 트렌치 프로파일(profile)이 기생 이미지 콘트라스트(contrast)를 결정하는 주요한 요인으로 작용하고 있다. 그런데, 180°위상 반전 영역은 식각 시간(ehch time)을 이용하여 트렌치 되는 깊이를 조절하게 된다. 이에 따라, 180°위상 반전 영역을 식각하기 위한 식각공정은 균일한 깊이를 가진 트렌치를 형성하기가 어렵다. 또한, 트렌치 측면 및 바닥면에 기울임(slop) 현상이 발생되어 트렌치 프로파일(profile)이 불량해져 기생 이미지 콘트라스트가 열화 될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 얼터네이팅 위상반전마스크 형성 시 트렌치 되는 깊이를 정확하게 컨트롤할 수 있는 반도체소자의 위상반전마스크 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 위상반 전마스크 형성방법은, 투명기판 상에 희생 패턴을 형성하는 단계; 상기 희생 패턴 사이의 투명기판 상에 위상반전 패턴을 형성하는 단계; 상기 희생 패턴 및 위상반전 패턴 상에 광차단막을 형성하는 단계; 상기 광차단막을 패터닝하여 상기 희생 패턴 및 위상반전 패턴을 선택적으로 노출하는 광차단막 패턴을 형성하는 단계; 및 상기 광차단막 패턴에 의해 노출된 희생 패턴을 제거하는 단계를 포함한다.
상기 희생 패턴을 형성하기 이전에, 상기 투명기판 상에 접착막 패턴을 형성하는 단계를 더 포함할 수 있다.
상기 접착막 패턴은 실리콘산화질화막으로 형성하는 것이 바람직하다.
상기 희생 패턴은 금속막으로 형성하는 것이 바람직하다.
상기 희생 패턴은 180°위상 반전시키고자하는 트렌치 깊이와 같은 두께로 형성하는 것이 바람직하다.
상기 희생 패턴은 180°위상 반전 영역이 형성될 부분에 형성하는 것이 바람직하다.
상기 위상반전막패턴은 산화막으로 형성하는 것이 바람직하다.
상기 위상반전 패턴을 형성하는 단계는, 상기 희생 패턴이 형성된 투명기판 상에 위상반전막을 형성하는 단계; 및 상기 위상반전막을 평탄화하여 상기 희생패턴의 상부표면을 노출시키는 단계로 이루어지는 것이 바람직하다.
상기 광차단막 패턴은 크롬막으로 형성하는 것이 바람직하다.
상기 광차단막 패턴은 180°위상 반전 영역이 형성될 부분 및 0°위상 영역이 형성될 부분을 선택적으로 노출시키는 것이 바람직하다.
상기 희생패턴의 제거는 습식식각 방법을 이용하는 것이 바람직하다.
도 1 및 도 7은 본 발명에 따른 반도체소자의 위상반전마스크 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
도 1을 참조하면, 투명기판(100) 상에 희생막(110) 및 제1 레지스트막(120)을 형성한다. 희생막(110)은 후속 위상반전막 과 광차단막과의 식각선택비가 우수한 물질막 예컨대, 금속막으로 형성할 수 있다. 여기서, 희생막(110)은 일반적으로 얼터네이팅 위상반전마스크 제조 시, 180°위상 반전시키고자할 때 식각되는 트렌치 깊이와 같은 두께로 형성할 수 있다.
한편, 희생막(110)을 형성하기 이전에, 도면에는 상세하게 나타나지 않았지만, 투명기판(100) 상에 접착막이 형성될 수 있다. 접착막은 바람직하게, 실리콘산화질화(SiON)막으로 형성할 수 있다. 접착막은 투명기판(100)과 희생막(110) 사이의 접착력을 향상시키기 위해 광의 위상 및 투과도에 영향을 미치지 않을 정도의 두께로 형성하는 것이 바람직하다.
도 2를 참조하면, 포토리소그라피(photolithgrapy) 공정을 수행하여 희생막(도 1의 110)을 선택적으로 노출시키는 제1 레지스트막 패턴(121)을 형성한다. 여기서, 제1 레지스트막 패턴(121)은 후속 광차단막 패턴과의 오버랩 마진(overlap margin)을 고려하여 바람직하게, 후속 180°위상 반전 영역보다 상대적으로 큰 선폭을 가지게 형성할 수 있다.
다음에, 제1 레지스트막 패턴(121)을 식각마스크로 사용하여 희생막(110)을 선택적으로 식각하여 희생 패턴(111)을 형성한다. 이때, 희생 패턴(111)은 후속 180°위상반전 영역이 형성될 위치에 배치된다.
도 3을 참조하면, 제1 레지스트막 패턴을 제거한 후, 희생 패턴(111) 사이의 투명기판(100) 상에 위상반전 패턴(130)을 형성한다. 구체적으로, 희생 패턴(111)이 형성된 투명기판(100) 상에 위상반전막을 형성한 후, 평탄화 공정 예컨대, 화학적기계적연마(CMP; Chemical Mechanical Polishing) 공정을 수행하여 희생 패턴(111)의 상부표면을 노출시킨다. 그러면, 희생 패턴(111) 사이의 투명기판(100) 상에 위상반전 패턴(130)이 형성된다. 위상반전막은 후속 패터닝을 통해 투과되는 광을 180°위상 반전 영역과 0°위상 영역으로 구분될 수 있다. 위상반전 패턴(130)은 산화막으로 형성할 수 있다. 또한, 위상반전 패턴(130)은 석영물질막 또는 이와 유사한 특성을 가진 물질막으로 형성할 수도 있다.
도 4를 참조하면, 위상반전 패턴(130) 및 희생 패턴(111) 상에 광차단막(140) 및 제2 레지스트막(150)을 형성한다. 광차단막(140)은 투과되는 광의 위상을 차단할 수 있는 물질 예컨대, 크롬(Cr)막으로 형성할 수 있다.
도 5를 참조하면, 포토리소그라피공정을 수행하여 광차단막(도 4의 140)을 선택적으로 노출시키는 제2 레지스트막 패턴(151)을 형성한다. 이때, 제2 레지스트막 패턴(140)은 0°위상 영역이 형성될 부분과 180°위상 반전 영역이 형성될 영역이 노출되게 형성할 수 있다. 이때, 180° 위상 반전 영역이 형성될 영역의 노출은 제1 레지스트막 패턴의 선폭(CD)보다 상대적으로 작은 선폭으로 노출할 수 있다.
도 6을 참조하면, 제2 레지스트막 패턴(도 5의 151)에 의해 노출된 광차단막을 선택적으로 식각하여 광차단막 패턴(141)을 형성한 후, 제2 레지스트막 패턴을 제거한다. 이때, 광차단막 패턴(141)에 의해 0°위상 영역 예컨대, 위상반전 패턴(130) 부분이 선택적으로 노출된다. 또한, 광차단막 패턴(141)에 의해 180°위상 반전 영역이 형성될 부분 예컨대, 희생 패턴(111) 부분이 선택적으로 노출된다.
도 7을 참조하면, 광차단막 패턴(141)에 의해 노출된 희생 패턴을 제거한다. 그러면, 균일한 깊이를 가진 180° 위상 반전 영역과 0°위상 영역을 갖는 얼터네이티 위상반전마스크가 형성된다. 이때, 희생 패턴의 제거는 습식 식각 방법 예컨대, 습식 캐미컬(wet chemical)을 사용한 딥 아웃(dip- out) 공정을 수행하여 제거할 수 있다.
본 발명의 실시예에 따르면, 기판에 180°위상 반전 영역을 형성하기 위해 기판을 직접 식각하지 않고, 얼터네이팅 위상반전마스크를 형성할 수 있다. 따라서, 180°위상 반전 영역에서 트렌치되는 깊이가 균일해져 얼터네이팅 위상반전마스크의 품질을 향상시키고, 후속 웨이퍼 패턴의 선폭 균일도를 개선시킬 수 있다.
이상 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 위상반전마스크 형성방법에 따르면, 투명기판 상에 180°위상 반전 영역이 형성될 위치에는 희생 패턴을 형성하고, 0°위상 영역이 형성될 위치에는 위상반전막을 형성한 후, 광차단막 패턴을 형성한다. 광차단막 패턴에 의해 노출된 희생 패턴을 선택적으로 제거 하여 기판을 직접 식각하지 않고 얼터네이팅 위상반전마스크를 형성할 수 있다.
이에 따라, 180°위상 반전 영역에서 트렌치되는 깊이가 균일해져 트렌치 프로파일을 개선시킬 수 있다. 트렌치 프로파일이 개선됨에 따라, 얼터네이팅 위상반전마스크의 품질을 향상시키고, 후속 웨이퍼 패턴의 선폭 균일도를 개선시킬 수 있다.

Claims (11)

  1. 투명기판 상에 희생 패턴을 형성하는 단계;
    상기 희생 패턴 사이의 투명기판 상에 위상반전 패턴을 형성하는 단계;
    상기 희생 패턴 및 위상반전 패턴 상에 광차단막을 형성하는 단계;
    상기 광차단막을 패터닝하여 상기 희생 패턴 및 위상반전 패턴을 선택적으로 노출하는 광차단막 패턴을 형성하는 단계; 및
    상기 광차단막 패턴에 의해 노출된 희생 패턴을 제거하는 단계를 포함하는 반도체소자의 위상반전마스크 형성방법.
  2. 제1항에 있어서,
    상기 희생 패턴을 형성하기 이전에,
    상기 투명기판 상에 접착막 패턴을 형성하는 단계를 더 포함하는 반도체소자의 위상반전마스크 형성방법.
  3. 제2항에 있어서,
    상기 접착막 패턴은 실리콘산화질화막으로 형성하는 반도체소자의 위상반전마스크 형성방법.
  4. 제1항에 있어서,
    상기 희생 패턴은 금속막으로 형성하는 반도체소자의 위상반전마스크 형성방법.
  5. 제1항에 있어서,
    상기 희생 패턴은 180°위상 반전시키고자하는 트렌치 깊이와 같은 두께로 형성하는 반도체소자의 위상반전마스크 형성방법.
  6. 제1항에 있어서,
    상기 희생 패턴은 180°위상 반전 영역이 형성될 부분에 형성하는 반도체소자의 위상반전마스크 형성방법.
  7. 제1항에 있어서,
    상기 위상반전막패턴은 산화막으로 형성하는 반도체소자의 위상반전마스크 형성방법.
  8. 제1항에 있어서,
    상기 위상반전 패턴을 형성하는 단계는
    상기 희생 패턴이 형성된 투명기판 상에 위상반전막을 형성하는 단계; 및
    상기 위상반전막을 평탄화하여 상기 희생패턴의 상부표면을 노출시키는 단계로 이루어지는 반도체소자의 위상반전마스크 형성방법.
  9. 제1항에 있어서,
    상기 광차단막 패턴은 크롬막으로 형성하는 반도체소자의 위상반전마스크 형성방법.
  10. 제1항에 있어서,
    상기 광차단막 패턴은 180°위상 반전 영역이 형성될 부분 및 0°위상 영역이 형성될 부분을 선택적으로 노출시키는 반도체소자의 위상반전마스크 형성방법.
  11. 제1항에 있어서,
    상기 희생패턴의 제거는 습식식각 방법을 이용하는 반도체소자의 위상반전마스크 형성방법.
KR1020070063939A 2007-06-27 2007-06-27 반도체소자의 위상반전마스크 형성방법 Expired - Fee Related KR100849722B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070063939A KR100849722B1 (ko) 2007-06-27 2007-06-27 반도체소자의 위상반전마스크 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063939A KR100849722B1 (ko) 2007-06-27 2007-06-27 반도체소자의 위상반전마스크 형성방법

Publications (1)

Publication Number Publication Date
KR100849722B1 true KR100849722B1 (ko) 2008-08-01

Family

ID=39881019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063939A Expired - Fee Related KR100849722B1 (ko) 2007-06-27 2007-06-27 반도체소자의 위상반전마스크 형성방법

Country Status (1)

Country Link
KR (1) KR100849722B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010610A (ko) * 1996-07-31 1998-04-30 문정환 위상반전마스크의 구조 및 제조방법
KR20000042835A (ko) * 1998-12-28 2000-07-15 김영환 위상반전마스크의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010610A (ko) * 1996-07-31 1998-04-30 문정환 위상반전마스크의 구조 및 제조방법
KR20000042835A (ko) * 1998-12-28 2000-07-15 김영환 위상반전마스크의 제조방법

Similar Documents

Publication Publication Date Title
US8071261B2 (en) Lithography masks and methods of manufacture thereof
US6100014A (en) Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers
KR101656456B1 (ko) 하프톤형 위상반전 블랭크 포토마스크와 하프톤형 위상반전 포토마스크 및 그의 제조방법
US20040029021A1 (en) Method of forming a rim phase shifting mask and using the rim phase shifting mask to form a semiconductor device
KR20090000876A (ko) 반도체소자의 위상반전마스크 형성방법
US20040086787A1 (en) Alternating aperture phase shift photomask having plasma etched isotropic quartz features
KR20120068998A (ko) 포토마스크 및 그 제조 방법
JP2005257962A (ja) 位相シフトマスク及び位相シフトマスクの製造方法
KR100849722B1 (ko) 반도체소자의 위상반전마스크 형성방법
JP3449857B2 (ja) ハーフトーン位相シフトマスクとその製造方法
US7939226B2 (en) Binary mask, method for fabricating the binary mask, and method for fabricating fine pattern of semiconductor device using binary mask
KR100520154B1 (ko) 반도체 소자의 위상 반전 마스크 제조방법
KR20020001230A (ko) 반도체 소자의 위상반전 마스크 제조방법
KR20090038144A (ko) 반도체소자의 위상반전마스크 형성방법
KR100219485B1 (ko) 위상반전 마스크 및 그 제조방법
US20090226823A1 (en) Reticles including assistant structures, methods of forming such reticles, and methods of utilizing such reticles
KR20020017847A (ko) 위상반전마스크의 형성방법
KR101095677B1 (ko) 포토마스크의 미세 패턴 형성 방법
KR20060069597A (ko) 위상반전 마스크 제조 방법
KR20070059755A (ko) 위상 반전 마스크의 제조 방법
KR20110077982A (ko) 바이너리 포토마스크 및 그 제조방법
KR20020002062A (ko) 노광 마스크 및 그 제조방법
KR20060006541A (ko) 림 타입 위상 반전 마스크 제조방법.
KR20090058308A (ko) 반도체 소자의 마스크 및 그의 제조 방법
KR20010003262A (ko) 위상반전마스크 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070627

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080620

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080725

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080728

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee