KR100370136B1 - 반도체 소자의 마스크 형성방법 - Google Patents

Abstract

본 발명은 펠리클을 제거하여 웨이퍼에 반복되는 디펙트를 방지하고 미세한 패턴을 형성함과 동시에 위상 시프트(phase shift)의 조절이 용이하도록 한 반도체 소자의 마스크 형성방법에 관한 것으로서, 제 1 투명 기판상에 감광막을 도포한 후 패터닝하는 단계와, 상기 패터닝된 감광막을 마스크로 이용하여 상기 제 1 투명 기판을 선택적으로 제거하여 소정깊이를 갖는 복수개의 트랜치를 형성하는 단계와, 상기 각 트랜치 내부에 크롬막을 형성하는 단계와, 상기 크롬막을 포함한 제 1 투명 기판의 전면에 제 2 투명 기판을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 마스크 형성방법{method for forming mask of semiconductor device}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 소자의 고집적에 적당한 반도체 소자의 마스크 형성방법에 관한 것이다.

반도체 기판 상에 미세 패턴을 형성하기 위한 방법으로서, 통상, 리소그래피(Lithography) 기술이 이용되고 있다. 이러한 리소그래피 기술은 식각 대상물 상에 감광막을 형성한 후에, 노광 및 현상 공정을 수행하여 감광막 패턴을 형성하고, 이어서, 감광막 패턴을 베리어로 하는 식각 공정으로 노출된 식각 대상물 부분을 식각함으로써, 요구되는 패턴을 형성하는 기술이다.

상기에서, 노광 공정은 통상 365㎚ 파장의 I-라인 노광 장비를 이용하여 수행한다. 그런데, 반도체 소자의 집적도가 향상됨에 따라, 패턴의 폭이 감소되고 있는 실정에서, 상기와 같은 노광 장비로는 고집적 반도체 소자에서 요구되는 미세 패턴을 형성할 수 없다.

따라서, 최근에는 i-라인보다도 더 짧은 파장, 예를 들면, 248㎚ KrF 노광 장비를 이용하는 DUV(Deep Ultra Violet) 공정이 제안되었다.

한편, 노광 공정시에는 소위 레티클(Reticle)이라 불리는 노광 마스크를 사용되며, 이러한 노광 마스크는 통상 투명도가 우수한 석영(Quartz) 재질의 기판 상에 빛의 차단 기능을 하는 크롬(Cr) 패턴을 형성하여 제작한다.

그러나, 일반적인 노광 마스크는 248㎚ KrF 노광 장비를 이용하는 DUV 공정에서 사용할 수 없기 때문에, 이러한 노광 공정에서 사용하기 위한 다양한 노광 마스크들이 제안되고 있다.

한 예로서, 전체를 지지하는 프레임(frame)과, 상기 프레임상에 형성되어 전자빔에 의한 스트레스가 마스크의 전면에 대하여 평형을 이루도록 하는 멤브레인(Membrane), 및 투사된 전자빔을 흡수하거나, 또는, 반사시키기 위하여 상기 멤브레인상에 형성되는 크롬막 패턴으로 구성된다.

여기서, 프레임은 통상 실리콘 기판에 대한 패터닝 공정을 통해 형성하며, 멤브레인은 투명도가 우수한 실리콘 산화막으로 형성한다.

또한, 크롬 패턴은 외부 영향으로부터 손상되기 쉽고, 아울러, 오염되기 쉽기 때문에, 이러한 문제점을 해결하기 위하여 크롬막 패턴상에는 펠리클(pellicle)로 불리우는 보호막이 더 형성된다.

이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 마스크 형성방법을 설명하면 다음과 같다.

도 1a 내지 도 1c는 종래의 반도체 소자의 마스크 형성방법을 나타낸 공정단면도이다.

도 1a에 도시한 바와 같이, 석영(Quartz)과 같은 투명 기판(11)상에 크롬(Cr)막(12)을 형성하고, 상기 크롬막(12)상에 포토레지스트(13)를 도포한 후 노광 및 현상공정으로 포토레지스트(13)를 패터닝하여 마스크 영역을 정의한다.

도 1b에 도시된 바와 같이, 상기 패터닝된 감광막(13)을 마스크로 이용하여 상기 크롬막(12)을 선택적으로 제거하여 크롬막 패턴(12a)을 형성하여 바이너리 마스크를 형성한다.

도 1c에 도시한 바와 같이, 상기 감광막(13)을 제거하고, 바이너리 마스크가 형성된 투명 기판(11)을 뒤집어서 상기 크롬막 패턴(12a)을 포함한 투명 기판(11)의 배면에 프레임(14)과 멤브레인(15)으로 이루어진 펠리클(16)을 형성한다.

그러나 상기와 같은 종래의 반도체 소자의 마스크 형성방법에 있어서 다음과 같은 문제점이 있었다.

즉, 크롬막 패턴을 외부 영향으로부터 손상 및 오염을 방지하기 위하여 형성하는 펠리클의 깨짐(broken), 프린지(fringe) 등에 기인하여 웨이퍼에 반복하여 디펙트(defect)가 발생한다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 펠리클을 제거하여 웨이퍼에 반복되는 디펙트를 방지하고 미세한 패턴을 형성함과 동시에 위상 시프트(phase shift)의 조절이 용이하도록 한 반도체 소자의 마스크 형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c는 종래의 반도체 소자의 마스크 형성방법을 나타낸 공정단면도

도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 마스크 형성방법을 나타낸 공정단면도

도 3a 내지 도 3e는 본 발명의 다른 실시예에 의한 반도체 소자의 마스크 형성방법을 나타낸 공정단면도

도면의 주요 부분에 대한 부호의 설명

21 : 제 1 투명 기판 22 : 감광막

23 : 트랜치 24 : 크롬막

25 : 제 2 투명 기판

상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 마스크 형성방법은 제 1 투명 기판상에 감광막을 도포한 후 패터닝하는 단계와, 상기 패터닝된 감광막을 마스크로 이용하여 상기 제 1 투명 기판을 선택적으로 제거하여 소정깊이를 갖는 복수개의 트랜치를 형성하는 단계와, 상기 각 트랜치 내부에 크롬막을 형성하는 단계와, 상기 크롬막을 포함한 제 1 투명 기판의 전면에 제 2 투명 기판을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 마스크 형성방법을 설명하면 다음과 같다.

도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 마스크 형성방법을 나타낸 공정단면도이다.

도 2a에 도시한 바와 같이, 석영(Quartz)과 같은 제 1 투명 기판(21)상에 포토레지스트(22)를 도포한 후, 노광 및 현상공정으로 포토레지스트(22)를 패터닝한다.

이어, 패터닝된 포토레지스트(22)를 마스크로 이용하여 상기 제 1 투명 기판(21)을 선택적으로 제거하여 표면으로부터 소정깊이를 갖는 복수개의 트랜치(23)를 형성한다.

도 2b에 도시한 바와 같이, 상기 포토레지스트(22)를 제거하고, 상기 각 트랜치(23)를 포함한 제 1 투명 기판(21)의 전면에 크롬(Cr)막(24)을 형성한다.

도 2c에 도시한 바와 같이, 상기 크롬막(24)의 전면에 에치백(etch back) 또는 CMP(Chemical Mechanical Polishing) 공정을 실시하여 상기 트랜치(23)내부에 크롬막 패턴(24a)을 형성하여 바이너리 마스크(binary mask)를 형성한다.

도 2d에 도시한 바와 같이, 상기 크롬막 패턴(24a)을 포함한 제 1 투명 기판(21)의 전면에 제 2 투명 기판(25)을 형성한다.

도 3a 내지 도 3e는 본 발명의 다른 실시예에 의한 반도체 소자의 마스크 형성방법을 나타낸 공정단면도이다.

도 3a에 도시한 바와 같이, 석영(Quartz)과 같은 제 1 투명 기판(31)상에 제 1 포토레지스트(32)를 도포한 후, 노광 및 현상공정으로 제 1 포토레지스트(32)를 패터닝한다.

이어, 패터닝된 제 1 포토레지스트(32)를 마스크로 이용하여 상기 제 1 투명 기판(31)을 선택적으로 제거하여 표면으로부터 소정깊이를 갖는 복수개의 제 1 트랜치(33)를 형성한다.

도 3b에 도시한 바와 같이, 상기 포토레지스트(32)를 제거하고, 상기 제 1 트랜치(33)를 포함한 제 1 투명 기판(31)의 전면에 크롬(Cr)막(34)을 형성한다.

도 3c에 도시한 바와 같이, 상기 크롬막(34)의 전면에 에치백(etch back) 또는 CMP(Chemical Mechanical Polishing) 공정을 실시하여 상기 제 1 트랜치(33)내부에 크롬막 패턴(34a)을 형성하여 바이너리 마스크(binary mask)를 형성한다.

도 3d에 도시한 바와 같이, 제 1 투명 기판(31)과 다른 제 2 투명 기판(35)상에 제 2 포토레지스트(36)를 도포한 후, 노광 및 현상공정으로 제 2 포토레지스트(36)를 패터닝한다.

이어, 상기 패터닝된 제 2 포토레지스트(36)를 마스크로 이용하여 상기 제 2 투명 기판(35)을 선택적으로 제거하여 소정깊이를 갖는 제 2 트랜치(37)를 형성하여 위상 반전 마스크를 형성한다.

여기서 상기 제 2 트랜치(37)의 깊이는 위상 반전을 위해 깊이를 조절하여 형성하고, 빛이 들어오는 각도를 고려하여 제 2 트랜치(37)의 넓이를 조절하여 형성한다.

도 3e에 도시한 바와 같이, 상기 제 2 트랜치(37)가 형성된 제 2 투명 기판(35)과 제 1 트랜치(33) 내부에 크롬막 패턴(34a)이 형성된 제 1 투명 기판(31)을 결합하여 교번형 위상 반전 마스크를 형성한다.

즉, 상기 제 2 투명 기판(35)의 제 2 트랜치(37)와 제 1 투명 기판(31)의 크롬막 패턴(34a)이 서로 마주봄과 동시에 제 2 트랜치(37)의 양끝단이 이웃하는 크롬막 패턴(34a)에 걸치게 된다.

한편, 미설명한 상기 제 2 트랜치(37)의 A 부분을 통과하는 빛과 제 1 투명 기판(31) 및 제 2 투명 기판(35)의 B 부분을 통과하는 빛의 위상이 180°시프트 되도록 상기 제 2 트랜치(37)의 깊이는 조절되어야 하고, 빛이 들어오는 각도를 고려하여 제 2 트랜치(37)와 크롬막 패턴(34a)이 오버랩 되는 C 부분의 넓이를 확보하여 그 부분에 들어오는 모든 빛의 위상을 180°반전시킨다.

이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 마스크 형성방법은 다음과 같은 효과가 있다.

첫째, 펠리클을 제거함으로서 펠리클의 깨짐이나 프린지(fringe) 등에 기인되어 웨이퍼상에 나타나는 반복적인 디펙트를 방지할 수 있다.

둘째, 펠리클을 제거함으로서 레티클 크리닝(reticle cleaning)의 용이 및 펠리클 주기적인 교체에 따른 비용을 줄일 수 있다.

셋째, 마스크 제작에 있어 트랜치 타입(trench type)을 적용함으로서 하프-톤(half-tone) 위상 반전 마스크와 교번형(alternative) 위상 반전 마스크에서 투과(transmittance)와 위상 반전의 조절을 용이하게 할 수 있다.

Claims (4)

1. 제 1 투명 기판상에 감광막을 도포한 후 패터닝하는 단계;

   상기 패터닝된 감광막을 마스크로 이용하여 상기 제 1 투명 기판을 선택적으로 제거하여 소정깊이를 갖는 복수개의 트랜치를 형성하는 단계;

   상기 각 트랜치 내부에 크롬막을 형성하는 단계;

   상기 크롬막을 포함한 제 1 투명 기판의 전면에 제 2 투명 기판을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 마스크 형성방법.
2. 제 1 투명 기판상에 감광막을 도포한 후 패터닝하는 단계;

   상기 패터닝된 감광막을 마스크로 이용하여 상기 제 1 투명 기판을 선택적으로 제거하여 소정깊이를 갖는 복수개의 제 1 트랜치를 형성하는 단계;

   상기 각 제 1 트랜치 내부에 크롬막을 형성하는 단계;

   상기 제 1 투명 기판과 다른 제 2 투명 기판에 소정 깊이를 갖는 복수개의 제 2 트랜치를 형성하는 단계;

   상기 제 2 트랜치 양끝단이 이웃하는 크롬막에 걸치도록 상기 제 1, 제 2 투명 기판을 결합하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 마스크 형성방법.
3. 제 2 항에 있어서, 상기 제 2 트랜치는 위상 반전을 위해 깊이를 조절하여형성하는 것을 특징으로 하는 반도체 소자의 마스크 형성방법.
4. 제 2 항에 있어서, 상기 제 2 트랜치는 빛이 들어오는 각도를 고려하여 넓이를 조절하여 형성하는 것을 특징으로 하는 반도체 소자의 마스크 형성방법.