KR100510447B1 - 반도체 소자의 위상 반전 마스크 및 그 제조방법 - Google Patents

반도체 소자의 위상 반전 마스크 및 그 제조방법 Download PDF

Info

Publication number
KR100510447B1
KR100510447B1 KR1019980000551A KR19980000551A KR100510447B1 KR 100510447 B1 KR100510447 B1 KR 100510447B1 KR 1019980000551 A KR1019980000551 A KR 1019980000551A KR 19980000551 A KR19980000551 A KR 19980000551A KR 100510447 B1 KR100510447 B1 KR 100510447B1
Authority
KR
South Korea
Prior art keywords
light transmittance
mask
inverted
region
semiconductor device
Prior art date
Application number
KR1019980000551A
Other languages
English (en)
Other versions
KR19990065307A (ko
Inventor
차동호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980000551A priority Critical patent/KR100510447B1/ko
Priority to US09/227,860 priority patent/US6114889A/en
Publication of KR19990065307A publication Critical patent/KR19990065307A/ko
Application granted granted Critical
Publication of KR100510447B1 publication Critical patent/KR100510447B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 반도체 소자 및 이를 제조하는 방법에 관한 것으로, 특히 반전 영역과 비반전 영역 사이의 광 세기 차이를 없앨 수 있는 반도체 소자의 위상 반전 마스크 및 그 제조방법에 관한 것이다. 규칙적인 패턴들이 마스크의 셀 어레이 영역 전체에 걸쳐 형성되어 있고, 패턴들 사이에 반전 영역과 비반전 영역이 교대로 형성되어 있는 위상 반전 마스크에 있어서, 반전 영역의 폭은 상기 비반전 영역의 폭보다 크고, 패턴들은 광 투과율이 조절된 물질로 형성되어 있다. 광 투과율이 조절된 물질로 광 투과율이 0% 이상 30% 미만인 것으로, 예컨대 크롬(Cr), 산화 크롬(CrOx) 또는 몰리브덴 실리사이드(MoSi) 등이 있다.

Description

반도체 소자의 위상 반전 마스크 및 그 제조방법{Phase shift mask of semiconductor apparatus and manufacturing method thereof}
본 발명은 반도체 소자 및 이를 제조하는 방법에 관한 것으로, 특히 반전 영역과 비반전 영역 사이의 광 세기 차이를 없앨 수 있는 반도체 소자의 위상 반전 마스크 및 그 제조방법에 관한 것이다.
반도체 소자의 집적도 증가는 임계 치수(critical dimension)를 감소시킬 수 있는 미세 패턴 형성 기술을 필요로하고 있다. 마스크 상에 크롬(Cr) 패턴을 형성하던 종래의 마스크로는 이러한 요구에 부응하기 어려운 실정이기 때문에, 현재 거의 한계에 이른 노광계의 개선없이 단순히 종래의 크롬 마스크의 구조만을 변경하여 패턴의 임계 치수를 감소, 즉 해상도(resolution)를 향상시킬 수 있는 위상 반전 마스크(Phase Shift Mask; PSM)에 대한 관심이 증대되고 있다.
도 1은 일반적인 위상 반전 마스크를 도시한 단면도이고, 도 2는 상기 도 1의 위상 반전 마스크를 사용할 경우의 이상적인 광 세기 분포를 도시한 그래프이며, 도 3은 상기 도 1의 위상 반전 마스크를 사용할 경우 나타나는 실제적인 광 세기 분포를 도시한 그래프이다.
위상 반전 마스크, 특히 교류의 위상 반전 마스크(alternating PSM)는 규칙적인 패턴(12)들이 마스크(10)의 셀 어레이 영역 전체에 걸쳐 밀도 높게 형성되어 있고, 이 패턴들 사이에 반전 영역(A)과 비반전 영역(B)이 교대로 형성되어 있는 마스크로서, 반전 영역(A)은 입사되는 광의 위상을 반전시키기 위해 소정의 깊이로 식각되어져 있고 비반전 영역(B)은 식각되지 않는 상태로 되어 있다. 이때, 반전 영역(A)의 폭(dA)은 비반전 영역(B)의 폭(dB)와 같다 (dA=dB). 상기 교류의 일반적인 위상 반전 마스크는 서로 이웃하는 패턴들 (빛이 통과하는 영역들) 중 어느 한쪽의 패턴에만 교대로 위상차를 줌으로써 해상도를 향상시키고 공정 마아진을 증대시킬 수 있다.
이때, 상기 도 1의 위상 반전 마스크를 통과한 광의 분포는 도 2에 도시한 바와 같이 반전 영역(A)과 비반전 영역(B)에 걸쳐 동일한 광 세기를 나타내어야 한다. 그러나, 실제로는 도 3의 경우처럼 반전 영역(A)에서 광 손실이 발생하여 반전 영역(A)에서의 광 세기(IA)는 비반전 영역(B)의 광 세기(IB)보다 작다 (IA＜IB). 이러한 광 세기의 차(ΔCD = │IA-IB│)는 위상차를 주기 위해 형성되는 반전 영역(A)에서 웨이브 가이드(wave guide) 현상이 발생하기 때문에 나타난다. 웨이브 가이드 현상은 광의 위상을 반전시키기 위해 마스크 (통상, 석영(Quartz)로 되어 있음)를 식각할 경우 마스크가 식각된 영역에서 형성된 석영의 평탄하지 않은 (non-plane) 구조에 의해 발생하는데, 이러한 웨이브 가이드 현상은 반전 영역에 광 손실을 발생시키므로 이 영역을 통과한 광의 세기를 저하시킨다.
도 4는 일반적인 위상 반전 마스크를 사용할 때 발생하는 광 세기 차이의 문제점을 해결하기 개발된 종래 제1 예에 의한 위상 반전 마스크를 도시한 단면도이다.
종래 제1 예에 의한 위상 반전 마스크는, 상기한 웨이브 가이드 현상에 의해 광 세기의 차이가 생기는 것을 방지하기 위해, 반전 영역 및 비반전 영역 모두에 언더 컷(under cut)을 형성한다. 그러나, 후속으로 진행되는 세정 시, 크롬이 부서지는(chipping) 손상(defect) (C 부분 참조)이 발생하여 마스크로써의 사용이 불가능하게 된다는 문제점이 있다.
도 5는 일반적인 위상 반전 마스크를 사용할 때 발생하는 광 세기 차이의 문제점을 해결하기 개발된 종래 제2 예에 의한 위상 반전 마스크를 도시한 단면도이고, 도 6은 상기 도 5의 위상 반전 마스크를 사용할 경우 나타나는 광 세기 분포를 도시한 그래프이다.
종래 제2 예에 의한 위상 반전 마스크는 석영(마스크 기판(10))이 식각되는 반전 영역(A)을 비반전 영역(B)에 비해 크게 만들어 주는 바이어싱(biasing ) 방법으로 형성한다. 이는 반전 영역에의 광 손실을 보상하기 위해 반전 영역(A)을 비반전 영역(B) 보다 더 커게 만들어주는 원리이다. 그러나, 이 경우 마스크 노광에 사용되는 e-빔(beam) 장비의 그리드(grid) 제약으로 도 6에 나타난 바와 같이 ΔCD는 여전히 남게 된다. 즉, 반전 영역의 폭(dA)이 비반전 영역의 폭(dB) 보다 크게되어 반전 영역(A)을 통과한 광의 세기(IA)가 비반전 영역(B)을 통과한 광 세기(IB)에 보다 커진 경우이다 (IA＞IB).
본 발명의 목적은 반전 영역과 비반전 영역 사이의 광 세기 차이를 없앨 수 있는 반도체 소자의 위상 반전 마스크를 제공하는데 있다.
본 발명의 다른 목적은 상기 위상 반전 마스크를 제조하는데 있어서 가장 적합한 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한, 본 발명에 의한 반도체 소자의 위상 반전 마스크는, 규칙적인 패턴들이 마스크의 셀 어레이 영역 전체에 걸쳐 형성되어 있고, 상기 패턴들 사이에 반전 영역과 비반전 영역이 교대로 형성되어 있는 위상 반전 마스크에 있어서, 상기 반전 영역의 폭은 상기 비반전 영역의 폭보다 크고, 상기 패턴들은 광 투과율이 조절된 물질로 형성되어 있는 것을 특징으로 한다.
상기 광 투과율이 조절된 물질은 반전 영역과 비반전 영역 사이의 광 세기 차이를 보상할 수 있는 물질로 광 투과율이 0% 이상 30% 미만인 것으로, 예컨대 크롬(Cr), 산화 크롬(CrOx) 또는 몰리브덴 실리사이드(MoSi) 등이다. 이때, 광 투과율은 광 투과율이 조절된 물질로 된 상기 패턴의 두께를 조절하여 조절한다.
셀 어레이 영역을 제외한 주변 영역은 크롬으로 블라인드 처리되어 있다.
상기 다른 목적을 달성하기 위한, 본 발명에 의한 반도체 소자의 위상 반전 마스크의 제조방법은, 마스크 기판 상에 광 투과율이 조절된 물질로 된 광 투과율 조절층을 형성하는 공정과, 사진 식각 공정을 행하여 상기 광 투과율 조절층을 식각함으로써 그 사이에 반전 영역과 비반전 영역이 교대로 형성되어 있는 규칙적인 패턴들을 형성하는 공정과, 상기 반전 영역을 노출시키는 모양의 레지스트 패턴을 형성하는 공정과, 노출된 상기 반전 영역의 마스크 기판을 소정 깊이로 식각하는 공정과, 상기 레지스트 패턴를 제거하는 공정을 포함한다.
광 투과율 조절층은 반전 영역과 비반전 영역 사이의 광 세기 차이를 보상할 수 있는 물질로 광 투과율이 0% 이상 30% 미만인 물질, 예컨대 크롬(Cr), 산화 크롬(CrOx) 또는 몰리브덴 실리사이드(MoSi) 등을 사용한다. 이때, 광 투과율은 상기 광 투과율 조절층의 두께를 조절하여 조절한다.
광 투과율 조절층이 식각 내성을 갖지 않을 경우, 상기 광 투과율 조절층 상에 식각 내성을 갖는 물질, 예컨대 크롬으로 된 식각방지층을 형성한 후, 상기 레지스트 패턴을 제거할 때 함께 제거한다.
반전 영역의 폭은 비반전 영역의 폭보다 더 크게 형성한다.
따라서, 본 발명에 의하면, 반전 영역 및 비반전 영역 주변의 패턴들을 광 투과율이 조절된 물질로 형성함으로써 반전 영역과 비반전 영역 사이의 광 세기의 차이를 없앨 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명에 의한 반도체 소자의 위상 반전 마스크 및 이를 제조하는 방법을 더욱 상세하게 설명하고자 한다.
도 7은 광 투과율이 조절된 물질로 패턴을 형성한 본 발명에 의한 위상 반전 마스크를 도시한 단면도이다.
본 발명에 의한 위상 반전 마스크는 마스크 기판(20)과, 상기 마스크 기판(20) 상의 셀 어레이 영역 전체에 걸쳐 규칙적으로 형성된 패턴(22)들과, 상기 패턴들 사이에 교대로 형성된 반전 영역(A)과 비반전 영역(B)로 되어 있다. 이때, 상기 반전 영역(A)의 폭(dA)은 상기 비반전 영역(B)의 폭(dB)보다 크고 (dA＞dB), 상기 패턴(22)들은 광 투과율이 조절된 물질로 형성되어 있다. 반전 영역(A)은 광의 위상을 반전시키기 위한 영역으로 상기 마스크 기판(20)을 소정의 깊이로 식각하여 형성한다.
상기 광 투과율이 조절된 물질은 반전 영역(A)과 비반전 영역(B) 사이의 광 세기 차이를 보상할 수 있는 물질로, 광 투과율이 0% 이상 30% 미만인 물질이다. 예컨대 크롬(Cr), 산화 크롬(CrOx) 또는 몰리브덴 실리사이드(MoSi) 등의 물질을 사용한다. 광 투과율은 광 투과율이 조절된 물질로 된 상기 패턴의 두께를 조절하여 조절한다. 또한, 도시하지는 않았지만 상기 셀 어레이 영역을 제외한 주변 영역은 크롬으로 블라인드(blind) 처리되어 있다.
본 발명에 의하면, 반전 영역과 비반전 영역의 주변에 형성되는 패턴들을 광 투과율이 조절된 물질로 형성하여 반전 영역에서의 광 세기가 비반전 영역에서의 광 세기보다 증가하는 것을 보정함으로써 두 영역 사이의 광 세기 차이를 없앤다. 즉, 패턴(22) 주변부를 광 투과율이 조절된 물질로 처리하게 되면 비반전 영역(B)의 광보정의 자유도가 증가되어 반전 영역(A)에서의 광세기와 같은 광을 만들 수 있어 ΔCD 문제를 해결할 수 있게 된다.
도 8은 본 발명에 의한 위상 반전 마스크를 사용할 경우 나타나는 광 세기 분포를 도시한 그래프로서, 반전 영역(A)과 비반전 영역(B) 사이의 광 세기 차이가 존재하지 않음을 알 수 있다.
도 9 내지 도 12는 상기 도 7의 본 발명에 의한 위상 반전 마스크를 제조하는 방법을 공정순서별로 설명하기 위한 단면도들이다.
먼저, 도 9는 광 투과율 조절층(22), 식각방지층(24) 및 제1 레지스트층(26)을 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 예컨대 석영으로 된 마스크 기판(20) 상에 반전 영역과 비반전 영역 사이의 광 세기 차이를 보상할 수 있는 물질로 광 투과율이 0% 이상 30% 미만인, 예컨대 크롬(Cr), 산화 크롬(CrOx) 또는 몰리브덴 실리사이드(MoSi) 등의 광 투과율이 조절된 물질을 도포하여 상기 광 투과율 조절층(22)을 형성하는 단계, 상기 광 투과율 조절층(22) 전면 상에, 예컨대 크롬(Cr)과 같은 물질을 증착하여 식각방지층(24)을 형성하는 단계 및 상기 식각방지층(24) 전면 상에 레지스트를 도포하여 상기 제1 레지스트층(26)을 형성하는 단계로 진행한다.
이때, 상기 식각방지층(24)은 이후의 식각 공정(예들 들어, 도 10과 도 11의 식각 공정)에서 상기 광 투과율 조절층(22)이 충분한 식각 내성 (즉, 이후의 식각 공정에 의해 상기 광 투과율 조절층이 손상되지 않을 정도의 내성) 을 갖는다면 형성하지 않아도 된다. 또한, 상기 광 투과율 조절층(22)의 두께를 조절하여 상기 광 투과율 조절층(22)의 광 투과율을 조절한다.
도 10은 광 투과율 조절층(22)과 식각방지층(24)을 사진 식각하여 패턴들을 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 상기 제1 레지스트층(도 9의 도면부호 26)을 노광, 현상하여 제1 레지스트 패턴(도시되지 않음)을 형성하는 단계와, 상기 제1 레지스트 패턴을 식각 마스크로 하여 상기 식각방지층(24)과 광 투과율 조절층(22)을 식각하는 단계로 진행한다.
이때, 상기 광 투과율 조절층(22)을 식각할 때 식각 마스크로는 상기 제1 레지스트 패턴 뿐만아니라 이미 식각되어 있는 식각방지층(24)도 사용되며, 상기 패턴들은 규칙적인 형태로 형성된다.
상기 패턴들을 형성한 후, 상기 제1 레지스트 패턴을 제거한다.
도 11은 반전 영역(A)를 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 상기 패턴들이 형성되어 있는 마스크 기판 전면 상에 레지스트를 도포하여 제2 레지스트층 (도시되지 않음)을 형성하는 단계와, 상기 제2 레지스트층을 노광, 현상하여 반전 영역(A)의 마스크 기판을 노출시키는 모양의 제2 레지스트 패턴(28)을 형성하는 단계와, 노출된 상기 마스크 기판을 소정의 깊이로 식각함으로써 광의 위상을 반전시키기 위한 반전 영역(A)을 완성하는 단계로 진행한다.
도 12는 상기 제2 레지스트 패턴(도 11의 도면부호 28)과 식각방지층(도 11의 도면부호 24)를 제거한 후의 단면도이다.
반전 영역(A)는 광의 위상을 반전시키기 위한 영역으로, 마스크 기판(20)을 소정 깊이로 식각하여 형성하고, 비반전 영역(B)는 광을 위상 반전없이 투과시키는 영역이다. 반전 영역(A)과 비반전 영역(B)는 패턴을 사이에 두고 교대로 형성되어 있으며, 반전 영역(A)의 폭(dA)이 비반전 영역(B)의 폭(dB)보다 더 크게 형성되어 있다(dA＞dB).
반전 영역(A)과 비반전 영역(B) 주변에 형성되어 있는 광 투과율 조절층(22)은 그 폭이 더 큰 반전 영역(A)의 광 세기를 낮추고 비반전 영역(B)의 광 세기를 높여 두 영역에서의 광 세기 차이(ΔCD)를 최소화 한다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
본 발명에 의한 반도체 소자의 위상 반전 마스크 및 이를 제조하는 방법에 의하면, 반전 영역과 비반전 영역의 주변에 형성되는 패턴들을 광 투과율이 조절된 물질로 형성하여 반전 영역에서의 광 세기가 비반전 영역에서의 광 세기보다 증가하는 것을 보정함으로써 두 영역 사이의 광 세기 차이를 최소화 한다.
도 1은 일반적인 위상 반전 마스크를 도시한 단면도이다.
도 2는 상기 도 1의 위상 반전 마스크를 사용할 경우의 이상적인 광 세기 분포를 도시한 그래프이다.
도 3은 상기 도 1의 위상 반전 마스크를 사용할 경우 나타나는 실제적인 광 세기 분포를 도시한 그래프이다.
도 4는 일반적인 위상 반전 마스크를 사용할 때 발생하는 광 세기 차이의 문제점을 해결하기 개발된 종래 제1 예에 의한 위상 반전 마스크를 도시한 단면도이다.
도 5는 일반적인 위상 반전 마스크를 사용할 때 발생하는 광 세기 차이의 문제점을 해결하기 개발된 종래 제2 예에 의한 위상 반전 마스크를 도시한 단면도이다.
도 6은 상기 도 5의 위상 반전 마스크를 사용할 경우 나타나는 광 세기 분포를 도시한 그래프이다.
도 7은 광 투과율이 조절된 물질로 패턴을 형성한 본 발명에 의한 위상 반전 마스크를 도시한 단면도이다.
도 8은 본 발명에 의한 위상 반전 마스크를 사용할 경우 나타나는 광 세기 분포를 도시한 그래프이다.
도 9 내지 도 12는 상기 도 7의 본 발명에 의한 위상 반전 마스크를 제조하는 방법을 공정순서별로 설명하기 위한 단면도들이다.

Claims (12)

  1. 규칙적인 패턴들이 마스크의 셀 어레이 영역 전체에 걸쳐 형성되어 있고, 상기 패턴들 사이에 반전 영역과 비반전 영역이 교대로 형성되어 있는 위상 반전 마스크에 있어서,
    상기 반전 영역의 폭은 상기 비반전 영역의 폭보다 크고, 상기 패턴들은 광 투과율이 조절된 물질로 형성되어 있는 것을 특징으로 하는 반도체 소자의 위상 반전 마스크.
  2. 제1항에 있어서,
    상기 광 투과율이 조절된 물질은 광 투과율이 0% 보다 크고 30% 미만인 것을 특징으로 하는 반도체 소자의 위상 반전 마스크.
  3. 제2항에 있어서,
    상기 광 투과율이 조절된 물질은 크롬(Cr), 산화 크롬(CrOx) 및 몰리브덴 실리사이드(MoSi) 등 중 어느 하나인 것을 특징으로 하는 반도체 소자의 위상 반전 마스크.
  4. 제1항에 있어서,
    상기 패턴은 상기 패턴의 두께를 조절하여 광 투과율이 조절된 것을 특징으로 하는 반도체 소자의 위상 반전 마스크.
  5. 제1항에 있어서,
    상기 셀 어레이 영역을 제외한 주변 영역은 크롬으로 블라인드 처리되어 있는 것을 특징으로 하는 반도체 소자의 위상 반전 마스크.
  6. 마스크 기판 상에 광 투과율이 조절된 물질로 된 광 투과율 조절층을 형성하는 공정;
    사진 식각 공정을 행하여 상기 광 투과율 조절층을 식각함으로써 그 사이에 반전 영역과 비반전 영역이 교대로 형성되어 있는 규칙적인 패턴들을 형성하는 공정;
    상기 반전 영역을 노출시키는 모양의 레지스트 패턴을 형성하는 공정;
    노출된 상기 반전 영역의 마스크 기판을 소정 깊이로 식각하는 공정; 및
    상기 레지스트 패턴과을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 위상 반전 마스크 제조방법.
  7. 제6항에 있어서,
    상기 광 투과율 조절층은 광 투과율이 0% 보다 크고 30% 미만인 물질로 형성하는 것을 특징으로 하는 반도체 소자의 위상 반전 마스크 제조방법.
  8. 제7항에 있어서,
    상기 광 투과율이 조절된 물질은 크롬(Cr), 산화 크롬(CrOx) 및 몰리브덴 실리사이드(MoSi) 등 중 어느 하나인 것을 특징으로 하는 반도체 소자의 위상 반전 마스크 제조방법.
  9. 제6항에 있어서,
    상기 광 투과율 조절층의 두께를 조절하여 광 투과율을 조절하는 것을 특징으로 하는 반도체 소자의 위상 반전 마스크 제조방법.
  10. 제6항에 있어서,
    상기 광 투과율 조절층이 식각 내성을 갖지 않을 경우, 상기 광 투과율 조절층 상에 식각 내성을 갖는 물질로 된 식각방지층을 형성한 후, 상기 레지스트 패턴을 제거할 때 함께 제거하는 것을 특징으로 하는 반도체 소자의 위상 반전 마스크 제조방법.
  11. 제10항에 있어서,
    상기 식각방지층은 크롬으로 형성하는 것을 특징으로 하는 반도체 소자의 위상 반전 마스크 제조방법.
  12. 제6항에 있어서,
    상기 반전 영역의 폭은 상기 비반전 영역의 폭보다 더 크게 형성하는 것을 특징으로 하는 반도체 소자의 위상 반전 마스크 제조방법.
KR1019980000551A 1998-01-12 1998-01-12 반도체 소자의 위상 반전 마스크 및 그 제조방법 KR100510447B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980000551A KR100510447B1 (ko) 1998-01-12 1998-01-12 반도체 소자의 위상 반전 마스크 및 그 제조방법
US09/227,860 US6114889A (en) 1998-01-12 1999-01-11 Phase locked loop for recovering clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980000551A KR100510447B1 (ko) 1998-01-12 1998-01-12 반도체 소자의 위상 반전 마스크 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19990065307A KR19990065307A (ko) 1999-08-05
KR100510447B1 true KR100510447B1 (ko) 2005-10-21

Family

ID=19531288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000551A KR100510447B1 (ko) 1998-01-12 1998-01-12 반도체 소자의 위상 반전 마스크 및 그 제조방법

Country Status (2)

Country Link
US (1) US6114889A (ko)
KR (1) KR100510447B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346838B1 (ko) * 2000-09-21 2002-08-03 삼성전자 주식회사 Ｐｌｌ 락 검출기회로 및 락 검출방법
KR100455384B1 (ko) 2002-04-19 2004-11-06 삼성전자주식회사 웨이브 가이드형 교번 위상 반전 마스크 및 그 제조방법
TWI533610B (zh) 2014-03-10 2016-05-11 瑞昱半導體股份有限公司 直流電壓產生電路及其脈衝產生電路
TWI514770B (zh) 2014-03-10 2015-12-21 Realtek Semiconductor Corp 直流電壓產生電路及其脈衝產生電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5503951A (en) * 1994-02-14 1996-04-02 International Business Machines Corp. Attenuating phase-shift mask structure and fabrication method
KR970016789A (ko) * 1995-09-11 1997-04-28 김광호 위상반전 마스크 및 그 제조방법
US5932377A (en) * 1998-02-24 1999-08-03 International Business Machines Corporation Exact transmission balanced alternating phase-shifting mask for photolithography
KR20020002676A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 위상 반전 마스크 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036221A (en) * 1989-03-31 1991-07-30 Texas Instruments Incorporated Circuit for eliminating metastable events associated with a data signal asynchronous to a clock signal
JP3208736B2 (ja) * 1991-11-08 2001-09-17 ソニー株式会社 Ｐｌｌ回路
US5799048A (en) * 1996-04-17 1998-08-25 Sun Microsystems, Inc. Phase detector for clock synchronization and recovery
US5828243A (en) * 1996-10-28 1998-10-27 Mti Technology Corporation Method for detecting clock failure and switching to backup clock
US5936430A (en) * 1997-07-21 1999-08-10 Hewlett-Packard Company Phase detection apparatus and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5503951A (en) * 1994-02-14 1996-04-02 International Business Machines Corp. Attenuating phase-shift mask structure and fabrication method
KR970016789A (ko) * 1995-09-11 1997-04-28 김광호 위상반전 마스크 및 그 제조방법
US5932377A (en) * 1998-02-24 1999-08-03 International Business Machines Corporation Exact transmission balanced alternating phase-shifting mask for photolithography
KR20020002676A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 위상 반전 마스크 제조방법

Also Published As

Publication number Publication date
KR19990065307A (ko) 1999-08-05
US6114889A (en) 2000-09-05

Similar Documents

Publication Publication Date Title
KR100258679B1 (ko) 감광층내에 피처를 패터닝하는 방법과 감광층내에 디바이스층을형성하는 방법
JP3368947B2 (ja) レティクル及びレティクル・ブランク
JP3411613B2 (ja) ハーフトーン型位相シフトマスク
JP2004069841A (ja) マスクパターンおよびそれを用いたレジストパターンの形成方法
US5935736A (en) Mask and method to eliminate side-lobe effects in attenuated phase shifting masks
KR0183923B1 (ko) 위상 반전 마스크의 제조방법
KR100510447B1 (ko) 반도체 소자의 위상 반전 마스크 및 그 제조방법
KR100219570B1 (ko) 하프톤 위상 반전 마스크 및 그 제조방법
KR19990070107A (ko) 하프톤 위상반전 마스크 및 그 제조방법
JPH07253649A (ja) 露光用マスク及び投影露光方法
JPH07287386A (ja) 位相シフトマスク及びその製造方法
KR100192360B1 (ko) 위상 반전 마스크 제조방법
US6479194B1 (en) Transparent phase shift mask for fabrication of small feature sizes
KR100236045B1 (ko) 위상반전 마스크 및 그 제조방법
KR100429860B1 (ko) 교번형 위상반전 마스크 및 그 제조방법
KR100219548B1 (ko) 위상반전마스크 및 그 제조방법
KR100213226B1 (ko) 마스크 및 이의 제조방법
JP3998756B2 (ja) 位相反転マスク及びその製造方法
KR100195240B1 (ko) 위상반전 마스크 및 그 제조방법
KR100546269B1 (ko) 하프톤 위상반전마스크 및 그 제조방법
KR100278645B1 (ko) 하프톤형 위상 반전 마스크 및 그 제조방법
US6933085B1 (en) Transparent phase shift mask for fabrication of small feature sizes
KR100224717B1 (ko) 위상반전 마스크 제조방법
KR100370136B1 (ko) 반도체 소자의 마스크 형성방법
KR100382609B1 (ko) 위상 반전 마스크의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee