KR100258679B1 - 감광층내에 피처를 패터닝하는 방법과 감광층내에 디바이스층을형성하는 방법 - Google Patents

감광층내에 피처를 패터닝하는 방법과 감광층내에 디바이스층을형성하는 방법 Download PDF

Info

Publication number
KR100258679B1
KR100258679B1 KR1019970057471A KR19970057471A KR100258679B1 KR 100258679 B1 KR100258679 B1 KR 100258679B1 KR 1019970057471 A KR1019970057471 A KR 1019970057471A KR 19970057471 A KR19970057471 A KR 19970057471A KR 100258679 B1 KR100258679 B1 KR 100258679B1
Authority
KR
South Korea
Prior art keywords
mask
region
phase shift
trim
area
Prior art date
Application number
KR1019970057471A
Other languages
English (en)
Other versions
KR19980033399A (ko
Inventor
리차드 에이 퍼그슨
윌리암 제이 에이데어
라스 더블유 라이브만
데이비드 에스 오그래디
Original Assignee
다비스 바톤 비
록히드 마틴 코포레이션
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다비스 바톤 비, 록히드 마틴 코포레이션, 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 다비스 바톤 비
Publication of KR19980033399A publication Critical patent/KR19980033399A/ko
Application granted granted Critical
Publication of KR100258679B1 publication Critical patent/KR100258679B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명에 의하면 이전의 노광 결함들을 제거하기 위해 블럭 크기가 증가된 마스크 치수를 갖는 위상 변이 트림 마스크를 사용하는 리소그래피적 패터닝 방법 및 마스크 세트가 제공된다.

Description

감광층내에 피처를 패터닝하는 방법과 감광층내에 디바이스층을 형성하는 방법
본 발명은 초대규모 집적 회로(very large scale integrated circuit;VLSI circuit)의 제조에 관한 것으로, 구체적으로는 위상 변이 마스크(phase shifted mask)를 사용하여 포토리소그래피 영상의 분해능을 향상시키는 방법 및 디바이스에 관한 것이다.
초대규모 집적(VLSI) 상보형 금속 산화물 반도체(CMOS) 칩은 일련의 물질 첨가처리들(즉, 저압 기상 반응법(low pressure chemical vapor deposition), 스퍼터링 오퍼레이션(sputtering operation) 등)과, 물질 제거처리들(습식 에칭법(wet etch), 리액티브 이온 에칭법(reactive ion etch) 등)과, 물질 변형처리들(즉, 산화처리(oxidation), 이온 주입법(ion implant) 등)에 의해 실리콘 웨이퍼상에 제조된다. 이러한 물리적 및 화학적인 오퍼레이션들은 웨이퍼 전체에 영향을 미친다. 예를 들어, 웨이퍼를 산성욕(acid bath)에 담그면, 웨이퍼의 표면 전체가 에칭처리될 것이다. 웨이퍼상에 초소형의 전기적 능동 디바이스(very small electrically active device)를 만들기 위해서는, 이러한 오퍼레이션들의 영향이 소규모의 명확하게 규정된 영역내로 한정되어야 한다.
CMOS 디바이스를 VLSI 제조하는 경우에 있어서 리소그래피는 일련의 프로세싱 단계 중 특정 오퍼레이션에 의해 실리콘 기반 물질(silicon base material)이 변질된 소(小)영역들로 규정된 오프닝(openning)들을 감광 폴리머(photosensitive polymer)(포토레지스트 혹은 레지스트라고 지칭되기도 함)내에 패터닝하기 위한 프로세스이다. CMOS 칩 제조 프로세스는 포토레지스트를 반복하여 패터닝하고 나서, 에칭이나 주입 혹은 침착(deposition) 등의 오퍼레이션을 행한 다음, 이러한 프로세스 수순을 다시 반복할 수 있도록 새로운 레지스트가 도포될 수 있게끔 상기 처리를 거친 포토레지스트를 제거함으로써 종료된다.
기본적인 리소그래피 시스템은 광원(light source)과, 웨이퍼로 전사될 패턴을 포함하는 스텐실(stencil)이나 포토마스크(photomask)와, 한 벌의 렌즈들과, 웨이퍼상의 기존 패턴들과 마스크상의 패턴들을 정렬(aligning)시키는 수단으로 이루어진다. 웨이퍼에 50 내지 100 개의 칩들이 포함되는 경우에는, 칩들을 한 번에 1 내지 4 개씩 단계적으로 패터닝하기 때문에, 이러한 리소그래피 기구들은 일반적으로 스테퍼(stepper)라고 지칭한다. 리소그래피 스테퍼와 같은 광 투영 시스템(optical projection system)의 분해능은 레일리 공식(Rayleigh's equation)에서 기술되는 파라미터들에 의해 제한된다.
R = k1λ/NA
여기서, λ는 투영 시스템에서 사용된 광원의 파장(단위는 ㎛임)이고, NA는 사용된 투영 광시스템의 애피처수(numerical aperture of the projection optics used)이다. k1은 조합된 리소그래피 시스템의 실제 분해능이 그 이론적인 분해능의 한계값(theoritical resolution limit)에 얼마나 가까운지를 표시하는 인자로서, 표준 노광 시스템(standard exposure system)에 있어서는 0.8부터 0.5까지의 범위내의 값을 갖는다. R은 ㎛ 단위의 분해능을 표시한다. 현재, 광 리소그래피의 최고 분해능은 248㎚ 파장에서 동작하는 원자외선(deep ultra violet;DUV) 스테퍼를 사용하여 얻을 수 있지만, 356㎚의 파장을 갖는 중자외선(mid ultra violet;MUV) 스테퍼도 역시 널리 사용되고 있다.
통상적인 포토마스크는 석영판(quartz plane)상에 크롬 패턴들이 있는 것으로, 마스크에서 크롬이 제거된 곳은 어디나 광이 투과된다. 마스크를 통해 특정 파장의 광을 포토레지스트가 코팅된 웨이퍼상에 투사하여, 마스크상에서 홀(hole) 패턴들이 위치된 곳의 레지스트를 감광시킨다. 레지스트가 적절한 파장의 광에 노광되면 레지스트 폴리머의 분자 구조에 변형이 생겨, 이 부분의 레지스트는 현상제에 녹아서 제거된다. (네가티브 레지스트 시스템의 경우에는 노광되지 않은 레지스트만이 현상처리된다.) 조명시, 포토마스크는, 턴 온(클리어 영역(clear area)내의 지점들)되거나 턴 오프(크롬으로 덮혀 있는 지점들)될 수 있는 무한소의 독립적인 광원들의 어레이로서 나타낼 수 있다. 이러한 독립적인 광원들에 의해 방사되는 광을 기술하는 전계 벡터의 진폭이 마스크의 단면을 가로질러 맵핑되면, 마스크상의 각 지점이 가질 수 있는 두 개의 가능한 상태들이 계단형 함수(step function)로써(라이트 온, 라이트 오프) 도시될 것이다.
이러한 종래의 포토마스크들은, 영상 진폭의 이진성(binary nature)으로 인해, 일반적으로 크롬 온 글래스(chrome on glass;COG) 이진 마스크라고 지칭된다. 완전히 정방형인 계단형 함수는 정확한 마스크면의 이론적인 극한에서만 가능하다. 마스크로부터 일정 거리, 예컨대 웨이퍼면 정도만큼만 떨어져도, 회절 효과로 인해 영상에 유한한 영상 슬로프(image slope)가 생기게 된다. 치수(dimension)가 작은 경우, 즉 인쇄될 영상들의 크기 및 간격이 λ/NA(NA는 노광 시스템의 애피처수)에 비해 작은 때에는, 인접한 영상들의 전계 벡터들이 보강 간섭한다. 따라서, 피처(feature)들 사이의 광세기 곡선은 완전히 다크 상태(dark)는 아니고, 인접한 피처들의 간섭으로 인해 생성된 상당량의 광 세기를 보인다. 노광 시스템의 분해능은 인접해 있는 라이트 피처(light feature)와 다크 피처(dark feature)들간의 광세기차(intensity differance)인 투영상(projected image)의 콘트라스트(contrast)에 의해 제한된다. 명목상 다크 부분(dark region)에서의 광 세기가 높아지면 인접한 피처들이 따로 떨어진 영상으로 인쇄되지 않고 하나로 연결된 구조로 인쇄되는 경우가 생길 수 있게 된다.
리소그래피에 의한 소영상들의 복사 품질(quality)은 유효 프로세스 관용도(available process latitude), 즉 올바른 영상 크기를 유지하는 범위에서 허용가능한 조사량(dose) 및 초점의 변화량에 크게 의존한다.
위상 변이가 없는 리소그래피(non-phase shifting lithography)에 대해서는 블로킹 마스크(blocking mask)들이 사용되어 왔다. 표준적인 다크 필드 트림 마스크(dark field trim mask) 또는 위상 변화(phase gradient)에 있어서는 트림 마스크들을 필요로 하지는 않지만 마스크 비용 및 복잡성이 증가된다.
마스크는 위상 변이 애플리케이션(phase shift application)용으로 제조되어 왔다. 위상 변이 마스크(PSM) 리소그래피는 마스크상에 제 3 파라미터를 도입함으로써 리소그래피 프로세스 관용도를 높이거나 더 낮은 k1값(수학식 1 참조)이 사용될 수 있게 한다. 전계 벡터도 임의의 벡터량과 마찬가지로 크기와 방향을 가지며, 위상이 0°인 때에는 턴 온되고 위상이 180°인 때에는 턴 오프되는 식으로 전계 진폭이 온, 오프로 변화한다. PSM에서의 이러한 위상 변화는 광 빔이 마스크 재료를 통해 진행하는 거리를 변경시킴으로써 이루어진다. 마스크에 적절한 깊이로 홈을 파서, 마스크의 얇은 부분을 진행하는 광과 마스크의 두꺼운 부분을 진행하는 광이 180°의 위상차를 갖게 하면, 즉 이 두 광의 전계 벡터의 크기는 같지만 그 방향이 정확히 반대가 되게 하면, 서로 간섭하여 완전히 상쇄된다. PSM에 대해 더욱 자세히 알고자 한다면, "Phase-Shifting Mask Strategies: Isolated Dark Lines", Marc D. Lvenson, Microlithography World, March/April 1992, pp. 6-12를 참조한다.
그러나, 개선된 동적 랜덤 액세스 메모리(DRAM) 기법들에 의해 고성능 논리 미분기(logic derivative)가 제조됨으로써, 이제 PSM 리소그래피의 한계가 도전받고 있다. 이 기법들은 큰 칩 영역에 걸친 게이트 구조물에 대해 인쇄된 게이트 길이가 0.25 마이크론 이하일 것과 빈틈없는 치수 제어(tight dimensional control)를 당면 과제로 하는 발전 단계에 있다. 이 논리 기법들은 기존의 DRAM 기법에 있어서의 게이트 길이 감축에 기초하고 있기 때문에, 전체 레이아웃 피치를 모든 핵심적인 마스크 레벨(critical mask level)들에 대해 일정하게 유지함으로써, 스케일링된 게이트 레벨(scaled gate level)상에 있는 협폭의 라인들을 광학적으로 격리시킨다. 협폭의 격리된 라인들에서의 정밀한 라인 폭 제어에 대한 요구로부터 이 논리 애플리케이션들을 위한 위상 에지 PSM에 대한 요구가 대두되었다.
위상 에지 위상 변이 마스크(phase edge phase shifted mask)는 위상 변이 마스크 기법의 일종이다. 구체적으로 말하자면, 위상 에지 PSM 리소그래피는 마스크상의 불투명 피처하에서 위상을 변화시킴(phase transition)으로써 콘트라스트를 향상시키는데 사용된다. 이러한 위상 변화는 마스크상의 협폭 라인 구조물의 한 쪽 옆에서 석영 마스크 기판을 적당한 깊이로 에칭함으로써 이루어진다. 마스크상의 모든 협폭 라인 구조물들이 서로 연결되지는 않고, 에칭된 영역의 몇몇 에지들은 석영 영역에서 끝난다. 위상이 180°변화하면 영상의 세기가 최소로 되기 때문에, 이러한 초과 위상 에지(excess phase edge)들에 의해 협폭의 다크 라인들이 인쇄될 것이다. 나머지 위상 에지(residual phase edge)들에 의해 노광되지 않은 채 남아 있는 영역에서만 광을 투과시키는 제 2 마스크인 트림 마스크에 의해 원하지 않은 영상들을 제거한다.
위상 에지 위상 변이 마스크들을 구현하는데 있어서 두 가지의 중요한 문제에 직면하였다. 하나는, 위상 변이 마스크를 특히 결함없이 제작하는 것이 매우 어렵다는 것이다. 표준적인 (이진 크롬 온 글래스) 마스크 결함들은 통상적으로 마스크 제조 공정의 마지막 단계에서 생기며, 복구 공정(repair process)을 거쳐 완전한 마스크로 만들어진다. 이에 비해, 위상 에지 PSM에 대한 마스크 검사 및 수리 요건들은 이러한 표준 마스크들에 있어서보다 훨씬 더 복잡하다. 위상 에지 PSM에 관련된 두 번째 문제는, 위상 에지 PSM의 노광 처리가 다음의 두 단계를 거쳐서 행해져야 한다는 점이다. 즉, 먼저 웨이퍼를 노광 처리하여 실제 PSM을 만든 다음, 이러한 유형의 PSM을 설계 및 제작할 때 필연적으로 생기는 나머지 에지(residual edge)들을 제 2 감광 처리에 의해 제거한다. 이러한 이중 감광 처리는 매우 성가시고 비용이 많이 들며, 조합된 포토 프로세스의 리소그래피 프로세스 관용도를 일정 정도 감소시킨다. 이러한 비교는, 이론적으로 볼 때, 트림 마스크없이 PSM만을 사용하면 매우 큰 프로세스 관용도를 줄 수 있을 뿐 아니라 사용되지 않을 패턴들을 만들지도 않는다는 각본에 따라 이루어진 것임을 알아야 한다. 위상 에지 PSM에서의 이러한 단점에도 불구하고, 위상 에지 PSM을 사용함으로써 피처 분해능을 비약적으로 향상시킬 수 있기 때문에, 논리 디바이스 프로세싱 기법들의 리소그래피에서는 트림 마스크의 불편함과 프로세스 관용도의 감소가 용인되어 왔다.
도 3은 도 1에서 선택 및 도시된 게이트 레벨 회로 패턴 샘플(1)용인, 위상 에지 PSM을 사용한 종래의 트림 마스크 설계를 도시한다. 도 2는 회로 패턴 샘플(1)에 적용가능한 위상 변이 설계(phase shifted design)를 도시한다. 도 2에서 예시된 불투명한 마스킹 패턴 피처(10)는 "살(tine)"들(11-17)을 갖는 "빗 모양"의 구성으로 도시되어 있다. 예로서 사용된 빗 모양의 구조(10)는, 이 빗 모양 구조물의 기부(base)에 전압을 인가함으로써 일련의 게이트들(즉, 살들)을 동시에 턴 온할 필요가 있는 경우에는 언제나, 칩 설계시 게이트 레벨에서 발견될 수 있다. 이 살들이 바로 위상이 변화되도록 요구되는 핵심 피처들이다.
살(11)을 살펴보면, 백색(위상이 변이되지 않은 상태, 0°) 바탕(white bacground)(20)에서부터 위상이 180°변이된 영역으로서 형성된 투명 위상 영역(사선으로 표시된 영역)(11a)으로의 변화가 도시된다. 유사한 위상 변화가 살들(12-17)에 대해서도 도시된다. 나머지 위상 에지들(11e, 13e, 15e, 17e)은 제각기, 관련된 불투명 패턴들(11-17)들과 겹치지 않은, 위상 영역들(11a, 13a, 15a, 17a)의 에지들이다.
도 3에는 이에 대응되는 라이트 필드 트림 마스크 설계(130)가 도시되어 있는데, 이 라이트 필드 트림 마스크 설계(130)는 나머지 위상 에지 영상에 인접해 있는 임의의 바람직한 영상의 리소그래피적 성능에 역효과를 미치지 않으면서, 웨이퍼상에서 이러한 나머지 위상 에지 영상들을 완전히 제거하기에 충분한 정도로만 각각의 나머지 위상 에지 영상 주변의 영역들을 노광시킨다는 구상을 전제로 한 것이다. 이 점을 목표로, 종래의 트림 마스크(130)는 트림 패턴이 라이트 투과 영역들이나 오프닝들(130a, 130b, 130c, 130d, 130e, 130f)로서 설계된 다크 필드 마스크로서 설계되고, 여기서 오프닝들(130a-130f)(가로선으로 표시된 영역)들은, 도 3에 도시된 바와 같이, 각각의 관련된 나머지 위상 에지(11e-17e)에서 오버랩 길이(overlap distance) w를 형성하기에 충분한 폭을 갖는다. 트림 마스크가 다크 필드이기 때문에, 나머지 위상 에지에 근접해 있지 않은 모든 PSM(위상 에지 위상 변이 마스크) 패턴들이 광에 노출되지는 않을 것이다. 웨이퍼상에서, 나머지 위상 에지들로부터 생기는 영상들 이외의, PSM상의 대부분의 패턴들은 바람직하므로, 원칙적으로 이러한 배치가 잘 동작할 것으로 기대할 수 있다.
예로써, 미국 특허 제 5,424,154호(보로도브스키(Borodovsky))에는 불투명 조명(oblique illumination)이나 퓨필 필터링(pupil filtering) 혹은 위상 변이(phase shifting)를 이용하여 제 1 마스크를 통해 사전 노광한 다음 제 2 마스크를 사용하는 기법이 기술되어 있는데, 여기서 제 2 마스크는 다크 필드 트림 마스크로서 사용된다. 상기 출원 명세서에서는, 보족(補足) 영상(complimentary image)들과 액티브 영역 영상(active area image)들이 제 1 및 제 2 마스크 세트로 감광층상에 형성되며, 이중 마스크 노광 처리를 거치고 나면 보족 영상들이 제거된다.
그러나, 실제의 경우에는, PSM상의 마스크 노광 결함이 리소그래피 기법을 구현하는 데 있어서 중요한 문제점으로 남는다. 그 중에서도, 포토리소그래피 기법에 사용된 위상 변이 마스크에 대한 이전의 다크 필드 트림 마스크들은 원하지 않는 영역도 노광시켜 제조되도록 한다는 문제점이 있다. 또한, 당업계에서 표준화된 임의의 방식으로 이러한 결함들을 검사 및 복구하는 것은 번잡스럽고 제어가 곤란하여 품질 제어(quality control)에 관련된 문제들을 야기한다.
마스크 제조 및 노광 프로세스에서 이러한 결함들의 발생이나 이러한 결함에 의한 영향을 최소화할 수 있다면 위상 에지 PSM 리소그래피의 비용이 크게 감소되고 PSM 기법을 보다 적시에 이용할 수 있을 것이다. 그러나, 본 발명에 앞서, 무결함 위상 에지형(defect-free phase edge type) PSM이 제공되어 실제에 있어서 이러한 문제점을 회피할 수 있게 되었다.
본 발명의 목적은 나머지 위상 에지 영상들을 제거하여 위상 에지 PSM상의 결함 감지 영역(defect sensitive area)을 줄이는 방법 및 디바이스를 제공하는 것이다.
본 발명의 다른 목적은 PSM상의 바람직한 패턴들을 선택적으로 확대시켜 트림 마스크를 위한 보호용 도형(protect shape)들을 만드는 트림 마스크 설계 루틴을 제공하는 것이다.
이전의 노광 결함들을 제거할 수 있도록 블럭 크기 및 폭이 증가된 마스크 치수를 갖는 본 발명의 위상 변이 트림 마스크(phase shift trim mask)를 사용함으로써 상기한 것 뿐 아니라 그밖의 목적, 잇점, 장점들도 얻을 수 있다. 구체적으로, 본 발명에 따른 방법은 위상 에지 PSM을 이용한 이전의(제 1) 감광 단계에서 인쇄된(규정된) 회로 패턴 도형들을 보호하는 트림 마스크의 사용을 도입하여 노광 공정을 행함으로써, 원하지 않는 나머지 위상 에지 패턴들만 제거하는 것이 아니라 모든 다른 감광 영역들의 패턴들을 제거하게 된다.
본 발명의 바람직한 실시예에서, 본 발명의 마스크 세트는 포지티브 포토레지스트인 감광층에 영상을 형성하는데 사용된다. 이 마스크들은 액티브 피처에 대응하는 광 블럭킹 영역(light blocking region)과, 액티브 피처 주위에 오픈된 광 투과 영역(open light transmittimg area)들을 가진다. 포토레지스트 층을 현상한 후, 마스킹된 층을 에칭하여 종래의 방법으로 패턴된 라인 및 게이트들을 형성한다.
본 발명의 기법이 갖는 장점은 실질적이다. 그 중 하나를 들자면, 보호용 도형들에 의해 덮히지 않은 모든 영역들이 제거될 것이기 때문에, PSM상에서 이 영역들내에 결함이 있는지 여부가 상관없게 된다. 따라서, PSM의 결함 위험 영역(defect critical area)이 보호용 도형으로 국한되며, 이 면적은 전체 칩 면적에 비해 훨씬 작다. 소정의 결함 밀도(defect density)(단위 면적당 결함수)에 있어서, 완전한 마스크(즉, 회로를 손상시킬 수 있는 결함이 없는 마스크)를 제작할 가능성은 이러한 위험 면적의 축소에 정비례하여 증가한다. 또 다른 장점으로는, 원 설계로부터 직접 스케일링되며(directly scaled), PSM 설계와는 본질적으로 무관한 블럭아웃 도형(blockout shape)들의 설계가 정교한 CAD 루틴에서 자체 유도된 위상 에지들을 추적해야 하는 종래의 트림 마스크 설계에 비해 간단해졌다는 것을 들 수 있다.
결과적으로, 본 발명은 리소그래피적 프로세스 관용도가 증가된 위상 변이 마스크들을 제공함으로써 VSLI 프로세스로 보다 소형의 패턴들이 복제될 수 있도록 한다.
또한, 본 발명에서 사용된 트림 마스크를 라이트 필드 트림 마스크(light field trim mask)로 구현할 수도 있다. 라이트 필드 마스크란 다크 마스킹 영역들이 복사선 투과 영역을 배경으로 이에 둘러싸여 격리되어 있음을 의미한다. 트림 마스크내의 격리된 마스크 영역들은, 이 격리된 마스크 영역의 전체적인 이차원적 형태가 PSM 마스크에 의해 규정된 액티브 피처 영역과, PSM 패턴으로 규정된 액티브 피처 영역의 각각의 에지로부터 확대되어 있는 양을 나타내는 각각의 위상 에지로부터의 확대량을 더한 것과 같은 크기로 이들을 완전히 오버래핑하는 크기의 형태를 갖도록 치수가 정해진다.
본 발명을 구현하는데 있어서, 보호용 도형은 최소한 PSM 마스크와 보호 (트림) 마스크간의 오버레이 에러(overlay error) 값인 원래의 설계 도형의 치수에 비례하는 양만큼 확대되어야 한다. 또한, 트림 마스크내의 격리된 마스크 영역들은 위상 변이에 의하지 않고 쉽게 인쇄될 수 있는 보호용 도형 크기로서 결정된 최소 피처 크기(minimum feature size)를 가져야 한다. 적어도 1.0 레일리 단위(Rayleigh units) 정도인 최소 피처 크기는 일반적으로 이러한 후자의 조건을 만족시킬 것이다. 레일리 단위는 λ/NA로 정의되며, 여기서 λ의 단위는 ㎛이다.
본 발명의 이러한 트림 마스크 설계 피처들은 위상 에지 마스크에 종래의 트림 마스크들을 사용한 것과 관련하여 발생되는 노광 결함들을 현저하게 감소시키는 것으로 밝혀졌다. 따라서 본 발명은 위상 에지 PSM을 사용할 때 마스크상의 결함 감지 영역을 효과적으로 제거하는데 사용될 수 있는 기법을 제공한다. 즉, 본 발명에서 사용된 라이트 필드 트림 마스크는 노광된 위상 에지들에 의해 생성된 외적 웨이퍼 레지스트 패턴들을 트리밍한다. 또한, 본 발명은 위상 에지 위상 변이 마스크(PSM)의 결함을 복구할 필요를 없애준다. 본 발명은 실질적인 임의의 하이 엔드 VLSI IC 제조 공정으로 쉽게 통합될 수 있다.
본 발명은 또한 본 명세서에 기술된 라이트 필드 트림 마스크를 포함하는 마스크 세트와 본 발명의 마스크 세트 구성을 갖는 감광층 패터닝 방법을 포함한다.
본 발명의 목적 및 특징들은 바람직한 실시예에 대한 설명 및 몇몇 도면들로부터 보다 명백해 질 것이다.
도 1은 흑색 도형들로 투명한 바탕에 있는 불투명 (크롬) 마스크 패턴들을 나타내는 기본적인 게이트 레벨 회로 패턴을 도시하는 도면,
도 2는 도 1의 회로 패턴의 위상이 변이된 설계를 도시하는 도면으로서, 나머지 위상 에지들은 불투명 패턴들상으로 겹쳐지지 않는 위상 영역들의 에지(위상이 0°인 부분은 블랭크 영역으로 도시되고, 위상이 180°인 도형들은 사선으로 빗금쳐진 영역으로 도시됨)인 도면,
도 3은 도 2에 도시된 간단한 회로 패턴의 위상이 변이된 설계에 적용되는 종래의 트림 에지 마스크 설계를 도시하는 도면,
도 4는 가로 줄무늬 영역으로 도시된 블럭아웃 도형들과 위상 도형들을 포함하는 본 발명의 트림 마스크 패턴을 구현하는 회로 배치도,
도 5는 도 4에서 점선으로 표시된 회로 부분(50)에 대한 확대도,
도 6은 도 3에 도시된 종래의 다크 필드 트림 마스크(정방형)와 비교하여, 도 4에 도시된 본 발명의 트림 마스크 설계(다이아몬드형)에 기초한 블럭아웃 도형에 대한 프로세스 관용도(소정의 노광 허용도에서의 초점 길이)를 비교하는 그래프―다이아몬드 마커들로 표시된 여러 곡선들은 여러 가지 오버레이 에러도에 대해 구한 것임―,
도 7은 본 발명에 따라 구현된 프로세스의 논리를 도시하는 흐름도.
도면의 주요부분에 대한 부호의 설명
1 : 게이트 레벨 회로 패턴 샘플 10 : 불투명한 마스킹 패턴 피처
11, 12, 13, 14, 15, 16, 17 : 일련의 게이트들
11a, 12a, 13a, 14a, 15a, 16a, 17a : 위상이 180°변이된 투명 위상 영역
30 : 트림 마스크 형태 30a, 30b, 30c, 30d, 30e : 오프닝
본 발명은 원래의 회로 설계(즉, 마스크상에 불투명 크롬 형상이 규정되어 있는 설계)를 취하고 이들을 확장하여 보호용 도형을 트림 마스크에 설치하는 것을 포함한다. 블럭아웃 도형(bolckout shape)의 크기(혹은 보다 적합하게는 이 블럭아웃 도형을 만드는데 사용된 확장 인자(expansion factor))를 결정하는 데에는 두 가지의 상충되는 문제가 해결되어야 한다. 구체적으로 말하자면, 블럭아웃 도형은 보다 커야 하고, 이중 노광 시스템, 즉 위상 에지 PSM과 트림 마스크의 리소그래피적 영향은 보다 작아야 한다.
본 발명에 있어서, 한 가지 목적은 원래의 고 분해능 패턴들을 저 분해능 프로세스로 인쇄된 보호용 도형의 그늘 아래에 숨기고, 트림 마스크에 의해 드리워지는 그늘을 보다 확장하여, 원래의 도형이 더욱 잘 보호되도록 하는 것이다. 반면에, PSM상의 결함 위험 영역은 보호용 도형의 면적에 정비례하므로, 보호용 도형이 커짐에 따라, 결함 감지를 감소시키는 광 필드 트리밍의 장점이 줄어든다.
이러한 기본적인 사항들을 염두에 두면서, 본 발명에 따라, 위상 변이 마스크와 함께 사용되어 집적 회로 설계를 감광층에 리소그래피적으로 패터닝시키는 적당한 보호 트림 마스크가 도 7의 흐름도에서 설명된 논리로 기술된다.
도 7의 기능 블럭(701a)은 트림 마스크의 치수를 적절하게 정하기 위한 제 1 조건(first criterion)을 입력하는 것을 기술한다. 이 피처들이 얼마나 확장되어야 하는지를 알아볼 때, 본 발명은, 리소그래피에서 두 개의 마스크 레벨(즉, PSM과 트림)들을 정렬시키는 경우에는 항상 소정 정도의 에러가 존재하므로 PSM과 보호 (트림) 마스크간에 오버레이 에러가 발생한다는 사실을 고려한다. 따라서, 이러한 오버레이 에러를 고려하여, 본 명세서에 기술된 방식으로 보호용 도형의 크기를 증가시킬 필요가 있다. 다시 말하면, PSM 마스크에 의해 규정된 대응하는 원래의 설계 피처 도형에 관한 보호용 도형의 확장량은 최소한 PSM과 보호 마스크간의 오버레이 에러량의 값이어야 한다. 도 7에서의, 일명 "오버레이 에러", 즉 약어로 "OL"이라는 것은 감광 기구의 정렬 시스템과 관련된 특성 치수 변수(characteristic dimension variation)이며, 이상적인 정열 상태로부터 이탈된 경우에 있어서 두 레벨들간의 최악예 위치 부정합량(measure of the worst case misregistration)이다. 예를 들어, △이 두 개의 인접하여 정렬되어 있는 레벨들(즉, 여기서는 PSM 마스크와 보호 트림 마스크)간의 최악예 위치부정합량이고 PSM("A")와 트림("B") 레벨들 사이에 n 번의 정렬 단계가 있으면, 최악예 위치부정합 거리 MA,B(단위는 ㎛)는 일반적인 공식 MA,B=(N1/2△)(여기서, △는 모든 레벨들에 대해 동일하다고 가정함)에 의해 계산된다. 본 발명에서는, 한 개의 PSM 마스크와 한 개의 트림 마스크를 사용하여 한 번의 정렬 단계만이 들어있다. 따라서, 본 발명에서는 n이 1이며, 상기 공식은 MA,B=△로 되어, 오버레이 에러 "OL"이 그 자체로서 최악예 위치부정합 거리와 같아진다.
도 7의 기능 블럭(701b)에 기술된 바에 의하면, 적절한 보호용 도형의 생성을 위한 제 2 조건은 보호용 도형의 전체 크기(폭)에 관련된다. 본 발명에서, 보호용 도형의 "최소 피처 크기", 즉 약어로 "MD"(도 7 참조)는 위상 변이에 의하지 않고 쉽게 인쇄될 수 있는 치수이다. 따라서 이 보호용 도형에 대한 최소 피처 크기는 리소그래피 프로세스에 의해 일상적으로 재생 및 제거될 수 있는 보호용 도형의 최소 치수에 대한 함수이다. 기능 블럭(701b)에 도시된, 이러한 제 2 조건을 만족시키기 위해서는, 트림 마스크를 구성하고 있는 보호용 도형들의, 마이크로미터 단위의 최소 피처 크기(즉, 이 피처에 대해 임의의 방향으로 측정된 ㎛ 단위의 최소 에지간 거리)가 적어도 1.0 레일리 단위(λ/NA)정도이거나 이보다 큰 크기를 갖는 것으로서 계산되어야 한다. 예를 들어, λ가 248㎚(0.248㎛)이고 NA가 0.5인 경우, 이 노광 시스템에 대한 1.0 레일리 단위의 값은 대략 0.5㎛이며, 바람직하게는 적어도 500㎚(0.5㎛)로 설정되어야 하는 보호용 도형의 최소 크기를 따라간다. 보호용 도형이 너무 작으면, 영상이 흐릿해져서, 예컨대 명목상 보호되는 영역으로 광이 침투하여, 프로세스 관용도를 감소시킨다. 이 제 2 조건을 다른 노광 기구들에 적용함으로써, 보호용 도형의 실제 크기는 λ와 NA 값들 각각에 의존하여 변화하지만, 그 효과는 동일하다(즉, 보호용 도형이 쉽게 인쇄될 것이다)
다음으로, 기능 블럭(701)에 도시된 바에 의하면, 기능 블럭(701a)으로부터 주어지는 "OL" 값을 계산에 넣음으로써 기능 블럭(700)에서 제공된 입력 설계 데이터가 확대되어 보호 마스크 형태를 확정한다. 보다 구체적으로, 기능 블럭(701)에서, 보호 트림 마스크의 형태는 "OL" 값만큼 PSM 마스크에서 기술된 불투명 디바이스 패턴들을 확대시킴으로써 확정된다. 다음으로, 기능 블럭(702)에서 지시된 바와 같이, 보호용 도형의 폭이 "MD"(즉, 적어도 1 레일리 단위) 이상인 것을 보증할 수 있도록 점검이 행해져야 한다. 따라서, 상기한 본 발명의 제 1 조건 "OL"이 제 2 조건 "MD"에도 부과됨으로써, 결국, 보호용 도형이 원래의 설계보다 적어도 오버레이 에러 "OL" 양만큼 커야할 뿐 아니라, 이에 더하여, 확대량이 1.0 레일리 단위보다 작지 않은(즉, ≥MD) 보호용 도형을 제공할 수 있을 정도는 되어야 한다.
이러한 제 2 조건이 만족되면(즉, 구조물 폭≥MD), 기능 블럭들(704, 705)에서 지시된 것과 같이, 모든 설계 부분들이 공통의 출력 데이터 레벨에 합체되어 출력될 수 있다.
반면에, 기능 블럭(702)에서 행해진 비교에 기초하여 MD보다 작은 폭을 갖는 보호용 도형 구조물들이 기능 블럭(703)에서 발견된다면, 기능 블럭(703a)에서 지시된 바와 같이, 협폭의 구조물들이 에지당 1 설계 그리드(design grid)만큼 확대된다. 그리고 나서, 교정된 설계가 모든 보호용 도형 폭들이 MD 이상인 것으로 판단될 때까지 필요한 횟수만큼 기능 블럭들(702, 703)을 거치면서 반복하여 점검된다.
이제 도 4를 참조하면, 본 발명에 따른 마스크 세트의 대표적인 실시예가 도시된다. 도 4는 샘플 회로(1)에 대한 트림 마스크 형태(30)을 구성하고 있는 블럭아웃 도형(수평 줄무늬 영역)를 도시하는데, 여기서 트림 마스크 형태는 상기한 본 발명의 설계 루틴 및 방법을 그대로 적용함으로써 마련된 것이다. 이 방법은 필요한 계산들을 자동화 및 용이화하는 컴퓨터 루틴을 사용함으로써 회로(1)에 적용될 수 있다. 도 7의 논리에 따른 PSM 설계에 대한 트림 마스크(30)의 블럭 아웃 보호용 도형 제작은, 본 명세서에서 참고문헌으로서 언급되어 있는 미국 특허 제 5,481,473호에 기술된 IBM의 계층적 도형 처리 엔진들과 같은 CAD 애플리케이션에 숙련된 자에 의해 구현될 수 있다.
도 4에 도시된 회로 어레이(1)는 도 1에서 흑색 영역으로 도시된 것과 동일한 "빗 모양의" 게이트 어레이 구조물(10)을 포함하며, 이 빗 모양의 회로 레이아웃(10)은 도 2에서 도시된 것과 동일한 위상 도형들(phase shape)(11a, 13a-17a)(사선으로 빗금질된 영역)을 갖는다. 위상이 변이된 영역(phase shifted area)들(11a, 13a-17a)은 투명한 영역(20)들과 180°만큼 위상차가 난다. 도 2에 도시된 마스크 패턴은 본 발명을 실시할 때 액티브 피처 영역(active feature region)와 위상이 변이된 영역을 기입하기 위해 사용되는 위상 변이 마스크(phase shifting mask)인 디바이스 마스크를 나타낸다.
도 4에서, 트림 마스크(30)는 별개의 블럭 아웃 (보호용) 도형들(30a, 30b, 30c, 30d, 30e)(수형 줄무늬 영역들)로 이루어진다. 블럭 아웃 도형들(30a-30e)은, 밝은 배경에 대해 불연속적인, 불투명 트림 마스킹 영역들로서 형성되어 있다는 점에서, 즉 블럭 아웃 도형들(30a-30e)이 제각기 광 투과 영역들로 둘러싸여 있다는 점에서, 격리되어 있다고 표현된다.
마스크 패턴의 격리부 중 도 4에서 표시된 부분을 도 5에서 확대하여 도시한 영역(50)을 참조하면, 트림 마스크 부분(30d)이 액티브 피처 영역(13)을 완전히 덮고 있는데, 정렬되어 있는 마스크들을 투시화법으로 보면, 트림 마스크 부분(30d)이 액티브 피처(13)의 각 옆쪽 에지들(13a∼13f)에서부터 제각기 수직 방향으로 we씩 확장되어 더 큰 치수를 갖는다. 확장 길이 we는 최소한 PSM 마스크와 보호 마스크의 오버레이 에러값으로서, 본 실시예에서는 75㎚이다. 트림 마스크 부분(30d)의 전체 폭 wT는 최소한 1.0 레일리 단위 이상으로서, 본 실시예에서는 500㎚이다. 따라서, 선택된 원래의 PSM 패턴들의 폭을 기준으로, 트림 마스크와 PSM 마스크간의 오버레이 에러 값인 75㎚만큼 블럭 아웃 보호용 도형들을 원래의 대응하는 피처 도형들보다 75㎚ 더 확장시키고, 모든 보호용 도형들의 최소 크기를 점검하여 이 최소 크기가 본 실시예를 구현하기 위해 고안된 리소그래피 스테퍼에 대해 1.0 레일리 단위를 이루는 500㎚(0.5㎛) 이상이 됨을 보증한다.
본 발명자는 본 발명의 트림 마스크를 설계하는데 있어서 불투명한 보호용 도형들이 바람직한 PSM 패턴들보다 크기면에서 얼마나 더 커야(더 확장되어야) 하는지를 적절하게 수량화하는 것이 중요하다는 사실을 알게 되었다. 이러한 크기증가(oversizing)는 저분해능의 이진 리소그래피로 노광된 보호용 도형들에 의해 전체 리소그래피 프로세스 관용도가 좌우되지 않도록 하고 이 트림 마스크 대 위상 마스크 정렬시의 오버레이 에러를 고려하기 위하여 필요하다.
공중 영상 시뮬레이션(aerial image simulation)("SPLAT")을 사용하여 블럭 패턴 크기의 축소에 따른 전체 프로세스 관용도의 감소를 측정하였다. 도 6은 소정의 노광 조건(0.5 NA, 0.6σ, 248 ㎚ DUV)에 있어서, 200㎚ 폭의 PSM 도형에 대해 블럭 패턴 보호 크기를 500㎚로 하면 20% 노광 관용도에서 평균 11%의 초점 길이 손실을 초래한다는 것을 도식적으로 보여준다.
도 6에서 다이아몬드 모양으로 표시된 결과들을 얻는데 사용된 기본적인 디바이스 및 위상 변이 마스크와 라이트 필드 트림 마스크 설계는 도 4에 도시된 것과 동일한 것이다. 비교하자면, 이 연구를 위해 사용된 종래의 다크 필드 트림 마스크는 도 3에 도시된 것과 같은 마스크 패턴으로서, 위상 에지 오버랩 값 w는 3 시그마(디바이스 마스크와 위상 변이 마스크와 다크 필드 트림 마스크(130)간의 정렬 오버레이 또는 정렬 정확도의 표준 편차)이다.
도 6은 +/- 100㎚ 범위의 오버레이 에러에서는 프로세스 폭의 감소가 초래되지 않음을 보여준다. 도 6은 200㎚ 폭의 PSM 도형에 대해 보호용 도형의 폭을 500㎚로 하면, 이 보호용 도형이 임의의 방향으로 최대 100㎚ 정도까지 잘못 정렬된 경우라도, 원래의 도형을 충분히 잘 보호할 수 있음을 보여 준다. 앞 문장에서 사용된 "충분히 잘"이라는 용어는 PSM상의 결함 감지 영역을 축소시키는 잇점을 제공하지 않는 종래의 트림 마스크 프로세스에 대한 프로세스 관용도 손실을 지칭하는 것이다. 이 값을 기초로, 블럭 도형들이 에지당 길이가 (원래의 PSM 패턴에 비해) 최소한 PSM과 보호 마스크간의 오버레이 에러만큼 확장되도록 설계되어야 한다고 결론지어졌다. 또한, 이 보호용 도형의 크기는 위상 변이에 의하지 않고 쉽게 인쇄될 수 있는 것이어야 한다. "쉽게 인쇄"될 수 있기 위해서는, 보호용 도형이 약 1.0 레일리 단위보다 작지 않아야 한다.
본 발명의 착상을 구현하는데 있어서, PSM 마스크 및/또는 트림 마스크에 형성된 불투명 액티브 피처 영역들은 크롬(Cr)을 재료로 하는 스퍼터링된 금속막이거나 이와 유사한 것일 수 있다. 불투명 피처들은 굴절률이 1.47 정도인 합성 폴리머나 투명한 석영으로 만들어진 마스크 기판상에 형성될 수 있다.
감광층을 본 발명의 마스크 세트(즉, PSM 마스크와 보호 트림 마스크)를 사용하여 포토리소그래피에 의해 패터닝할 때에는, 본 발명의 PSM 마스크와 보호 트림 마스크를 순차적으로 사용하는 것이 바람직하다. 즉, PSM 마스크를 먼저하고 그 다음에 보호 트림 마스크를 통해 노광하거나, 이의 역순으로 하여, 조합된 영상을 현상해낸다. PSM 마스크와 보호 트림 마스크의 노광 순서는 서로 바꿀 수 있다. PSM 마스크와 보호 트림 마스크는 순차적인 이중 노광 구도(sequential, double exposure scheme)에 있어서 서로의 위치에 대해 상대적인 "직접 정렬(direct alignment)" 상태로 사용된다. 다른 실시예에서는, PSM 마스크와 보호 트림 마스크를 한 번의 노광으로 동시에 효과가 생기게 하는 것도 생각해 볼 수 있을 것이다.
본 발명에서, PSM상의 결함 감지 영역이 감소되면 마스크 수율이 향상되어 검사 및 복구의 복잡성이 줄어든다. 이 결함들에 의해 형성된 영상들은 본 발명에서 사용된 것과 같은 트림 마스크로 제거되기 때문에, PSM상의 보호용 도형에 의해 덮혀지지 않은 모든 마스크 설계 영역들이 검사 및 수리될 필요는 없다.
본 발명은 바람직한 실시예에 관하여 기술되었으나, 본 기술 분야의 당업자라면, 본 발명이 첨부된 특허청구범위의 사상 및 범주를 벗어나지 않는 변형예로 실시될 수 있음을 알고 있을 것이다.
본 발명은 나머지 위상 에지 영상들을 제거하여 위상 에지 PSM상의 결함 감지 영역(defect sensitive area)을 줄이는 방법 및 디바이스를 제공하고, PSM상의 바람직한 패턴들을 선택적으로 확대시켜 트림 마스크를 위한 보호용 도형(protect shape)들을 만드는 트림 마스크 설계 루틴을 제공하는 것이다.
이외에도, 이전의 노광 결함들을 제거할 수 있도록 블럭 크기 및 폭이 증가된 마스크 치수를 갖는 본 발명의 위상 변이 트림 마스크를 사용함으로써, 보호용 도형들에 의해 덮히지 않은 모든 영역들이 제거하여, PSM상에서 이 영역들내에 결함이 있는지 여부를 신경쓰지 않아도 되므로, PSM의 결함 위험 영역이 보호용 도형으로 국한되며, 소정의 결함 밀도에 있어서, 결함 없는 마스크를 제작할 수 있는 가능성은 이러한 위험 면적의 축소에 정비례하여 증가하게 되고, 또한 원 설계로부터 직접 스케일링되며, PSM 설계와는 본질적으로 무관한 블럭아웃 도형들의 설계가 정교한 CAD 루틴에서 자체 유도된 위상 에지들을 추적해야 하는 종래의 트림 마스크 설계에 비해 간단해지게 되었다.
결과적으로, 본 발명은 리소그래피적 프로세스 관용도가 증가된 위상 변이 마스크들을 제공함으로써 VSLI 프로세스로 보다 소형의 패턴들이 복제될 수 있도록 한다.
본 발명에서 따른 트림 마스크 설계 피처들은 위상 에지 마스크에 종래의 트림 마스크들을 사용한 것과 관련하여 발생되는 노광 결함들을 현저하게 감소시키는 것으로 밝혀졌다. 따라서 본 발명은 위상 에지 PSM을 사용할 때 마스크상의 결함 감지 영역을 효과적으로 제거하는데 사용될 수 있는 기법을 제공한다. 즉, 본 발명에서 사용된 라이트 필드 트림 마스크는 노광된 위상 에지들에 의해 생성된 외적 웨이퍼 레지스트 패턴들을 트리밍한다. 또한, 본 발명은 위상 에지 위상 변이 마스크(PSM)의 결함을 복구할 필요를 없애준다. 본 발명은 실질적인 임의의 하이 엔드 VLSI IC 제조 공정으로 쉽게 통합될 수 있다.
본 발명은 또한 본 명세서에 기술된 라이트 필드 트림 마스크를 포함하는 마스크 세트와 본 발명의 마스크 세트 구성을 갖는 감광층 패터닝 방법을 포함한다.

Claims (18)

  1. 감광층(photosensitive layer)내에 피처(feature)를 패터닝하는 방법에 있어서,
    ① 위상 변이(phase shifting)을 이용한 제 1 마스크(first mask)로 상기 감광층을 노광시키는 단계―상기 제 1 마스크는 적어도 한 개의 불투명한 액티브 피처 영역(opaque active feature area)과 상기 액티브 피처 영역의 적어도 일부분에 접해있는 복사광 투과 위상 변이 영역(radiation transmitting phase shift area)을 포함함―와,
    ② 복사광 투과 영역들로 둘러싸인 불투명 트림 마스킹 영역(opaque trim masking region)을 포함하는 제 2 마스크로 상기 감광층을 노광시키는 단계―상기 제 2 마스크는 상기 위상 변이 영역은 노광시키고 상기 액티브 피처 영역은 마스킹함―
    를 포함하는 패터닝 방법.
  2. 제 1 항에 있어서,
    상기 액티브 피처 영역은 액티브 영역 도형의 옆쪽 에지(active area shape side edge)들에 의해 규정된 액티브 피처 영역 도형(active feature area shape)을 갖고, 상기 트림 마스킹 영역은 트림 마스킹 영역 도형의 옆쪽 에지(trim masking area shape side edge)들에 의해 규정된 트림 마스킹 영역 도형(trim masking area shape)을 갖되, 상기 트림 마스킹 영역 도형은 상기 액티브 피처 영역 도형을 완전히 오버랩(overlap)하고, 상기 트림 마스킹 영역의 옆쪽 에지들은 상기 액티브 영역의 옆쪽 에지들을 지나 상기 제 1 및 제 2 마스크들간의 적어도 1 오버레이 에러(overlay error)인 거리만큼 확장되는 패터닝 방법.
  3. 제 1 항에 있어서,
    상기 제 2 마스크내의 상기 트림 마스킹 영역은 임의의 x-y 방향으로 적어도 약 1.0 레일리 단위(Rayleigh units)인 패터닝 방법.
  4. 제 1 항에 있어서,
    상기 제 1 위상 변이 마스크는 투명 기판(transparent substrate)상에 형성된 상기 액티브 피처 영역을 규정하는 불투명 영역을 포함하되, 상기 위상 변이 영역은 상기 기판의 일부에 홈을 파내는 제거 프로세스(subtractive process)를 이용하여 형성되는 패터닝 방법.
  5. 제 1 항에 있어서,
    상기 제 1 위상 변이 마스크는 투명 기판상에 형성된 상기 액티브 피처 영역을 규정하는 불투명 영역을 포함하되, 상기 위상 변이 영역은 상기 기판의 일부에 위상 변이 재료를 침착(deposition)시키는 첨가 프로세스(additive process)를 이용하여 형성되는 패터닝 방법.
  6. 제 1 항에 있어서,
    상기 감광층은 포지티브 포토레지스트층인 패터닝 방법.
  7. 감광층내에 디바이스층(device layer)을 형성하는 방법에 있어서,
    ① 제 1 층(first layer)과, 상기 제 1 층상에 제 1 감광층(first photosensitive layer)을 갖는 기판을 제공하는 단계와,
    ② 위상 변이를 이용한 제 1 마스크로 상기 제 1 감광층을 노광시켜 상기 감광층내에 제 1 노광 패턴(first exposure pattern)을 형성하는 단계―상기 제 1 마스크는 적어도 한 개의 불투명 액티브 피처 영역과 상기 불투명 액티브 피처 영역의 적어도 일부분에 접해있는 복사광 투과 위상 변이 영역을 포함함―와,
    ③ 제 2 마스크로 상기 제 1 패터닝된 감광층을 노광시켜 상기 감광층내에 제 2 노광 패턴(second exposure pattern)을 형성하는 단계―상기 제 2 마스크는 상기 액티브 피처 영역을 마스킹하는 불투명 트림 마스킹 영역을 포함하되, 상기 불투명 트림 마스킹 영역은 복사광 투과 영역들로 둘러싸여 있음―와,
    ④ 상기 제 1 노광 패턴과 상기 제 2 노광 패턴을 현상하는 단계와,
    ⑤ 상기 감광층으로부터 제 1 노광 패턴과 상기 제 2 노광 패턴을 제거하는 단계
    를 포함하는 패터닝 방법.
  8. 제 7 항에 있어서,
    상기 액티브 피처 영역은 액티브 영역 도형의 옆쪽 에지들에 의해 규정된 액티브 피처 영역 도형을 갖고, 상기 트림 마스킹 영역은 트림 마스킹 영역 도형의 옆쪽 에지들에 의해 규정된 트림 마스킹 영역 도형을 갖되, 상기 트림 마스킹 영역 도형은 상기 액티브 피처 영역 도형을 완전히 오버랩하고, 상기 트림 마스킹 영역의 옆쪽 에지들은 상기 액티브 영역의 옆쪽 에지들을 지나 상기 제 1 및 제 2 마스크들간의 적어도 1 오버레이 에러인 거리만큼 확장되는 패터닝 방법.
  9. 제 7 항에 있어서,
    상기 제 2 마스크내의 상기 트림 마스킹 영역은 임의의 수평 방향으로 적어도 약 1.0 레일리 단위인 패터닝 방법.
  10. 제 7 항에 있어서,
    상기 제 1 위상 변이 마스크는 투명 기판상에 형성된 상기 액티브 피처 영역을 규정하는 불투명 영역을 포함하되, 상기 위상 변이 영역은 상기 기판의 일부에 홈을 파내는 제거 프로세스를 이용하여 형성되는 패터닝 방법.
  11. 제 7 항에 있어서,
    상기 제 1 위상 변이 마스크는 투명 기판상에 형성된 상기 액티브 피처 영역을 규정하는 불투명 영역을 포함하되, 상기 위상 변이 영역은 상기 기판의 일부에 위상 변이 재료를 침착시키는 첨가 프로세스를 이용하여 형성되는 패터닝 방법.
  12. 제 7 항에 있어서,
    상기 감광층은 포지티브 포토레지스트층인 패터닝 방법.
  13. 감광층내에 규정된 액티브 피처 영역들을 갖는 디바이스층을 형성하는 마스크 세트에 있어서,
    ① 액티브 피처들에 대응하는 적어도 한 개의 불투명 영역과 상기 제 1 불투명 영역의 적어도 일부에 접해있는 복사광 투과 위상 변이 영역을 포함하는 위상 변이 마스크와,
    ② 상기 액티브 피처 영역을 마스킹하는 불투명 영역을 포함하는 트림 마스크―상기 트림 마스크 불투명 영역은 복사광 투과 영역들로 둘러싸여 있음―
    를 포함하는 마스크 세트.
  14. 제 13 항에 있어서,
    상기 액티브 피처 영역은 액티브 영역 도형의 옆쪽 에지들에 의해 규정된 액티브 피처 영역 도형을 갖고, 상기 트림 마스킹 영역은 트림 마스킹 영역 도형의 옆쪽 에지들에 의해 규정된 트림 마스킹 영역 도형을 갖되, 상기 트림 마스킹 영역 도형은 상기 액티브 피처 영역 도형을 완전히 오버랩하고, 상기 트림 마스킹 영역의 옆쪽 에지들은 상기 액티브 영역의 옆쪽 에지들을 넘어서 상기 위상 변이 및 트림 마스크들간의 적어도 1 오버레이 에러인 거리만큼 확장되는 마스크 세트.
  15. 제 13 항에 있어서,
    상기 트림 마스크내의 상기 트림 마스킹 영역은 임의의 수평 방향으로의 폭이 적어도 약 1.0 레일리 단위인 마스크 세트.
  16. 제 13 항에 있어서,
    상기 제 1 위상 변이 마스크는 투명 기판상에 형성된 상기 액티브 피처 영역을 규정하는 불투명 영역을 포함하되, 상기 위상 변이 영역은 상기 기판의 일부에 홈을 파내는 제거 프로세스를 이용하여 형성되는 마스크 세트.
  17. 제 13 항에 있어서,
    상기 제 1 위상 변이 마스크는 투명 기판상에 형성된 상기 액티브 피처 영역을 규정하는 불투명 영역을 포함하되, 상기 위상 변이 영역은 상기 기판의 일부에 위상 변이 재료를 침착시키는 첨가 프로세스를 이용하여 형성되는 마스크 세트.
  18. 제 13 항에 있어서,
    상기 감광층은 포지티브 포토레지스트층인 마스크 세트.
KR1019970057471A 1996-10-31 1997-10-31 감광층내에 피처를 패터닝하는 방법과 감광층내에 디바이스층을형성하는 방법 KR100258679B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/740,598 US5807649A (en) 1996-10-31 1996-10-31 Lithographic patterning method and mask set therefor with light field trim mask
US8/740,598 1996-10-31

Publications (2)

Publication Number Publication Date
KR19980033399A KR19980033399A (ko) 1998-07-25
KR100258679B1 true KR100258679B1 (ko) 2000-06-15

Family

ID=24977238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057471A KR100258679B1 (ko) 1996-10-31 1997-10-31 감광층내에 피처를 패터닝하는 방법과 감광층내에 디바이스층을형성하는 방법

Country Status (2)

Country Link
US (1) US5807649A (ko)
KR (1) KR100258679B1 (ko)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228539B1 (en) 1996-09-18 2001-05-08 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
US5923566A (en) * 1997-03-25 1999-07-13 International Business Machines Corporation Phase shifted design verification routine
US7107571B2 (en) * 1997-09-17 2006-09-12 Synopsys, Inc. Visual analysis and verification system using advanced tools
US7617474B2 (en) * 1997-09-17 2009-11-10 Synopsys, Inc. System and method for providing defect printability analysis of photolithographic masks with job-based automation
US6757645B2 (en) * 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
US7093229B2 (en) * 1997-09-17 2006-08-15 Synopsys, Inc. System and method for providing defect printability analysis of photolithographic masks with job-based automation
JP4132298B2 (ja) * 1998-10-27 2008-08-13 株式会社ルネサステクノロジ 重ね合わせ検査マークを備える半導体装置
US6171739B1 (en) 1998-12-04 2001-01-09 Advanced Micro Devices, Inc. Method of determining focus and coma of a lens at various locations in an imaging field
US6379868B1 (en) 1999-04-01 2002-04-30 Agere Systems Guardian Corp. Lithographic process for device fabrication using dark-field illumination
US6218057B1 (en) 1999-04-16 2001-04-17 Lucent Technologies Inc. Lithographic process having sub-wavelength resolution
US6277527B1 (en) 1999-04-29 2001-08-21 International Business Machines Corporation Method of making a twin alternating phase shift mask
US6251564B1 (en) * 1999-05-17 2001-06-26 United Microelectronics Corp. Method for forming a pattern with both logic-type and memory-type circuit
US6590846B2 (en) 1999-05-21 2003-07-08 Matsushita Electric Industrial Co., Ltd. Recordable optical disk
US6287732B1 (en) * 1999-07-19 2001-09-11 Marc David Levenson Generic phase shift masks
US6251549B1 (en) 1999-07-19 2001-06-26 Marc David Levenson Generic phase shift mask
US6238850B1 (en) 1999-08-23 2001-05-29 International Business Machines Corp. Method of forming sharp corners in a photoresist layer
US6387596B2 (en) 1999-08-30 2002-05-14 International Business Machines Corporation Method of forming resist images by periodic pattern removal
US6301698B1 (en) * 1999-09-01 2001-10-09 Taiwan Semiconductor Manufacturing Company Method for creating the sub-resolution phase shifting pattern for outrigger type phase shifting masks
US6335128B1 (en) 1999-09-28 2002-01-01 Nicolas Bailey Cobb Method and apparatus for determining phase shifts and trim masks for an integrated circuit
US6537867B1 (en) * 1999-11-03 2003-03-25 Agere Systems Inc. High speed low voltage semiconductor devices and method of fabrication
TW512424B (en) * 2000-05-01 2002-12-01 Asml Masktools Bv Hybrid phase-shift mask
US6338922B1 (en) 2000-05-08 2002-01-15 International Business Machines Corporation Optimized alternating phase shifted mask design
US6274289B1 (en) 2000-06-16 2001-08-14 Advanced Micro Devices, Inc. Chemical resist thickness reduction process
US6492075B1 (en) 2000-06-16 2002-12-10 Advanced Micro Devices, Inc. Chemical trim process
US6787271B2 (en) * 2000-07-05 2004-09-07 Numerical Technologies, Inc. Design and layout of phase shifting photolithographic masks
US6681379B2 (en) 2000-07-05 2004-01-20 Numerical Technologies, Inc. Phase shifting design and layout for static random access memory
US6978436B2 (en) 2000-07-05 2005-12-20 Synopsys, Inc. Design data format and hierarchy management for phase processing
US7083879B2 (en) 2001-06-08 2006-08-01 Synopsys, Inc. Phase conflict resolution for photolithographic masks
US6733929B2 (en) * 2000-07-05 2004-05-11 Numerical Technologies, Inc. Phase shift masking for complex patterns with proximity adjustments
US6524752B1 (en) 2000-07-05 2003-02-25 Numerical Technologies, Inc. Phase shift masking for intersecting lines
US6777141B2 (en) 2000-07-05 2004-08-17 Numerical Technologies, Inc. Phase shift mask including sub-resolution assist features for isolated spaces
US6541165B1 (en) 2000-07-05 2003-04-01 Numerical Technologies, Inc. Phase shift mask sub-resolution assist features
US6811935B2 (en) * 2000-07-05 2004-11-02 Numerical Technologies, Inc. Phase shift mask layout process for patterns including intersecting line segments
US6503666B1 (en) 2000-07-05 2003-01-07 Numerical Technologies, Inc. Phase shift masking for complex patterns
US7028285B2 (en) * 2000-07-05 2006-04-11 Synopsys, Inc. Standard cell design incorporating phase information
US6866971B2 (en) * 2000-09-26 2005-03-15 Synopsys, Inc. Full phase shifting mask in damascene process
US6539521B1 (en) 2000-09-29 2003-03-25 Numerical Technologies, Inc. Dissection of corners in a fabrication layout for correcting proximity effects
US6534243B1 (en) 2000-10-23 2003-03-18 Advanced Micro Devices, Inc. Chemical feature doubling process
US6584610B1 (en) * 2000-10-25 2003-06-24 Numerical Technologies, Inc. Incrementally resolved phase-shift conflicts in layouts for phase-shifted features
US6901575B2 (en) 2000-10-25 2005-05-31 Numerical Technologies, Inc. Resolving phase-shift conflicts in layouts using weighted links between phase shifters
US6622288B1 (en) 2000-10-25 2003-09-16 Numerical Technologies, Inc. Conflict sensitive compaction for resolving phase-shift conflicts in layouts for phase-shifted features
US6379849B1 (en) 2000-10-26 2002-04-30 Taiwan Semiconductor Manufacturing Company Method for forming binary intensity masks
US6728946B1 (en) * 2000-10-31 2004-04-27 Franklin M. Schellenberg Method and apparatus for creating photolithographic masks
US6673524B2 (en) 2000-11-17 2004-01-06 Kouros Ghandehari Attenuating extreme ultraviolet (EUV) phase-shifting mask fabrication method
US6653026B2 (en) 2000-12-20 2003-11-25 Numerical Technologies, Inc. Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask
US6563566B2 (en) 2001-01-29 2003-05-13 International Business Machines Corporation System and method for printing semiconductor patterns using an optimized illumination and reticle
US6534224B2 (en) 2001-01-30 2003-03-18 Advanced Micro Devices, Inc. Phase shift mask and system and method for making the same
TWI243962B (en) * 2001-02-27 2005-11-21 Asml Netherlands Bv A photolithography mask, a method and a computer program product of transferring a lithographic pattern, and a device manufacturing method
US6551750B2 (en) 2001-03-16 2003-04-22 Numerical Technologies, Inc. Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks
US6635393B2 (en) 2001-03-23 2003-10-21 Numerical Technologies, Inc. Blank for alternating PSM photomask with charge dissipation layer
US6562248B1 (en) 2001-03-26 2003-05-13 Advanced Micro Devices, Inc. Active control of phase shift mask etching process
US6613500B1 (en) 2001-04-02 2003-09-02 Advanced Micro Devices, Inc. Reducing resist residue defects in open area on patterned wafer using trim mask
US6553560B2 (en) 2001-04-03 2003-04-22 Numerical Technologies, Inc. Alleviating line end shortening in transistor endcaps by extending phase shifters
US6566019B2 (en) 2001-04-03 2003-05-20 Numerical Technologies, Inc. Using double exposure effects during phase shifting to control line end shortening
DE10118409B4 (de) * 2001-04-12 2006-03-30 Infineon Technologies Ag Verfahren zur Strukturierung eines Resists
US6492073B1 (en) 2001-04-23 2002-12-10 Taiwan Semiconductor Manufacturing Company Removal of line end shortening in microlithography and mask set for removal
US6569583B2 (en) 2001-05-04 2003-05-27 Numerical Technologies, Inc. Method and apparatus for using phase shifter cutbacks to resolve phase shifter conflicts
US6593038B2 (en) 2001-05-04 2003-07-15 Numerical Technologies, Inc. Method and apparatus for reducing color conflicts during trim generation for phase shifters
US6553562B2 (en) * 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
KR100498442B1 (ko) * 2001-05-23 2005-07-01 삼성전자주식회사 광 마스크 세트 및 그의 제조 방법
US6852471B2 (en) * 2001-06-08 2005-02-08 Numerical Technologies, Inc. Exposure control for phase shifting photolithographic masks
US6721938B2 (en) 2001-06-08 2004-04-13 Numerical Technologies, Inc. Optical proximity correction for phase shifting photolithographic masks
US6523165B2 (en) 2001-07-13 2003-02-18 Numerical Technologies, Inc. Alternating phase shift mask design conflict resolution
US7178128B2 (en) * 2001-07-13 2007-02-13 Synopsys Inc. Alternating phase shift mask design conflict resolution
US6664009B2 (en) 2001-07-27 2003-12-16 Numerical Technologies, Inc. Method and apparatus for allowing phase conflicts in phase shifting mask and chromeless phase edges
US6684382B2 (en) 2001-08-31 2004-01-27 Numerical Technologies, Inc. Microloading effect correction
US6738958B2 (en) 2001-09-10 2004-05-18 Numerical Technologies, Inc. Modifying a hierarchical representation of a circuit to process composite gates
US6735752B2 (en) 2001-09-10 2004-05-11 Numerical Technologies, Inc. Modifying a hierarchical representation of a circuit to process features created by interactions between cells
US7026081B2 (en) * 2001-09-28 2006-04-11 Asml Masktools B.V. Optical proximity correction method utilizing phase-edges as sub-resolution assist features
US6698007B2 (en) 2001-10-09 2004-02-24 Numerical Technologies, Inc. Method and apparatus for resolving coloring conflicts between phase shifters
US6981240B2 (en) 2001-11-15 2005-12-27 Synopsys, Inc. Cutting patterns for full phase shifting masks
US6749970B2 (en) 2001-12-11 2004-06-15 Advanced Micro Devices, Inc. Method of enhancing clear field phase shift masks with border regions around phase 0 and phase 180 regions
US6749971B2 (en) * 2001-12-11 2004-06-15 Advanced Micro Devices, Inc. Method of enhancing clear field phase shift masks with chrome border around phase 180 regions
US6675369B1 (en) 2001-12-11 2004-01-06 Advanced Micro Devices, Inc. Method of enhancing clear field phase shift masks by adding parallel line to phase 0 region
US6797438B1 (en) 2001-12-11 2004-09-28 Advanced Micro Devices, Inc. Method and enhancing clear field phase shift masks with border around edges of phase regions
US7122281B2 (en) * 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP4152647B2 (ja) * 2002-03-06 2008-09-17 富士通株式会社 近接効果補正方法及びプログラム
US6605481B1 (en) 2002-03-08 2003-08-12 Numerical Technologies, Inc. Facilitating an adjustable level of phase shifting during an optical lithography process for manufacturing an integrated circuit
US6704921B2 (en) 2002-04-03 2004-03-09 Numerical Technologies, Inc. Automated flow in PSM phase assignment
US6785879B2 (en) * 2002-06-11 2004-08-31 Numerical Technologies, Inc. Model-based data conversion
US6711732B1 (en) * 2002-07-26 2004-03-23 Taiwan Semiconductor Manufacturing Company Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era
US6821689B2 (en) 2002-09-16 2004-11-23 Numerical Technologies Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature
KR100462887B1 (ko) * 2002-10-22 2004-12-17 삼성전자주식회사 필드 게이트 이미지의 폭을 보강하는 위상 에지 위상 변이마스크 및 제조방법
WO2004053592A1 (en) * 2002-12-09 2004-06-24 Systems On Silicon Manufacturing Co. Pte. Ltd. Reticle manipulations
US7135255B2 (en) * 2003-03-31 2006-11-14 International Business Machines Corporation Layout impact reduction with angled phase shapes
US7001695B2 (en) 2003-05-09 2006-02-21 Lsi Logic Corporation Multiple alternating phase shift technology for amplifying resolution
US6777147B1 (en) 2003-05-21 2004-08-17 International Business Machines Corporation Method for evaluating the effects of multiple exposure processes in lithography
DE10324502B3 (de) * 2003-05-26 2005-04-21 Infineon Technologies Ag Photomaske, sowie Verfahren zur Herstellung von Halbleiter-Bauelementen
US6993741B2 (en) * 2003-07-15 2006-01-31 International Business Machines Corporation Generating mask patterns for alternating phase-shift mask lithography
US20050014075A1 (en) * 2003-07-18 2005-01-20 Croffie Ebo H. Phase edge darkening binary masks
US20050019673A1 (en) * 2003-07-22 2005-01-27 Kunal Taravade Attenuated film with etched quartz phase shift mask
JP2007511800A (ja) * 2003-11-17 2007-05-10 トッパン、フォウタマスクス、インク 位相シフト・フォトマスク、およびウェハ上の構造の印刷性を向上させる方法
KR100541550B1 (ko) * 2003-12-30 2006-01-11 삼성전자주식회사 배선 포토 마스크들 및 그를 이용한 반도체 장치의제조방법들
JP4018642B2 (ja) * 2004-01-05 2007-12-05 株式会社東芝 参照データ生成方法、パターン欠陥検査装置、パターン欠陥検査方法、及び参照データ生成プログラム
DE102004058813A1 (de) * 2004-12-07 2006-06-08 Infineon Technologies Ag Maske und Belichtungseinrichtung
US7443497B2 (en) * 2005-08-31 2008-10-28 International Business Machines Corporation Mask inspection DNIR placement based on location of tri-tone level database images (2P shapes)
JP4943304B2 (ja) * 2006-12-05 2012-05-30 株式会社 Ｎｇｒ パターン検査装置および方法
JP2009205146A (ja) * 2008-01-31 2009-09-10 Hoya Corp フォトマスクの欠陥修正方法、フォトマスクの製造方法、位相シフトマスクの製造方法、フォトマスク、位相シフトマスク、フォトマスクセット及びパターン転写方法
JP5429869B2 (ja) 2008-12-22 2014-02-26 株式会社 Ｎｇｒ パターン検査装置および方法
US8404133B2 (en) * 2009-08-25 2013-03-26 Fujikura Ltd. Manufacturing method of planar optical waveguide device with grating structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5018074A (en) * 1988-11-04 1991-05-21 United Technologies Corporation Method of making gate array masks
JP3179520B2 (ja) * 1991-07-11 2001-06-25 株式会社日立製作所 半導体装置の製造方法
US5326659A (en) * 1992-03-05 1994-07-05 Regents Of The University Of California Method for making masks
EP0634028B1 (en) * 1992-04-06 1998-07-22 MicroUnity Systems Engineering, Inc. Method for forming a lithographic pattern in a process for manufacturing semiconductor devices
US5403682A (en) * 1992-10-30 1995-04-04 International Business Machines Corporation Alternating rim phase-shifting mask
JP3279758B2 (ja) * 1992-12-18 2002-04-30 株式会社日立製作所 半導体集積回路装置の製造方法
US5424154A (en) * 1993-12-10 1995-06-13 Intel Corporation Lithographic emhancement method and apparatus for randomly spaced structures
US5537648A (en) * 1994-08-15 1996-07-16 International Business Machines Corporation Geometric autogeneration of "hard" phase-shift designs for VLSI
US5468578A (en) * 1994-09-26 1995-11-21 Micron Technology, Inc. Method of making masks for phase shifting lithography to avoid phase conflicts
US5532090A (en) * 1995-03-01 1996-07-02 Intel Corporation Method and apparatus for enhanced contact and via lithography
US5595843A (en) * 1995-03-30 1997-01-21 Intel Corporation Layout methodology, mask set, and patterning method for phase-shifting lithography

Also Published As

Publication number Publication date
US5807649A (en) 1998-09-15
KR19980033399A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
KR100258679B1 (ko) 감광층내에 피처를 패터닝하는 방법과 감광층내에 디바이스층을형성하는 방법
JP3751051B2 (ja) 位相シフトマスクパターニングのためのｉ線ステッパリソグラフィ法
KR100254133B1 (ko) 반도체 장치 또는 반도체 집적 회로의 제조 방법 또는 노출 방법 및 그것에 사용하는 마스크
US5537648A (en) Geometric autogeneration of "hard" phase-shift designs for VLSI
KR100483513B1 (ko) 하이브리드 위상 쉬프트 마스크
KR100187866B1 (ko) 트림 마스크가 필요없는 고해상도 위상 에지 리소그래피
EP0656565B1 (en) Method of producing a photolithographic mask
EP1241523B1 (en) Photomask, method of producing photomask
KR100386231B1 (ko) 반도체 장치의 패턴 형성 방법, 포토마스크의 패턴 설계방법, 포토마스크의 제조 방법 및 포토마스크
KR100215354B1 (ko) 패턴 형성 방법
US5411823A (en) Exposure method, phase shift mask used in the same, and process of fabricating semiconductor integrated circuit device using the same
US6901576B2 (en) Phase-width balanced alternating phase shift mask design
KR20030038327A (ko) 패턴의 형성 방법 및 장치의 제조 방법
US20030093766A1 (en) Alternating phase shift mask design with optimized phase shapes
JP2002351051A (ja) サブ分解能アシストフューチャとしてグレーバーを使用する光近接補正方法
US7005217B2 (en) Chromeless phase shift mask
US6660653B1 (en) Dual trench alternating phase shift mask fabrication
KR20030036124A (ko) 위상 변이 마스크 제작에서 위상변이 영역 형성시얼라인먼트를 결정하는 방법
Liebmann et al. Comprehensive evaluation of major phase-shift mask technologies for isolated gate structures in logic designs
US7033947B2 (en) Dual trench alternating phase shift mask fabrication
JP2009053575A (ja) フォトマスク及びそれを用いたパターン形成方法
US7361434B2 (en) Phase shift mask
US20080057410A1 (en) Method of repairing a photolithographic mask
KR100455384B1 (ko) 웨이브 가이드형 교번 위상 반전 마스크 및 그 제조방법
KR100669559B1 (ko) 콘택홀용 위상반전마스크

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee