KR100541550B1 - 배선 포토 마스크들 및 그를 이용한 반도체 장치의제조방법들 - Google Patents

배선 포토 마스크들 및 그를 이용한 반도체 장치의제조방법들 Download PDF

Info

Publication number
KR100541550B1
KR100541550B1 KR1020030100881A KR20030100881A KR100541550B1 KR 100541550 B1 KR100541550 B1 KR 100541550B1 KR 1020030100881 A KR1020030100881 A KR 1020030100881A KR 20030100881 A KR20030100881 A KR 20030100881A KR 100541550 B1 KR100541550 B1 KR 100541550B1
Authority
KR
South Korea
Prior art keywords
wiring
pattern
patterns
trench
mask
Prior art date
Application number
KR1020030100881A
Other languages
English (en)
Other versions
KR20050070721A (ko
Inventor
김시연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030100881A priority Critical patent/KR100541550B1/ko
Priority to US11/024,343 priority patent/US7425389B2/en
Publication of KR20050070721A publication Critical patent/KR20050070721A/ko
Application granted granted Critical
Publication of KR100541550B1 publication Critical patent/KR100541550B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

배선 포토 마스크들 및 그를 이용한 반도체 장치의 제조방법들을 제공한다. 이 마스크들 및 그 제조방법들은 포토 공정 동안 배선 포토 마스크 상의 배선 패턴들 사이의 광 간섭 효과를 최소화해 줄 수 있는 방안을 마련해 준다. 이를 위해서, 상기 마스크들 및 그 제조방법들은 층간 절연막에 배선 콘택홀들을 갖는 반도체 기판 및 제 1 내지 제 4 배선 패턴을 갖는 배선 포토 마스크를 준비하는 것을 포함한다. 상기 제 2 배선 패턴은 그 패턴에 트랜치 패턴을 갖는다. 상기 배선 콘택홀들을 갖는 반도체 기판 상에 배선막 및 포토레지스트 막을 형성하고, 상기 포토레지스트 막의 상부에 배선 포토 마스크가 배치된다. 상기 제 2 배선 패턴은 포토 공정을 통해서 반도체 기판의 배선 콘택홀들에 정렬하고, 상기 트랜치 패턴은 제 2 배선 패턴을 이용해서 배선 콘택홀들 사이에 정렬된다. 이때에, 상기 포토 공정은 반도체 기판의 층간 절연막 상에 제 1 내지 제 4 데이타 배선 이미지들을 형성하는데, 상기 제 2 데이타 배선 이미지들은 배선 콘택홀들의 상부에 배치된다. 상기 배선 이미지들을 식각 마스크로 사용해서 배선막에 식각공정을 실시하여 층간 절연막 상에 제 1 내지 데 4 데이타 배선 패턴들이 배치된다. 상기 데이타 배선 패턴들을 형성한 후 반도체 기판으로부터 포토레지스트 막을 제거한다. 이를 통해서, 상기 반도체 장치들은 반도체 기판 상으로부터 높은 수율을 가지고 확보되어질 수 있다.
배선 포토 마스크, 배선 홀, 배선 콘택홀, 배선 패턴, 데이타 배선 이미지, 데이타 배선 패턴.

Description

배선 포토 마스크들 및 그를 이용한 반도체 장치의 제조방법들{Line Photo Masks And Fabrication Methods of Semiconductor Device Used Thereof}
도 1 및 도 2 는 각각이 본 발명의 배선 패턴들을 보여주는 배선 포토 마스크들.
도 3 및 도 4 는 각각이 도 1 및 도 2 의 일부분을 확대한 개략도들.
도 5 내지 도 8 은 각각이 도 2 의 절단선 Ⅰ-Ⅰ' 를 따라 취해서 배선 포토 마스크를 이용한 반도체 장치의 제조방법을 설명해주는 단면도들.
도 9 및 도 10 은 각각이 반도체 기판 상에 구현된 데이타 배선 패턴들을 보여주는 사진들.
본 발명은 포토 마스크들 및 그를 이용한 제조방법들에 관한 것으로서, 상세하게는 배선 포토 마스크들 및 그를 이용한 반도체 장치의 제조방법들에 관한 것이다.
일반적으로, 반도체 장치는 개별 소자들 및 그들을 전기적으로 접속해주는 데이타 배선 패턴들로 구비될 수 있다. 상기 개별 소자들은 각각이 하나의 활성영 역 상에 형성된 트랜지스터 및 커패시터와 함께 저항체 등을 일컬으며, 상기 데이타 배선 패턴들은 개별 소자들 사이에 배치되어서 그들에 사용자의 데이타를 전송해주고 동시에 그들을 통해서 특성화된 데이타를 사용자에게 보여주는 역할을 한다. 또한, 상기 데이타 배선 패턴은 반도체 제조 공정이 허용되는 범위 내에서 데이타 전송 동안 배선 저항을 최소화하려고 반도체 기판 상에 개별소자보다 크게 형성한다.
그러나, 상기 데이타 배선 패턴은 반도체 장치의 디자인 룰이 축소됨에 따라 반도체 제조 공정이 허용하는 범위가 좁아져서 그 패턴을 반도체 기판 상에 구현하는 것이 점점 어려워지고 있다. 특히, 상기 반도체 기판 상에 데이타 배선 패턴이 두 개 이상 존재하는 경우에 반도체 제조 공정들의 영향을 고려해야만 한다. 왜냐하면, 상기 반도체 제조 공정들 중의 포토 공정은 반도체 기판 상에 한 개 대비 두 개 이상의 데이타 배선 패턴들을 구현할 때에 노광 단계에서 그 배선들의 포토레지스트 이미지들에 광 간섭 효과를 더 많이 주기 때문이다. 상기 광 간섭 효과는 반도체 기판 상에 구현되는 데이타 배선 패턴들의 밀집도 및 그 패턴들 사이의 간격의 균일성과 상관 관계를 나타낸다. 따라서, 상기 데이타 배선 패턴들의 각각은 주어진 디자인 룰 내에서 광 간섭 효과를 극복하기 위한 방안이 적용되어 반도체 기판 상에 전기적 단락 또는 그 배선의 도중 끊어짐 없이 구현하는 것이 필요하다.
한편, "리써그래픽 패터닝 방법 및 광 필드 트림 마스크를 사용해서 그 방법을 구현하는 마스크 세트(Lithographic Patterning Method And Mask Set Therefor With Light Field Trim Mask)" 가 미국특허공보 제 5,807,649 호(U.S PATENT No. 5,807,649)에 라스 더부유 리브만(Lars W. Liebmann) 등에 의해 개시된 바 있다.
상기 미국특허공보 제 5,807,649 호에 따르면, 상기 마스크 세트를 사용한 리써그래픽 패터닝 방법은 위상 변이 마스크(Phase Shift Mask) 및 트림 마스크(Trim Mask)를 사용해서 감광막(Photosensitive Layer)에 소자막(Device Layer)을 형성하는 것을 포함한다. 상기 위상 변이 마스크는 소자막을 형성하기 위한 제 1 불투명 영역 및 그 영역을 한정하는 제 1 투명 영역으로 형성된다. 그리고, 상기 트림 마스크는 위상 변이 마스크의 제 1 불투명 영역을 빛으로부터 마스킹(Masking)하는 제 2 불투명 영역 및 그 영역을 한정하는 제 2 투명 영역으로 형성된다. 이를 통해서, 상기 위상 변이 마스크 및 트림 마스크는 감광막에 정교한 소자막을 형성한다.
그러나, 상기 방법은 두 번의 포토 공정들의 실시 및 두 개의 포토 마스크들을 사용해야 하기 때문에 반도체 장치의 제조 원가의 상승을 유발시킬 수 있다. 또한, 상기 포토 마스크들 중의 하나는 위상 변이 마스크이기에 그 마스크를 제조하는 공정이 바이너리 마스크의 제조 공정보다 복잡해서 포토 마스크의 제조 원가를 높이는 요인이 될 수 있다.
결론적으로, 상기 포토 공정을 통해서 제조되는 반도체 장치는 포토 공정의 단순화 및 그 공정의 노광 단계에서 광 간섭 효과를 최소화할 수 있는 방안이 적용되어지는 것이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 두 개의 데이타 배선들 및 그 배선 들 중 하나에 배치된 적어도 한 개의 트랜치 패턴을 갖는 배선 포토 마스크를 반도체 기판의 상부에 전사시켜서 데이타 배선 이미지들 형성하여 그 이미지들 사이에 단락을 방지하는데 적합한 데이타 배선들을 갖는 배선 포토 마스크들을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 배선 포토 마스크 상의 트랜치 패턴을 갖는 두 개의 데이타 배선들 중의 하나를 반도체 기판 상의 일렬로 배열된 배선 콘택홀들에 정렬시켜서 형성된 데이타 배선 이미지들 사이에 단락을 방지할 수 있는 데이타 배선들을 갖는 배선 포토 마스크들을 이용한 반도체 장치의 제조방법들을 제공하는데 있다.
본 발명의 실시예들은 배선 포토 마스크들을 제공한다.
이 마스크들의 일 양태는 적어도 두 개의 배선 홀들이 배치된 콘택 포토 마스크와 정렬하는 배선 포토 마스크을 포함한다. 상기 배선 포토 마스크는 마스크 기판 및 그 기판의 주 표면 상에 평행하게 배치된 제 1 및 제 2 배선 패턴으로 구성되는데, 상기 제 2 배선 패턴은 콘택 포토 마스크의 배선홀들을 덮도록 정렬된다. 또한, 상기 제 2 배선 패턴의 일 측에 트랜치 패턴을 갖는데, 상기 트랜치 패턴은 배선 홀들의 중간 영역에 배치되어서 제 1 및 제 2 배선 패턴들 사이의 거리를 증가시키는 역할을 한다.
본 발명의 실시예들은 배선 포토 마스크들을 이용한 반도체 장치의 제조방법들을 제공한다.
이 방법들은 일렬로 배치된 적어도 두 개의 배선 콘택홀들을 갖는 층간절연막을 반도체 기판 상에 형성하는 것을 포함한다. 상기 배선 콘택홀들을 갖는 층간절연막 상에 배선막 및 포토레지스트 막을 차례로 형성하고, 상기 포토레지스트 막의 상부의 소정 위치에 제 1 및 제 2 배선 패턴들을 갖는 배선 포토 마스크를 배치한다. 이어서, 상기 배선 포토 마스크 및 포토 공정을 사용하여 배선막 상에 포토레지스트 패턴들을 형성한다. 상기 포토레지스트 패턴들은 상기 배선 포토 마스크 상에 배치된 제 1 및 제 2 배선 패턴들이 전사되어서 반도체 기판의 상부에 평행하게 배치된 제 1 및 제 2 데이타 배선 이미지들(Images)이다. 상기 제 1 및 제 2 데이타 배선 이미지들을 식각 마스크로 사용해서 배선막에 식각공정을 실시하여 상기 층간 절연막 상에 제 1 및 제 2 데이타 배선 패턴들을 형성한다. 상기 포토레지스트 막을 반도체 기판의 상부로부터 제거한다. 이때에, 상기 제 2 데이타 배선 이미지는 배선 콘택홀들에 중첩하고 동시에 그 콘택홀들 사이에 배치되는 트랜치 패턴 이미지를 갖는다.
본 발명의 실시예들은 첨부된 도면들을 참조해서 보다 상세하게 설명하기로 한다.
도 1 및 도 2 는 각각이 본 발명의 배선 패턴들을 보여주는 배선 포토 마스크들이고, 도 3 및 도 4 는 각각이 도 1 및 도 2 의 일부분을 확대한 개략도들이다.
도 1 내지 도 4 를 참조하면, 마스크 기판(50) 및 그 기판의 주 표면 상에 배치된 제 1 내지 제 4 배선 패턴들(74, 72, 76, 78)로 구비된 배선 포토 마스크(85)가 형성된다. 이때에, 상기 제 1 및 제 2 배선 패턴들(74, 72)은 배선 포토 마스크(85)의 왼쪽에 평행하게 배치되는데, 그들(74, 72)은 각각이 서로 다른 폭들(D1, B1)을 갖는다. 상기 제 2 배선 패턴(72)의 폭(B1)은 제 1 배선 패턴(74)의 폭(D1)보다 크게 마스크 기판(50) 상에 형성되고, 그들(74, 72) 사이의 간격(C1)은 소정 거리의 크기를 갖는다. 그리고, 상기 제 2 배선 패턴(72)의 반대편에 위치되고 동시에 제 1 배선 패턴(74)과 평행한 제 3 및 제 4 배선 패턴들(76, 78)이 배치된다. 상기 제 3 및 제 4 배선 패턴들(76, 78)은 그 패턴들의 폭들(F1, H1)이 제 1 배선 패턴(74)의 폭(D1)과 동일한 크기를 갖도록 배치된다. 상기 제 1, 제 3 및 제 4 배선 패턴들(74, 76, 78)은 그들 사이의 간격들(E1, G1)이 제 1 및 제 2 배선 패턴들(74, 72) 사이의 간격(C1)과 동일한 크기를 갖도록 배치된다. 또한, 상기 제 1, 제 3 및 제 4 배선 패턴들(74, 76, 78)의 폭들(D1, F1, H1)은 각각이 그들 사이의 간격들(E1, G1)과 동일한 크기를 갖는다.
상기 배선 포토 마스크(85)는 콘택 포토 마스크(도면에 미 도시)와 정렬되도록 포토 공정 동안 반도체 기판의 상부에 위치되는데, 상기 배선 포토 마스크(85) 및 콘택홀 포토 마스크를 설계 검증을 위해서 겹쳐 놓으면 제 1 내지 제 4 배선 패턴들(74, 72, 76, 78)중의 하나(72)가 콘택홀 포토 마스크 상의 적어도 두 개의 배선홀(60)들과 중첩하게 된다. 더불어서, 상기 제 2 배선 패턴(72)은 배선 홀(60)들 사이에 배치되는 트랜치 패턴(73)을 가지며, 상기 트랜치 패턴(73)은 제 2 배선 패턴(72)의 일측으로부터 내부를 향하여 연장되어서 형성된 것이다. 그리고, 상기 제 1, 제 3 및 제 4 배선 패턴들(74, 76, 78)은 트랜치 패턴(73)에 대해서 그 배선들 의 폭과 직각되는 방향으로 소정 길이(A1)를 갖는 제 2 배선 패턴(72)의 일부분에 평행하게 배치된다. 상기 제 2 배선 패턴(72)의 폭(B1)은 그 패턴의 일부분의 소정 길이(A1)의 반보다 작은 크기를 갖도록 형성된다.
상기 배선 홀(60)들 및 그 홀들 사이에 배치된 트랜치 패턴(73)의 위치 관계는 도 1 의 소정영역(P2)을 확대한 도 3 을 참조해서 다음과 같이 설명할 수 있다. 즉, 상기 제 2 배선 패턴(72)의 일측 및 이에 인접한 상기 배선 홀(60)의 변 사이의 간격(B2)은 상기 트랜치 패턴(73)의 선택된 모서리 및 이에 최단거리로 마주하는 상기 배선 홀(60)의 모서리 사이의 거리(B4)와 동일하도록 형성된다. 또한, 상기 배선 홀(60)들은 소정 거리(B7)로 이격되어서 제 2 배선 패턴(72)에 소정 폭(B2)으로 중첩되고, 상기 배선홀(60)들의 각각은 가로 및 세로의 폭(B9, B10)이 소정의 크기로 형성된다.
상기 트랜치 패턴(73)은 그 패턴의 밑면 및 측면들이 직각을 이루고, 상기 트랜치 패턴(73)의 폭(B5)은 상부측 및 하부측이 동일한 크기로 형성되어서 배선 홀(60)들 사이의 거리(B7)보다 작게 형성된다. 상기 트랜치 패턴(73)의 깊이(B6)는 제 2 배선 패턴(72)의 폭 방향으로 그 배선 패턴(72)의 일측 및 이에 인접한 배선 홀(60)의 변 사이의 거리(B2)보다 작도록 형성된다.
상기 제 2 배선 패턴(72)의 폭 방향으로 그 배선 패턴(72)의 일측 및 이에 인접한 상기 배선 홀(60)의 변 사이의 간격(B2)은 제 2 배선 패턴(72)의 폭과 직각되는 방향으로 트랜치 패턴(73)의 선택된 모서리와 최단 거리에 위치된 배선 홀(60)의 변의 연장선 및 트랜치 패턴(73)의 측면 사이의 거리(B3)보다 크게 형성 된다. 상기 트랜치 패턴(73)의 밑면과 이에 마주하는 제 2 배선 패턴(72)의 끝단 사이의 간격(B8)은 상기 트랜치 패턴(73) 주변에 위치된 제 2 배선 패턴(72)의 양 끝단들이 이루는 폭(B1)보다 작도록 형성된다. 상기 배선 포토 마스크(85)는 바이너리(Binary) 마스크인 것이 바람직하다.
다음으로, 도 1 의 상기 제 1 및 제 4 배선 패턴(74, 72, 76, 78)은 다른 실시예가 적용되어 변형된 모양을 가질 수 있다. 즉, 도 2 의 마스크 기판(90) 및 그 기판의 주 표면 상에 배치된 제 1 내지 제 4 배선 패턴들(104, 102, 106, 108)로 구비된 배선 포토 마스크(115)가 형성된다. 이때에, 상기 제 1 및 제 2 배선 패턴들(104, 102)은 배선 포토 마스크(115)의 왼쪽에 평행하게 배치되는데, 그들(104, 102)은 각각이 서로 다른 폭들(D2, B11)을 갖는다. 상기 제 2 배선 패턴(102)의 폭(B11)은 제 1 배선 패턴(104)의 폭(D2)보다 크게 마스크 기판(90) 상에 형성되고, 그들(104, 102) 사이의 간격(C2)은 소정 거리의 크기를 갖는다. 그리고, 상기 제 2 배선 패턴(102)의 반대편에 위치되고 동시에 제 1 배선 패턴(104)과 평행한 제 3 및 제 4 배선 패턴들(106, 108)이 배치된다. 상기 제 3 및 제 4 배선 패턴들(106, 108)은 그 패턴들의 폭들(F2, H2)이 제 1 배선 패턴(104)의 폭(D2)과 동일한 크기를 갖도록 배치된다. 상기 제 1, 제 3 및 제 4 배선 패턴들(104, 106, 108)은 그들 사이의 간격들(E2, G2)이 제 1 및 제 2 배선 패턴들(104, 102) 사이의 간격(C2)과 동일한 크기를 갖도록 배치된다. 또한, 상기 제 1, 제 3 및 제 4 배선 패턴들(104, 106, 108)의 폭들(D2, F2, H2)은 각각이 그들 사이의 간격들(E2, G2)과 동일한 크기를 갖는다.
상기 배선 포토 마스크(115)는 도 1 과 동일하게 콘택 포토 마스크와 정렬되도록 포토 공정 동안 반도체 기판의 상부에 위치된다. 따라서, 상기 배선 포토 마스크(115) 및 콘택홀 포토 마스크를 설계 검증을 위해서 겹쳐 놓으면 제 1 내지 제 4 배선 패턴들(104, 102, 106, 108)중의 하나(102)가 콘택 포토홀 마스크 상의 적어도 두 개의 배선홀(100)들과 중첩하게 된다. 상기 제 2 배선 패턴(102)은 배선 홀(100)들 사이에 배치되는 트랜치 패턴(103)을 가지며, 상기 트랜치 패턴(103)은 제 2 배선 패턴(102)의 일측으로부터 내부를 향하여 연장되어서 형성된 것이다. 그리고, 상기 제 1, 제 3 및 제 4 배선 패턴들(104, 106, 108)은 트랜치 패턴(103)에 대해서 그 배선들의 폭과 직각되는 방향으로 소정 길이(A2)를 갖는 제 2 배선 패턴(102)의 일부분에 평행하게 배치된다. 상기 제 2 배선 패턴(102)의 폭(B11)은 그 패턴의 일부분의 소정 길이(A2)의 반보다 작은 크기를 갖도록 형성된다.
상기 배선 홀(100)들 및 그 홀들 사이에 배치된 트랜치 패턴(103)의 위치 관계는 도 2 의 소정영역(P4)을 확대한 도 4 를 참조해서 다음과 같이 설명할 수 있다. 즉, 상기 제 2 배선 패턴(102)의 일측 및 이에 인접한 상기 배선 홀(100)의 변 사이의 간격(B12)은 상기 트랜치 패턴(103)의 선택된 모서리 및 이에 최단거리로 마주하는 상기 배선 홀(100)의 모서리 사이의 거리(B15)와 동일하도록 형성된다. 또한, 상기 배선 홀(100)들은 소정 거리(B16)로 이격되어서 제 2 배선 패턴(102)에 소정 폭(B12)으로 중첩되고, 상기 배선홀(100)들의 각각은 가로 및 세로의 폭(B18, B19)이 소정의 크기로 형성된다.
상기 트랜치 패턴(103)은 그 패턴의 밑면 및 측면들이 둔각을 이루며, 상기 트랜치 패턴(103)의 폭(B13)은 제 2 배선 패턴(102)의 내부로 향할수록 상부측 대비 하부측이 작고 동시에 그 배선 패턴(102)의 밑면에서 이루는 폭이 배선 홀(100)들 사이의 거리(B16)보다 작게 형성된다. 상기 트랜치 패턴(103)의 깊이(B14)는 그 패턴의 주변에 위치한 제 2 배선 패턴(102)의 폭(B11) 크기의 반보다 작도록 형성된다. 상기 트랜치 패턴(103)의 밑면과 이에 마주하는 제 2 배선 패턴(102)의 끝단 사이의 간격(B17)은 상기 트랜치 패턴(103) 주변에 위치된 제 2 배선 패턴(102)의 양 끝단들이 이루는 폭(B11)보다 작게 형성된다. 상기 배선 포토 마스크(115)는 바이너리(Binary) 마스크인 것이 바람직하다.
이제, 본 발명의 실시예들 및 첨부 도면들을 참조해서 배선 포토 마스크들을 이용한 반도체 장치의 제조방법들을 설명하기로 한다.
도 5 내지 도 8 은 각각이 도 2 의 절단선 Ⅰ-Ⅰ' 를 따라 취해서 배선 포토 마스크를 이용한 반도체 장치의 제조방법을 설명해주는 단면도들이다.
도 2 및 도 5 를 참조하면, 반도체 기판(120) 상에 층간절연막(130)을 형성하는데, 상기 층간절연막(130)은 그 막에 일렬로 배열된 적어도 두 개의 배선 콘택홀(135)들을 갖는다. 상기 배선 콘택홀(135)들은 반도체 기판(120)의 상면을 노출시키고, 그 콘택홀(135)들은 소정 크기의 직경(S)을 갖도록 형성한다. 상기 배선 콘택홀(135)들은 도 2 에서 언급된 콘택홀 포토 마스크 상의 배선 홀(60)들이 반도체 제조 공정을 통해서 반도체 기판(120) 상에 형성한 것이다.
상기 배선 콘택홀(135)들을 갖는 반도체 기판 상에 배선막(150) 및 포토레지스트 막(160)을 차례로 형성하고, 상기 포토레지스트 막(160)의 상부의 소정 위치 에 도 2 의 배선 포토 마스크(85)를 배치한다. 이어서, 상기 배선 포토 마스크(85) 및 공지된 포토 공정을 사용해서 포토 광(170)을 포토레지스트 막(160)에 조사한다.
상기 배선 포토 마스크(85)는 마스크 기판(50) 및 트랜치 패턴(73)을 갖는 제 2 배선 패턴(72)과 아울러 그에 인접되어서 소정 거리(C1)로 이격된 제 1, 제 3 및 제 4 배선 패턴들(74, 76, 78)으로 구성된 한 그룹(80)을 포함한다. 상기 제 1, 제 3 및 제 4 배선 패턴들(74, 76, 78)은 그들 사이의 간격들(E1, G1)이 동일한 크기를 갖도록 형성하며, 상기 제 1, 제 3 및 제 4 배선 패턴들(74, 76, 78)은 그 배선들의 폭들(D1, F1, H1)이 동일한 크기를 갖도록 형성한다. 그리고, 상기 제 1, 제 3 및 제 4 배선 패턴들(74, 76, 78)의 폭(D1, F1, H1)은 그 배선들 사이의 간격(E1, G1)과 동일하도록 형성한다. 상기 제 2 배선 패턴(72) 및 한 그룹(80) 사이의 간격(C1)은 제 1, 제 3 및 제 4 배선 패턴들(74, 76, 78)의 폭들(D1, F1, H1)과 동일한 크기를 갖도록 형성한다. 상기 배선 포토 마스크(85)는 도 2 의 제 1 내지 제 4 배선 패턴들(74, 72, 76, 78), 트랜치 패턴(73)과 함께 배선 홀(60)들의 배치 관계를 갖는 것이 바람직하다. 상기 배선 포토 마스크(85)는 바이너리(Binary) 마스크로 형성하는 것이 바람직하다.
상기 배선막(150)은 차례로 적층된 도전막(144) 및 배선 캐핑막(148)으로 형성하고, 상기 배선 캐핑막(148)은 층간절연막(130)과 다른 식각률을 갖는 절연막으로 형성하는 것이 바람직하다.
도 2, 도 6 내지 도 9 를 참조하면, 상기 포토레지스트 막(160)에 포토 공정 을 실시해서 반도체 기판(120)의 상부에 포토레지스트 패턴들(164, 162, 166, 168)을 형성한다. 상기 포토레지스트 패턴들(164, 162, 166, 168)은 포토 공정의 노광 단계 동안 배선 포토 마스크(85) 상의 제 1 내지 제 4 배선 패턴들(74, 72, 76, 78)이 포토레지스트 막(160)에 전사되어서 그 공정의 현상 단계를 통하여 형성한 것이다. 즉, 상기 포토레지스트 패턴들(164, 162, 166, 168)은 배선 포토 마스크(85) 및 포토 공정을 사용해서 배선 캐핑막(148) 상에 형성한 제 1 내지 제 4 데이타 배선 이미지들(Images)이다. 상기 제 1 내지 제 4 데이타 배선 이미지들 중의 하나(162)는 배선 콘택홀(135)들의 상부에 형성되어서 트랜치 패턴 이미지(163)를 갖는다. 상기 트랜치 패턴 이미지(163)는 제 2 데이타 배선 이미지(162)의 일 측으로부터 그 내부로 연장되도록 형성시켜서 이웃한 제 1, 제 3 및 제 4 데이타 배선 이미지들(164, 166, 168)로 구성된 한 그룹(169)과 서로 마주대하도록 형성한 것이다.
다음으로, 상기 제 1 내지 제 4 데이타 배선 이미지들(164, 162, 166, 168)을 식각 마스크로 사용해서 배선막(150)에 식각공정을 실시하여 층간 절연막(130) 상에 제 1 내지 제 4 데이타 배선 패턴들(154, 152, 156, 158)을 형성하는데, 상기 제 2 데이타 배선 패턴(152)은 배선 콘택홀(135)들과 중첩하고 동시에 제 1, 제 3 및 제 4 데이타 배선 패턴들(154, 156, 158)로 구성된 한 그룹(159)은 제 2 데이타 배선 패턴(152)에 인접되어서 평행하게 배치된다.
상기 제 2 데이타 배선 패턴(152)은 트랜치 패턴 이미지(163)를 갖는 제 2 데이타 배선 이미지(162)에 대응해서 트랜치 홈(153)을 갖는다. 그리고, 상기 포토 레지스트 막(160)을 제거해서 층간 절연막(130) 상에 단독으로 제 1 내지 제 4 데이타 배선 패턴들(154, 152, 156, 158)을 남긴다. 이때에, 상기 제 2 데이타 배선 패턴(152)은 배선 콘택홀(135)들을 채우고 층간 절연막(130) 상에 위치하면서 그 홀(135)의 상부측의 끝단으로부터 소정 폭(K)으로 연장되도록 형성한다. 이를 통해서, 상기 제 2 데이타 배선 패턴(152)은 소정 폭(J)을 갖고 배선 콘택홀(135)들과 중첩한다. 상기 제 2 데이타 배선 패턴(152)은 제 1, 제 3 및 제 4 데이타 배선 패턴들(154, 156, 158)로 구성된 한 그룹(159)과 소정 거리(L)로 이격되도록 형성하며, 상기 제 1, 제 3 및 제 4 데이타 배선 패턴들(154, 156, 158)은 그 패턴들이 각각이 동일 폭(M)들을 갖도록 형성한다. 또한, 상기 제 1, 제 3 및 제 4 데이타 배선 패턴들(154, 156, 158) 사이의 간격(L)은 그 패턴들의 폭(M)과 동일한 크기를 갖도록 형성한다. 상기 제 1, 제 3 및 제 4 데이타 배선 패턴들(154, 156, 158)은 비트라인 및 메탈라인 중의 선택된 하나로 사용할 수 있다.
도 9 및 도 10 은 각각이 반도체 기판 상에 구현된 데이타 배선 패턴들을 보여주는 사진들이다.
도 1, 도 9 및 도 10 을 참조하면, 층간 절연막(130)을 갖는 반도체 기판 상에 제 1 데이타 배선 패턴들(151, 152) 및 제 2 데이타 배선들(155, 154)과 함께 제 3 데이타 배선 패턴들(157, 156)을 형성하는데, 상기 데이타 배선 패턴들(151, 152, 154, 155, 156. 157)은 도 6 및 도 9 에서 실시된 포토 공정 및 식각 공정을 포함한 반도체 제조 공정들을 사용해서 층간 절연막(130) 상에 형성한 것이다. 상기 층간 절연막(130)은 그 막에 적어도 두 개의 배선 콘택홀(135)들을 갖는다. 이 때에, 도 9 의 제 1 내지 제 3 데이타 배선 패턴들(151, 155, 157)은 도 1 의 일부분(P1)을 확대한 가운데 제 2 배선 패턴(72)의 일측에 트랜치 패턴(73)이 배치되지 않은 제 1 내지 제 3 배선 패턴들(74, 72, 76)을 사용하여 반도체 제조 공정들을 통해서 층간 절연막(130) 상에 배치한 것이다. 상기 반도체 제조 공정들은 데이타 배선 패턴들(151, 155, 157)의 체크 영역(P5)에 도 9 과 같은 전기적 단락(190)을 형성한다. 상기 체크 영역(P7)에서의 전기적 단락(190)의 형성은 마스크 기판(50) 상에 배치되는 배선 패턴들(74, 72, 76)의 폭들(B1, D1, F1)을 고려하지 않아서 발생된 현상이다. 즉, 상기 배선 패턴들(74, 72, 76)은 그들 사이의 간격들(C1, E1)이 모두 동일한 크기를 갖지만, 상기 배선 홀(60)과 중첩하는 제 2 배선 패턴(72)의 폭(B1)은 나머지(74, 76)의 폭들(D1, F1)로 형성된 것이다. 따라서, 상기 포토 공정은 그 공정의 노광단계 동안 배선 포토 마스크(85)를 지나는 포토 광을 통해서 폭 및 간격이 일정한 제 1 및 제 3 배선 패턴들(74, 76)보다 그 배선들에 인접한 제 2 배선 패턴(32) 주변에 상대적으로 광 간섭 효과를 많이 나타낸다. 상기 제 2 배선 패턴(72)에 나타나는 광 간섭 효과는 광학적인 회절에 의해서 그 패턴의 중간 영역인 배선홀(60)들 사이에서부터 시작한다. 더우기, 상기 제 2 배선 패턴(72)이 제 1 및 제 3 배선 패턴들(74, 37)의 반대편의 영역과 고립되어지도록 형성된 경우 배선홀(60)들 사이에서 광 간섭 효과는 매우 크게 나타난다. 상기 광 간섭 효과는 반도체 기판(120)의 배선 콘택홀(135)들과 중첩하는 도 6 의 제 2 데이타 배선 이미지(Image; 162)의 폭을 예상치보다 크게 한다. 이는 식각공정 후 제 1 및 제 2 데이타 배선 패턴들(151, 155, 157) 사이의 체크 영역(P5)에 전기 적 단락을 유발시키는 원인이 된다.
다음으로, 도 2 배선 포토 마스크(85)를 선택해서 층간 절연막(130) 상에 반도체 제조 공정들을 실시한 경우, 상기 반도체 제조 공정들은 층간 절연막 상에 도 10 과 같은 제 1 내지 제 3 데이타 배선 패턴들(152, 154, 156)을 형성한다. 상기 제 1 내지 제 3 데이타 배선 패턴들(152, 154, 156)은 그 패턴들의 체크영역(P6)에 전기적 단락을 갖지 않는다. 이때에, 상기 제 1 내지 제 3 데이타 배선 패턴들(152, 154, 156)은 도 1 의 일부분(P1)을 확대한 가운데 제 2 배선 패턴(72)의 일측에 트랜치 패턴(73)이 배치된 제 1 내지 제 3 배선 패턴들(74, 72, 76)을 사용해서 형성한 것이다. 상기 체크 영역(P8)에서 전기적 단락(190)이 형성되지 않는 것은 마스크 기판(50) 상에 배치되는 데이타 배선들(74, 72, 76)의 폭(B1, D1, F1)을 고려해서 제 2 배선 패턴(72)에 트랜치 패턴(73)을 형성하였기 때문이다. 따라서, 상기 배선 포토 마스크(85)은 배선 홀(60)들 사이에 위치된 트랜치 패턴(73)을 갖는 제 2 배선 패턴(72)을 구비해서 층간 절연막 상의 제 1 및 제 2 데이타 배선 패턴들(154, 152) 사이에 전기적 단락을 미연에 방지해 준다. 이를 통해서, 상기 제 1 및 제 3 데이타 배선 패턴들(154, 152, 156)을 갖는 반도체 기판은 배선 콘택홀(135)들과 중첩하는 제 2 데이타 배선 패턴(152)에 트랜치 홈(153)을 갖으며, 이 트랜치 홈(153)은 상기 포토 공정의 자유도를 증가시켜 준다.
상술한 바와 같이, 본 발명은 마스크 기판 상의 데이타 배선들의 선택된 소 정영역에 트랜치 패턴을 형성해서 반도체 기판의 상부에 나타내는 광 간섭 효과를 최소화하여 반도체 기판의 상부의 데이타 배선 패턴들의 전기적 단락을 방지해 준다. 따라서, 상기 트랜치 패턴이 구비된 데이타 배선 패턴들을 갖는 반도체 장치는 그 배선 패턴들을 통해서 배선 능력을 증가시킬 수 있으며 동시에 그 배선 패턴들을 사용해서 반도체 기판 상으로부터 높은 확률을 가지고 확보되어질 수 있다.

Claims (18)

  1. 적어도 두 개의 배선 홀들이 배치된 콘택홀 포토 마스크와 정렬하는 배선 포토 마스크에 있어서, 상기 배선 포토 마스크는
    마스크 기판;
    상기 마스크 기판의 주 표면 상에 형성된 제 1 배선 패턴; 및
    상기 마스크 기판의 상기 주 표면 상에 상기 제 1 배선 패턴에 평행하게 배치되고 상기 배선 홀들을 덮도록 정렬되는 제 2 배선 패턴을 포함하되, 상기 제 2 배선 패턴은 그 패턴의 일 측에 형성되고 동시에 상기 배선 홀들 사이의 중간 영역에 배치되어서 상기 제 1 및 제 2 배선 패턴들 사이의 거리를 증가시키는 트랜치 패턴을 갖는 것이 특징인 배선 포토 마스크.
  2. 제 1 항에 있어서,
    상기 제 2 배선 패턴은 상기 제 1 배선 패턴의 폭보다 크기가 큰 것이 특징인 배선 포토 마스크.
  3. 제 1 항에 있어서,
    상기 제 2 배선 패턴의 반대편에 위치되어서 상기 제 1 배선 패턴과 평행하게 배치된 제 3 및 제 4 배선 패턴들을 더 포함하되,
    상기 제 3 및 제 4 배선 패턴들은 그 패턴들의 각각의 폭이 상기 제 1 배선 의 폭과 동일한 크기를 가지고 동시에 그 패턴들 사이의 간격이 상기 트랜치 패턴 주변의 상기 제 1 배선 및 상기 제 2 배선 패턴들 사이의 거리와 동일한 크기를 갖는 것이 특징인 배선 포토 마스크.
  4. 제 1 항에 있어서,
    상기 배선 홀들 사이에 위치된 트랜치 패턴의 밑면과 이에 마주하는 상기 제 2 배선 패턴의 끝단 사이의 간격은 상기 트랜치 패턴 주변에 위치된 상기 제 2 배선 패턴의 양 끝단들이 이루는 폭보다 작은 것이 특징인 배선 포토 마스크.
  5. 제 1 항에 있어서,
    상기 배선 포토 마스크는 바이너리 마스크인 것이 특징인 배선 포토 마스크.
  6. 제 1 항에 있어서,
    상기 트랜치 패턴은 상기 제 2 배선 패턴의 일 측으로부터 내부를 향하여 연장되어서 그 패턴의 밑면 및 측면이 직각을 이루도록 배치되되,
    상기 제 2 배선 패턴의 일측 및 이에 인접한 상기 배선 홀의 변 사이의 간격은 상기 트랜치 패턴의 선택된 모서리 및 이에 최단거리로 마주하는 상기 배선 홀의 모서리 사이의 거리와 동일한 것이 특징인 배선 포토 마스크.
  7. 제 6 항에 있어서,
    상기 트랜치 패턴의 폭은 상부측 및 하부측이 동일한 크기로 형성되어서 상기 배선 홀들 사이의 거리보다 작은 것이 특징인 배선 포토 마스크.
  8. 제 6 항에 있어서,
    상기 트랜치 패턴의 깊이는 상기 제 2 배선 패턴의 폭 방향으로 그 배선 패턴의 일측 및 이에 인접한 상기 배선 홀의 변 사이의 거리보다 작은 것이 특징인 배선 포토 마스크.
  9. 제 6 항에 있어서,
    상기 제 2 배선 패턴의 폭 방향으로 그 배선 패턴의 일측 및 이에 인접한 상기 배선 홀의 변 사이의 간격은 상기 제 2 배선 패턴의 폭과 직각되는 방향으로 상기 트랜치 패턴의 선택된 모서리와 최단 거리에 위치된 상기 배선 홀의 변의 연장선 및 상기 트랜치 패턴의 측면 사이의 거리보다 큰 것이 특징인 배선 포토 마스크.
  10. 제 1 항에 있어서,
    상기 트랜치 패턴은 상기 제 2 배선 패턴의 일 측으로부터 내부를 향하여 연장되어서 그 패턴의 밑면 및 측면이 둔각을 이루도록 배치되되,
    상기 제 2 배선 패턴의 일측 및 이에 인접한 상기 배선 홀의 변 사이의 간격은 상기 트랜치 패턴의 선택된 측면 및 이에 최단거리로 마주하는 상기 배선 홀의 모서리 사이의 거리와 동일한 것이 특징인 배선 포토 마스크.
  11. 제 10 항에 있어서,
    상기 트랜치 패턴은 상기 제 2 배선 패턴의 내부로 향할수록 상부측 대비 하부측의 폭이 작고 동시에 그 배선 패턴의 밑면에서 이루는 폭이 상기 배선 홀들 사이의 거리보다 작은 것이 특징인 배선 포토 마스크.
  12. 제 10 항에 있어서,
    상기 트랜치 패턴의 깊이는 그 패턴의 주변에 위치한 상기 제 2 배선 패턴의 폭 크기의 반보다 작은 것이 특징인 배선 포토 마스크.
  13. 반도체 기판 상에 층간 절연막을 형성하되, 상기 층간 절연막은 일렬로 배치된 적어도 두 개의 배선 콘택홀들을 갖도록 형성하고,
    상기 배선 콘택홀들을 갖는 반도체 기판 상에 배선막 및 포토레지스트 막을 차례로 형성하고,
    상기 포토레지스트 막의 상부의 소정 위치에 제 1 및 제 2 배선 패턴들을 갖는 배선 포토 마스크를 배치해서 포토 공정을 사용하여 배선막 상에 포토레지스트 패턴들을 형성하고,
    상기 포토레지스트 패턴들을 식각 마스크로 사용해서 상기 배선막에 식각공정을 실시하여 상기 층간 절연막 상에 제 1 및 제 2 데이타 배선 패턴들을 형성하 고,
    상기 포토레지스트 막을 반도체 기판의 상부로부터 제거하는 것을 포함하되,
    상기 포토레지스트 패턴들은 상기 배선 포토 마스크 상에 배치된 제 1 및 제 2 배선 패턴들이 전사되어서 상기 반도체 기판의 상부에 평행하게 형성된 제 1 및 제 2 데이타 배선 이미지들(Images)이고, 상기 제 2 데이타 배선 이미지는 상기 배선 콘택홀들에 중첩하고 동시에 그 콘택홀들 사이에 배치되는 트랜치 패턴 이미지를 갖는 것이 특징인 배선 포토 마스크를 이용한 반도체 장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 트랜치 패턴 이미지는 상기 제 2 데이타 배선 이미지의 일 측으로부터 그 내부로 연장되도록 형성하는 것이 특징인 배선 포토 마스크를 이용한 반도체 장치의 제조방법.
  15. 제 13 항에 있어서,
    상기 배선막은 차례로 적층된 도전막 및 배선 캐핑막으로 형성하는 것이 특징인 배선 포토 마스크를 이용한 반도체 장치의 제조방법.
  16. 제 13 항에 있어서,
    상기 제 1 및 제 2 데이타 배선 패턴들은 그 패턴들을 비트라인 및 메탈라인 중의 선택된 하나로 사용하는 것이 특징인 배선 포토 마스크를 이용한 반도체 장치 의 제조방법..
  17. 제 13 항에 있어서,
    상기 배선 포토 마스크는 바이너리(Binary) 마스크로 형성하는 것이 특징인 배선 포토 마스크를 이용한 반도체 장치의 제조방법.
  18. 제 13 항에 있어서,
    상기 식각 공정은 상기 트랜치 패턴 이미지를 통해서 상기 제 2 데이타 배선 패턴에 트랜치 홈을 형성하는 것이 특징인 배선 포토 마스크를 이용한 반도체 장치의 제조방법.
KR1020030100881A 2003-12-30 2003-12-30 배선 포토 마스크들 및 그를 이용한 반도체 장치의제조방법들 KR100541550B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030100881A KR100541550B1 (ko) 2003-12-30 2003-12-30 배선 포토 마스크들 및 그를 이용한 반도체 장치의제조방법들
US11/024,343 US7425389B2 (en) 2003-12-30 2004-12-27 Line photo masks and methods of forming semiconductor devices using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100881A KR100541550B1 (ko) 2003-12-30 2003-12-30 배선 포토 마스크들 및 그를 이용한 반도체 장치의제조방법들

Publications (2)

Publication Number Publication Date
KR20050070721A KR20050070721A (ko) 2005-07-07
KR100541550B1 true KR100541550B1 (ko) 2006-01-11

Family

ID=34698825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100881A KR100541550B1 (ko) 2003-12-30 2003-12-30 배선 포토 마스크들 및 그를 이용한 반도체 장치의제조방법들

Country Status (2)

Country Link
US (1) US7425389B2 (ko)
KR (1) KR100541550B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680960B1 (ko) * 2005-05-18 2007-02-09 주식회사 하이닉스반도체 반도체 소자 제조용 포토마스크
KR100723490B1 (ko) * 2005-07-12 2007-06-04 삼성전자주식회사 전자파 방해가 개선된 패턴을 구비한 테이프 배선기판

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807649A (en) 1996-10-31 1998-09-15 International Business Machines Corporation Lithographic patterning method and mask set therefor with light field trim mask
KR100322531B1 (ko) 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
US6339239B1 (en) 2000-06-23 2002-01-15 International Business Machines Corporation DRAM cell layout for node capacitance enhancement
US6541324B1 (en) 2001-11-02 2003-04-01 Silicon Storage Technology, Inc. Method of forming a semiconductor array of floating gate memory cells having strap regions and a peripheral logic device region
US7413833B2 (en) * 2004-05-14 2008-08-19 Infineon Technologies Ag Single exposure of mask levels having a lines and spaces array using alternating phase-shift mask

Also Published As

Publication number Publication date
US20050142459A1 (en) 2005-06-30
US7425389B2 (en) 2008-09-16
KR20050070721A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
AU2018200549B2 (en) Circuits with linear finfet structures
US8580685B2 (en) Integrated circuit having interleaved gridded features, mask set, and method for printing
TWI389298B (zh) 具有動態陣列部之半導體裝置
US20130126978A1 (en) Circuits with linear finfet structures
US8941166B2 (en) Multiple patterning method
US8211807B2 (en) Double patterning technology using single-patterning-spacer-technique
TW201104482A (en) Method, system, and program product for routing an integrated circuit to be manufactured by doubled patterning
JP3363799B2 (ja) デバイスの構造部分の配置方法およびデバイス
US20140282287A1 (en) Reusable cut mask for multiple layers
US5837426A (en) Photolithographic process for mask programming of read-only memory devices
JP5537205B2 (ja) 半導体装置及びその製造方法
TW201822301A (zh) 半導體裝置及其製造方法
KR20010004612A (ko) 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법
KR100541550B1 (ko) 배선 포토 마스크들 및 그를 이용한 반도체 장치의제조방법들
US20190286785A1 (en) Design method of semiconductor integrated circuit layout
US8569838B2 (en) Control of local environment for polysilicon conductors in integrated circuits
US7063921B2 (en) Photomask, in particular alternating phase shift mask, with compensation structure
KR100752180B1 (ko) 반도체 소자의 콘택홀 형성방법
TWI447886B (zh) 多重圖案化之方法
JP2010073797A (ja) 半導体装置の製造方法
JP2006135334A (ja) 非対称パターンを形成するためのフォト工程の実行方法及びそれを用いた半導体装置の形成方法
US20030068563A1 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
JP4342202B2 (ja) アライメントマークの形成方法およびそれを用いた半導体装置の製造方法
TWI521369B (zh) 佈局分割方法及應用其之半導體元件製造方法
JP5816133B2 (ja) パターン形成方法、原版及びデータ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 15