JP5816133B2 - パターン形成方法、原版及びデータ処理方法 - Google Patents

パターン形成方法、原版及びデータ処理方法 Download PDF

Info

Publication number
JP5816133B2
JP5816133B2 JP2012127101A JP2012127101A JP5816133B2 JP 5816133 B2 JP5816133 B2 JP 5816133B2 JP 2012127101 A JP2012127101 A JP 2012127101A JP 2012127101 A JP2012127101 A JP 2012127101A JP 5816133 B2 JP5816133 B2 JP 5816133B2
Authority
JP
Japan
Prior art keywords
pattern
insulating layer
opening
forming
original
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012127101A
Other languages
English (en)
Other versions
JP2013251492A (ja
Inventor
浅野 昌史
昌史 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012127101A priority Critical patent/JP5816133B2/ja
Priority to US13/780,034 priority patent/US8722535B2/en
Publication of JP2013251492A publication Critical patent/JP2013251492A/ja
Application granted granted Critical
Publication of JP5816133B2 publication Critical patent/JP5816133B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明の実施形態は、パターン形成方法、原版及びデータ処理方法に関する。
半導体装置等のパターンの形成においては、フォトリソグラフィ法が用いられている。また、フォトリソグラフィ法以外の方法としては、ナノインプリント法や、ブロックコポリマー(block copolymer)のミクロ相分離を利用したDSA(Directed Self Assembly)といわれる方法も検討されている。
このようなパターン形成方法においては、さらなる位置合わせ精度の向上が望しい。
特開2009−234114号公報
本発明の実施形態は、位置合わせ精度を向上できるパターン形成方法、原版及びデータ処理方法を提供する。
実施形態に係るパターン形成方法は、基板の主面の上に絶縁層を形成する工程と、前記絶縁層に、前記主面に沿った第1方向に第1の長さを有する第1開口部と、前記第1方向に前記第1の長さよりも長い第2の長さを有する第2開口部と、を同一の原版を用いて形成する工程と、前記第1開口部内に第1パターンを形成する工程と、前記第2開口部内に、前記第1パターンの材料及び前記絶縁層の材料とは異なる材料からなる第2パターンを形成する工程と、前記絶縁層、前記第1パターン及び前記第2パターンに接するブロックコポリマー膜を形成する工程と、前記ブロックコポリマー膜を相分離させて、前記第2パターンの誘導により第3パターンを形成する工程と、前記第3パターンを基準に前記第1パターンと接する第4パターンを形成する工程と、を備える。
第1の実施形態に係るパターン形成方法を例示するフローチャートである。 (a)〜(d)は、第1の実施形態に係るパターン形成方法を例示する模式的断面図である。 (a)〜(d)は、第1の実施形態に係るパターン形成方法を例示する模式的断面図である。 (a)〜(d)は、第1の実施形態に係るパターン形成方法を例示する模式的断面図である。 (a)〜(c)は、第1の実施形態に係るパターン形成方法を例示する模式的断面図である。 (a)及び(b)は、第1の実施形態に係るパターン形成方法を例示する模式的断面図である。 図2(a)を主面側から見た平面図である。 図5(b)を主面側から見た平面図である。 第2の実施形態に係る原版を例示する模式図である。 第2の実施形態に係る原版を例示する模式図である。 第3の実施形態に係るデータ処理方法を例示するフローチャートである。 第4の実施形態に係る半導体装置を例示する模式図である。 第5の実施形態に係る原版を例示する模式図である。
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
図1は、第1の実施形態に係るパターン形成方法を例示するフローチャートである。
図2〜図6は、第1の実施形態に係るパターン形成方法を例示する模式的断面図である。
図7は、図2(a)を主面側から見た平面図である。
図8は、図5(b)を主面側から見た平面図である。
以下の説明において、図1に表れない符号等は、図2〜図8を参照するものとする。
図1に表したように、本実施形態に係るパターン形成方法は、絶縁層の形成(ステップS101)、第1開口部及び第2開口部の形成(ステップS102)、第1パターンの形成(ステップS103)、第2パターンの形成(ステップS105)、ブロックコポリマー膜の形成(ステップS106)、第3パターンの形成(ステップS107)及び第4パターンの形成(ステップS108)、を備える。以下、各ステップの具体例を説明する。
先ず、ステップS101に表した絶縁層の形成では、基板10の主面10aの上に第1絶縁層22及び第2絶縁層24を形成する。なお、本実施形態では、第1絶縁層22及び第2絶縁層24を総称して絶縁層20とする。第1絶縁層22の材料は、第2絶縁層24の材料とは異なる。例えば、これらの材料は、所定のエッチャントに対して異なるエッチングレートを有する。
次に、ステップS102に表した第1開口部及び第2開口部の形成では、絶縁層20に、主面10aに沿った第1方向に第1の長さを有する第1開口部51と、第1方向に第1の長さよりも長い第2の長さを有する第2開口部52と、を同一の原版110を用いて形成する。本実施形態では、第1絶縁層22及び第2絶縁層24に第1開口部51を形成し、第2絶縁層24に第2開口部52を形成する。
次に、ステップS103に表した第1パターンの形成では、第1開口部51内に第1パターン26を形成する。第1パターン26は、第1開口部51内に埋め込まれたパターンである。第1パターン26は、第1絶縁層22及び第2絶縁層24を貫通して基板10に達する、例えばコンタクトである。
次に、ステップS104に表した第2パターンの形成では、第2開口部52内に第2パターン28を形成する。第2パターン28は、第2開口部52内に埋め込まれたパターンである。第2パターン28の材料は、第1パターン26の材料及び絶縁層220の材料と異なる。
次に、ステップS105に表したブロックコポリマー膜の形成では、絶縁層20、第1パターン26及び第2パターン28に接してブロックコポリマー膜60を形成する。
次に、ステップS106に表した第3パターンの形成では、ブロックコポリマー膜60を相分離させて、第2パターン28の誘導により第3パターン62を形成する。すなわち、ブロックコポリマー膜60は、第2パターン28をガイドとして相分離する。これにより、第3パターン62が形成される。
次に、ステップS107に表した第4パターンの形成では、第3パターン62を基準に第1パターン26と接する第4パターン36を形成する。第4パターン36は、例えばコンタクトである第1パターン26の上に接続され、主面10aに沿って延在する、例えば配線である。
上記ステップS101〜ステップS107に表した工程により、下層の第1パターン26に対する上層の第3パターン62の位置合わせ誤差を低減することができる。
次に、図2〜図8を用い、第1の実施形態に係るパターン形成方法のより詳細な具体例について説明する。
なお、図2(a)〜図8に基づく説明において、「第1方向」とは、基板10の主面10aに沿った方向のうち、1つの方向(Y1方向)のことをいう。また、「第2方向」とは、主面10aに沿った方向のうちY1方向に対して垂直な方向(X1方向)のことをいう。また、「第3方向」とは、第1方向及び第2方向に垂直な方向(Z1方向)のことをいう。
先ず、図2(a)で表したように、絶縁層の形成(ステップS101)を行う。
第1の実施形態では、絶縁層20として、例えば第1絶縁層22及び第2絶縁層24を形成する。
ここで、基板10は、例えば半導体基板である。半導体基板は、例えばシリコンである。基板10には、例えば半導体素子や、回路が設けられている。なお、基板10は、シリコン以外の半導体基板、ガラス基板などの絶縁性基板、SOI(Silicon On insulater)などの絶縁材料と半導体材料とを複合した基板であってもよい。基板10は、主面10aを有している。
基板10の上に、例えばTEOS(Tetraethyl orthosilicate)により、第1絶縁層22を形成する。次に、第1絶縁層22の上に第1絶縁層22と異なる材料を有する第2絶縁層24を形成する。第2絶縁層24は、例えば窒化シリコン(SiN)を有している。
次に、第1開口部及び第2開口部の形成(ステップS102)を行う。
図2(a)に表したように、第2絶縁層24の上に反射防止膜42を形成する。次に、反射防止膜42の上に、フォトレジスト層44を形成する。次に、フォトレジスト層44に、第1開口部51及び第2開口部52を同一の原版を用いて形成する。
ここで、図7は、上述のように、図2(a)を主面側から見た平面図である。
なお、図2(a)は、図7のA−A’線断面図に相当する。
第1開口部51は、Y1方向に第1の長さLを有する。例えば、フォトレジスト層44に、複数の第1開口部51を形成する。複数の第1開口部51は、X1方向に互いに距離dで等間隔に設けられている。
また、第2開口部52は、Y1方向に延在し、Y1方向に第1の長さLよりも長い第2の長さLを有する。また、第2開口部52のうち、Y1方向の第1の長さLは、X1方向の長さよりも長い。具体的には、例えば、第2開口部52は、主面10aに対して垂直な方向から見て長方形である。
ここで、Z1方向にみて、第2開口部52は、第1開口部51と重ならない位置に形成される。また、第2開口部52に最も近い第1開口部51の中心から、第2開口部52の中心までの距離dX1は、複数の第2開口部52のうち、X1方向の間隔dと等しい。
また、第2開口部52は、1つ以上形成されればよい。例えば、フォトレジスト層44に、少なくとも二つの第2開口部52を形成する。二つの第2開口部52を、第1開口部51を挟んでX1方向の両側に形成する。このとき、一方の第2開口部52の中心から他方の第2開口部52の中心までの距離dを、複数の第1開口部51のうちX1方向の間隔dの整数倍となるように配置する。すなわち、d=n・dである。なお、nは、1以上の整数である。
次に、図2(b)に表したように、例えばRIE(Reactive Ion Etching)法により、フォトレジスト層44をマスクとして、第2絶縁層24のみに第1開口部51及び第2開口部52を形成する。このとき、例えば、第2絶縁層24のエッチング速度が第1絶縁層22のエッチング速度よりも速い条件でエッチングを行う。次に、フォトレジスト層44及び反射防止層42を除去する。
次に、図2(c)に表したように、第2開口部52を覆うようにマスク層としてフォトレジスト層44を形成する。
次に、図2(d)に表したように、マスク層(フォトレジスト層44)及び第2絶縁層24をマスクとして、第1開口部51を第1絶縁層22の下面まで貫通させる。これにより、基板10に形成された半導体素子等に達する第1開口部51が形成される。次に、マスク層であるフォトレジスト層44を除去する。これにより、第1絶縁層22及び第2絶縁層24に第1開口部51が形成され、第2絶縁層24に第2開口部52が形成される。
次に、図3(a)に表したように、第1パターンの形成(ステップS103)を行う。
第1の実施形態では、第1パターン26は、導電性材料を含むコンタクトである。例えば、スパッタ法により、第1開口部51内及び第2絶縁層24の上に、導電性材料を含む第1パターン材料層(符号不図示)を形成する。なお、第1パターン材料層の導電性材料は、例えばタングステン(W)である。また、CVD(Chemical Vapor Deposition)法、又はめっき法により、第1パターン材料層を形成してもよい。
次に、例えば、CMP(Chemical Mechanical Polishing)法により、第2絶縁層24の上面を平坦化する。これにより、第1開口部51内に埋め込まれた第1パターン26が形成される。第1パターン26は、基板10に形成された半導体素子等と接続されたコンタクトである。このとき、第2開口部52内に、第1パターン26と同一の導電性材料を含む埋込部29が形成される。
次に、図3(b)に表したように、第2絶縁層24、第1パターン26及び埋込部29の上に、TEOS層46を形成する。
次に、図3(c)に表したように、TEOS層46の上に、フォトレジスト層44を形成する。次に、露光及び現像により、フォトレジスト層44のうち埋込部29と重なる位置に、第3開口部53を形成する。このとき、第3開口部53の面積は、埋込部29の面積よりも広いことが好ましい。これにより、埋込部29の全体を露出させることができる。
次に、図3(d)に表したように、フォトレジスト層44をマスクとして、TEOS層46をエッチングする。次に、フォトレジスト層44を除去する。これにより、TEOS層46に、埋込部29を露出する第3開口部53を形成することができる。
次に、図4(a)に表したように、第3開口部53に露出した埋込部29のみを選択的に除去する。
次に、以下のようにして、第2パターンの形成(ステップS104)を行う。
図4(b)に表したように、第3開口部53内、及びTEOS層46の上に、第2パターン28を形成するための第2パターン材料層28aを形成する。
ここでいう「第2パターン28」は、後述するブロックコポリマー膜60をミクロ相分離させるガイドとして機能する。このように、ブロックコポリマー膜のミクロ相分離を利用したパターン形成方法は、DSA(Directed Self Assembly)と呼ばれている。DSAに用いられるガイドとしては、構造に沿って相分離させる「物理ガイド」と呼ばれるものや、親和性の差により相分離させる「化学ガイド」と呼ばれるものが用いられる。第1の実施形態では、ガイドとなる第2パターン28は、化学ガイドであることが好ましい。
第2パターン材料層28aの材料は、第1パターン26の材料及び第2絶縁層24の材料と異なる。第2パターン材料層28aの材料は、例えば、有機膜である。第2パターン材料層28aの材料は、後述するブロックコポリマー(BCP)膜のミクロ相分離を誘導する官能基を有している。
次に、図4(c)に表したように、第2パターン材料層28aをTEOS層46の表面の高さまでエッチバックする。次に、CMPにより、TEOS層46を除去して、第2絶縁層24の上面及び第2パターン28の上面が同一面となるように平坦化する。これにより、第2開口部52内に埋め込まれた第2パターン28が形成される。
次に、ブロックコポリマー膜の形成(ステップS105)を行う。
図4(d)に表したように、第2絶縁層24、第1パターン26及び第2パターン28に接してブロックコポリマー膜60を形成する。
ここで、ブロックコポリマーとは、例えば2種類のポリマーが化学的に結合した高分子化合物である。ブロックコポリマー膜60は、例えば、第2パターン28に対して親和性を有する第1ポリマーと、第2パターン28に対して第1ポリマーと異なる親和性を有する第2ポリマーと、を有している。例えば、第1ポリマーは、親水性の官能基を有し、一方、第2ポリマーは、疎水性の官能基を有する。これにより、第2パターン28の誘導によって、第1ポリマー及び第2ポリマーを有するラメラ構造を形成することができる。また、第1ポリマーと第2ポリマーの組成比により、相分離の間隔を制御することができる。
次に、例えば以下のようにして、DSAにより、第3パターンの形成(ステップS106)を行う。
図5(a)に表したように、ブロックコポリマー膜60が一様に形成された状態で、所定の処理を行う。ここでの「所定の処理」は、例えば加熱処理である。これにより、第2パターン28の誘導によって、第2パターン28に対して親和性を有する第1領域60aと、第1領域60a以外の領域に配置され第2パターン28に対して第1領域60aと異なる親和性を有する第2領域60bと、にブロックコポリマー膜60を相分離させる。
次に、図5(b)に表したように、第2領域60bのエッチング速度が第1領域60aのエッチング速度よりも速い条件でブロックコポリマー膜60をエッチングして、第2領域60bを選択的に除去する。このようにして、第3パターン62を形成する。
ここで、図8は、上述のように、図5(b)を主面側から見た平面図である。
なお、図5(b)は、図8のA−A’線断面図に相当する。
図8に表したように、第2パターン28の誘導により、Y1方向に延在するように第3パターン62を形成する。
また、図8に表したように、複数の第1開口部51が形成された間隔dに対してほぼ等しい間隔で、ブロックポリマー膜60を相分離させる。これにより、第1パターン26に接するように、第3パターン62を形成することができる。
なお、第3パターンの形成(ステップS106)において、ブロックコポリマー膜60を形成すると同時に、ブロックコポリマー膜60を相分離させて凝集させることにより、第3パターン62を形成してもよい。言い換えれば、ブロックコポリマー膜60において第2領域60bを形成することなく、第1領域60aのみに凝集させて第3パターン62を形成してもよい。
また、ブロックコポリマー膜の形成(ステップS105)において、第2パターン28の位置に形成されないように相分離させて、第3パターン62を形成してもよい。この場合、ブロックコポリマー膜60の親和性を上記した例と逆にすればよい。
また、ブロックコポリマー膜の形成(ステップS105)の後に、原版110と異なる原版を用いて、第3パターン62の一部を分断してもよい。
次に、図5(c)に表したように、第2絶縁層24及び第3パターン62の上に、SOG(Spin On Glass)を塗布する。次に、エッチバックを行うことにより、第2絶縁層24の上に、第3パターン62に接する第3絶縁層32を形成する。
次に、図6(a)に表したように、第3パターン62を選択的に除去する。これにより、第3パターン62の位置に第4開口部54を形成する。
次に、第4パターンの形成(ステップS107)を行う。
第1の実施形態において、第4パターン36は、例えば導電性材料を含む配線である。
図6(b)に表したように、例えばスパッタにより、第4開口部54内及び第3絶縁層32の上に、導電性材料を含む第4パターン材料層(符号不図示)を形成する。第4パターン材料層の導電性材料は、例えばWである。次に、CMP法により、第3絶縁層32の上面を平坦化する。このようにして、第3パターン62を基準に第1パターン26と接する第4パターン36を形成する。このとき、第2パターン28の上に、第4パターン36と同じ材料により配線36a(例えば、ダミーパターン)を形成してもよい。
次に、第1の実施形態の作用効果について説明する。
ここで、参考例として、第1パターンの上に、第1パターン26を形成する際に用いた原版とは異なる原版を用いて、ブロックコポリマー膜の相分離を誘導するガイドパターンを形成する場合について説明する。参考例では、まず、絶縁層に第1の原版を用いて第1パターンを形成する。次に、第1パターンと異なる第2の原版を用いて、第1パターンの上にガイドパターンを形成する。この工程において、第1パターンに対してガイドパターンを位置合わせするときに、第1パターンに対するガイドパターンの位置合わせ誤差σlithoが生じる可能性がある。
次に、絶縁層及びガイドパターンの上に、ブロックコポリマー膜を形成する。次に、ガイドパターンの誘導を伴ってブロックコポリマー膜を相分離させて、第3パターンを形成する。このとき、ガイドパターンに対してブロックポリマー膜の相分離の位置も一定の範囲内でずれが生じる可能性があるため、ガイドパターンに対する第3パターンの位置合わせ誤差σDSAが生じる可能性がある。
したがって、参考例の方法では、第1パターンに対する第3パターンの合計の位置合わせ誤差σtotalは、下記式(1)となる。
σtotal=(σlitho +σDSA 1/2 ・・・(1)
これに対して、第1の実施形態によれば、位置合わせの対象である第1パターン26と、ブロックコポリマー膜60の相分離を誘導する第2パターン28と、を同一の絶縁層(第2絶縁層24)に同一の原版110を用いて形成する。次に、絶縁層の上に、ブロックコポリマー膜60を形成する。次に、ブロックコポリマー膜60を相分離させて、第2パターン28の誘導により、第3パターン62を形成する。
第1の実施形態では、同一の原版110を用いて、第1パターン26及び第2パターン28を形成することにより、第1の実施形態では、第1パターン26に対する第2パターン28の位置合わせ誤差は生じない。したがって、第1の実施形態において、第1パターン26に対する第3パターン62の位置合わせ誤差σtotalは、ブロックコポリマー膜の相分離におけるずれ量、すなわち、第2パターン28に対する第3パターン62の位置合わせ誤差σDSAのみである。このように、下層の第1パターン26に対する上層の第3パターン62の位置合わせ誤差を低減することができる。
(第2の実施形態)
図9及び図10は、第2の実施形態に係る原版を例示する模式図である。
図9及び図10は、原版110の模式的な平面図が表されている。
図9及び図10において、「第1方向」とは、支持基板100の主面100aに沿った方向のうち、1つの方向(Y2方向)のことをいう。また、「第2方向」とは、主面100aに沿った方向のうちY2方向に対して垂直な方向(X2方向)のことを言う。
第2の実施形態に係る原版110は、例えば第1の実施形態における第1開口部及び第2開口部の形成(ステップS102)において、第1開口部51と、第1開口部51よりも長尺の第2開口部52と、を同一の絶縁層20に形成するための原版である。上述のように、例えば、第1開口部51内には、第1パターン26が形成される。また、第2開口部52内には、第1パターン26の上層に位置するブロックコポリマー膜60を相分離させる際のガイドになる第2パターン28が形成される。
第2の実施形態に係る原版110は、支持基板100、第1原版パターン126及び第2原版パターン128を備える。
原版110は、例えば、フォトレジストを露光するためのフォトマスクである。
支持基板100は、例えば石英ガラスである。支持基板100は、主面100aを有している。なお、主面100aは、遮光膜(符号不図示)によるパターンが形成されている側の面のことである。支持基板100には、例えば遮光膜による第1原版パターン126及び第2原版パターン128が設けられている。なお、第1原版パターン126及び第2原版パターン128は、遮光膜の開口部分として設けられていてもよい。
第1原版パターン126は、第1開口部51を形成するためのパターンである。第1原版パターン126は、Y2方向に第1の長さLを有している。なお、原版110が等倍露光用マスクである場合は、第1原版パターン126の第1の長さLは、第1開口部51の第1の長さLと等しい。すなわち、L=Lである。なお、原版110が縮小露光用マスクである場合は、原版110における長さは、縮小露光時の倍率の逆数を乗じた長さであればよい。以下では、原版110は、等倍露光用マスクである場合を説明する。
図9では、第1原版パターン126は、例えば矩形の島状に設けられている。なお、第1原版パターン126の角部には僅かな丸みが設けられていてもよい。第1原版パターン126は例えば円形であってもよい。
図9に表したように、例えば、原版110には、複数の第1原版パターン126が設けられている。複数の第1原版パターン126は、X2方向に互いに距離dで等間隔に設けられている。複数の第1原版パターン126は、例えば千鳥状に設けられている。なお、複数の第1原版パターン126のdは、複数の第1開口部51の間隔dと等しい。すなわち、d=dである。
また、第2原版パターン128は、第2開口部を形成するためのパターンである。第2原版パターン128は、第1方向に延在し、Y2方向に第1の長さLよりも長い第2の長さLを有している。第2原版パターン128のうち、Y2方向の第2の長さLがX2方向の長さよりも長い。具体的には、第2原版パターン128は、例えば平面視で長方形である。なお、第2原版パターン128の角部には僅かな丸みが設けられていてもよい。
第2原版パターン128は、第1原版パターン126から離間した位置に配置されている。例えば、第2原版パターン128に最も近い第1原版パターン126の中心から、第2原版パターン128の中心までの距離dX3は、複数の第1原版パターン126のうちX2方向の間隔dと等しい。
また、例えば、第2原版パターン128は、少なくとも二つ設けられている。二つの第2原版パターン128は、X2方向の両側に設けられている。一方の第2原版パターン128の中心から他方の第2原版パターン128までの距離dは、複数の第1原版パターン126のうちX2方向の間隔dの整数倍である。すなわち、d=n・dである。なお、nは、1以上の整数である。
第2の実施形態の原版110を用いた露光によって第1開口部51及び第2開口部52を形成することにより、第1パターン26及び第2パターン28は、互いに位置ずれすることなく形成される。第1の実施形態にて参考例として述べたように、異なる原版を用いて別個の露光によって第1パターン26及び第2パターン28を形成する場合に生じる位置合わせ誤差は発生しない。この第2パターンをブロックコポリマー膜を相分離させるガイドとして機能させることにより、所望の位置に第1パターンと接する第3パターンを形成することができる。
以上、第2の実施形態では、原版110がフォトマスクである場合を説明した。しかし、転写法により樹脂等のパターンを形成する場合には、原版110は、パターンを転写するための凸パターンや凹パターンを有するテンプレートであってもよい。
また、図10は、第2の実施形態の変形例である原版111を示している。
図10の左側に表したように、複数の第1原版パターン126は、正方格子状に配置されていてもよい。
また、図10の右側に表したように、Y2方向に非等間隔に設けられていてもよい。このように、複数の第1原版パターン126は、少なくともX2方向に互いに距離dで等間隔に設けられていればよい。
(第3の実施形態)
図11は、第3の実施形態に係るデータ処理方法を例示するフローチャートである。
ここで、図11に示すステップS201、ステップS202、ステップS203の処理が、第3の実施形態に係るデータ処理方法である。なお、図10では、具体例における他の処理も含めて表している。また、フローチャートの横に添付した図は、設計データまたは描画データを例示した模式図である。以下において、「パターン」と呼ぶものは、実際の半導体装置等に形成されるパターンのことをいい、「データ」と呼ぶものは、設計データ又は描画データ上において、パターンを形成するためのデータのことをいう。
第3の実施形態に係るデータ処理方法は、設計データから原版110を形成するための描画データを作成する方法である。
図11に表したように、第3の実施形態に係るデータ処理方法は、第1データ及び第2データの抽出(ステップS201)、ガイドデータ作成(ステップS202)及び第1データ並びにガイドデータの合成(ステップS203)、を備えている。
ステップS201に表した第1データ及び第2データの抽出では、設計データから、第1方向に第1の長さLを有する第1パターン(以下、第1パターン26)を形成するための第1データと、第1パターン26と重なり第1方向に第1の長さLよりも長い第2の長さLを有する第2パターン(以下、第4パターン36)を形成するための第2データと、をそれぞれ抽出する。
ステップS202に表したガイドデータ作成では、第1パターン26及び第4パターン36から離間した位置に、第1方向に延在するガイドパターン(以下、第2パターン28)を形成するためのガイドデータを作成する。
ステップS203に表した第1データ及びガイドデータの合成では、第1データ及びガイドデータを合成して描画データを作成する。
次に、第3の実施形態に係るデータ処理方法の具体例について説明する。なお、以下に説明する具体例には、上記ステップS201、ステップS202及びステップS203以外のステップも含まれる。
図11に表したように、まず、設計データを用意する。設計データは、例えば、CAD(Computer Aided Design)により作成されたデータである。設計データは、上述のように、第1パターン26を形成するための第1データと、第1パターン26と重なっている第4パターン36を形成するための第2データと、を有している。なお、この段階では、第1データ及び第2データは1つのデータとして作成されていてもよい。
例えば、第1パターン26は、半導体装置におけるコンタクトである。第4パターン36は、第1パターン26に接続する配線であり、DSAによって形成するパターンのことである。また、所定の間隔dで等間隔に、複数の第4パターン36が設けられている。
次に、第1データ及び第2データの抽出(ステップS201)を行う。
設計データから第1データ及び第2データを個別に抽出する。ここで「個別に抽出する」とは、例えば、CADソフトウェア上で、第1データ及び第2データをそれぞれ異なるレイヤに分けることである。この「レイヤ」とは、データ上の階層のことである。
次に、ガイドデータ作成(ステップS202)を行う。
ガイドパターンを形成するためのガイドデータを作成する。ガイドパターンである第2パターン28は、第1パターン26及び第4パターン36から離間した位置に、第1方向に第4パターン36と並んで延在する。このとき、第1データ及び第2データと異なるレイヤにガイドデータを作成する。
例えば、第4パターン36の中心から、第2パターン28の中心までの距離は、複数の第4パターン36の間隔dと等しい。また、第2パターン28の位置は、他のパターンに干渉しない位置であることが好ましい。
次に、第1データ及びガイドデータの合成(ステップS203)を行う。
例えば、異なるレイヤとして処理していた第1データ及びガイドデータを合成して、1つの描画データを作成する。
次に、必要に応じて、OPC等の処理(ステップS204)を行う。
なお、OPCとは、光近接場効果補正(Optical Proximity Correction)のことである。
本実施形態のデータ処理方法によって形成された原版110を用いることにより、下層の第1パターン26に対して上層の第4パターン36を形成するときの位置合わせ誤差を低減することができる。
(第4の実施形態)
図12は、第4の実施形態に係る半導体装置1を例示する模式図である。
第4の実施形態に係る半導体装置1は、第1の実施形態のパターン形成方法によって製造されたものである。
第4の実施形態に係る半導体装置1は、基板10と、第1絶縁層22と、第2絶縁層24と、コンタクト(以下、第1パターン26)と、ガイド部(以下、第2パターン28)と、配線(以下、第4パターン36)と、備える。
基板10は、主面10aを有する。主面10aは、第1絶縁層22及び第2絶縁層24の積層側の面である。基板10には、半導体素子や、回路が設けられている。
第1絶縁層22は、基板10の上に設けられている。第1絶縁層22は、例えば、TEOSにより形成されている。第2絶縁層24は、第1絶縁層22の上に設けられている。第2絶縁層24は、第1絶縁層22と異なる材料を有している。第2絶縁層24は、例えばSiNを有している。
コンタクトである第1パターン26は、第1絶縁層22及び第2絶縁層24に設けられている。第1パターン26は、基板10に接しており、半導体素子等に接続されている。また、第1パターン26は、主面10aに沿ったY1方向に第1の長さLを有している。
ガイド部である第2パターン28は、第2絶縁層24と同一の層に設けられている。第2パターン28は、第1パターン26から離間した位置に配置されている。第2パターン28は、上記した第1方向に延在して、Y1方向に第1の長さLよりも長い第2の長さLを有している。また、第2パターン28は、第2絶縁層24及び第1パターン26と異なる材料を有している。
第2パターン28は、第1の実施形態で述べたように、DSAに用いられるガイド部として機能する。
ここで、第1絶縁層22の上面、第1パターン26の上面及び第2パターン28の上面は、平坦化されている。言い換えれば、第1絶縁層22の上面、第1パターン26の上面及び第2パターン28の上面は、同一面を形成している。
第4パターン36は、第2絶縁層24の上に設けられている。第4パターン36は、第1方向に延在して設けられている。また、第4パターン36は、第1パターン26に接している。第4パターン36は、Z1方向から見て第2パターン28と略平行である。
第2パターン28の上には、第1の実施形態のブロックコポリマー膜の相分離によって、第4パターン36と同じ材料を有する配線36aが設けられている。例えば、配線36aは、第4パターン36と並んで設けられ、第4パターン36に接続されていない。
第3絶縁層32は、第2絶縁層24の上に設けられている。第3絶縁層32は、少なくとも第4パターン36の側面と接している。
なお、第3絶縁層32の上に、多層配線層が設けられていてもよい。また、多層配線層の一部の配線層に、第1パターン26及び第2パターン28を有する配線層が形成されていてもよい。
第4の実施形態のように、第1の実施形態に係るパターン形成方法によって半導体装置1を形成した場合、半導体装置1の一部の配線層に、第1パターン26と同一の層において、ブロックコポリマー膜の相分離を誘導する第2パターン28が残存している場合がある。第2パターン28が設けられていることにより、下層の第1パターン26に対する上層の第4パターン36の位置合わせ精度が向上した半導体装置1を提供することができる。
(第5の実施形態)
図13は、第5の実施形態に係る原版を例示する模式図である。
第5の実施形態に係る原版120は、それぞれ異なる配線層を形成するために複数の第2原版パターンが設けられている点を除いて、第1の実施形態と同様である。
図13に表したように、第5の実施形態に係る原版120は、複数の第2絶縁層24のそれぞれに第2開口部28を形成するために、複数の第2原版パターンが設けられている。例えば、第1原版パターン126を挟んで対向する位置に、二組の第2原版パターン128a及び第2原版パターン128bが設けられている。
第2原版パターン128aは、例えば、第1原版パターン126からX1方向に間隔dだけ離れた位置に設けられている。
一方、第2原版パターン128bは、第1原版パターン126からX1方向に間隔dの整数倍の距離だけ離れた位置に設けられている。この場合では、第2原版パターン128bは、第1原版パターン126から、間隔2dだけ離れた位置に設けられている。
次に、第5の実施形態の作用効果について説明する。
ここで、N層の絶縁層のそれぞれにおいて、異なる原版を用いて、ブロックコポリマー膜の相分離を誘導するガイドパターンを形成する場合について説明する。この場合、1層目のパターンに対するN層目のパターンの合計の位置合わせ誤差σtotalは、各層におけるガイドパターンを形成する際の位置合わせ誤差をσ…σ、DSAによる位置合わせ誤差をσDSAとしたとき、下記式(2)となる。
σtotal=(σ +σ +…+σ +N・σDSA 1/2 ・・・(2)
これに対して、第5の実施形態によれば、N層の絶縁層のそれぞれにおいて、同一の原版を用いて、ブロックコポリマー膜の相分離を誘導するガイドパターン(第2パターン28y及び第6パターン78y)を形成することができる。したがって、第5の実施形態において、1層目のパターンに対するN層目のパターンの合計の位置合わせ誤差σtotalは、DSAによる位置合わせ誤差の積算値(N・σDSA 1/2のみである。このように、複数層に渡って位置合わせ精度を向上させることができる。
以上説明したように、本実施形態によれば、位置合わせ精度を向上できるパターン形成方法、原版及びデータ処理方法を提供することができる。
なお、上記に本実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体装置、10…基板、10a…主面、22…第1絶縁層、24…第2絶縁層、26…第1パターン、28…第2パターン、28a…第2パターン材料層、29…埋込部、32…第3絶縁層、36…第4パターン、36a…配線、42…反射防止層、44…フォトレジスト層、46…TEOS層、51…第1開口部、52…第2開口部、53…第3開口部、54…第4開口部、60…ブロックコポリマー膜、60a…第1領域、60b…第2領域、62…第3パターン、100…支持基板、100a…主面、110、111、120…原版、126…第1原版パターン、128…第2原版パターン、128a…第2原版パターン、128b…第2原版パターン

Claims (6)

  1. 基板の主面の上に絶縁層を形成する工程と、
    前記絶縁層に、前記主面に沿った第1方向に第1の長さを有する第1開口部と、前記第1方向に前記第1の長さよりも長い第2の長さを有する第2開口部と、を同一の原版を用いて形成する工程と、
    前記第1開口部内に第1パターンを形成する工程と、
    前記第2開口部内に、前記第1パターンの材料及び前記絶縁層の材料とは異なる材料からなる第2パターンを形成する工程と、
    前記絶縁層、前記第1パターン及び前記第2パターンに接するブロックコポリマー膜を形成する工程と、
    前記ブロックコポリマー膜を相分離させて、前記第2パターンの誘導により第3パターンを形成する工程と、
    前記第3パターンを基準に前記第1パターンと接する第4パターンを形成する工程と、
    を備えたパターン形成方法。
  2. 前記第3パターンを形成する工程において、前記第1方向に延在する前記第3パターンを形成する請求項記載のパターン形成方法。
  3. 前記絶縁層を形成する工程は、
    前記基板の上に第1絶縁層を形成する工程と、
    前記第1絶縁層の上に前記第1絶縁層の材料とは異なる材料からなる第2絶縁層を形成する工程と、
    を含み、
    前記第1開口部及び前記第2開口部を形成する工程は、前記第1絶縁層及び前記第2絶縁層に前記第1開口部を形成し、前記第2絶縁層に前記第2開口部を形成することを含む請求項またはに記載のパターン形成方法。
  4. 前記第1開口部及び前記第2開口部を形成する工程は、
    前記第2絶縁層に前記第1開口部及び前記第2開口部を形成する工程と、
    前記第2開口部を覆うマスク層を形成する工程と、
    前記マスク層及び前記第2絶縁層をマスクとして、前記第1開口部を前記第1絶縁層の下面まで貫通させる工程と、を含む請求項記載のパターン形成方法。
  5. 前記第1パターンは、導電性材料を含むコンタクトであり、
    前記第4パターンは、導電性材料を含む配線である請求項のいずれか1つに記載のパターン形成方法。
  6. 請求項のいずれか1つに記載のパターン形成方法に用いる前記原版であって、
    主面を有する支持基板と、
    前記支持基板に設けられ、前記主面に沿った第1方向に第1の長さを有し、前記第1開口部を形成するための第1原版パターンと、
    前記第1方向に前記第1の長さよりも長い第2の長さを有し、前記第2開口部を形成するための第2原版パターンと、
    を備えた原版。
JP2012127101A 2012-06-04 2012-06-04 パターン形成方法、原版及びデータ処理方法 Expired - Fee Related JP5816133B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012127101A JP5816133B2 (ja) 2012-06-04 2012-06-04 パターン形成方法、原版及びデータ処理方法
US13/780,034 US8722535B2 (en) 2012-06-04 2013-02-28 Pattern forming method, mold and data processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012127101A JP5816133B2 (ja) 2012-06-04 2012-06-04 パターン形成方法、原版及びデータ処理方法

Publications (2)

Publication Number Publication Date
JP2013251492A JP2013251492A (ja) 2013-12-12
JP5816133B2 true JP5816133B2 (ja) 2015-11-18

Family

ID=49670740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012127101A Expired - Fee Related JP5816133B2 (ja) 2012-06-04 2012-06-04 パターン形成方法、原版及びデータ処理方法

Country Status (2)

Country Link
US (1) US8722535B2 (ja)
JP (1) JP5816133B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400085B (zh) * 2017-02-06 2019-11-19 联华电子股份有限公司 形成半导体元件图案的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930034B2 (en) * 2002-12-27 2005-08-16 International Business Machines Corporation Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence
US7378738B2 (en) * 2003-09-02 2008-05-27 International Business Machines Corporation Method for producing self-aligned mask, articles produced by same and composition for same
JP5038612B2 (ja) * 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置
US7553760B2 (en) * 2006-10-19 2009-06-30 International Business Machines Corporation Sub-lithographic nano interconnect structures, and method for forming same
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP5037243B2 (ja) * 2007-07-06 2012-09-26 富士フイルム株式会社 界面結合剤、該界面結合剤を含有するレジスト組成物、及び該界面結合剤からなる層を有する磁気記録媒体形成用積層体、並びに該界面結合剤を用いた磁気記録媒体の製造方法、及び該製造方法により製造された磁気記録媒体
KR101355167B1 (ko) * 2007-12-14 2014-01-28 삼성전자주식회사 적어도 세 개의 고분자 블록을 구비하는 블록 공중합체를이용한 미세 패턴 형성 방법
JP2009234114A (ja) 2008-03-27 2009-10-15 Canon Inc パターン形成方法、基板の加工方法、偏光板及び磁気記録媒体
KR101535227B1 (ko) * 2008-12-31 2015-07-08 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
JP2011009641A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置の製造方法及びインプリント用テンプレート
JP2011077475A (ja) 2009-10-02 2011-04-14 Toshiba Corp コンタクト形成方法及び半導体装置の製造方法
JP5259661B2 (ja) * 2010-09-07 2013-08-07 株式会社東芝 パターン形成方法

Also Published As

Publication number Publication date
US20130323925A1 (en) 2013-12-05
JP2013251492A (ja) 2013-12-12
US8722535B2 (en) 2014-05-13

Similar Documents

Publication Publication Date Title
TWI651809B (zh) 特徵尺寸縮減技術(三)
KR101730709B1 (ko) 이중 패터닝을 사용한 자기-정렬 나노와이어 형성
CN109767977B (zh) 半导体结构及其制造方法
US20140083972A1 (en) Pattern forming method
US8211807B2 (en) Double patterning technology using single-patterning-spacer-technique
TWI689609B (zh) 提供多種材料與選擇性移除的反相製程
CN104681410B (zh) 形成图案的机制
TWI640042B (zh) 半導體裝置之圖案化結構的製作方法
KR20150026715A (ko) 집적 회로 패터닝 방법
KR20090131889A (ko) 반도체소자의 미세패턴 형성방법
JP5306228B2 (ja) 光及び電子ビーム・リソグラフィ混合製造レベルの共通位置合わせ用のトレンチ構造体及び方法
KR20140111937A (ko) 비아 대 비아 최소 간격을 줄이기 위한 패턴화 접근 방법
TWI525746B (zh) 多層元件及其製作方法
US8875067B2 (en) Reusable cut mask for multiple layers
JP5816133B2 (ja) パターン形成方法、原版及びデータ処理方法
KR101326945B1 (ko) 3중 패터닝을 사용한 집적 회로 방법
TWI588596B (zh) 產生佈局圖案的方法
CN102820260A (zh) 提高通孔图形性能表现的方法
JP2005354046A (ja) 半導体装置の製造方法
CN111063611B (zh) 微图案刻蚀方法
JP2009065151A (ja) 半導体素子及びその製造方法
TW201532186A (zh) 形成半導體主動區和隔離區域之雙圖案方法
CN104037122B (zh) 多层金属接触件
US10120275B2 (en) Layout method of mask pattern, manufacturing method of a semiconductor device and exposure mask
CN102479758B (zh) 用于减少蚀刻残留物的结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150925

R151 Written notification of patent or utility model registration

Ref document number: 5816133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees