DE10324502B3

DE10324502B3 - Photomaske, sowie Verfahren zur Herstellung von Halbleiter-Bauelementen

Info

Publication number: DE10324502B3
Application number: DE10324502A
Authority: DE
Inventors: Christian Rotsch
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2003-05-26
Filing date: 2003-05-26
Publication date: 2005-04-21
Anticipated expiration: 2023-05-27
Also published as: US20050003279A1; US7385676B2

Abstract

Die Erfindung betrifft eine Maske (11), insbesondere eine Photomaske, zur Herstellung von Halbleiter-Bauelementen, bei welcher ein - mindestens zwei, insbesondere sämtlichen nebeneinander auf einem Wafer herzustellenden, mit Hilfe der Maske (11) zu belichtenden Halbleiter-Bauelementen zugeordneter - Bereich (19) der Maske (11) vollständig mit einer Layout-Struktur (18) versehen ist. Des weiteren betrifft die Erfindung ein Verfahren zur Herstellung von Halbleiter-Bauelementen unter Verwendung einer derartigen Maske (11) zur Wafer-Belichtung, wobei beim Belichten des Wafers - nicht benötigte - Teilbereiche der Maske (11) ausgeblendet werden.

Description

Die Erfindung betrifft ein Masken-Satz, insbesondere Photomasken-Satz zur Herstellung von Halbleiter-Bauelementen, sowie ein Verfahren zur Herstellung von Halbleiter-Bauelementen.
Zur Herstellung von Halbleiter-Bauelementen, insbesondere Silizium-Halbleiter-Bauelementen können z.B. sog. photolithografische Verfahren verwendet werden.
Hierbei wird die Oberfläche eines entsprechenden – aus einkristallinem Silizium bestehenden – Wafers einem Oxidations-Prozess unterzogen, und dann auf die Oxidschicht eine lichtempfindliche Photolackschicht aufgebracht.
Daraufhin wird – unter Zwischenschaltung einer entsprechenden optischen Einrichtung – über dem Wafer eine Photomaske angeordnet, deren Layout-Struktur der jeweils auf dem Wafer – bzw. einer bestimmten Ebene des Wafers – zu schaffenden Layout-Struktur entspricht.
Als nächstes wird die Photomaske – und somit auch die entsprechende Struktur auf dem Photolack – belichtet, und dann die Photomaske wieder entfernt.
Wird dann der Photolack entwickelt, und einem Ätz-Prozess unterzogen, werden die belichteten Stellen des Photolacks (und die jeweils darunterliegenden Stellen der Oxidschicht) vom Wafer entfernt – die unbelichteten Stellen bleiben stehen (bzw. – bei Negativ-Photolack – entsprechend umgekehrt die belichteten Stellen).
Durch die freigelegten Fenster kann jetzt das einkristalline Silizium – z.B. mittels entsprechender Diffusions- oder Ionenimplantationsprozesse – gezielt verunreinigt werden – beispielsweise können durch das Einbringen von 5-wertigen Atomen, z.B. Phosphor, n-leitende Gebiete, und das Einbringen von 3-wertigen Atomen, z.B. Bor, p-leitende Gebiete erzeugt werden.
Die mit derartigen Photolitographieverfahren realisierbaren Strukturen können im Wellenlängenbereich des zur Belichtung verwendeten Lichts liegen.
Herkömmlicherweise werden für jede Ebene des Wafers (bzw. für jede Ebene der darauf zu fertigenden Halbleiter-Bauelemente bzw. Chips) jeweils separate Masken mit jeweils unterschiedlicher Layout-Struktur verwendet.
Für Herstellung von jeweils unterschiedlichen Chips müssen jeweils unterschiedliche Maskensätze verwendet werden.
Soll für einen bestimmten Chip das Chip-Layout geändert werden, werden neue Masken benötigt (insbesondere z.B. ein kompletter, neuer Maskensatz).
Dies ist insbesondere deshalb von Nachteil, weil die Herstellung von Masken aufwändig und teuer ist.
In der US 6 192 290 B1 ist vorgeschlagen, bei der Herstellung von integrierten Schaltungen (ICs) verschiedene Masken zu verwenden, die jeweils einzelne Schaltelemente einer integrierten Schaltung, die sich oft wiederholen, enthalten, sowie deren Verbindungsleitungen. Diese Masken werden ausgewählt, um eine komplette IC-Schaltung zu belichten. Dadurch kann verhindert werden, dass eine Maske mit der Gesamtschaltung erstellt werden muss.
Die Erfindung hat zur Aufgabe, einen neuartigen Masken-Satz, insbesondere Photomasken-Satz zur Herstellung von Halbleiter-Bauelementen zur Verfügung zu stellen, sowie ein neuartiges Verfahren zur Herstellung von Halbleiter-Bauelementen.
Sie erreicht dieses und weitere Ziele durch die Gegenstände der Ansprüche 1 und 15.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Die erfindungsgemäße, (erste) Maske kann – gegenüber herkömmlichen Photomasken – z.B. u.a. den Vorteil eines wesentlich homogeneren Aufbaus haben.
Weist die Photomaske an einer bestimmten (bei einer Standard-Ausrichtung der Photomaske in Bezug auf den Wafer belichteten) Stelle einen Defekt auf, kann der Defekt durch entsprechendes Verschieben der Photomaske in einen Bereich verschoben werden, der bei der Belichtung ausgeblendet wird.
Besonders vorteilhaft kann die o.g. Photomaske zur Belichtung mehrerer, verschiedener – insbesondere eine identische Zell-Struktur aufweisender – Ebenen ein- und desselben Wafers verwendet werden.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:
1 eine schematische Ansicht einer herkömmlichen Photomaske von oben;
2 eine schematische Ansicht einer Photomaske gemäß einem Ausführungsbeispiel der vorliegenden Erfindung von oben;
3 eine schematische Ansicht einer weiteren Photomaske von oben, die – zusammen mit der in 2 gezeigten Photomaske – zur Belichtung einer einzelnen Ebene bzw. Schicht eines Wafers (bzw. der darauf zu fertigenden Halbleiter-Bauelemente bzw. Chips) verwendet wird; und
4 eine schematische Ansicht einer bei der Belichtung eines Wafers unter Verwendung der in 2 gezeigten Photomaske zusätzlich verwendeten Blenden-Einrichtung.
In 1 ist eine schematische Ansicht einer herkömmlichen Photomaske 1 von oben gezeigt.
Die Photomaske 1 weist eine – in der Zeichnung gemäß 1 unten liegende – Substrat-Schicht, z.B. eine Quarz-Schicht (oder z.B. eine Kronglas-Schicht, eine Borosilikatglas-Schicht, etc.) auf, und eine – über der Substrat- bzw. Quarz-Schicht liegende – Maskierungs-Schicht, z.B. eine Chrom-Schicht (oder z.B. eine Eisenoxidschicht, etc.).
Bei der Herstellung der Photomaske 1 wird zunächst die (oben liegende) Maskierungs-, insbesondere Chrom-Schicht mit einer – der später auf einem entsprechenden Wafer (bzw. einer bestimmten Ebene des Wafers) zu schaffenden Layout-Struktur entsprechenden – Layout-Struktur versehen, wobei – mit Hilfe eines Ätz-, insbesondere Plasma-Ätz-Prozesses – die Maskierungs-, insbesondere Chrom-Schicht an den entsprechenden Stellen vollständig entfernt wird (vgl. z.B. die in 1 gezeigten – zwischen stehengebliebenen Chrom- Stellen liegenden – (hier nur rein schematisch gezeigten) Struktur-Linien 4a, 4b, 4c, 4d, 4e, 4f).
Wie in 1 veranschaulicht ist, ist die Photomaske 1 in mehrere – im wesentlichen identische, rechteckförmige, mit jeweils der gleichen Layout-Struktur versehene, array-artig nebeneinanderliegend in Reihen 2a, 2b, 2c, 2d, 2d, 2e, 2f und Spalten 3a, 3b, 3c, 3d, 3e angeordnete (gemeinsam einen „Array-Bereich" 9) bildende – Bereiche 5a, 5b, 5c, 5d, 5e, 5f, 5g, 5h unterteilt (die in der Reihe 2a, und die in den Spalten 3a, 3b, 3c und 3d liegenden – den Photomasken-Bereichen 5a, 5b, 5c, 5d, 5e, 5f, 5g, 5h entsprechenden – Photomasken-Bereiche sind hier z.T. nur mittels entsprechender Punkte veranschaulicht).
Jeder der o.g. Photomasken-Bereiche 5a, 5b, 5c, 5d, 5e, 5f, 5g, 5h wird zur Belichtung eines bestimmten, einzelnen – auf dem Wafer zu fertigenden – Halbleiter-Bauelements bzw. Chips verwendet.
Bei den Halbleiter-Bauelementen kann es sich z.B. um entsprechende Logik- und/oder Speicher-Bauelemente handeln, z.B. um ROM- oder RAM-Speicher-Bauelemente, insbesondere um DRAMs.
Jeweils zentral innerhalb der entsprechenden Photomasken-Bereiche 5a, 5b, 5c, 5d, 5e, 5f, 5g, 5h liegen – im wesentlichen identische, rechteckförmige, mit jeweils der gleichen Layout-Struktur (hier: den o.g. Struktur-Linien 4a, 4b, 4c, 4d, 4e, 4f) versehene – Zentral-Bereiche 6a, 6b, 6c, 6d, 6e, 6f, 6g, 6h.
Diese können z.B. – bei jeweils bestimmten, einzelnen, auf dem Wafer zu fertigenden Speicher-Bauelementen – zur Belichtung von Bereichen dienen, auf denen die – eigentlichen – Speicherbauelement-Speicherzellen gefertigt werden („Zell-Bereiche" 6a, 6b, 6c, 6d, 6e, 6f, 6g, 6h).
Die in 1 gezeigten, in den entsprechenden „Zell-Bereichen" 6a, 6b, 6c, 6d, 6e, 6f, 6g, 6h liegenden Struktur-Linien 4a, 4b, 4c, 4d, 4e, 4f können z.B. im wesentlichen parallel zueinander liegen, und z.B. jeweils eine Weite und/oder einen gegenseitigen Abstand von z.B. ca. 30 nm – 600 nm, insbesondere 50 – 250 nm aufweisen (wobei die Weite bzw. der gegenseitige Abstand der Struktur-Linien 4a, 4b, 4c, 4d, 4e, 4f – abhängig von der später zwischen einen entsprechenden Wafer und die Photomaske 1 geschalteten optischen Einrichtung – z.B. (bei 1:1-Photomasken) der Breite und/oder dem gegenseitigen Abstand von – später – mit Hilfe der Photomaske 1 auf dem Wafer zu fertigenden Leiterbahnen entsprechen kann, oder (bei 4:1-Photomasken) z.B. einem Vierfachen hiervon, etc., etc.
Wie in 1 weiter veranschaulicht ist, liegen um die Zentral-Bereiche („Zell-Bereiche") 6a, 6b, 6c, 6d, 6e, 6f, 6g, 6h herum – und ebenfalls innerhalb der o.g. (zur Belichtung von jeweils bestimmten, einzelnen Halbleiter-Bauelementen verwendeten) Photomasken-Bereiche 5a, 5b, 5c, 5d, 5e, 5f, 5g, 5h – im wesentlichen identische, rahmenförmige, ebenfalls mit jeweils der gleichen Layout-Struktur versehene Bereiche 7a, 7b, 7c, 7d, 7e, 7f, 7g, 7h.
Diese können z.B. zur Belichtung von Bereichen auf dem Wafer dienen, auf denen die die – eigentlichen – Speicherbauelement-Speicherzellen umgebenden, mit diesen ggf. verbundenen Strukturen gefertigt werden (z.B. entsprechende – beispielsweise zum Anschluß der Speicherzellen nach außen hin dienende – (Verbindungs- bzw. Anschluß-)Logik-Bauelemente, (Verbindungs-)Leitungen, Spines, Kerfs, etc.) („Nicht-Zell-Bereiche" 7a, 7b, 7c, 7d, 7e, 7f, 7g, 7h).
Gemäß 1 können die o.g. – zur Belichtung von jeweils bestimmten, einzelnen Halbleiter-Bauelementen verwendeten – Photomasken-Bereiche 5a, 5b, 5c, 5d, 5e, 5f, 5g, 5h in jeder Reihe 2a, 2b, 2c, 2d, 2d, 2e, 2f und Spalte 3a, 3b, 3c, 3d, 3e in vertikaler und horizontaler Richtung jeweils mit bestimmten – äquidistanten – Abständen a, b voneinander angeordnet. Die (direkt) zwischen den Bereichen 5a, 5b, 5c, 5d, 5e, 5f, 5g, 5h liegenden (sich durch die Abstände a, b der Bereiche 5a, 5b, 5c, 5d, 5e, 5f, 5g, 5h voneinander ergebenden) Bereiche der Photomaske 1 werden nicht zur Belichtung von Layout-Strukturen der auf dem Wafer zu fertigenden Halbleiter-Bauelementen verwendet (sondern sind jeweils zwischen den zu fertigenden Halbleiter-Bauelementen liegenden Bereichen auf dem Wafer zugeordnet, und deshalb vollständig bzw. im wesentlichen vollständig mit der o.g. Maskierungs-, insbesondere Chrom-Schicht bedeckt).
Die in 1 gezeigte, herkömmliche Photomaske 1 wird zur Belichtung einer bestimmten Ebene bzw. Schicht des Wafers (bzw. der darauf zu fertigenden Halbleiter-Bauelemente bzw. Chips) verwendet.
Zur Belichtung der übrigen (über- und/oder unter der o.g. Ebene bzw. Schicht liegenden) Ebenen bzw. Schichten der zu fertigenden Halbleiter-Bauelemente bzw. Chips werden – i.A. entsprechend ähnlich wie die in 1 gezeigte Photomaske 1 entsprechend in Zell- und Nicht-Zell-Bereiche unterteilte – weitere, mit jeweils unterschiedlichen Layout-Strukturen versehene Photomasken verwendet (z.B. 10 bis 40 (insbesondere 20 bis 30) verschiedene Photomasken zur Belichtung von 10 bis 40 (insbesondere 20 bis 30) verschiedenen Chip-Ebenen) – für jede Ebene des Wafers (bzw. für jede Ebene der darauf zu fertigenden Halbleiter-Bauelemente bzw. Chips) werden somit herkömmlich jeweils separate Photomasken mit jeweils unterschiedlichen Layout-Strukturen verwendet.
In 2 ist eine schematische Ansicht einer Photomaske 11 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt.
Die Photomaske 11 dient zur Belichtung von mehreren – in entsprechenden Reihen und Spalten nebeneinanderliegend auf ein- und demselben Wafer zu fertigenden – Halbleiter-Bauelementen bzw. Chips (oder alternativ z.B. nur zur Belichtung eines einzelnen Halbleiter-Bauelements).
Bei den Halbleiter-Bauelementen (bzw. dem einzelnen Halbleiter-Bauelement) kann es sich z.B. um (ein) entsprechende (s) Logik- und/oder Speicher-Bauelemente (bzw. – Bauelement) handeln, z.B. um (ein) ROM- oder RAM-Speicher-Bauelemente (bzw. -Bauelement), insbesondere um DRAMs.
Die Photomaske 11 weist eine – in der Zeichnung gemäß 2 unten liegende – Substrat-Schicht, z.B. eine Quarz-Schicht (oder z.B. eine Kronglas-Schicht, eine Borosilikatglas-Schicht, etc.) auf, und eine – über der Substrat- bzw. Quarz-Schicht liegende – Maskierungs-Schicht, z.B. eine Chrom-Schicht (oder z.B. eine Eisenoxidschicht, etc.).
Bei der Herstellung der Photomaske 11 wird die (oben liegende) Maskierungs-, insbesondere Chrom-Schicht mit einer – im folgenden noch genauer erläuterten, speziellen – Layout-Struktur 18 versehen, wobei – mit Hilfe eines Ätz-, insbesondere Plasma-Ätz-Prozesses – die Maskierungs-, insbesondere Chrom-Schicht an den entsprechenden Stellen vollständig entfernt wird (vgl. z.B, die in 1 gezeigten – zwischen stehengebliebenen Chrom-Stellen liegenden – (hier nur rein schematisch gezeigten) Struktur-Linien 14a, 14b, 14c, 14d, 14e, 14f der Layout-Struktur 18).
Wie aus 2 hervorgeht, erstreckt sich die Layout-Struktur 18 (hier: deren Struktur-Linien 14a, 14b, 14c, 14d, 14e, 14f) nicht nur über die jeweiligen, zur Belichtung jeweils eines einzelnen – auf dem entsprechenden Wafer zu fertigenden – Halbleiter-Bauelements bzw. Chips verwendeten Bereiche bzw. Teilbereiche hiervon (etwa entsprechend den Bereichen 5a, 5b, 5c, 5d, 5e, 5f, 5g, 5h bei der in 1 gezeigten Photomaske 1, bzw. Teilbereichen hiervon, z.B. entsprechenden Zell- oder Nicht-Zell-Bereichen 6a, 6b, 6c, 6d, 6e, 6f, 6g, 6h, 7a, 7b, 7c, 7d, 7e, 7f, 7g, 7h), sondern über den gesamten Array-Bereich 19 bzw. Produkt-Feld-Bereich der Photomaske 11 (bzw. hier: über einen dem gesamten zu belichtenden Wafer entsprechenden – kreisrunden –, oder einen (etwas) darüberhinausgehenden – z.B. rechteckförmigen – Bereich) – abgesehen z.B. von einem Masken-Randbereich 12, in dem z.B. eine Kompensations-Struktur, und/oder eine Alignment-Struktur, und/oder eine Barcode-Struktur, und/oder eine PCM- (Process Control Monitor-) Struktur, und/oder ein strukturloser Rahmenbereich, etc. vorgesehen sein kann.
Bei alternativen, hier nicht dargestellten Ausführungsbeispielen kann sich die Layout-Struktur auch über die gesamte oder im wesentlichen die gesamte Fläche der Photomaske 11 erstrecken (d.h. – anders als bei der in 2 dargestellten Photomaske 11 – auch bzw. teilweise auch über den Photomasken-Randbereich 12).
Insbesondere erstreckt sich die Layout-Struktur 18 (hier: jede der – in einem Stück durchgehend verlaufenden – Struktur-Linien 14a, 14b, 14c, 14d, 14e, 14f) auch über zwischen den eigentlichen, zur Belichtung der auf dem Wafer zu fertigenden Halbleiter-Bauelements bzw. Chips verwendeten Bereichen liegende Bereiche (z.B. über Bereiche (direkt) zwischen Bereichen, die den Bereichen 5a, 5b, 5c, 5d, 5e, 5f, 5g, 5h bei der in 1 gezeigten Photomaske 1 entsprechen, bzw. über Bereiche zwischen Bereichen, die den Zell- und Nicht-Zell-Bereichen 6a, 6b, 6c, 6d, 6e, 6f, 6g, 6h, 7a, 7b, 7c, 7d, 7e, 7f, 7g, 7h bei der in 1 gezeigten Photomaske 1 entsprechen).
Die in 2 gezeigten Struktur-Linien 14a, 14b, 14c, 14d, 14e, 14f der Layout-Struktur 18 können z.B. im wesentlichen parallel zueinander liegen, und z.B. jeweils eine Weite und/oder einen gegenseitigen Abstand von jeweils z.B. ca. 30 nm – 600 nm, insbesondere 50 – 250 nm aufweisen (wobei die Weite bzw. der gegenseitige Linien-Abstand – abhängig von der später zwischen einen entsprechenden Wafer und die Photomaske 11 geschalteten optischen Einrichtung – z.B. (bei 1:1-Photomasken) der Breite und/oder dem gegenseitigen Abstand von – später – mit Hilfe der Photomaske 11 auf dem Wafer zu fertigenden Leiterbahnen entsprechen kann, oder (bei 4:1-Photomasken) z.B. einem Vierfachen hiervon, etc., etc.
Wird als Photomaske 11 eine alternierende Phasenmaske verwendet, wird an jeweils jeder zweiten der wie oben erläutert durch entsprechendes Ätzen, insbesondere Plasma-Ätzen der Maskierungs-, insbesondere Chrom-Schicht geschaffenen Struktur-Linien 14a, 14b, 14c, 14d, 14e, 14f mit Hilfe eines entsprechenden, weiteren Ätz-, insbesondere Plasma-Ätz-Prozesses die Substrat-, insbesondere Quarz-Schicht bis zu einer vorbestimmten Gesamt-Tiefe t₁ hin weggeätzt.
Im Bereich der Struktur-Linien 14a, 14b, 14c, 14d, 14e, 14f weist die Substrat-, insbesondere Quarz-Schicht dann alternierend (abwechselnd) entweder eine – relativ geringe – Gesamt-Tiefe t₀ auf, oder eine – relativ hohe – Gesamt-Tiefe t₁.
Wird eine derartige Phasenmaske über einem entsprechenden Wafer angeordnet, und belichtet, wird erreicht, dass jeweils benachbarte Struktur-Linien 14a, 14b, 14c, 14d, 14e, 14f – und damit entsprechend mehr oder weniger tiefe Stellen der Substrat-, insbesondere Quarz-Schicht – durchlaufende Lichtwellen gegeneinander um 180° phasenverdreht werden, wodurch – aufgrund von Interferenz-Effekten zwischen den Lichtwellen – entsprechend schärfer abgegrenzte Intensitäts- Maxima der Lichtwellen auf dem Wafer erzeugt werden können, als bei der Verwendung herkömmlicher Photomasken.
Als Photomaske 11 können – außer den oben beschriebenen Arten von Masken – auch beliebige weitere Arten von Photomasken verwendet werden, z.B. eine – aus drei verschiedenen Schichten (z.B. einer Chrom-, einer Quarz- und einer Phasen-Verschiebungs-Schicht) aufgebaute – Tritone-Maske, etc.
Alternativ kann statt einer Photomaske auch eine entsprechende nicht-optische Maske verwendet werden, insbesondere eine NGL- (hext Generation Lithografie-) Maske, z.B. eine Ultraviolett-, insbesondere EUV- (Extended Ultraviolet-) Maske, oder eine IPL(Ionenprojektionslithografie-) Maske, etc.
Die in 2 gezeigte Photomaske 11 wird – wie im folgenden noch genauer erläutert wird – zur Belichtung von Teilbereichen (hier insbesondere z.B. zur Belichtung der Zell-Bereiche) einer bestimmten Ebene bzw. Schicht des Wafers verwendet (bzw. zur Belichtung von bestimmten Teilbereichen (hier insbesondere z.B. zur Belichtung der Zell-Bereiche) einer bestimmten Ebene bzw. Schicht der auf dem Wafer zu fertigenden Halbleiter-Bauelemente bzw. Chips) – obgleich sich die o.g. Layout-Struktur 18 auch über Nicht-Zell-Bereiche (und über diese hinaus) erstreckt.
Zur Belichtung der übrigen Teilbereiche der entsprechenden Ebene bzw. Schicht der auf dem Wafer zu fertigenden Halbleiter-Bauelemente bzw. Chips wird – wie ebenfalls weiter unten noch genauer erläutert wird – eine weitere, z.B. eine der in 3 gezeigten Photomaske 21 entsprechende Photomaske verwendet.
Die in 2 gezeigte Photomaske 11 kann – außer zur Belichtung von Teilbereichen der o.g. (ersten) Ebene bzw. Schicht – zusätzlich auch zur Belichtung von Teilbereichen (insbesondere z.B. zur Belichtung der Zell-Bereiche) einer oder mehrerer weiterer – von der o.g. Ebene bzw. Schicht des Wafers unterschiedlichen (z.B. darüber- und/oder darunterliegenden) – Ebenen bzw. Schichten verwendet werden (bzw. zur Belichtung von Teilbereichen (insbesondere z.B. zur Belichtung der Zell-Bereiche) einer oder mehrerer weiterer Ebenen bzw. Schichten der auf dem Wafer zu fertigenden Halbleiter-Bauelemente bzw. Chips) – z.B. für eine oder mehrere weitere Ebenen mit entsprechend identischer, oder z.B. um 90° verdrehter Zell-(Linien-)Struktur, wie die o.g. Ebene (siehe Ausführungen unten).
Zur Belichtung der übrigen Teilbereiche der entsprechenden weiteren Ebene(n) bzw. Schichten) der auf dem Wafer zu fertigenden Halbleiter-Bauelemente bzw. Chips wird die o.g., der in 3 gezeigten Photomaske 21 entsprechende Photomaske verwendet, oder eine – entsprechend unterschiedliche Strukturen wie die Photomaske 21 aufweisende – (dritte) Photomaske (hier nicht dargestellt).
Wie in 3 gezeigt ist, weist die – zusammen mit der in 2 gezeigten Photomaske 11 – zur Belichtung einer einzelnen Ebene bzw. Schicht eines Wafers (bzw. einer einzelnen Ebene bzw. Schicht der darauf zu fertigenden Halbleiter-Bauelemente bzw. Chips) verwendbare, weitere Photomaske 21 eine – in der Zeichnung gemäß 3 unten liegende – Substrat-Schicht, z.B. eine Quarz-Schicht auf (oder z.B. eine Kronglas-Schicht, eine Borosilikatglas-Schicht, etc.), und eine – über der Substrat- bzw. Quarz-Schicht liegende – Maskierungs-Schicht, z.B. eine Chrom-Schicht (oder z.B. eine Eisenoxidschicht, etc.).
Bei der Herstellung der Photomaske 21 wird zunächst die (oben liegende) Maskierungs-, insbesondere Chrom-Schicht mit – im folgenden noch genauer erläuterten, speziellen – Layout-Strukturen versehen, wobei – mit Hilfe eines Ätz-, insbesondere Plasma-Ätz-Prozesses – die Maskierungs-, insbesondere Chrom-Schicht an den entsprechenden Stellen vollständig entfernt wird.
Wie in 3 veranschaulicht ist, ist die Photomaske 21 – entsprechend ähnlich wie die in 1 gezeigte Photomaske 1 – in mehrere – im wesentlichen identische, rechteckförmige, mit jeweils der gleichen Layout-Struktur versehene, arrayartig nebeneinanderliegend in Reihen 22a, 22b, 22c, 22d, 22d, 22e, 22f und Spalten 23a, 23b, 23c, 23d, 23e angeordnete, gemeinsam einen „Array-Bereich" 29 bildende – Bereiche 25a, 25b, 25c, 25d, 25e, 25f, 25g, 25h unterteilt (die in der Reihe 22a, und die in den Spalten 23a, 23b, 23c und 23d liegenden – den Photomasken-Bereichen 25a, 25b, 25c, 25d, 25e, 25f, 25g, 25h entsprechenden – Photomasken-Bereiche sind hier z.T. nur mittels entsprechender Punkte veranschaulicht).
Jeder der o.g. Photomasken-Bereiche 25a, 25b, 25c, 25d, 25e, 25f, 25g, 25h (bzw. jeweils ein Teilbereich hiervon, s.u.) wird – wie im folgenden noch genauer erläutert wird – zur Belichtung eines Teilbereichs (insbesondere z.B. des Nicht-Zell-Bereichs) eines bestimmten, einzelnen – auf dem Wafer zu fertigenden – Halbleiter-Bauelements bzw. Chips verwendet.
Jeweils zentral innerhalb der entsprechenden Photomasken-Bereiche 25a, 25b, 25c, 25d, 25e, 25f, 25g, 25h liegen – wie in 3 gezeigt ist – Zentral-Bereiche 26a, 26b, 26c, 26d, 26e, 26f, 26g, 26h, die eine im wesentlichen rechteckige Form aufweisen, und denen auf bestimmten, einzelnen, auf dem Wafer zu fertigenden Speicher-Bauelementen jeweils Bereiche zugeordnet sind, auf denen die – eigentlichen – Speicherbauelement-Speicherzellen gefertigt werden („Zell-Bereiche" 26a, 26b, 26c, 26d, 26e, 26f, 26g, 26h). Alternativ können in jedem Photomasken-Bereich 25a, 25b, 25c, 25d, 25e, 25f, 25g, 25h statt jeweils eines einzelnen Zentral- bzw. Zell-Bereichs 26a, 26b, 26c, 26d, 26e, 26f, 26g, 26h auch jeweils mehrere, z.B. vier, neun oder sechzehn, etc. entsprechende – nebeneinanderliegende – (Zell-)Bereiche angeordnet sein.
Anders als bei der in 1 gezeigten Photomaske 1 sind die Zell-Bereiche 26a, 26b, 26c, 26d, 26e, 26f, 26g, 26h bei der Photomaske 21 gemäß 3 nicht mit einer Layout-Struktur (insbesondere z.B. nicht mit Struktur-Linien) versehen – obwohl die entsprechende Ebene bzw. Schicht der auf dem Wafer zu fertigenden Speicher-Bauelemente an den den Zell-Bereichen 26a, 26b, 26c, 26d, 26e, 26f, 26g, 26h entsprechenden Bereichen mit einer Struktur, insbesondere Linien-Struktur belichtet werden muß (dies geschieht – wie im folgenden noch genauer erläutert wird – nicht mit Hilfe der in 3 gezeigten Photomaske 21, sondern unter Verwendung der in 2 gezeigten Photomaske 11).
Stattdessen ist die Photomaske 21 – wie in 3 veranschaulicht ist – an den Zell-Bereichen vollständig bzw. im wesentlichen vollständig mit der o.g. Maskierungs-, insbesondere Chrom-Schicht bedeckt.
Gemäß 3 liegen um die – strukturlosen bzw. im wesentlichen strukturlosen – Zentral-Bereiche („Zell-Bereiche") 26a, 26b, 26c, 26d, 26e, 26f, 26g, 26h – ebenfalls innerhalb der o.g. (jeweils bestimmten, einzelnen Halbleiter-Bauelementen zugeordneten) Photomasken-Bereiche 25a, 25b, 25c, 25d, 25e, 25f, 25g, 25h – im wesentlichen identische, rahmenförmige Bereiche 27a, 27b, 27c, 27d, 27e, 27f, 27g, 27h.
Die Bereiche 27a, 27b, 27c, 27d, 27e, 27f, 27g, 27h können mit jeweils identischen bzw. im wesentlichen identischen Layout-Strukturen versehen sein.
Diese können z.B. zur Belichtung von Bereichen auf dem Wafer dienen, auf denen die die – eigentlichen – Speicherbauelement-Speicherzellen umgebenden, mit diesen ggf. verbundenen Strukturen gefertigt werden (z.B. entsprechende – beispielsweise zum Anschluß der Speicherzellen nach außen hin dienende – (Verbindungs- bzw. Anschluß-)Logik-Bauelemente, (Verbindungs-)Leitungen, Spines, Kerfs, etc.) („Nicht-Zell-Bereiche" 27a, 27b, 27c, 27d, 27e, 27f, 27g, 27h).
Dabei entsprechen die an den jeweiligen Bereichen 27a, 27b, 27c, 27d, 27e, 27f, 27g, 27h der Photomaske 21 vorgesehenen Layout-Strukturen entsprechenden, an den jeweiligen Bereichen der o.g. Halbleiter-Bauelement-Ebene bzw. -Schicht zu schaffenden Layout-Strukturen.
Die an den jeweiligen Bereichen 27a, 27b, 27c, 27d, 27e, 27f, 27g, 27h der Photomaske 21 vorgesehenen Layout-Strukturen können z.B. (minimale) Struktur-Weiten und/oder (minimale) gegenseitige Abstände von z.B. ca. 30 nm – 600 nm, insbesondere 50 – 250 nm aufweisen (wobei die (minimalen) Struktur-Weiten bzw. -Abstände – abhängig von der später zwischen einen entsprechenden Wafer und die Photomaske 21 geschalteten optischen Einrichtung – z.B. (bei 1:1-Photomasken) den (minimalen) Struktur-Weiten bzw. -Abständen von – später – mit Hilfe der Photomaske 21 auf dem Wafer zu fertigenden Layout-Strukturen entsprechen kann, oder (bei 4:1-Photomasken) z.B. dem Vierfachen hiervon, etc., etc.
Für die Photomaske 21 kann – außer der oben beschriebenen Art von Maske – auch eine beliebige andere Photomasken-Art verwendet werden, z.B. – entsprechend wie oben im Zusammenhang mit der in 2 gezeigten Photomaske 11 beschrieben – eine alternierende Phasenmaske, oder z.B. eine – aus drei verschiedenen Schichten (z.B. einer Chrom-, einer Quarz- und einer Phasen-Verschiebungs-Schicht) aufgebaute – Tritone-Maske, etc.
Alternativ kann statt einer Photomaske auch eine entsprechende nicht-optische Maske verwendet werden, insbesondere eine NGL- (Next Generation Lithografie-) Maske, z.B. eine Ultraviolett-, insbesondere EUV- (Extended Ultraviolet-) Maske, oder eine IPL- (Ionenprojektionslithografie-) Maske, etc.
Gemäß 3 sind die o.g. – zur Belichtung von jeweils bestimmten, einzelnen Halbleiter-Bauelementen verwendeten – Photomasken-Bereiche 25a, 25b, 25c, 25d, 25e, 25f, 25g, 25h in jeder Reihe 22a, 22b, 22c, 22d, 22d, 22e, 22f und Spalte 23a, 23b, 23c, 23d, 23e in vertikaler und horizontaler Richtung jeweils mit bestimmten – äquidistanten – Abständen voneinander angeordnet. Die (direkt) zwischen den Bereichen 25a, 25b, 25c, 25d, 25e, 25f, 25g, 25h liegenden (sich durch die Abstände der Bereiche 25a, 25b, 25c, 25d, 25e, 25f, 25g, 25h voneinander ergebenden) Bereiche der Photomaske 21 werden nicht zur Belichtung von Layout-Strukturen der auf dem Wafer zu fertigenden Halbleiter-Bauelementen verwendet (sondern sind jeweils zwischen den zu fertigenden Halbleiter-Bauelementen liegenden Bereichen auf dem Wafer zugeordnet, und deshalb vollständig bzw. im wesentlichen vollständig mit der o.g. Maskierungs-, insbesondere Chrom-Schicht bedeckt).
Bei alternativen Ausführungsbeispielen können die Photomasken-Bereiche 25a, 25b, 25c, 25d, 25e, 25f, 25g, 25h auch – ohne dazwischenliegenden Abstand – direkt aneinander angrenzend angeordnet sein.
Die in 3 gezeigte Photomaske 21 wird – wie bereits erläutert wurde – lediglich zur Belichtung von Teilbereichen – insbesondere z.B. der Nicht-Zell-Bereiche (d.h. der die – eigentlichen – Speicherbauelement-Speicherzellen direkt umgebenden, ggf. mit diesen verbundenen Strukturen) – einer bestimmten Ebene bzw. Schicht der entsprechenden, auf dem Wafer zu fertigenden Halbleiter-Bauelemente bzw. Chips verwendet.
Hierzu wird die Photomaske 21 zwischen einer Lichtquelle, und dem entsprechenden Wafer liegend angeordnet (wobei zwischen der Lichtquelle und der Photomaske 21, und/oder zwischen der Photomaske 21 und dem Wafer entsprechende – insbesondere ein entsprechendes Linsen-System aufweisende – optische Einrichtungen vorgesehen sein können).
Zur – vorhergehenden, oder nachfolgenden – Belichtung weiterer Teilbereiche derselben Ebene bzw. Schicht der auf dem Wafer zu fertigenden Halbleiter-Bauelemente bzw. Chips (insbesondere zur Belichtung der Zell-Bereiche (d.h. derjenigen Bereiche, auf denen die – eigentlichen – Speicherbauelement-Speicherzellen gefertigt werden)) dient – wie bereits oben erläutert – die in 2 gezeigte Photomaske 11.
Da diese – wie oben erläutert – vollständig bzw. über den gesamten Produkt-Feld- bzw. Array-Bereich 19 mit der o.g. Layout-Struktur 18 versehen ist, werden bei der Belichtung des entsprechenden Wafers mit der Photomaske 11 bestimmte – nicht mit der Photomaske 11 zu belichtende (Teil-)Bereiche (insbesondere die Nicht-Zell-Bereiche (und die zwischen verschiedenen Nicht-Zell-Bereichen liegenden Bereiche des Array-Bereichs 19) ausgeblendet.
Hierzu kann z.B. eine der in 4 gezeigten (dort von oben her betrachtet dargestellten) Blenden-Einrichtung 31 entsprechende Blenden-Einrichtung verwendet werden.
Die Blenden-Einrichtung 31 wird – bei der Belichtung des Wafers mit der Photomaske 11 – beispielsweise zwischen dem Wafer und der Photomaske 11 liegend angeordnet (z.B. direkt über dem Wafer, bzw. unterhalb einer zwischen dem Wafer und der Photomaske angeordneten – insbesondere ein entsprechendes Linsen-System aufweisenden – optischen Einrichtung, oder z.B. direkt unter der Photomaske, bzw. oberhalb der zwischen dem Wafer und der Photomaske angeordneten optischen Einrichtung, etc.), oder z.B. zwischen der Photomaske 11 und einer entsprechenden Lichtquelle (z.B. direkt über dem Wafer, bzw. unterhalb einer zwischen der Lichtquelle und der Photomaske angeordneten – insbesondere ein entsprechendes Linsen-System aufweisenden – optischen Einrichtung, z.B. unterhalb einer entsprechenden Stepper- oder Scanner-Einrichtung).
Alternativ kann die Blenden-Einrichtung 31 z.B. auch Teil der – über der Photomaske angeordneten – (insbesondere ein entsprechendes Linsen-System aufweisenden) optischen Einrichtung sein, insbesondere Teil der o.g. Stepper- oder Scanner-Einrichtung (so dass von der Blenden-Einrichtung 31 dann eine entsprechende Stepper- oder Scanner-Blende gebildet wird).
Wie in 4 gezeigt ist, und wie im folgenden noch genauer erläutert wird, ist die Blenden-Einrichtung 31 an bestimmten Bereichen 36a, 36b, 36c, 36d, 36e, 36f, 36g, 36h lichtdurchlässig, und ansonsten lichtundurchlässig (bzw. licht-teildurchlässig) ausgestaltet (lichtundurchlässiger bzw. licht-teildurchlässiger Bereich 38).
Zur Schaffung der o.g. (lichtdurchlässigen bzw. lichtundurchlässigen (oder licht-teildurchlässigen)) Bereiche 36a, 36b, 36c, 36d, 36e, 36f, 36g, 36h bzw. 38 kann die Blenden-Einrichtung 31 z.B. eine – in der Zeichnung gemäß 4 unten liegende – lichtdurchlässige Schicht, z.B. eine Quarz-Schicht aufweisen, über deren gesamte Fläche (bzw. zumindest über einem dem o.g. Array-Bereich 19 entsprechenden Bereich) eine – an den o.g. lichtdurchlässigen Bereichen 36a, 36b, 36c, 36d, 36e, 36f, 36g, 36h mit entsprechenden Aussparungen versehene – lichtundurchlässige Schicht, z.B. eine Chrom-Schicht angeordnet ist.
Die o.g. lichtdurchlässigen Bereiche 36a, 36b, 36c, 36d, 36e, 36f, 36g, 36h sind im wesentlichen identisch, und z.B. rechteckförmig ausgestaltet, und sind – über den gesamten dem o.g. Array-Bereich 19 entsprechenden Bereich – array-artig in Reihen 32a, 32b, 32c, 32d, 32d, 32e, 32f und Spalten 33a, 33b, 33c, 33d, 33e nebeneinanderliegend angeordnet (die in der Reihe 32a, und die in den Spalten 33a, 33b, 33c und 33d liegenden – den Bereichen 36a, 36b, 36c, 36d, 36e, 36f, 36g, 36h entsprechenden – Bereiche sind hier z.T. nur mittels entsprechender Punkte veranschaulicht).
Die lichtdurchlässigen Bereiche 36a, 36b, 36c, 36d, 36e, 36f, 36g, 36h entsprechen in ihrer gegenseitigen Lage und ihren Größenverhältnissen (ggf. nach entsprechender Abbildung auf den Wafer durch die o.g. optische Einrichtung) den o.g. Wafer-Zellbereichen, auf dem die – eigentlichen – Speicherbauelement-Speicherzellen gefertigt werden sollen.
Der o.g. lichtundurchlässige Bereich 38 der Blenden-Einrichtung 31 dient – beim Belichten des Wafers mit Hilfe der Photomaske 11 – zum Ausblenden derjenigen Bereiche (hier: insbesondere der Nicht-Zell-Bereiche, und der Bereiche zwischen den Nicht-Zell-Bereichen) die beim Wafer – bei der Verwendung der Photomaske 11 – nicht belichtet werden sollen.
Mit anderen Worten wird durch die Blenden-Einrichtung 31 – insbesondere durch deren lichtundurchlässigen Bereich 38 – verhindert, dass von der o.g. Lichtquelle ausgesendete Strahlen auf die o.g. Nicht-Zell-Bereiche, und die zwischen diesen liegenden Bereiche des Wafers treffen können.
Demgegenüber werden – aufgrund der Lichtdurchlässigkeit der o.g. Bereiche 36a, 36b, 36c, 36d, 36e, 36f, 36g, 36h der Blenden-Einrichtung 31 – die übrigen Teilbereiche des Wafers (insbesondere die o.g. Zell-Bereiche) mit der o.g. auf der Photomaske 11 vorgesehenen Struktur 18 belichtet.
Die Ausblendung der o.g. Teilbereiche, insbesondere der Nicht-Zell-Bereiche (und der zwischen diesen liegenden Wafer-Bereiche), und alleinige Belichtung der übrigen Teilbereiche, insbesondere der Zell-Bereiche kann bei Verwendung einer der in 2 gezeigten Photomaske 11 entsprechenden Maske statt mit Hilfe der o.g. Blenden-Einrichtung 31 auch auf beliebige andere Weise erreicht werden.
Beispielsweise kann zur Belichtung des Wafers ein entsprechend ausgestalteter, eine Bereichs-Ausblend-Funktion vorsehender Lithographie-Scanner verwendet werden.
Bei Lithographie-Scannern wird ein von dem entsprechenden Scanner ausgestrahltes Strahlenbündel in im wesentlichen senkrechter Richtung von oben her auf die – zwischen dem Wafer, und dem Scanner angeordnete – Photomaske 11 gerichtet, und dann der sich ergebende Lichtkegel entlang bestimmter, im wesentlichen parallel zueinander liegender Scanrichtungen Zeile für Zeile über die Fläche der Photomaske 11 geführt (vgl. z.B. die in 2 gezeigten Scanrichtungen A, B und C).
Senkrecht zu den jeweiligen Scanrichtungen A, B, C liegende – ggf. nicht zu belichtende – Bereiche können z.B. mit Hilfe entsprechender, an dem Scanner vorgesehener, sich in waagrechter (oder z.B. senkrechter) Richtung zur Scanrichtung erstreckender Shutter ausgeblendet werden, und waagrecht zu den jeweiligen Scanrichtungen A, B, C liegende – ggf. nicht zu belichtende – Bereiche dadurch, dass der Scanspalt am Scanner entsprechend (ganz oder teilweise) abgedeckt wird.
Die o.g. Photomaske 11 kann – im Gegensatz zu herkömmlichen Photomasken – zur Belichtung verschiedener – an den o.g. Zellbereichen die gleiche Struktur aufweisender – Ebenen bzw. Schichten ein- und desselben Wafers verwendet werden.
Des weiteren ist es möglich, die o.g. Photomaske 11 zur Belichtung von zum Teil unterschiedliche Strukturen aufweisenden – unterschiedlichen – Wafern zu verwenden (nämlich z.B. dann, wenn bestimmte Ebenen bzw. Schichten der Wafer an den o.g. Zellbereichen die gleiche Struktur aufweisen).
Außerdem kann die o.g. Photomaske 11 z.B. zur Belichtung verschiedener – an den o.g. Zellbereichen identische, jedoch verdreht zueinander ausgerichtete Strukturen aufweisende (insbesondere bis auf eine 90° Drehung identische Strukturen aufweisende) – Ebenen bzw. Schichten ein- und desselben Wafers verwendet werden, bzw. zur Belichtung von zum Teil unterschiedliche Strukturen aufweisenden – unterschiedlichen – Wafern (nämlich z.B. dann, wenn bestimmte Ebenen bzw. Schichten der Wafer an den o.g. Zellbereichen bis auf eine Drehung, insbesondere eine 90° Drehung die gleiche Struktur aufweisen).
Bei der Belichtung muß dann die Photomaske 11 – entsprechend der Ausrichtung der jeweils zu schaffenden Struktur – gegebenenfalls entsprechend (z.B. um 90°) gedreht werden (vgl. Pfeil D, 2).
Wie sich z.B. aus 2 und 3 ergibt, hat die Photomaske 11 – gegenüber herkömmlichen Photomasken 1 – außerdem u.a. den Vorteil, dass sie wesentlich homogener aufgebaut ist, als herkömmliche Photomasken 1.
Weist die Photomaske 11 an einer bestimmten (bei einer Standard-Ausrichtung der Photomaske 11 in Bezug auf den Wafer belichteten) Stelle einen Defekt auf, kann der Defekt durch entsprechendes Verschieben der Photomaske 11 in senkrechter und/oder waagrechter Richtung (z.B. entlang des in 2 gezeigten Pfeils E und/oder F) in einen Bereich verschoben werden, der bei der Belichtung – z.B. von der o.g. Blenden-Einrichtung 31 – ausgeblendet wird.
Dadurch kann die Photomaske 11 – trotz des Defekts – (weiter) zur Wafer-Belichtung verwendet werden.

Claims

Masken-Satz (11, 31), insbesondere Photomasken-Satz zur Herstellung von Halbleiter-Bauelementen, welcher aufweist: – eine erste Maske (11), bei welcher ein – mindestens zwei, insbesondere sämtlichen nebeneinander auf einem Wafer herzustellenden, mit Hilfe des Masken-Satzes (11) zu belichtenden Halbleiter-Bauelementen, sowie zwischen den Halbleiter-Bauelementen liegenden Bereichen zugeordneter – Bereich (19) der ersten Maske (11) vollständig mit einer Layout-Struktur (18) versehen ist; und – eine zweite Maske (31) zum Ausblenden nicht benötigter Bereiche der ersten Maske (11) beim Belichten.
Masken-Satz (11, 31) nach Anspruch 1, bei welchem die auf dem Wafer herzustellenden Halbleiter-Bauelemente Speicherbauelemente sind.
Masken-Satz (11, 31) nach Anspruch 2, bei welchem die Layout-Struktur (18) der ersten Maske (11) zur Belichtung von Bereichen der Speicherbauelemente dient, auf denen die – eigentlichen – Speicherbauelement-Speicherzellen gefertigt werden.
Masken-Satz (11, 31) nach Anspruch 3, bei welchem die Layout-Struktur (18) eine Zell-Struktur ist, insbesondere eine Zell-Struktur zur Belichtung von Bereichen der Speicherbauelemente, auf denen die – eigentlichen – Speicherbauelement-Speicherzellen gefertigt werden.
Masken-Satz (11, 31) nach einem der vorhergehenden Ansprüche, bei welchem die Layout-Struktur eine sich in Längs- und/oder in Querrichtung der ersten Maske (11) homogen wiederholende Struktur ist.
Masken-Satz (11, 31) nach einem der vorhergehenden Ansprüche, bei welchem die Layout-Struktur eine Linienstruktur ist.
Masken-Satz (11, 31) nach einem der vorhergehenden Ansprüche, bei welchem der Bereich (19) der ersten Maske (11) durchgehend mit der Layout-Struktur (18) versehen ist, insbesondere durchgehend mit einer Linienstruktur mit durchgehenden Linien (14a, 14b).
Masken-Satz (11, 31) nach einem der vorhergehenden Ansprüche, bei welchem sich der Bereich (19) der ersten Maske (11) – bis auf einen Randbereich – über die gesamte Fläche der ersten Maske (11) erstreckt.
Masken-Satz (11, 31) nach Anspruch 8, bei welchem der Randbereich eine Alignment-Struktur und/oder eine Barcode-Struktur und/oder eine Kompensations-Struktur und/oder eine PCM- (Process Control Monitor-) Struktur und/oder einen strukturlosen Rahmenbereich umfaßt.
Masken-Satz (11, 31) nach einem der Ansprüche 1 bis 7, bei welchem sich der Bereich (19) der ersten Maske (11) über die gesamte Fläche der ersten Maske (11) erstreckt.
Masken-Satz (11, 31) nach einem der vorhergehenden Ansprüche, bei welchem die erste Maske (11) eine Photomaske ist.
Masken-Satz (11, 31) nach einem der Ansprüche 1 bis 10, bei welchem die erste Maske (11) eine nicht-optische Maske ist, insbesondere eine NGL- (Next Generation Lithografie-) Maske.
Masken-Satz (11, 31) nach einem der Ansprüche 1 bis 10, oder nach Anspruch 12, bei welchem die erste Maske (11) eine Ultraviolett-, insbesondere eine EUV- (Extended Ultraviolet-) Maske ist.
Masken-Satz (11, 31) nach einem der Ansprüche 1 bis 10, oder nach Anspruch 12, bei welchem die erste Maske (11) eine IPL- (Ionenprojektionslithografie-) Maske ist.
Verfahren zur Herstellung von Halbleiter-Bauelementen, bei welchem zur Belichtung eines Wafers eine Maske (11) verwendet wird, bei welcher ein – mindestens zwei, insbesondere sämtlichen nebeneinander auf dem Wafer herzustellenden, mit Hilfe der Maske (11) zu belichtenden Halbleiter-Bauelementen, sowie zwischen den Halbleiter-Bauelementen liegenden Bereichen zugeordneter – Bereich (19) der Maske (11) vollständig mit einer Layout-Struktur (18) versehen ist, und welches den Schritt aufweist: Ausblenden von – nicht benötigten – Teilbereichen der Maske (11) beim Belichten des Wafers.
Verfahren nach Anspruch 15, bei welchem den ausgeblendeten Teilbereichen der Maske (11) zugeordnete Bereiche des Wafers unter Verwendung einer weiteren Maske (21) belichtet werden.