DE60030820T2 - Methode und System zur Korrektur von optischen Naheffekten (OPC) - Google Patents

Methode und System zur Korrektur von optischen Naheffekten (OPC) Download PDF

Info

Publication number
DE60030820T2
DE60030820T2 DE60030820T DE60030820T DE60030820T2 DE 60030820 T2 DE60030820 T2 DE 60030820T2 DE 60030820 T DE60030820 T DE 60030820T DE 60030820 T DE60030820 T DE 60030820T DE 60030820 T2 DE60030820 T2 DE 60030820T2
Authority
DE
Germany
Prior art keywords
pattern
areas
edge
lines
pattern areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60030820T
Other languages
English (en)
Other versions
DE60030820D1 (de
Inventor
Henning Fishkill Haffner
Heinz Hoenigschmid
Donald J. Silverthorne Samuels
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Qimonda AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, International Business Machines Corp filed Critical Qimonda AG
Publication of DE60030820D1 publication Critical patent/DE60030820D1/de
Application granted granted Critical
Publication of DE60030820T2 publication Critical patent/DE60030820T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf Herstellungstechniken für Halbleitervorrichtungen, genauer gesagt auf Lithografie-Techniken zum Reduzieren des zum Erzeugen integrierter Schaltkreise erforderlichen Bauraums.
  • Stand der Technik
  • Die Herstellung von Halbleitervorrichtungen erfolgt grundsätzlich, indem ein Aufbau oder eine konstruktive Auslegung festgelegt wird, die Auslegung auf eine fotolithografische Maske transferiert wird und das Auslegungsmuster auf ein Halbleitersubstrat oder einen Wafer gedruckt wird.
  • Halbleiterchips werden unter Verwendung einer Reihe von Masken im lithografischen Prozess hergestellt. Während der Lithografie werden aufeinander folgende Materialmuster auf einem und Bereiche in einem Halbleiterwafer chemisch oder fotochemisch auf die Oberfläche des Wafers unter Verwendung der Maske als Vorlage induziert. Die Muster, die Linien und Löcher umfassen, definieren die Schaltungselemente, wie beispielsweise Transistoren.
  • Anfänglich wird der Halbleiterwafer mit einem Widerstandsmaterial, wie beispielsweise einem Fotolack, bedeckt. Das Widerstandsmaterial reagiert auf einfallende Energie, wie beispielsweise auf elektromagnetische Strahlung. Beispiele elektromagnetischer Wellen sind sichtbares Licht, ultraviolettes Licht, Elektronenstrahlen und Röntgenstrahlen. An denjenigen Stellen, an denen das Widerstandsmaterial der Strahlung ausgesetzt wird, wird der Fotolack chemisch aktiviert, indem beispielsweise ein Loch in das Substrat geätzt wird.
  • Bei der Lithografie wird die Maske verwendet, um festzulegen, wo die elektromagnetische Strahlung das Widerstandsmaterial kontaktieren soll. Mit Hilfe der Maske werden bestimmte Bereiche des Widerstandsmaterials gegen die einfallende Energie abgedeckt, andere Bereiche hingegen nicht, so dass die Strahlung durch manche Bereiche (durchlässige Bereiche genannt) hindurch treten kann, wohingegen das Durchdringen der Strahlung durch andere Bereiche (nicht-durchlässige Bereiche genannt) verhindert wird.
  • Es gibt verschiedene Arten der Lithografie. Eine Art der Lithografie verwendet Projektionsoptiken. Bei einem herkömmlichen Tool dieser Lithografieart wird die Größe des Musters auf der Maske unter Verwendung bestimmter optischer Linsen reduziert, bevor es unter Verwendung der einfallenden Energie auf das Widerstandsmaterial übertragen wird. Auf diese Weise kann die Maske einfacher und preiswert hergestellt werden. Beispielsweise kann das Maskenmuster um ein Vierfaches seiner Originalgröße reduziert werden, um das tatsächliche Muster auf dem Substrat zu erzeugen. Das Muster auf der Maske wird entsprechend zum Erzeugen von Musterlinien oder Nuten auf dem Substrat verwendet.
  • Die Musterlinien werden zum Erzeugen von Halbleitervorrichtungen verwendet, wie beispielsweise Transistoren. Bei einem herkömmlichen DRAM-Chip werden gewaltige Anordnungen von Speicherzellen von Transistoren erzeugt, die wiederum aus gezogenen Musterlinien bestehen. Die Speicherzellen weisen sehr regelmäßige Strukturen winziger Größe auf. Bei modernen Chips können Musterlinien mit Dimensionen im Bereich von weniger als 200 Nanometer gezogen werden, um die Größe des Chips gering zu halten.
  • Bei einer Art der Lithografie wird optisches Gerät verwendet, um das Maskenmuster auf das Widerstandsmaterial zu übertragen. Aufgrund der optischen Interferenz, die während der Musterübertragung auftritt, weichen die auf der Vorrichtung ausgebildeten Abbildungen von ihren idealen Dimensionen und ihrer idealen Form ab, die sie auf der Maske aufweisen. Bei herkömmlichen Technologien weisen die Musterlinien Dimensionen auf, die den Wellenlängen der einfallenden Energie (beispielsweise Fotoquelle), der das Widerstandsmaterial (beispielsweise Fotolack) ausgesetzt wird, entsprechen oder sogar kleiner sind.
  • Diese Abweichungen hängen von den Eigenschaften der Muster sowie von einer Vielzahl von Prozessbedingungen ab. Diese Abweichungen werden normalerweise mit der Bezeichnung "optischer Nahbereichseffekt" umschrieben. Die Schwere der Abweichungen hängt von dem Auflösungsvermögen eines optischen Lithografiesystems ab. Die Auflösung wird durch die Gleichung k1λ/NA definiert, wobei k1 eine Konstante, λ die Beleuchtungswellenlänge und NA die numerische Apertur des Abbildungssystems ist.
  • Die optische Lithografie für einen k1-Faktor unterhalb von 0,5 macht die Nahbereichskurven immens kompliziert, was bedeutet, dass die Abweichungen der gedruckten Muster von dem Originalmaskenmuster weiter zunehmen. Beispielsweise entsteht ein Problem dahingehend, dass, wenn der Prozess für die Anordnung von DRAM-Vorrichtungen (beispielsweise gleiche Linien und Räume) optimiert ist, mehr isolierte Linien außerhalb der Anordnung kleiner oder größer in Abhängigkeit der Linienbreite und der Umgebung oder der Umgebungszusammensetzung der Formeinstellungen gedruckt werden können, Diese Effekte können sogar dazu führen, dass Linien oder Räume verschwinden. Diese Abweichungen bringen den Nachteil mit sich, dass sie Chipleistung signifikant abnimmt, bis hin zum Chipausfall.
  • Alternativ zur kostenintensiven Entwicklung von Prozessen mit noch höherer effektiver Auflösung ist die wahlweise Ausrichtung von Maskenmustern zur Kompensation der Musterverformung, die während der Waferherstellung auftritt. Der Begriff "optische Nahbereichskorrektur" (OPC) wird verwendet, um den Prozess der wahlweisen Maskenausrichtung zu beschreiben, auch wenn derzeit der Trend dahin geht, Musterverformungen einzuschließen, die nichts mit dem optischen Abbildungstransfer zu tun haben.
  • Es wurden bereits viele Versuche unternommen, die Wirkungen der optischen Interferenz, die während des Mustertransfers auf tritt, zu kompensieren, nämlich die Tatsache, dass die Abbildungen, die auf dem Vorrichtungssubstrat ausgebildet wird, von ihrer idealen Abbildung abweichen. Normalerweise wird der Prozess in Bezug auf eine Merkmalsart, wie beispielsweise die DRAM-Anordnung, optimiert, was jedoch dazu führt, dass andere Merkmalsarten, wie beispielsweise isolierte Linien oder Räume, in Bezug auf ihre lithografische Leistung verschlechtert werden.
  • Um diese negativen Wirkungen zu beseitigen, haben die Entwickler verschiedenste Techniken verwendet. Eine Technik besteht darin, die numerische Apertur NA zu erhöhen, um die Auflösung zu beeinflussen, die durch k1λ/NA definiert ist. Eine weitere Technik besteht darin, die Kohärenz der einfallenden Energie (beispielsweise die einfallende Lichtquelle) zu modifizieren. Noch eine weitere Technik besteht darin, die Wellenlänge der Ausleuchtung zu reduzieren. Noch eine weitere Technik besteht darin, die Maske phasenzuverschieben. Die folgende Erfindung kann in Bezug auf eine binäre oder phasenverschobene Maske verwendet werden.
  • Eine Technik besteht darin, die Abmessungen der Maske zu modifizieren, wie es beispielsweise in der EP-A-0529971 oder DE-A-19628874 offenbart ist, so dass die verwendeten Maskenabbildungen die Kantenmusterlinien mit verschiedenen Abmessungen von den Nicht-Kantenmusterlinien erzeugen. Dies ist eine Art OPC-Lösung. Ein Computerprozessor wird verwendet, um die Menge von Maskenabbildungsverformungen zu erzeugen, so dass, wenn die Muster auf das Substrat transferiert werden, und die unvermeintlichen optischen Nahbereichseffekte eintreten, die Kantenmusterlinien die gleichen Abmessungen wie die Nicht-Kantenmusterlinien aufweisen. Leider ist es jedoch schwer, zeitaufwändig und oft nicht effektiv, den Nahbereichseffekten durch Verformung der Maskenmuster zu begegnen. Ferner gibt es Fälle, in denen eine derart exakte OPC-Lösung nicht möglich ist.
  • Eine weitere Technik besteht darin, sogenannte "Dummy"-Linien am Ende der Anordnungen hinzuzufügen. Zusätzlich zu der Anzahl von gewünschten Musterlinien werden zusätzliche Musterlinien an den Kanten der Anordnungen vorgesehen. Entsprechend werden diese Dummylinien während der Fotolithografie verformt, und die erste Nicht-Dummylinie ist nun in einer anordnungsähnlichen Umgebung.
  • Leider verschwenden die Dummylinien Raum auf dem Chip. Je kleiner die Konstante k1 wird, desto mehr Dummylinien müssen hinzugefügt werden.
  • Es besteht daher der Bedarf, einen Weg zum Verhindern oder Minimieren derartig schädlicher Effekte bei geringen Kosten und geringerem Bauraum auf dem Chip und ohne erhöhten Bearbeitungsaufwand zu schaffen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren und auf ein System zum Durchführen des Verfahrens und zur Bereitstellung einer modifizierten, optischen Nahbereichskorrektur (OPC) zur Korrektur von Verformungen von Musterlinien auf einem Halbleiterschaltkreiswafer. Das Verfahren umfasst das Erzeugen einer Maske mit einem oder mehreren Musterbereichen sowie das Erzeugen des Halbleiterschaltkreiswafers von der Maske.
  • Die Musterbereiche umfassen einen oder mehrere Nicht-Kantenmusterbereiche, die neben anderen der Nicht-Kantenmusterbereiche auf der Maske angeordnet sind. Die Musterbereiche umfassen ferner einen oder mehrere Kantenmusterbereiche, die an oder nahe an einem Bereich auf der Maske, der keine der anderen Nicht-Kantenmusterbereiche aufweist, angeordnet sind.
  • Die Kantenmusterbereiche weisen Breiten auf, die berechnet sind, um die Streuung der Abmessungen zwischen einer oder mehreren Musterlinien auf dem von diesen gebildeten Halbleiterschaltkreiswafer und einer oder mehreren Musterlinien auf dem von den Nicht-Kantenbereichen gebildeten Halbleiterschaltkreiswafer zu minimieren.
  • Die Abstände zwischen beliebigen zwei Musterbereichen werden berechnet, um die Streuung der Dimensionen zwischen der einen oder mehreren Musterlinien, die von den Kantenmusterbereichen gebildet sind, und der einen oder mehreren Musterlinien, die von den Nicht-Kantenmusterbereichen gebildet sind, zu minimieren.
  • Der zuvor genannte Herstellungsschritt umfasst das Erzeugen des Halbleiterschaltkreiswafers von der Maske mit den Musterlinien, die von den Nicht-Kantenmusterbereichen gebildet sind, und den Musterlinien, die von den Kantenmusterbereichen gebildet sind, wobei die Abstände zwischen den von den Nicht-Kantenbereichen gebildeten Musterlinien verschieden sein kann.
  • Das Verfahren umfasst ferner das Erzeugen einer konstruktiven Auslegung für den Halbleiterschaltkreiswafer; und das Herstellen der Maske von der konstruktiven Auslegung. Der Herstellungsschritt kann unter Verwendung der optischen Fotolithografie durchgeführt werden. Dabei wird eine Energiequelle durch die Musterbereiche ausgestrahlt, wobei die Energiequelle eine Wellenlänge aufweist, die im Bereich der Breiten der Musterlinien, die von den Nicht-Kantenmusterbereichen gebildet sind, und den Breiten der Musterlinien, die von den Kantenmusterbereichen gebildet sind, liegt. Ferner kann die Größe der Musterbereiche um ein vorbestimmtes Vierfaches reduziert werden, um Musterlinien, die von den Nicht-Kantenmusterbereichen gebildet sind, und Musterlinien, die von den Kantenmusterbereichen gebildet sind, zu erzeugen.
  • Bei dem Verfahren wird ein OPC-Tool verwendet, um die Breite der Kantenmusterbereiche zu berechnen. Die Abmessungen der Musterlinien können Breiten der Musterlinien sein.
  • Die zuvor genannten beliebigen zwei Musterbereiche können einen der Nicht-Kantenmusterbereiche und einen der Kantenmusterbereiche umfassen. Ferner können die beliebigen zwei Musterbereiche einen ersten der Kantenmusterbereiche und einen zweiten der Kantenmusterbereiche umfassen. Schließlich können die beliebigen zwei Musterbereiche einen ersten der Musterbereiche und einen zweiten der Musterbereiche, die nebeneinander angeordnet sind, umfassen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Nachfolgend wird die folgende Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen genauer beschrieben, wobei:
  • 1 eine Reihe von Abbildungsmustern auf einer Maske zeigt;
  • 2A eine Reihe von Musterlinien auf einem Wafer anzeigt, wobei die Konstante k1 groß ist;
  • 2B eine Reihe von Musterlinien auf einem Wafer zeigt, wobei die Konstante k1 klein ist;
  • 3A eine Reihe von Abbildungsmustern auf einer Maske für eine Ausführungsform zeigt, die "Dummymusterlinien" verwendet;
  • 3B eine Reihe von Musterlinien auf einem Wafer für eine Ausführungsform zeigt, die "Dummymusterlinien" verwendet;
  • 4A die konstruktive Auslegung zeigt, aus der eine Maske für eine Ausführungsform erzeugt wird, die die "optische Nahbereichskorrektur" (optical proximity correction, OPC) verwendet;
  • 4B eine Maske für eine Ausführungsform zeigt, die OPC verwendet;
  • 4C Musterlinien auf einem Wafer für eine Ausführungsform zeigt, die OPC verwendet;
  • 5A die konstruktive Auslegung zeigt, aus der eine Maske für eine Ausführungsform erzeugt wird, welche die modifizierte "optische Nahbereichskorrektur" (OPC) verwendet;
  • 5B eine Maske für eine Ausführungsform zeigt, welche die modifizierte OPC verwendet; und
  • 5C Musterlinien auf einem Wafer für eine Ausführungsform zeigt, welche die modifizierte OPC verwendet.
  • In den Figuren bezeichnen gleiche Bezugsziffern normalerweise identische, funktionsähnliche und/oder strukturell ähnliche Elemente. Diejenige Ziffer, die in den Bezugsziffern am weitesten links angeordnet ist, bezeichnet jeweils die Figur, in der die Bezugsziffer als erstes auftaucht.
  • GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Nachfolgend werden bevorzugte Ausführungsformen unter Bezugnahme auf die beiliegenden Zeichnungen genauer beschrieben. Diese Ausführungsformen sind ausreichend genug beschrieben, um den Fachmann in die Lage zu versetzen, die vorliegende Erfindung auszuführen, und es sollte klar sein, dass andere Ausführungsformen verwendet werden können, und dass logische, mechanische und elektrische Änderungen vorgenommen werden können, ohne den Schutzbereich der vorliegenden Erfindung zu verlassen. Die nachfolgende Beschreibung ist also in keiner Weise einschränkend.
  • 1 zeigt eine Reihe von Abbildungsmustern auf einer Maske 100. Die Maske 100 umfasst eine Reihe von Übertragungsbereichen 102, 104, 106, 108 und eine Reihe von Nicht-Übertragungsbereichen 110, 112, 114, 116, 118, die zwischen den Übertragungsbereichen 102 bis 108 angeordnet sind. Die Reihe von Abbildungsmustern 100 entspricht genau einer (nicht gezeigten) konstruktiven Auslegung, aus der die Maske erzeugt ist.
  • Wenn eine einfallende Energiequelle auf die Maske 100 gerichtet wird, so kann die einfallende Energie die Bereiche 102, 104, 106 und 108 durchdringen, während sie von den Bereichen 110, 112, 114, 116 und 118 gesperrt wird. Die Maske ist auf einem lichtundurchlässigen. Material angeordnet, die wiederum auf einem Wafersubstrat positioniert ist.
  • Wenn die einfallende Energie die Bereiche 102 bis 108 durchdringt, so aktiviert sie das lichtundurchlässige Material, das unter diesen Bereichen angeordnet ist, um auf diese Weise ein Loch oder eine Aussparung auf dem Wafer zu erzeugen. Jeder auf diese Weise erzeugte Bereich auf dem Wafer wird als Linienmuster oder als gedruckte Linie bezeichnet.
  • Die Terminologie, die zur Beschreibung der Art des fotoundurchlässigen Materials verwendet wird, dient nur zu Beschreibungszwecken. Tatsächlich kann das lichtundurchlässige Material sowohl eine positive als auch eine negative Polarität aufweisen. Wenn das lichtundurchlässige Material eine positive Polarität aufweist, wird das lichtundurchlässige Material dort entfernt, wo es zugänglich ist, und verbleibt dort, wo es nicht zugänglich ist. Das Umgekehrte gilt für den Fall, dass das lichtundurchlässige Material eine negative Polarität aufweist. Bei der vorliegenden Erfindung können beide Polaritäten verwendet werden. Obwohl also die Bereiche 102 bis 108 (sowie ähnliche bezeichnete und beschriebene Elemente) als "Übertragungsbereich" bezeichnet werden, sind dies nur dann Übertragungsbereiche, wenn ein lichtundurchlässiges Material mit positiver Polarität verwendet wird. Da es auch möglich ist, lichtundurchlässiges Material mit negativer Polarität zu verwenden, ist es genauer, die "Übertragungsbereiche" als Musterbereiche zu bezeichnen.
  • Die Anordnung von Bereichen 102 bis 108 setzt sich scheinbar unendlich, für eine finite Menge, nach rechts fort. Der Bereich 102 ist an einer Kante der Anordnung von Bereichen angeordnet, das bedeutet, dass es sich bei diesem Bereich 102 um den letzten Bereich in der Anordnung handelt. Die Bereiche 102 bis 108 sind in gleichmäßigen Abständen voneinander angeordnet.
  • Eine oder mehrere optische Linsen werden verwendet, um das Muster auf der Maske 100 auf einen Wafer zu reduzieren. Das Auflösungsvermögen des Systems ist jedoch begrenzt. Insbesondere wird das Auflösungsvermögen eines optischen Lithografiesystems durch die Gleichung Auflösung = k1λ/NAdefiniert, wobei k1 eine Konstante, λ die Beleuchtungswellenlänge und NA die numerische Apertur des Abbildungssystems ist.
  • 2A zeigt eine Reihe von Musterlinien auf einem Wafer 200, wobei k1 groß ist. Die Musterlinien resultieren aus Abbildungsmustern einer Maske, die auf den Wafer 200 induziert wurden. Gezeigt sind Musterlinien 202, 204, 206 und 208. Zwischen diesen Musterlinien befinden sich Bereiche 210, 212, 214, 216 und 218. Die Anordnung von Musterlinien 202 bis 208 setzt sich scheinbar unendlich, für eine finite Menge, nach rechts fort. Die Musterlinie 202 ist an einer Kante der Anordnung von Musterlinien angeordnet, was bedeutet, dass es sich bei der Musterlinie 202 um die letzte Musterlinie der Anordnung handelt. Die Musterlinien 202 bis 208 sind in gleichmäßigen Abständen voneinander angeordnet.
  • Wie zuvor bereits erwähnt, werden Masken, "Löcher" oder Bereiche (beispielsweise Bereiche 102 bis 108) zum Erzeugen von Musterlinien 202 bis 208 verwendet. Bei der folgenden Ausführungsform werden Projektionsobjekte verwendet, um die Bereiche 102 bis 108 zur Erzeugung von Musterlinien 202 bis 208 zu reduzieren. Beispielsweise können Musterlinien 202 bis 208 hergestellt werden, die den Bereichen 102 bis 108 entsprechen, jedoch eine vierfach geringere Größe aufweisen. Auf diese Weise werden Probleme und Kosten, die mit der Auslegung der Maske 100 einhergehen, verringert.
  • In 2A ist der Wert von k1 relativ groß. Das bedeutet, dass die Wellenlänge des Lichts λ wesentlich geringer als die Dimensionen der Objekte ("Löcher" oder Musterlinien) ist, die gedruckt werden sollen. Dazu werden die letzten Linien der Anordnung von Musterlinien (beispielsweise 202, 204, 206) nicht anders als die anderen Musterlinien gedruckt. Mit anderen Worten, weisen die Linien der Anordnung, die an oder nahe an den Kanten angeordnet sind, Linienbreiten auf, die den Linienbreiten anderer Linien entsprechen, und Positionen zu benachbarten Linien auf, die den Positionen der anderen Linien zu ihren benachbarten Linien entsprechen. Aus diesem Grund entsprechen die letzten Linien der Anordnung den anderen Linien der Anordnung in Bezug auf elektrische Leitfähigkeitskapazität.
  • 2B zeigt eine Reihe von Musterlinien auf einem Wafer 220, wobei k1 klein ist. Die Musterlinien resultieren von den Musterabbildungen einer wesentlich kleineren Maske, die auf dem Wafer 220 induziert wurde. Gezeigt sind Musterlinien 222, 224, 226 und 228. Zwischen diesen Musterlinien liegen Bereiche 230, 232, 234, 236 und 218. Die Musterlinie 222 befindet sich an eine Kante der Anordnung von Musterlinien, was bedeutet, dass die Musterlinie 222 die letzte Musterlinie in der Anordnung ist. Die Musterlinien 222 bis 228 sind in gleichmäßigen Abständen voneinander angeordnet.
  • Der Wafer 220 entspricht noch in weiterer Hinsicht dem in 2A dargestellten Wafer 200. Masken, "Löcher" (oder Bereiche) werden verwendet, um die Musterlinien 222 bis 228 zu erzeugen. Sei der vorliegenden Ausführungsform werden Projektionsobjekte verwendet, um die Bereiche zum Erzeugen der Musterlinien 222 bis 228 zu reduzieren. Beispielsweise können Musterlinien 222 bis 228 erzeugt werden, die den Bereichen 102 bis 108 entsprechen, jedoch eine vierfach geringere Größe aufweisen, wodurch die mit der Auslegung der Maske 100 einhergehenden Probleme und Kosten reduziert werden.
  • In 2B ist der Wert von k1 jedoch relativ klein. Das bedeutet, dass die Wellenlänge des Lichts λ im Bereich der zu druckenden Objekte ("Löcher" oder Musterlinien) liegt oder diesen entspricht. Die letzte Musterlinie oder die letzten Musterlinien der Anordnung von Musterlinien (beispielsweise 222) können daher anders als die anderen Musterlinien gedruckt werden. Unter Bezugnahme auf 2B weist die Musterlinie 222 eine geringere Breite als die anderen Musterlinien (beispielsweise 224, 226) auf. Daher entspricht die Musterlinie 222 nicht den anderen Linien der Anordnung in Bezug auf ihre elektrische Leitfähigkeitskapazität.
  • Die 3A und 3B zeigen, wie "Dummy"-Musterlinien verwendet werden können, um eine Verformung an den Kanten einer Anordnung zu verhindern, wobei k1 klein ist. 3A zeigt eine Reihe von Musterabbildungen auf einer Maske 300. Die Maske 300 umfasst eine Reihe von Transmissionsbereichen 302 bis 312 und eine Reihe von Nicht-Transmissionsbereichen 314 bis 326, die zwischen den Transmissionsbereichen 302 bis 312 angeordnet sind. Die Reihe von Musterabbildungen 300 entspricht exakt einer konstruktiven Auslegung (nicht gezeigt), aus der die Maske erzeugt wird. Die Maske 300 gemäß 3A unterscheidet sich von der Maske 100 dahingehend, dass zusätzliche Bereiche 302, 304 an der Kante hinzugefügt sind.
  • 3B zeigt eine Reihe von Musterlinien auf einem Wafer 330, wobei k1 klein ist. Der Wafer 330 wurde von der Maske 300 mittels Fotolithografie erzeugt, was bedeutet, dass die Maske 300 auf dem Wafer 220 erzeugt wurde. Tatsächlich wurde die Maske 300 proportional um ein vorbestimmtes Maß verkleinert, um den Wafer 330 zu erzeugen. Gezeigt sind Musterlinien 332 bis 342. Zwischen diesen Musterlinien sind Bereiche 344 bis 356 vorgesehen. Die Musterlinien 332, 334, die an der Kante des Wafers 330 der Musterlinienanordnung positioniert sind, weisen geringere Breiten als die verbleibenden Linien 336 bis 342 auf. Dies ist dahingehend von Nachteil, dass sich die elektrische Leitfähigkeit dieser Linien von der der Linien 336 bis 342 unterscheidet. Jedoch wurden die Musterlinien 332, 334 von zusätzlichen Bereichen 302, 304 als Dummymusterlinien erzeugt. Entsprechend sind die Dummymusterlinien in der Schaltung nicht verdrahtet und werden nicht verwendet.
  • 4A, 4B und 4C zeigen ein "optisches Nachbereichskorrektur"-(OPC)-Verfahren, wobei k1 klein ist. Die OPC-Korrektur ist gegenüber der Verwendung von Dummylinien dahingehend vorteilhaft, dass wertvoller Raum und Bearbeitungsaufwand nicht zum Erzeugen und Verwerfen von Testlinien verschwendet werden. Jedoch ist bei der OPC-Korrektur eine Lösung der Verformung an Kantenmusterlinien, wie zuvor beschrieben, nicht gewährleistet.
  • 4A zeigt die konstruktive Auslegung 400, aus der die Maske erzeugt wird. Die Konstruktive Auslegung 400 umfasst Bereiche 402 bis 408. Zwischen den Bereichen 402 bis 408 sind Bereiche 410 bis 418 vorgesehen. Bei Nicht-OPC-Verfahren wird die Maske derart erzeugt, dass sie der konstruktiven Auslegung entspricht.
  • 4B zeigt jedoch eine OPC-Maske 420, die von der konstruktiven Auslegung 400 erzeugt wurde. Die inneren Bereiche 428 entsprechen den Bereichen 402 bis 408 der konstruktiven Auslegung in Bezug auf die Breite und den Abstand, den diese zueinander aufweisen. Um jedoch die Größenänderung der Musterlinien an den Kanten der Anordnung beim Transfer von der Maske auf den Wafer zu kompensieren, sind die Bereiche 422, 424 an den Kanten der Maske absichtlich größer als die Bereiche 402, 404 der konstruktiven Auslegung ausgebildet.
  • 4C zeigt Musterlinien 442 bis 448 auf dem Wafer 440. Die Musterlinien 442 bis 448 wurden durch OPC-Fotolithografie von der Maske 420 erzeugt. Zwischen den Musterlinien 442 bis 448 sind Bereiche 450 bis 458 vorgesehen. Die durch OPC erzeugte Korrektur kann nur für eine einzelne Belichtungsdosis und Fokuskondition anhalten. Da diese beiden Faktoren variieren, können die Linien 442 und 444 nicht das gleiche Verarbeitungsfenster wie die Linien 446 und 448 aufweisen. Sie können sogar verschwinden oder ineinander übergehen.
  • Die 5A, 5B und 5C zeigen ein modifiziertes OPC-Verfahren, wobei k1 klein ist. 5A entspricht der 4A. 5A zeigt die konstruktive Auslegung 500, aus der die Maske erzeugt wird. Die konstruktive Auslegung 500 umfasst Bereiche 502 bis 508. Zwischen den Bereichen 502 bis 508 sind Bereiche 510 bis 518 vorgesehen.
  • 5B entspricht 4B mit einem entscheidenden Unterschied. Ähnlich wie 4B zeigt 5B eine OPC-Maske 520, die von der konstruktiven Auslegung 500 erzeugt wurde, wobei innere Bereiche 526, 528 vorgesehen sind, die den Bereichen 502 bis 508 der konstruktiven Auslegung in Bezug auf die Breite und den Abstand voneinander entsprechen. Um die Größenänderung der Musterlinien an den Kanten der Anordnung beim Transfer von der Maske zum Wafer zu kompensieren, sind die Bereiche 522, 524 an den Kanten der Maske absichtlich größer als die Bereiche 502, 504 der konstruktiven Auslegung ausgebildet.
  • Der Unterschied besteht jedoch darin, dass anders als bei den Kantenbereichen 422, 424 die Abstände zwischen den Kantenbereichen 522, 524 nicht festgelegt sind. Bei der vorliegenden Ausführungsform können diese Abstände variieren.
  • Der Abstand zwischen zwei Kantenbereichen kann auf eine Anzahl verschiedener Eigenschaften der Kantenbereiche basieren. Bei einer Ausführungsform werden die Abstände zwischen den Mittellinien der Kantenbereiche verwendet, um die Abstände zwischen den Kantenbereichen zu bestimmen. Bei anderen Ausführungsformen können die Abstände zwischen den Kanten der Kantenbereiche selbst oder anderer Parameter verwendet werden, um die Abstände zwischen den Kantenbereichen zu bestimmen.
  • Bei der Ausführungsform, bei der die Abstände zwischen den Mittellinien verwendet werden, ist der Abstand zwischen der Mittellinie des Bereichs 522 und des Bereichs 524, und zwischen dem Bereich 524 und dem Bereich 526 nicht festgelegt. Bei dem OPC-Verfahren werden die Abmessung der Musterlinie und die Position der Musterlinie als Vorgaben verwendet. Bei der vorliegenden Ausführungsform werden jedoch die Positionsbeschränkungen entfernt, wodurch variable Mittellinienveränderungen zwischen den Bereichen auf der Maske ermöglicht werden.
  • 5C zeigt Musterlinien 542 bis 548 auf dem Wafer 540, die durch OPC-Fotolithografie von Musterlinien 522 bis 528 der Maske 520 erzeugt wurden. Zwischen den Musterlinien 542 bis 548 sind Bereiche 550 bis 558 vorgesehen. Aufgrund der Maske 520 können die Abstandsänderungen zwischen den Musterlinien (542, 544, 546, 548) voneinander verschieden sein. Die neue Vorgabe, die bei dem OPC-Tool verwendet wird, ist die Musterlinienbreite. Folglich sind bei. Verwendung des modifizierten OPC-Verfahrens die Linienbreiten der Kantenlinie 542, 544 identisch mit denen der Linien 546, 548. Entsprechend stimmt die elektrische Leitfähigkeit dieser Musterlinien miteinander überein.
  • Es sollte klar sein, dass das modifizierte OPC-Verfahren mit Verfahren, die "Dummy"-Musterlinien verwenden, kombiniert werden kann.
  • Die vorliegende Erfindung wurde anhand von bevorzugten Ausführungsformen beschrieben. Es sollte jedoch klar sein, dass verschiedene Änderungen in Form und Detail möglich sind, ohne den Schutzbereich der folgenden Erfindung zu verlassen, der durch die beiliegenden Ansprüche definiert ist.

Claims (20)

  1. Verfahren zum Bereitstellen einer modifizierten, optischen Nahbereichskorrektur (OPC) zum Korrigieren von Verformungen von Musterlinien (542, 544, 546, 548) auf einem Halbleiterschaltkreiswafer (540), bei dem eine Maske (520) mit einem oder mehreren Musterbereichen erzeugt wird, wobei die Musterbereiche einen oder mehrere Nicht-Kantenmusterbereiche (526, 528), die neben anderen Nicht-Kantenmusterbereichen auf der Maske angeordnet sind, sowie einen oder mehrere Kantenmusterbereiche (522, 524), die an oder nahe an einem Bereich auf der Maske, der die anderen Nicht-Kantenmusterbereiche nicht aufweist, umfassen, und wobei die Kantenmusterbereiche Breiten aufweisen, die derart berechnet sind, dass die Abweichung der Dimensionen zwischen einer oder mehreren Musterlinien auf dem Halbleiterschaltkreiswafer, die von diesen gebildet sind, und einer oder mehrere Musterlinien auf dem Halbleiterschaltkreiswafer, die von den Nicht-Kantenmusterbereichen gebildet sind, minimiert wird, dadurch gekennzeichnet, dass Abstände zwischen zwei beliebigen Musterbereichen derart berechnet werden, dass die Abweichung der Dimensionen zwischen einem oder mehreren Musterlinien, die von den Kantenmusterbereichen gebildet sind, und einer oder mehreren Musterlinien, die von den Nicht-Kantenmusterbereichen gebildet sind, minimiert wird; und dass der Halbleiterschaltkreiswafer von der Maske gebildet wird, die Musterlinien aufweist, die von den Nicht-Kantenmusterbereichen gebildet sind, und die Musterlinien aufweist, die von den Kantenmusterbereichen gebildet sind, wobei die Abstände zwischen den von den Nicht-Kantenbereichen gebildeten Musterlinien verschieden sein können.
  2. Verfahren nach Anspruch 1, bei dem eine konstruktive Auslegung (500) für den Halbleiterschaltkreiswafer erzeugt wird, und die Maske von der konstruktiven Auslegung erzeugt wird.
  3. Verfahren nach Anspruch 1, bei dem das Erzeugen der Maske unter Verwendung der optischen Fotolithografie durchgeführt wird.
  4. Verfahren nach Anspruch 3, bei dem eine Energiequelle durch die Musterbereiche ausgestrahlt wird, wobei die Energiequelle eine Wellenlänge im Bereich der Breiten der Musterlinien, die von den Nicht-Kantenbereichen gebildet sind, und der Breiten der Musterlinien, die von den Kantenmusterbereichen gebildet sind, aufweist.
  5. Verfahren nach Anspruch 3, bei dem die Größe der Musterbereiche um ein vorbestimmtes Vierfaches reduziert wird, um die Musterlinien, die von den Nicht-Kantenbereichen gebildet sind, und die Musterlinien, die von den Kantenmusterbereichen gebildet sind, zu erzeugen.
  6. Verfahren nach Anspruch 1, bei dem ein OPC-Tool zum Berechnen der Breiten der Kantenmusterbereiche verwendet wird.
  7. Verfahren nach Anspruch 1, bei dem Abmessungen der Musterlinien Breiten der Musterlinien sind.
  8. Verfahren nach Anspruch 1, bei dem beliebige zwei Musterbereiche einen der Nicht-Kantenmusterbereiche und einen der Kantenmusterbereiche aufweisen.
  9. Verfahren nach Anspruch 1, bei dem beliebige zwei der Musterbereiche einen ersten der Kantenmusterbereiche und einen zweiten der Kantenmusterbereiche aufweisen.
  10. Verfahren nach Anspruch 1, bei dem beliebige zwei der Musterbereiche einen ersten der Musterbereiche und einen zweiten der Musterbereiche, die nebeneinander angeordnet sind, aufweisen.
  11. System zum Bereitstellen einer modifizierten, optischen Nahbereichskorrektur (OPC) zum Korrigieren von Verformungen von Musterlinien (542, 544, 546, 548) auf einem Halbleiterschaltkreiswafer (540), mit einer Vorrichtung, die eine Maske (520) mit einem oder mehreren Musterbereichen erzeugt, wobei die Musterbereiche einen oder mehrere Nicht-Kantenmusterbereiche (526, 528) aufweisen, die neben anderen Nicht-Kantenmusterbereichen auf der Maske angeordnet sind, wobei die Musterbereiche einen oder mehrere Kantenmusterbereiche (522, 524) aufweisen, die an oder nahe an einem Bereich auf der Maske angeordnet sind, der keine der anderen Nicht-Kantenmusterbereiche aufweist, Mitteln zum Berechnen von Breiten der Kantenmusterbereiche, um die Abweichung der Dimensionen zwischen einer oder mehreren Musterlinien auf dem Halbleiterschaltkreiswafer, die von diesen gebildet sind, und einer oder mehreren Musterlinien auf dem Halbleiterschaltkreiswafer, die von Nicht-Kantenmusterbereichen gebildet sind, zu minimieren, und einer Vorrichtung, die den Halbleiterschaltkreiswafer von der Maske erzeugt, die Musterlinien umfasst, die von den Nicht-Kantenmusterbereichen gebildet sind, sowie Musterlinien, die von den Kantenmusterbereichen gebildet sind, wobei die Abstände zwischen den von den Nicht-Kantenmusterbereichen gebildeten Musterlinien verschieden sein können, dadurch gekennzeichnet, dass Mittel zum Berechnen von Abständen zwischen beliebigen zwei Musterbereichen vorgesehen sind, um die Abweichung von Dimensionen zwischen einer oder mehreren Musterlinien, die von Kantenmusterbereichen gebildet sind, und einer oder mehreren Linien, die von Nicht-Kantenmusterbereichen gebildet sind, zu minimieren.
  12. System nach Anspruch 11, das eine Vorrichtung aufweist, die eine konstruktive Auslegung (500) für den Halbleiterschaltkreiswafer erzeugt, sowie eine Vorrichtung, welche die Maske von der konstruktiven Auslegung erzeugt.
  13. System nach Anspruch 11, wobei die den Halbleiterschaltkreiswafer erzeugende Vorrichtung eine optische Fotolithografie-Vorrichtung ist.
  14. System nach Anspruch 13, das eine Vorrichtung umfasst, die eine Energiequelle durch die Musterbereiche abstrahlt, wobei die Energiequelle eine Wellenlänge aufweist, die im Bereich der Breiten der Musterlinien, die von den Nicht-Kantenmusterbereichen gebildet sind, und den Breiten der Musterlinien, die von den Kantenbereichen gebildet sind, aufweist.
  15. System nach Anspruch 13, das eine Vorrichtung aufweist, welche die Größe von Musterbereichen um ein vorbestimmtes Vierfaches reduziert, um Musterlinien, die von den Nicht-Kantenmusterbereichen gebildet sind, und Musterlinien, die von den Kantenmusterbereichen gebildet sind, zu erzeugen.
  16. System nach Anspruch 11, das ein OPC-Tool aufweist, das zum Berechen von Breiten der Kantenmusterbereiche verwendet wird.
  17. System nach Anspruch 11, wobei die Dimensionen der Musterlinien Breiten der Musterlinien sind.
  18. System nach Anspruch 11, wobei beliebige zwei der Musterbereiche einen der Nicht-Kantenmusterbereiche und einen der Kantenmusterbereiche aufweist.
  19. System nach Anspruch 11, wobei beliebige zwei der Musterbereiche einen ersten der Kantenmusterbereiche und einen zweiten der Kantenmusterbereiche aufweisen.
  20. System nach Anspruch 11, wobei beliebige zwei der Musterbereiche einen ersten der Musterbereiche und einen zweiten der Musterbereiche, die nebeneinander angeordnet sind, aufweisen.
DE60030820T 1999-10-21 2000-10-19 Methode und System zur Korrektur von optischen Naheffekten (OPC) Expired - Fee Related DE60030820T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US422634 1989-10-17
US09/422,634 US6426269B1 (en) 1999-10-21 1999-10-21 Dummy feature reduction using optical proximity effect correction

Publications (2)

Publication Number Publication Date
DE60030820D1 DE60030820D1 (de) 2006-11-02
DE60030820T2 true DE60030820T2 (de) 2007-09-20

Family

ID=23675734

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60030820T Expired - Fee Related DE60030820T2 (de) 1999-10-21 2000-10-19 Methode und System zur Korrektur von optischen Naheffekten (OPC)

Country Status (3)

Country Link
US (1) US6426269B1 (de)
EP (1) EP1094366B8 (de)
DE (1) DE60030820T2 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7252909B2 (en) * 2002-04-18 2007-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method to reduce CD non-uniformity in IC manufacturing
US7084413B2 (en) * 2002-08-08 2006-08-01 Micron Technology, Inc. Photolithographic techniques for producing angled lines
US20040058550A1 (en) * 2002-09-19 2004-03-25 Infineon Technologies North America Corp. Dummy patterns for reducing proximity effects and method of using same
JP2004294551A (ja) * 2003-03-25 2004-10-21 Toshiba Corp 光近接効果補正方法、光近接効果補正装置、及びプログラム
US7224626B2 (en) * 2005-04-18 2007-05-29 Infineon Technologies Ag Redundancy circuits for semiconductor memory
US7943967B2 (en) 2006-03-09 2011-05-17 Tela Innovations, Inc. Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7932545B2 (en) 2006-03-09 2011-04-26 Tela Innovations, Inc. Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US7917879B2 (en) 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US7979829B2 (en) 2007-02-20 2011-07-12 Tela Innovations, Inc. Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
SG192532A1 (en) 2008-07-16 2013-08-30 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216257A (en) * 1990-07-09 1993-06-01 Brueck Steven R J Method and apparatus for alignment and overlay of submicron lithographic features
EP1293833A1 (de) * 1991-08-22 2003-03-19 Nikon Corporation Reproduktionsverfahren mit hoher Auflösung unter Verwendung eines dem Verfahren angepassten Maskenmusters
JP3194155B2 (ja) * 1992-01-31 2001-07-30 キヤノン株式会社 半導体デバイスの製造方法及びそれを用いた投影露光装置
US6042998A (en) * 1993-09-30 2000-03-28 The University Of New Mexico Method and apparatus for extending spatial frequencies in photolithography images
US5759744A (en) * 1995-02-24 1998-06-02 University Of New Mexico Methods and apparatus for lithography of sparse arrays of sub-micrometer features
JP3331822B2 (ja) * 1995-07-17 2002-10-07 ソニー株式会社 マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置
JP3934719B2 (ja) * 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
US5723233A (en) * 1996-02-27 1998-03-03 Lsi Logic Corporation Optical proximity correction method and apparatus
JP3311244B2 (ja) 1996-07-15 2002-08-05 株式会社東芝 基本セルライブラリ及びその形成方法
US6114071A (en) * 1997-11-24 2000-09-05 Asml Masktools Netherlands B.V. Method of fine feature edge tuning with optically-halftoned mask
US5858591A (en) * 1998-02-02 1999-01-12 Taiwan Semiconductor Manufacturing Company Ltd. Optical proximity correction during wafer processing through subfile bias modification with subsequent subfile merging
US6178360B1 (en) * 1998-02-05 2001-01-23 Micron Technology, Inc. Methods and apparatus for determining optimum exposure threshold for a given photolithographic model
US6120953A (en) * 1999-04-23 2000-09-19 United Microelectronics Corp. Method of optical proximity correction

Also Published As

Publication number Publication date
EP1094366B1 (de) 2006-09-20
DE60030820D1 (de) 2006-11-02
EP1094366A1 (de) 2001-04-25
EP1094366B8 (de) 2006-11-02
US6426269B1 (en) 2002-07-30

Similar Documents

Publication Publication Date Title
DE60030820T2 (de) Methode und System zur Korrektur von optischen Naheffekten (OPC)
DE69324473T2 (de) Maske für photolithographie
DE60202230T2 (de) Naheffektkorrektur mittels nicht aufgelöster Hilfsstrukturen in Form von Leiterstäben
DE69530578T2 (de) Masken zur herstellung lithographischer muster unter verwendung von schiefer beleuchtung
DE69233134T2 (de) Reproduktionsverfahren mit hoher Auflösung unter Verwendung eines dem Verfahren angepassten Maskenmusters
DE10346561B4 (de) Verfahren zur Herstellung einer Photomaske mit einer Transparenzeinstellschicht
DE69131497T2 (de) Photomaske, die in der Photolithographie benutzt wird und ein Herstellungsverfahren derselben
DE112006002656B4 (de) Größerer Prozesstoleranzbereich unter Verwendung diskreter Hilfsstrukturelemente
DE69224119T2 (de) Herstellung einer Phasenverschiebungsphotomaske mit unterbrochenen Bereichen
DE69415577T2 (de) Durchsichtige, lithographische Phasenverschiebungsmaske um angrenzenden Strukturen, aus nicht angrenzenden Maskenzonen, zu schreiben
DE10225423A1 (de) Fotomaske zur Fokusüberwachung, Verfahren zur Fokusüberwachung, Einheit zur Fokusüberwachung und Herstellungsverfahren für eine derartige Einheit
DE10310136B4 (de) Maskensatz zur Projektion von jeweils auf den Masken des Satzes angeordneten und aufeinander abgestimmten Strukturmustern auf einen Halbleiterwafer
EP1334406A2 (de) Photolithographische maske
DE102017126395B4 (de) Masken für Mehrmasken-Mehrfachbelichtungs-Lithografie
DE10352740B4 (de) Hilfsstrukturmerkmale mit einer unter der Auflösung liegenden Größe
DE10252051B4 (de) Verfahren zur Herstellung einer Fotomaske
DE102004021151B4 (de) Verfahren zum Reduzieren von Ungleichförmigkeit und Bildverkürzung in einem auf ein Substrat belichteten Bild unter Verwendung einer photolithographischen Maske, und photolithographische Maske
DE10310137B4 (de) Satz von wenigstens zwei Masken zur Projektion von jeweils auf den Masken gebildeten und aufeinander abgestimmten Strukturmustern und Verfahren zur Herstellung der Masken
DE60310537T2 (de) Photomaske und verfahren zur photolithographischen mustererzeugung auf einem substrat unter benützung von hilfsstrukturen mit phasenänderung
DE102005003905B4 (de) Anordnung zur Projektion eines Musters in eine Bildebene
DE69020704T2 (de) Verfahren zur Herstellung einer Anordnung und Maskgruppe dazu.
DE10203358A1 (de) Photolithographische Maske
DE10305617B4 (de) Maske und Verfahren zum Strukturieren eines Halbleiterwafers
DE19825043B4 (de) Maske für die Herstellung integrierter Schaltungen
EP1421445B1 (de) Photolithographische maske

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Owner name: IBM INTERNATIONAL BUSINESS MACHINES CORPORATION, A

8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee