JP2004294664A - レチクルの作成方法、およびレチクルの作成プログラム - Google Patents
レチクルの作成方法、およびレチクルの作成プログラム Download PDFInfo
- Publication number
- JP2004294664A JP2004294664A JP2003085406A JP2003085406A JP2004294664A JP 2004294664 A JP2004294664 A JP 2004294664A JP 2003085406 A JP2003085406 A JP 2003085406A JP 2003085406 A JP2003085406 A JP 2003085406A JP 2004294664 A JP2004294664 A JP 2004294664A
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- chip
- dummy pattern
- reticle
- generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】チップ端辺−ダミーパターン間の間隔を均等にすることが可能であり、ダミーパターンの発生処理時間の短縮化およびレチクルデータ量の削減が可能なレチクルの作成方法、およびレチクルの作成プログラムを提供することである。
【解決手段】スクライブライン上にダミーパターンを発生するにあたり、スクライブラインをチップ毎に分割し、チップ毎に割り当てられたダミー発生領域に、チップの中心点を発生基準点として規定ギャップ値をもってダミーパターンを発生させる。さらに、チップの各端辺とダミーパターンとの間隔を、ダミーパターンを移動させることにより規定ギャップ値に近づける。また、ダミー発生領域の領域形状を抽出し、領域形状毎にセル化を行い、セル毎にダミーパターンを発生させる。
【選択図】 図１
【解決手段】スクライブライン上にダミーパターンを発生するにあたり、スクライブラインをチップ毎に分割し、チップ毎に割り当てられたダミー発生領域に、チップの中心点を発生基準点として規定ギャップ値をもってダミーパターンを発生させる。さらに、チップの各端辺とダミーパターンとの間隔を、ダミーパターンを移動させることにより規定ギャップ値に近づける。また、ダミー発生領域の領域形状を抽出し、領域形状毎にセル化を行い、セル毎にダミーパターンを発生させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造に使用するレチクルのスクライブ領域のダミーパターンの作成に関するものであり、レチクルの作成方法およびレチクルの作成プログラムに関するものである。
【０００２】
【従来の技術】
近年の半導体装置は微細化が進み、レチクル作成時およびパターン露光時の高精度化が要求されているため、半導体製造工程で生じるウェーハ表面の凹凸を平坦にする必要がある。この凹凸を平坦化する手段として化学的機械研磨（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｐｏｌｉｓｈｉｎｇ、以下ＣＭＰと略記する）が一般的に利用されている。
【０００３】
ＣＭＰによる平坦化をより効果的に行うためには、半導体装置の本体以外の領域であるスクライブ領域まで含めて、平坦度向上のためのダミーパターンを挿入することが有効となっている。従来のダミーパターン発生フローを図８に示す。
【０００４】
まずチップサイズ、面付け数などのパラメータがレチクルのレイアウト装置に読み込まれる（ステップ１）。ここで面付け数とは、１枚のレチクルに描画されるチップ数のことである。次に処理パラメータに従ってスクライブ領域、アライメントマーク、検査マークなどを含むスクライブデータが作成される（ステップ２）。そしてスクライブ上に挿入するダミーパターンを発生するために、ダミー発生領域が抽出され（ステップ３）、ダミーパターン発生処理が行われる（ステップ４）。最後にスクライブデータと作成されたダミーパターンデータとが合成されて、完成されたスクライブデータが出力される（ステップ５）。
【０００５】
ステップ３において、ダミー発生領域を抽出する方法を図９に示す。チップサイズ及び面付け数から、レチクル内の最外周に位置するチップを取り囲む最外周スクライブ領域の中心線Ｒ１が作成され、中心線Ｒ１で囲まれた領域がダミー発生候補領域（図中点線部の内側）とされる。次にダミー発生を抑止する必要がある領域であるダミー発生禁止領域ＲＸ１（アライメントマーク、位置ずれ検査マーク、プロセス測定用モニターパターンなどが存在する領域）およびチップ領域Ｃ１乃至Ｃ４が抽出される。そしてダミー発生候補領域からダミー発生禁止領域ＲＸ１およびチップ領域Ｃ１乃至Ｃ４を論理差処理することにより、論理差処理後の全ダミー発生領域ＲＡ（図９中斜線部分）が得られる。
【０００６】
また、ダミーパターンの発生は、スクライブデータ原点位置Ｐ０を基準点として等間隔ピッチでメッシュが発生され、メッシュの交点位置に規定値に従った大きさのダミーパターンが発生されることによって行われる。なおこの時、全ダミー発生領域ＲＡの領域外に発生するダミーパターン、および全ダミー発生領域ＲＡの境界線に重なるダミーパターンは発生されない。
【０００７】
【発明が解決しようとする課題】
上記、従来の技術によると、スクライブダミーの発生間隔はスクライブデータ原点位置Ｐ０から等間隔ピッチでおこなわれる。よって、チップサイズ、面付け数などのパラメータの値によっては、チップの各端辺とダミーパターンとの間隔が、１チップ内の各端辺間においても、また各チップ間においても均等にならない場合が発生する。すなわち図１０に示すように、チップＣのチップ端辺−ダミーパターン間の間隔ＬＡ乃至ＬＤが均等とならない場合、またチップ毎にＬＡ乃至ＬＤの距離が異なる場合が発生することがある。また、チップ端辺−ダミーパターン間の間隔ＬＡ乃至ＬＤと、ダミーパターン間の間隔の規定ギャップ値Ｌとが等しくなるとは限らない。
【０００８】
チップ端辺−ダミーパターン間の間隔ＬＡ乃至ＬＤが均等にならない場合には、チップ端辺部近傍のＣＭＰ処理時の研磨量が各端辺部において均等にならない場合がある。またチップ端辺−ダミーパターン間の間隔がダミーの効果が得られない程度に広くなった場合には、広がったチップ端辺−ダミーパターン領域がその他の部分に比して多く研磨され、へこみが生じるディッシングと呼ばれる状態が発生することがある。このような状態が発生すると、配線材料の剥がれが発生する場合があり問題である。またチップ周辺部に半導体装置の信頼性向上のための耐湿リングが形成されている場合において、チップ端辺−ダミーパターン間の間隔が広がる状態や、間隔の不均等状態が発生すると、耐湿リングの近傍や耐湿リング自体にディッシングが発生する場合がある。このような場合、耐湿リングの剥がれや、耐湿リング近傍の配線材料の剥がれ等が発生して耐湿性が低下する場合があり問題である。
【０００９】
また、レチクル内の全ダミー発生領域ＲＡ（図９）を１つの領域とみなして領域全体に対してダミー発生処理が必要であるため、チップ毎に見れば同一形状であるダミー発生領域が存在する場合であっても、領域全体に対してダミー発生処理を行わなければならず、効率的なダミーパターン作成ができないため問題である。
【００１０】
本発明は前記従来技術の課題の少なくとも１つを解消するためになされたものであり、チップ各辺におけるチップ端辺−ダミーパターン間隔を均等にすることができるダミーパターンの発生方法を提供するとともに、ダミーパターン発生処理時間及びダミーパターンデータのデータ量を削減することが可能なレチクルの作成方法、レチクルの作成プログラムを提供することを目的とする。
【００１１】
【課題を解決するための手段】
前記目的を達成するために請求項１および５に係るレチクルの作成方法およびレチクルの作成プログラムでは、スクライブライン上にダミーパターンを発生するにあたり、スクライブラインをチップの端辺に接してなる領域を含んでチップ毎に分割し、ダミー発生領域として割り当てるステップと、チップ毎に割り当てられたダミー発生領域に、チップの中心点からの距離が規定ピッチの整数倍であり、規定ギャップ値の間隔を有してダミーパターンを繰り返し発生させるステップとを有することを特徴とする。
【００１２】
これにより、レチクルの中心点を発生基準点として規定ギャップ値をもってダミーパターンを発生させていた従来技術に比して、チップの各端辺とダミーパターンとの間隔を均等にすることができる。すなわち、チップの各端辺とダミーパターンとの間隔が、１チップ内の各端辺間においても、また各チップ間においても均等にならない場合が発生する従来技術に比して、各チップ間におけるチップ端辺−ダミーパターン間の間隔はすべて均等とする事ができる。また、チップの上下端辺とダミーパターンとの間隔、チップの左右端辺とダミーパターンとの間隔のそれぞれを等しくすることができる。
【００１３】
また請求項２に係るレチクルの作成方法では、スクライブライン上にダミーパターンを発生するにあたり、ダミー発生領域の領域形状を抽出し、領域形状毎にセル化するステップと、セル毎にダミーパターンを発生するステップとを有することを特徴とする。
【００１４】
これにより、レチクル内の領域全体を１つの領域とみなしてダミーパターンの発生を行っていた従来技術に比して、セル毎にダミーパターンを発生させればよいため、ダミーパターンの発生処理時間の短縮化およびレチクルデータ量の削減が可能である。
【００１５】
また、請求項３に係るレチクルの作成方法では、スクライブライン上にダミーパターンを発生するにあたり、チップの各端辺とダミーパターンとの間隔を、ダミーパターンを移動させることにより規定ギャップ値に近づけるステップを有することを特徴とする。
【００１６】
これにより、チップの各端辺の近傍におけるＣＭＰ処理時の研磨量を均等とする事、またはダミーの効果が得られない領域がその他の部分に比して多く研磨されへこみが生じるディッシング状態を防止する事が可能となり、配線材料の剥がれ等を防止する事が可能となる。また、耐湿リングが形成されている場合において、耐湿リングの近傍や耐湿リング自体のディッシングを防止する事が可能となり、耐湿リングの剥がれや耐湿リング近傍の配線材料の剥がれ等を防止できるため、耐湿性が低下することを防ぐことが可能となる。
【００１７】
また、請求項４に係るレチクルの作成方法では、スクライブライン上にダミーパターンを発生するにあたり、ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、隣り合うダミー発生領域間での、最外周ダミーパターン間の間隔を調べるステップとを有しており、最外周ダミーパターン間の間隔が規定ギャップ値よりも小さい場合には最外周ダミーパターンを消去する処理を行うことを特徴とする。
【００１８】
これにより、ダミー発生領域の最外周の境界線近傍に発生するダミーパターンにおいて、規定ギャップ値違反のダミーパターンの発生を防止できるため、ダミー発生領域の境界線近傍におけるＣＭＰ研磨量を均等とする事やディッシング状態を防止する事が可能となる。
【００１９】
【発明の実施の形態】
以下、本発明のレチクルの作成方法およびレチクルの作成プログラムについて具体化した実施形態を図１乃至図７に基づき図面を参照しつつ詳細に説明する。
【００２０】
第１実施形態を説明する。図１および図２は本発明に係るレチクルのスクライブ領域のダミーパターンの作成フローを示す図であり、ステップＳ１乃至Ｓ２８から構成されている。
【００２１】
図１においてステップＳ１乃至Ｓ６はダミー発生領域と呼ばれる領域の生成のためのステップである。まずステップＳ１において、レチクル作成プログラム実行に必要な処理パラメータ読み込みが行われる。処理パラメータとは、チップサイズ、面付け数、プロセステクノロジ（レチクルが用いられる半導体製造プロセスの情報）等である。
【００２２】
ステップＳ２において、ステップＳ１で読み込まれた処理パラメータに従ってスクライブデータが生成される。スクライブデータとは、ダミー発生禁止領域のデータとスクライブ領域のデータを含むデータである。またダミー発生禁止領域とは、アライメントマーク、位置ずれ検査マーク、プロセス測定用モニターパターンなどが存在する領域である。そしてダミー発生禁止領域およびチップ領域（半導体装置の機能回路を形成する領域）は、ダミー発生を抑止する必要がある領域である。
【００２３】
ここで図３を参照しながら説明する。ステップＳ３において、ダミー発生候補領域（図中点線Ｒ１内の領域）が抽出される。ダミー発生候補領域は、レチクル１内の最外周チップを取り囲むスクライブ領域の中心線Ｒ１で囲まれた領域であり、レチクル１内のスクライブデータをすべて包含するものである。
【００２４】
ステップＳ４において、前述のダミー発生禁止領域ＲＸ１およびチップ領域Ｃ１乃至Ｃ４が抽出される。そしてステップＳ５においてダミー発生候補領域からダミー発生禁止領域ＲＸ１およびチップ領域Ｃ１乃至Ｃ４を論理差処理することにより、論理差処理後の全ダミー発生領域ＲＡが得られる。
【００２５】
ステップＳ６において、ステップＳ５により得られた論理差処理後の全ダミー発生領域ＲＡの分割がチップ毎に行われる。そのとき、スクライブデータに含まれる各チップの配置座標およびチップサイズの情報が用いられてスクライブ領域の中心線が作成され、その中心線をダミー発生領域の境界線として領域の分割が行われる。そして分割後の各領域をダミー発生領域ＲＣ１乃至ＲＣ４と定義する。
【００２６】
ステップＳ７およびＳ８は、ダミー発生領域のセル化のためのステップである。まずステップＳ７において、ステップＳ６において得られたダミー発生領域同士の形状比較が行われ、同一形状のダミー発生領域に関する情報が保管される。すなわち領域形状毎にセル化される。図３においては、ダミー発生領域ＲＣ３とＲＣ４とが同一形状であることが確認され、同一のセルとして保管される。
【００２７】
ステップＳ８において、ダミー発生処理が必要なダミー発生領域が選択される。このとき同一形状のダミー発生領域が複数存在する場合には、ステップＳ７で保管された情報に基づいてセル化された１つの領域のみが選択される。すなわち図３において、同一形状であるダミー発生領域ＲＣ３とＲＣ４とが存在するため、ダミー発生領域ＲＣ３のみが選択されることとなり、ダミー発生領域ＲＣ４についてはダミー発生処理は行われない。
【００２８】
ステップＳ９乃至Ｓ１１は、選択されたダミー発生領域にダミーを発生させ、ダミーパターンの配置データを得ると共に、得られたダミーパターンとチップ端辺との間隔を規定ギャップ値に近づけるためのステップである。まずステップＳ９において、ステップＳ８で選択されたダミー発生領域についてダミーパターンの発生処理が行われる。
【００２９】
ここでダミー発生領域ＲＣ１が選択された場合を図４を用いて説明する。ダミーパターンの発生は、選択されたダミー発生領域に属するチップＣ１の中心点ＣＰ１を基準点として規定ピッチ値ＬＰでメッシュを発生させ、さらにメッシュの交点を基準点（中心点）として、規定辺長Ｍを１辺とする正方形のダミーパターンを発生させることにより行われる。この時、ダミーパターン間の間隔を規定ギャップ値Ｌと定義する。
【００３０】
なお、ダミー発生領域ＲＣ１の領域外に、少なくとも一部の領域が存在するダミーパターンは発生されない。ただしダミー発生領域ＲＣ１内に存在し、ダミー発生領域ＲＣ１の境界線と接するダミーパターンは発生される。
【００３１】
次にステップＳ１０において、発生済ダミーパターンをチップの各端辺に接してなる領域毎に抽出する処理が行われる。チップの端辺を一辺とし、ダミー発生領域ＲＣ１を分割するダミー選択エリアＲＤ１乃至ＲＤ４が作成され、ダミー選択エリアＲＤ１乃至ＲＤ４に一部でも含まれるダミーパターンは、チップ端辺部ダミーＤ１乃至Ｄ４として選択される。
【００３２】
ステップＳ１１において、チップの各端辺とチップ端辺部ダミーＤ１乃至Ｄ４のダミーパターンとの間隔を、ダミーパターンを移動させることにより規定ギャップ値に近づける処理が行われる。すなわち図５に示すように、チップ端辺部ダミーＤ１およびＤ２とチップ端辺との距離Ｌ１（図４参照）を規定ギャップ値Ｌにするために、チップ端辺部ダミーＤ１およびＤ２をチップ端辺に近づく方向へ移動させる。同様に、チップ端辺部ダミーＤ３およびＤ４とチップ端辺との距離Ｌ２（図４参照）を規定ギャップ値Ｌにするために、チップ端辺部ダミーＤ３およびＤ４をチップ端辺から遠ざかる方向へ移動させる。
【００３３】
そしてステップＳ１１の処理後において、ダミーパターンの一部または全部がダミー発生領域ＲＣ１外に存在する場合、そのダミーパターンは消去される。すなわち図５において、ダミーパターンＤＸは消去される。こうしてセル化されたダミー発生領域ＲＣ１乃至ＲＣ３毎にダミー配置データが作成される。
【００３４】
ステップＳ１２において、ステップＳ８で選択されたダミー発生領域ＲＣ１乃至ＲＣ３のすべてについてダミー発生処理が完了されたか否かの判断を行う。ダミー発生処理が必要な領域が残っている場合は、未処理のダミー発生領域について、ダミー発生処理を行う（ステップＳ９へ戻る）。また、すべてのダミー発生領域ＲＣ１乃至ＲＣ３についてダミー発生処理が終了すれば、次のステップＳ１３へ進む。
【００３５】
ステップＳ１乃至Ｓ１２は、セル化されたダミー発生領域毎にダミー配置データが作成されるステップである。ステップＳ１３乃至Ｓ１６は、発生されたダミー配置データがレチクル上に配置されるステップである。
【００３６】
まずステップＳ１３において、セル化されたダミー発生領域毎に作成されたダミー配置データが順次選択され、レチクル上の対応するダミー発生領域ＲＣ１乃至ＲＣ４に配置展開される。この時１つのダミー配置データが選択される度に、そのダミー配置データに対応するダミー発生領域が、レチクル上に他に存在するかどうかがステップＳ１４においてサーチされる。
【００３７】
そしてステップＳ１４において、同一形状の複数のダミー発生領域がレチクル上に確認された場合には、ステップＳ１５において各ダミー発生領域に対して同一形状のダミー配置データが配置展開される。すなわちステップＳ１３でダミー発生領域ＲＣ３に対して発生されたダミー配置データが選択され、レチクル上のダミー発生領域ＲＣ３に配置展開される場合には、ダミー発生領域ＲＣ３と同一形状であるダミー発生領域ＲＣ４が発見され（ステップＳ１４）、レチクル上のダミー発生領域ＲＣ４にも同一のダミー配置データが配置展開される（ステップＳ１５）。
【００３８】
またステップＳ１４において同一形状のダミー発生領域が確認されない場合には、ステップＳ１５を飛び越えてステップＳ１６に進む。すなわちダミー発生領域ＲＣ１およびＲＣ２がステップＳ１３で選択された場合には、ステップＳ１４において同一形状のダミー発生領域が見つからないため、ステップＳ１６へ進む。
【００３９】
そしてステップＳ１６においてレチクル内の全てのダミー発生領域ＲＣ１乃至ＲＣ４についてダミー配置データの配置展開が行われたか否かが判断され、配置が完了していない場合はステップＳ１３へ戻り、レチクル内への配置が完了した場合にはステップＳ１７へ進む。
【００４０】
図２のステップＳ１７乃至Ｓ２２では、隣り合うダミー発生領域の間において、ダミー発生領域の最外周に存在する最外周ダミーパターン同士の間隔を調べ、不適切な場合にはダミーパターンを削除する処理が行われる。
【００４１】
まずステップＳ１７において、ステップＳ１６においてレチクル上に配置されたダミーパターンのうち、ダミー発生領域内の最外周に存在する最外周ダミーパターンが抽出される。次にステップＳ１８において隣り合うダミー発生領域間での全ての最外周ダミーパターン間の間隔が調べられる。
【００４２】
図３においてダミー発生領域ＲＣ１の様に、隣り合うダミー発生領域が存在しない場合の最外周ダミーパターン間の間隔の調査方法を説明する。レチクルは、お互いが全て接するように、ステッパーにより半導体ウエハ上に複数回繰り返して焼き付けられる。すなわち図３において、ダミー発生候補領域の境界線Ｒ１が重なるように隙間無くウエハ上に焼き付けられる。よって、ダミー発生領域ＲＣ１の上側にはダミー発生領域ＲＣ３が、ダミー発生領域ＲＣ１の左側にはダミー発生領域ＲＣ２が隣り合うこととなる。そのためダミー発生領域ＲＣ１において最外周ダミーパターン間の間隔を調査する場合には、ＲＣ１右辺−ＲＣ２左辺間、ＲＣ１下辺−ＲＣ３上辺間、ＲＣ１左辺−ＲＣ２右辺間、ＲＣ１上辺−ＲＣ３下辺間、における最外周ダミーパターン間の間隔の調査が必要である。
【００４３】
そしてステップＳ１９において違反判定が行われる。最外周ダミーパターン間の間隔が規定ギャップ値Ｌよりも小さいダミーパターンは、違反ありの判定となり、ステップＳ２０へ進みその最外周ダミーパターンは違反パターンとして登録された上で、ステップＳ２１へ進む。一方、最外周ダミーパターン間の間隔が規定ギャップ値Ｌ以上のダミーパターンは違反なしの判定結果となり、ステップＳ２０を飛び越えてステップＳ２１へ進む。
【００４４】
なおステップＳ１９において、隣り合う最外周ダミーパターンが接触すると判断される場合には、接触する最外周ダミーパターンを合成して新たなダミーパターンとする。ただし３つ以上のダミーパターンが互いに接触する場合においては違反ありの判断とし、ステップＳ２０へ進みその最外周ダミーパターンは全て違反パターンとして登録された上で、ステップＳ２１へ進む。
【００４５】
そしてステップＳ２１において、レチクル内の全てのダミー発生領域のうち、すべての最外周ダミーパターン間の間隔の組み合わせについて最外周ダミーパターン間の間隔の調査が行われた否かが判断され、調査が終了していない場合はステップＳ１８へ戻り、調査が終了している場合にはステップＳ２２へ進む。ステップＳ２２では最外周ダミーパターン間の間隔に違反する最外周ダミーパターンをレチクル上に配置されたダミー配置データから削除する処理が行われる。
【００４６】
すなわち図６に示す様に、ダミー発生領域ＲＣ１、ＲＣ２内の最外周に存在する最外周ダミーパターンが抽出され（ステップＳ１７）、ダミー発生領域ＲＣ１とＲＣ２と間の全ての最外周ダミーパターン間の間隔が調べられる（ステップＳ１８）。そして最外周ダミーパターン間の間隔が規定ギャップ値Ｌよりも小さいダミーパターンＤＸ２は違反ありの判断となり（ステップＳ１９）、違反パターンとして登録される（ステップＳ２０）。以下同様にして、ダミー発生領域ＲＣ１乃至ＲＣ４のすべての最外周ダミーパターン間の間隔の組み合わせについて最外周ダミーパターン間の間隔の調査が行われた否かが判断される（ステップＳ２１）。調査が終了すれば、違反ダミーパターンＤＸ２をレチクル上に配置展開されたダミー配置データから削除する処理が行われる（ステップ２２）。
【００４７】
ステップＳ２３において、完成したスクライブ領域のダミーパターンが配置されたスクライブデータが出力され、ステップＳ２４において製造データに変換される。一方ステップＳ２５において、チップ領域内のデータであるデバイス設計データが出力され、ステップＳ２６においてデバイス設計データは製造データへ変換される。そしてステップＳ２７においてダミーパターンが配置されたスクライブの製造データとデバイス設計の製造データとは合体されレチクル製造データが完成しレチクルが製造され、最後にステップＳ２８でレチクルは出荷される。
【００４８】
従来技術においては、スクライブデータ原点位置Ｐ０を発生基準点として規定ギャップ値をもってダミーパターンを発生させていたため、チップの各端辺とダミーパターンとの間隔が、１チップ内の各端辺間においても、また各チップ間においても均等にすることができずに問題であった。しかし第１実施形態でのダミーパターンの発生方法は、ステップＳ９においてチップ中心点ＣＰ１を基準点として規定ピッチ値でメッシュを発生させ、さらにメッシュの交点を基準点としてダミーパターンを発生させることにより行われる。
【００４９】
そのため、チップ間におけるチップ端辺−ダミーパターン間の間隔はすべて均等とする事ができる。また１チップ内のチップ端辺−ダミーパターン間の間隔においても、チップ上下端辺とダミーパターンとの間隔を同じＬ１に、チップの左右端辺とダミーパターンとの間隔を同じＬ２にすることができる。これにより、チップの各端辺の近傍におけるＣＭＰ処理時の研磨量を均等とする事が可能となる。
【００５０】
また第１実施形態のステップＳ１１において、チップの各端辺とダミーパターンとの間隔を、ダミーパターンを移動させることにより規定ギャップ値Ｌに近づける処理が行われる。
【００５１】
これにより、チップの各端辺の近傍におけるＣＭＰ処理時の研磨量をさらに均等とする事が可能となる。また、チップ端辺−ダミーパターン間の領域にディッシングが発生することが防止できるため、ディッシングによる配線材料の剥がれを防止することが可能となる。また、チップ周辺部に耐湿リングが形成されている場合において、耐湿リング自体にディッシングが発生することを防止できるため、耐湿リングの剥がれや、耐湿リング近傍の配線材料の剥がれ等を防止することが可能となる。
【００５２】
また、ＣＭＰの研磨量の均等化やディッシング防止の効果により、ステッパーによるパターン露光時の焦点深度のマージンを確保する事および平坦度不足による配線短絡や断線を防止する事が可能である。
【００５３】
また従来技術においては、レチクル内の領域全体を１つの領域とみなしてダミーパターンの発生が行われていたが、第１実施形態のステップＳ７およびＳ８においては、チップ毎にダミー発生領域が発生され、それらダミー発生領域がセル化される。すなわち同一形状のダミー発生領域は一つのセルと認識され、セル毎にダミーパターンの発生が行われるため、重複したダミーパターンの発生処理を省くことが可能となる。これにより、ダミーパターンの発生処理時間の短縮化およびダミー配置データ量の削減が可能である。
【００５４】
また第１実施形態のステップＳ１７乃至Ｓ２２においては、隣り合うダミー発生領域間での最外周ダミーパターン間の間隔が調べられ、最外周ダミーパターン間の間隔が規定ギャップ値Ｌよりも小さい違反ダミーパターンが消去される。ダミーパターン間の間隔が規定ギャップ値Ｌよりも小さくなると、露光が不完全となる等の理由により、不完全な形状のダミーパターンが形成されることがあり問題である。第１実施形態のダミーパターンの作成方法により、規定ギャップ値違反のダミーパターンや不完全な形状のダミーパターンが発生する事を防止する事が可能となるため、さらにＣＭＰ研磨量を均等とする事や、ディッシング状態を防止する事が可能となる。
【００５５】
第２実施形態を説明する。第２実施形態は、第１実施形態においてステップＳ１１（チップ端辺−ダミーパターン間の間隔の調整処理）およびステップＳ１９（規定ギャップ値違反の判断）が異なる実施形態である。
【００５６】
ステップＳ１１において、チップの各端辺とチップ端辺部ダミーＤ１乃至Ｄ４のダミーパターンとの間隔を、ダミーパターンを移動させることにより規定ギャップ値に近づける処理がおこなわれる。その処理後に、ダミーパターンの中心点がダミー発生領域ＲＣ１外に存在する場合、そのダミーパターンは消去される。ただし、ダミーパターンの一部の領域がダミー発生領域ＲＣ１外に存在するものの、中心点がダミー発生領域ＲＣ１内に存在する場合は、そのダミーパターンは消去されない。すなわち図５において、ダミーパターンＤＸは中心点がダミー発生領域ＲＣ１内に存在するため消去されない。こうしてダミー発生領域ＲＣ１乃至ＲＣ３毎にダミー配置データが作成される。
【００５７】
そしてステップＳ１９において規定ギャップ値違反の判定が行われる。すなわち図７に示す様に、ダミー発生領域ＲＣ１内の最外周に存在する最外周ダミーパターンが抽出され（ステップＳ１７）、ダミー発生領域ＲＣ１とＲＣ２との間の全ての最外周ダミーパターン間の間隔が調べられる（ステップＳ１８）。そして最外周ダミーパターン間の間隔が規定ギャップ値Ｌよりも小さいダミーパターンは違反ありの判定がされ、互いに重なり合うか接触するダミーパターンは違反なしの判定がされる。すなわちダミーパターンＤＸ２は違反あり、ダミーパターンＤＸ３は違反なしの判定が行われる。
【００５８】
その後、ダミー発生領域ＲＣ１乃至ＲＣ４のすべての最外周ダミーパターン間の間隔の組み合わせについて最外周ダミーパターン間の間隔の調査が終了すれば、違反ダミーパターンＤＸ２をレチクル上に配置展開されたダミー配置データから削除する処理が行われる（ステップ２２）。また、互いに接触または重なり合うダミーパターンＤＸ３は、合成されて新たな１つのダミーパターンのダミー配置データとされて出力される（ステップＳ２３）。
【００５９】
これにより、ダミーパターン間の間隔が規定ギャップ値Ｌよりも小さくなる違反を防ぐことが可能となる。また、互いに接触または重なり合うダミーパターンは合成されて１つのダミーパターンとされるため、接触または重なり合うダミーパターンが消去される場合に比して、スクライブ領域に発生するダミーパターンの発生密度を高める事が可能となる。よって、さらにＣＭＰ研磨量を均等とする事や、ディッシング状態を防止する事が可能となる。
【００６０】
またステップＳ１１において、ダミーパターンの中心点がダミー発生領域外に存在する場合にそのダミーパターンが消去される処理が行われるため、隣り合うダミー発生領域の最外周ダミーパターンから一列分内側のダミーパターンとの規定ギャップ値違反を防ぐことが可能である。すなわち図７のダミーパターンＤＸ３において、ダミー発生領域ＲＣ２からＲＣ１側へはみ出したダミーパターンと、ダミー発生領域ＲＣ１の最外周ダミーパターンから一列分内側のダミーパターン（不図示）との間隔は、規定ギャップ値Ｌよりも小さくなることはないため、規定ギャップ値違反を防げる。
【００６１】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。例えば、本実施形態においては、ダミーパターンは正方形を例に説明をしたが、本発明はこれに限定されるものではなく、長方形でも可能であることは言うまでもない。
【００６２】
ここで、本発明の技術思想により、従来技術における課題を解決するための手段を以下に列記する。
（付記１）スクライブライン上にダミーパターンを発生するにあたり、
前記スクライブラインを、チップの端辺に接してなる領域を含んでチップ毎に分割し、ダミー発生領域として割り当てるステップと、
チップ毎に割り当てられたダミー発生領域に、チップの中心点からの距離が規定ピッチの整数倍であり、規定ギャップ値の間隔を有してダミーパターンを繰り返し発生させるステップとを有することを特徴とするレチクルの作成方法。
（付記２）ダミー発生領域は、前記スクライブラインの中心線を境界線として構成されることを特徴とする付記１に記載のレチクルの作成方法。
（付記３）ダミー発生領域は、ダミー禁止領域を除いて構成されることを特徴とする付記１に記載のレチクルの作成方法。
（付記４）チップの各端辺とダミーパターンとの間隔を、ダミーパターンを移動させることにより前記規定ギャップ値に近づけるステップを有することを特徴とする、付記１乃至付記３の少なくとも何れか１項に記載のレチクルの作成方法。
（付記５）ダミー発生領域を、チップの端辺毎に端辺に対向するダミーパターンを含む部分領域に分割するステップと、
部分領域毎に、該部分領域内のダミーパターンを移動することによりチップの端辺とダミーパターンとの間隔を調整するステップとを有することを特徴とする付記４に記載のレチクルの作成方法。
（付記６）チップの端辺とダミーパターンとの間隔の調整後、
ダミーパターンの少なくとも一部がダミー発生領域外の領域に存在するかを判断するステップと、
ダミー発生領域外の領域に少なくとも一部が存在するダミーパターンを消去するステップとを有することを特徴とする、付記４または付記５の少なくとも何れか１項に記載のレチクルの作成方法。
（付記７）ダミー発生領域の領域形状を抽出し、領域形状毎にセル化するステップと、
セル毎にダミーパターンを発生するステップとを有することを特徴とする、付記１乃至付記３の少なくとも何れか１項に記載のレチクルの作成方法。
（付記８）ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、
隣り合うダミー発生領域間での、最外周ダミーパターン間の間隔を調べるステップとを有し、
前記最外周ダミーパターン間の間隔が規定ギャップ値よりも小さい場合には最外周ダミーパターンを消去する処理を行うステップを有することを特徴とする、付記１乃至付記６の少なくとも何れか１項に記載のレチクルの作成方法。
（付記９）ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、
中心点がダミー発生領域外に存在する最外周ダミーパターンを消去する処理を行うステップとを有することを特徴とする、付記１乃至付記６の少なくとも何れか１項に記載のレチクルの作成方法。
（付記１０）ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップを有し、
隣接するダミー発生領域に、最外周ダミーパターンの少なくとも一部が存在するかどうかを判断するステップと、
隣接するダミー発生領域に、最外周ダミーパターンの少なくとも一部が存在する前記ダミーパターンを消去するステップとを有することを特徴とする、付記８または付記９の少なくとも何れか１項に記載のレチクルの作成方法。
（付記１１）ダミーパターンは平坦度向上のためのダミーパターンであることを特徴とする、付記１乃至付記１０の少なくとも何れか１項に記載のレチクルの作成方法。
（付記１２）スクライブライン上にダミーパターンを発生するにあたり、
前記スクライブラインを、チップの端辺に接してなる領域を含んでチップ毎に分割し、ダミー発生領域として割り当てるステップと、
チップ毎に割り当てられたダミー発生領域に、チップの中心点からの距離が規定ピッチの整数倍であり、規定ギャップ値の間隔を有してダミーパターンを繰り返し発生させるステップとを有することを特徴とするレチクルの作成プログラム。
（付記１３）ダミー発生領域の領域形状を抽出し、領域形状毎にセル化するステップと、
セル毎にダミーパターンを発生するステップとを有することを特徴とする、付記１２に記載のレチクルの作成プログラム。
（付記１４）チップの各端辺とダミーパターンとの間隔を、ダミーパターンを移動させることにより前記規定ギャップ値に近づけるステップを有することを特徴とする、付記１２に記載のレチクルの作成プログラム。
（付記１５）ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、
隣り合うダミー発生領域間での、最外周ダミーパターン間の間隔を調べるステップとを有し、
前記最外周ダミーパターン間の間隔が規定ギャップ値よりも小さい場合には最外周ダミーパターンを消去する処理を行うステップを有することを特徴とする、付記１２に記載のレチクルの作成プログラム。
（付記１６）ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、
中心点がダミー発生領域外に存在する最外周ダミーパターンを消去する処理を行うステップとを有することを特徴とする、付記１２に記載のレチクルの作成プログラム。
（付記１７）スクライブライン上にダミーパターンを発生するにあたり、
前記スクライブラインを、チップの端辺に接してなる領域を含んでチップ毎に分割し、ダミー発生領域として割り当てるステップと、
チップ毎に割り当てられたダミー発生領域に、チップの中心点からの距離が規定ピッチの整数倍であり、規定ギャップ値の間隔を有してダミーパターンを繰り返し発生させるステップとを有することを特徴とするレチクルデータの作成方法。
（付記１８）ダミー発生領域の領域形状を抽出し、領域形状毎にセル化するステップと、
セル毎にダミーパターンを発生するステップとを有することを特徴とする、付記１７に記載のレチクルデータの作成方法。
（付記１９）チップの各端辺とダミーパターンとの間隔を、ダミーパターンを移動させることにより前記規定ギャップ値に近づけるステップを有することを特徴とする、付記１７に記載のレチクルデータの作成方法。
（付記２０）ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、
隣り合うダミー発生領域間での、最外周ダミーパターン間の間隔を調べるステップとを有し、
前記最外周ダミーパターン間の間隔が規定ギャップ値よりも小さい場合には最外周ダミーパターンを消去する処理を行うステップを有することを特徴とする、付記１７に記載のレチクルデータの作成方法。
（付記２１）ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、
中心点がダミー発生領域外に存在する最外周ダミーパターンを消去する処理を行うステップとを有することを特徴とする、付記１７に記載のレチクルデータの作成方法。
【００６３】
【発明の効果】
本発明によれば、チップ中心点を基準点として規定ピッチでダミーパターンを発生させ、更に必要に応じてその後の間隔調整処理を行うことにより、チップ端辺とダミーパターン間との間隔を均等にすることが可能となる。そしてＣＭＰ処理時の研磨量を均等とする効果、またはディッシング状態を防止する効果が得られ、配線材料の剥がれ等を防止する事が可能なレチクルの作成方法、レチクルデータの作成方法およびレチクルの作成プログラムを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態を示すフローチャート（その１）である。
【図２】本発明の実施形態を示すフローチャート（その２）である
【図３】本発明の実施形態のレチクルを示す概念図である。
【図４】第１実施形態のダミー発生領域を示す第１概念図である。
【図５】第１実施形態のダミー発生領域を示す第２概念図である。
【図６】第１実施形態のダミー発生領域を示す第３概念図である。
【図７】第２実施形態のダミー発生領域を示す第１概念図である。
【図８】従来技術を示すフローチャートである。
【図９】従来技術のレチクルを示す概念図である。
【図１０】従来技術のダミー発生領域を示す概念図である。
【符号の説明】
Ｒ１ スクライブ領域の中心線
ＲＸ１ ダミー発生禁止領域
Ｃ１乃至Ｃ４ チップ領域
ＲＡ 全ダミー発生領域
ＲＣ１乃至ＲＣ４ ダミー発生領域
Ｌ 規定ギャップ値
ＣＰ１ チップ中心点
ＬＰ 規定ピッチ値
Ｍ 規定辺長
ＲＤ１乃至ＲＤ４ ダミー選択エリア
Ｄ１乃至Ｄ４ チップ端辺部ダミー
【発明の属する技術分野】
本発明は、半導体装置の製造に使用するレチクルのスクライブ領域のダミーパターンの作成に関するものであり、レチクルの作成方法およびレチクルの作成プログラムに関するものである。
【０００２】
【従来の技術】
近年の半導体装置は微細化が進み、レチクル作成時およびパターン露光時の高精度化が要求されているため、半導体製造工程で生じるウェーハ表面の凹凸を平坦にする必要がある。この凹凸を平坦化する手段として化学的機械研磨（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｐｏｌｉｓｈｉｎｇ、以下ＣＭＰと略記する）が一般的に利用されている。
【０００３】
ＣＭＰによる平坦化をより効果的に行うためには、半導体装置の本体以外の領域であるスクライブ領域まで含めて、平坦度向上のためのダミーパターンを挿入することが有効となっている。従来のダミーパターン発生フローを図８に示す。
【０００４】
まずチップサイズ、面付け数などのパラメータがレチクルのレイアウト装置に読み込まれる（ステップ１）。ここで面付け数とは、１枚のレチクルに描画されるチップ数のことである。次に処理パラメータに従ってスクライブ領域、アライメントマーク、検査マークなどを含むスクライブデータが作成される（ステップ２）。そしてスクライブ上に挿入するダミーパターンを発生するために、ダミー発生領域が抽出され（ステップ３）、ダミーパターン発生処理が行われる（ステップ４）。最後にスクライブデータと作成されたダミーパターンデータとが合成されて、完成されたスクライブデータが出力される（ステップ５）。
【０００５】
ステップ３において、ダミー発生領域を抽出する方法を図９に示す。チップサイズ及び面付け数から、レチクル内の最外周に位置するチップを取り囲む最外周スクライブ領域の中心線Ｒ１が作成され、中心線Ｒ１で囲まれた領域がダミー発生候補領域（図中点線部の内側）とされる。次にダミー発生を抑止する必要がある領域であるダミー発生禁止領域ＲＸ１（アライメントマーク、位置ずれ検査マーク、プロセス測定用モニターパターンなどが存在する領域）およびチップ領域Ｃ１乃至Ｃ４が抽出される。そしてダミー発生候補領域からダミー発生禁止領域ＲＸ１およびチップ領域Ｃ１乃至Ｃ４を論理差処理することにより、論理差処理後の全ダミー発生領域ＲＡ（図９中斜線部分）が得られる。
【０００６】
また、ダミーパターンの発生は、スクライブデータ原点位置Ｐ０を基準点として等間隔ピッチでメッシュが発生され、メッシュの交点位置に規定値に従った大きさのダミーパターンが発生されることによって行われる。なおこの時、全ダミー発生領域ＲＡの領域外に発生するダミーパターン、および全ダミー発生領域ＲＡの境界線に重なるダミーパターンは発生されない。
【０００７】
【発明が解決しようとする課題】
上記、従来の技術によると、スクライブダミーの発生間隔はスクライブデータ原点位置Ｐ０から等間隔ピッチでおこなわれる。よって、チップサイズ、面付け数などのパラメータの値によっては、チップの各端辺とダミーパターンとの間隔が、１チップ内の各端辺間においても、また各チップ間においても均等にならない場合が発生する。すなわち図１０に示すように、チップＣのチップ端辺−ダミーパターン間の間隔ＬＡ乃至ＬＤが均等とならない場合、またチップ毎にＬＡ乃至ＬＤの距離が異なる場合が発生することがある。また、チップ端辺−ダミーパターン間の間隔ＬＡ乃至ＬＤと、ダミーパターン間の間隔の規定ギャップ値Ｌとが等しくなるとは限らない。
【０００８】
チップ端辺−ダミーパターン間の間隔ＬＡ乃至ＬＤが均等にならない場合には、チップ端辺部近傍のＣＭＰ処理時の研磨量が各端辺部において均等にならない場合がある。またチップ端辺−ダミーパターン間の間隔がダミーの効果が得られない程度に広くなった場合には、広がったチップ端辺−ダミーパターン領域がその他の部分に比して多く研磨され、へこみが生じるディッシングと呼ばれる状態が発生することがある。このような状態が発生すると、配線材料の剥がれが発生する場合があり問題である。またチップ周辺部に半導体装置の信頼性向上のための耐湿リングが形成されている場合において、チップ端辺−ダミーパターン間の間隔が広がる状態や、間隔の不均等状態が発生すると、耐湿リングの近傍や耐湿リング自体にディッシングが発生する場合がある。このような場合、耐湿リングの剥がれや、耐湿リング近傍の配線材料の剥がれ等が発生して耐湿性が低下する場合があり問題である。
【０００９】
また、レチクル内の全ダミー発生領域ＲＡ（図９）を１つの領域とみなして領域全体に対してダミー発生処理が必要であるため、チップ毎に見れば同一形状であるダミー発生領域が存在する場合であっても、領域全体に対してダミー発生処理を行わなければならず、効率的なダミーパターン作成ができないため問題である。
【００１０】
本発明は前記従来技術の課題の少なくとも１つを解消するためになされたものであり、チップ各辺におけるチップ端辺−ダミーパターン間隔を均等にすることができるダミーパターンの発生方法を提供するとともに、ダミーパターン発生処理時間及びダミーパターンデータのデータ量を削減することが可能なレチクルの作成方法、レチクルの作成プログラムを提供することを目的とする。
【００１１】
【課題を解決するための手段】
前記目的を達成するために請求項１および５に係るレチクルの作成方法およびレチクルの作成プログラムでは、スクライブライン上にダミーパターンを発生するにあたり、スクライブラインをチップの端辺に接してなる領域を含んでチップ毎に分割し、ダミー発生領域として割り当てるステップと、チップ毎に割り当てられたダミー発生領域に、チップの中心点からの距離が規定ピッチの整数倍であり、規定ギャップ値の間隔を有してダミーパターンを繰り返し発生させるステップとを有することを特徴とする。
【００１２】
これにより、レチクルの中心点を発生基準点として規定ギャップ値をもってダミーパターンを発生させていた従来技術に比して、チップの各端辺とダミーパターンとの間隔を均等にすることができる。すなわち、チップの各端辺とダミーパターンとの間隔が、１チップ内の各端辺間においても、また各チップ間においても均等にならない場合が発生する従来技術に比して、各チップ間におけるチップ端辺−ダミーパターン間の間隔はすべて均等とする事ができる。また、チップの上下端辺とダミーパターンとの間隔、チップの左右端辺とダミーパターンとの間隔のそれぞれを等しくすることができる。
【００１３】
また請求項２に係るレチクルの作成方法では、スクライブライン上にダミーパターンを発生するにあたり、ダミー発生領域の領域形状を抽出し、領域形状毎にセル化するステップと、セル毎にダミーパターンを発生するステップとを有することを特徴とする。
【００１４】
これにより、レチクル内の領域全体を１つの領域とみなしてダミーパターンの発生を行っていた従来技術に比して、セル毎にダミーパターンを発生させればよいため、ダミーパターンの発生処理時間の短縮化およびレチクルデータ量の削減が可能である。
【００１５】
また、請求項３に係るレチクルの作成方法では、スクライブライン上にダミーパターンを発生するにあたり、チップの各端辺とダミーパターンとの間隔を、ダミーパターンを移動させることにより規定ギャップ値に近づけるステップを有することを特徴とする。
【００１６】
これにより、チップの各端辺の近傍におけるＣＭＰ処理時の研磨量を均等とする事、またはダミーの効果が得られない領域がその他の部分に比して多く研磨されへこみが生じるディッシング状態を防止する事が可能となり、配線材料の剥がれ等を防止する事が可能となる。また、耐湿リングが形成されている場合において、耐湿リングの近傍や耐湿リング自体のディッシングを防止する事が可能となり、耐湿リングの剥がれや耐湿リング近傍の配線材料の剥がれ等を防止できるため、耐湿性が低下することを防ぐことが可能となる。
【００１７】
また、請求項４に係るレチクルの作成方法では、スクライブライン上にダミーパターンを発生するにあたり、ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、隣り合うダミー発生領域間での、最外周ダミーパターン間の間隔を調べるステップとを有しており、最外周ダミーパターン間の間隔が規定ギャップ値よりも小さい場合には最外周ダミーパターンを消去する処理を行うことを特徴とする。
【００１８】
これにより、ダミー発生領域の最外周の境界線近傍に発生するダミーパターンにおいて、規定ギャップ値違反のダミーパターンの発生を防止できるため、ダミー発生領域の境界線近傍におけるＣＭＰ研磨量を均等とする事やディッシング状態を防止する事が可能となる。
【００１９】
【発明の実施の形態】
以下、本発明のレチクルの作成方法およびレチクルの作成プログラムについて具体化した実施形態を図１乃至図７に基づき図面を参照しつつ詳細に説明する。
【００２０】
第１実施形態を説明する。図１および図２は本発明に係るレチクルのスクライブ領域のダミーパターンの作成フローを示す図であり、ステップＳ１乃至Ｓ２８から構成されている。
【００２１】
図１においてステップＳ１乃至Ｓ６はダミー発生領域と呼ばれる領域の生成のためのステップである。まずステップＳ１において、レチクル作成プログラム実行に必要な処理パラメータ読み込みが行われる。処理パラメータとは、チップサイズ、面付け数、プロセステクノロジ（レチクルが用いられる半導体製造プロセスの情報）等である。
【００２２】
ステップＳ２において、ステップＳ１で読み込まれた処理パラメータに従ってスクライブデータが生成される。スクライブデータとは、ダミー発生禁止領域のデータとスクライブ領域のデータを含むデータである。またダミー発生禁止領域とは、アライメントマーク、位置ずれ検査マーク、プロセス測定用モニターパターンなどが存在する領域である。そしてダミー発生禁止領域およびチップ領域（半導体装置の機能回路を形成する領域）は、ダミー発生を抑止する必要がある領域である。
【００２３】
ここで図３を参照しながら説明する。ステップＳ３において、ダミー発生候補領域（図中点線Ｒ１内の領域）が抽出される。ダミー発生候補領域は、レチクル１内の最外周チップを取り囲むスクライブ領域の中心線Ｒ１で囲まれた領域であり、レチクル１内のスクライブデータをすべて包含するものである。
【００２４】
ステップＳ４において、前述のダミー発生禁止領域ＲＸ１およびチップ領域Ｃ１乃至Ｃ４が抽出される。そしてステップＳ５においてダミー発生候補領域からダミー発生禁止領域ＲＸ１およびチップ領域Ｃ１乃至Ｃ４を論理差処理することにより、論理差処理後の全ダミー発生領域ＲＡが得られる。
【００２５】
ステップＳ６において、ステップＳ５により得られた論理差処理後の全ダミー発生領域ＲＡの分割がチップ毎に行われる。そのとき、スクライブデータに含まれる各チップの配置座標およびチップサイズの情報が用いられてスクライブ領域の中心線が作成され、その中心線をダミー発生領域の境界線として領域の分割が行われる。そして分割後の各領域をダミー発生領域ＲＣ１乃至ＲＣ４と定義する。
【００２６】
ステップＳ７およびＳ８は、ダミー発生領域のセル化のためのステップである。まずステップＳ７において、ステップＳ６において得られたダミー発生領域同士の形状比較が行われ、同一形状のダミー発生領域に関する情報が保管される。すなわち領域形状毎にセル化される。図３においては、ダミー発生領域ＲＣ３とＲＣ４とが同一形状であることが確認され、同一のセルとして保管される。
【００２７】
ステップＳ８において、ダミー発生処理が必要なダミー発生領域が選択される。このとき同一形状のダミー発生領域が複数存在する場合には、ステップＳ７で保管された情報に基づいてセル化された１つの領域のみが選択される。すなわち図３において、同一形状であるダミー発生領域ＲＣ３とＲＣ４とが存在するため、ダミー発生領域ＲＣ３のみが選択されることとなり、ダミー発生領域ＲＣ４についてはダミー発生処理は行われない。
【００２８】
ステップＳ９乃至Ｓ１１は、選択されたダミー発生領域にダミーを発生させ、ダミーパターンの配置データを得ると共に、得られたダミーパターンとチップ端辺との間隔を規定ギャップ値に近づけるためのステップである。まずステップＳ９において、ステップＳ８で選択されたダミー発生領域についてダミーパターンの発生処理が行われる。
【００２９】
ここでダミー発生領域ＲＣ１が選択された場合を図４を用いて説明する。ダミーパターンの発生は、選択されたダミー発生領域に属するチップＣ１の中心点ＣＰ１を基準点として規定ピッチ値ＬＰでメッシュを発生させ、さらにメッシュの交点を基準点（中心点）として、規定辺長Ｍを１辺とする正方形のダミーパターンを発生させることにより行われる。この時、ダミーパターン間の間隔を規定ギャップ値Ｌと定義する。
【００３０】
なお、ダミー発生領域ＲＣ１の領域外に、少なくとも一部の領域が存在するダミーパターンは発生されない。ただしダミー発生領域ＲＣ１内に存在し、ダミー発生領域ＲＣ１の境界線と接するダミーパターンは発生される。
【００３１】
次にステップＳ１０において、発生済ダミーパターンをチップの各端辺に接してなる領域毎に抽出する処理が行われる。チップの端辺を一辺とし、ダミー発生領域ＲＣ１を分割するダミー選択エリアＲＤ１乃至ＲＤ４が作成され、ダミー選択エリアＲＤ１乃至ＲＤ４に一部でも含まれるダミーパターンは、チップ端辺部ダミーＤ１乃至Ｄ４として選択される。
【００３２】
ステップＳ１１において、チップの各端辺とチップ端辺部ダミーＤ１乃至Ｄ４のダミーパターンとの間隔を、ダミーパターンを移動させることにより規定ギャップ値に近づける処理が行われる。すなわち図５に示すように、チップ端辺部ダミーＤ１およびＤ２とチップ端辺との距離Ｌ１（図４参照）を規定ギャップ値Ｌにするために、チップ端辺部ダミーＤ１およびＤ２をチップ端辺に近づく方向へ移動させる。同様に、チップ端辺部ダミーＤ３およびＤ４とチップ端辺との距離Ｌ２（図４参照）を規定ギャップ値Ｌにするために、チップ端辺部ダミーＤ３およびＤ４をチップ端辺から遠ざかる方向へ移動させる。
【００３３】
そしてステップＳ１１の処理後において、ダミーパターンの一部または全部がダミー発生領域ＲＣ１外に存在する場合、そのダミーパターンは消去される。すなわち図５において、ダミーパターンＤＸは消去される。こうしてセル化されたダミー発生領域ＲＣ１乃至ＲＣ３毎にダミー配置データが作成される。
【００３４】
ステップＳ１２において、ステップＳ８で選択されたダミー発生領域ＲＣ１乃至ＲＣ３のすべてについてダミー発生処理が完了されたか否かの判断を行う。ダミー発生処理が必要な領域が残っている場合は、未処理のダミー発生領域について、ダミー発生処理を行う（ステップＳ９へ戻る）。また、すべてのダミー発生領域ＲＣ１乃至ＲＣ３についてダミー発生処理が終了すれば、次のステップＳ１３へ進む。
【００３５】
ステップＳ１乃至Ｓ１２は、セル化されたダミー発生領域毎にダミー配置データが作成されるステップである。ステップＳ１３乃至Ｓ１６は、発生されたダミー配置データがレチクル上に配置されるステップである。
【００３６】
まずステップＳ１３において、セル化されたダミー発生領域毎に作成されたダミー配置データが順次選択され、レチクル上の対応するダミー発生領域ＲＣ１乃至ＲＣ４に配置展開される。この時１つのダミー配置データが選択される度に、そのダミー配置データに対応するダミー発生領域が、レチクル上に他に存在するかどうかがステップＳ１４においてサーチされる。
【００３７】
そしてステップＳ１４において、同一形状の複数のダミー発生領域がレチクル上に確認された場合には、ステップＳ１５において各ダミー発生領域に対して同一形状のダミー配置データが配置展開される。すなわちステップＳ１３でダミー発生領域ＲＣ３に対して発生されたダミー配置データが選択され、レチクル上のダミー発生領域ＲＣ３に配置展開される場合には、ダミー発生領域ＲＣ３と同一形状であるダミー発生領域ＲＣ４が発見され（ステップＳ１４）、レチクル上のダミー発生領域ＲＣ４にも同一のダミー配置データが配置展開される（ステップＳ１５）。
【００３８】
またステップＳ１４において同一形状のダミー発生領域が確認されない場合には、ステップＳ１５を飛び越えてステップＳ１６に進む。すなわちダミー発生領域ＲＣ１およびＲＣ２がステップＳ１３で選択された場合には、ステップＳ１４において同一形状のダミー発生領域が見つからないため、ステップＳ１６へ進む。
【００３９】
そしてステップＳ１６においてレチクル内の全てのダミー発生領域ＲＣ１乃至ＲＣ４についてダミー配置データの配置展開が行われたか否かが判断され、配置が完了していない場合はステップＳ１３へ戻り、レチクル内への配置が完了した場合にはステップＳ１７へ進む。
【００４０】
図２のステップＳ１７乃至Ｓ２２では、隣り合うダミー発生領域の間において、ダミー発生領域の最外周に存在する最外周ダミーパターン同士の間隔を調べ、不適切な場合にはダミーパターンを削除する処理が行われる。
【００４１】
まずステップＳ１７において、ステップＳ１６においてレチクル上に配置されたダミーパターンのうち、ダミー発生領域内の最外周に存在する最外周ダミーパターンが抽出される。次にステップＳ１８において隣り合うダミー発生領域間での全ての最外周ダミーパターン間の間隔が調べられる。
【００４２】
図３においてダミー発生領域ＲＣ１の様に、隣り合うダミー発生領域が存在しない場合の最外周ダミーパターン間の間隔の調査方法を説明する。レチクルは、お互いが全て接するように、ステッパーにより半導体ウエハ上に複数回繰り返して焼き付けられる。すなわち図３において、ダミー発生候補領域の境界線Ｒ１が重なるように隙間無くウエハ上に焼き付けられる。よって、ダミー発生領域ＲＣ１の上側にはダミー発生領域ＲＣ３が、ダミー発生領域ＲＣ１の左側にはダミー発生領域ＲＣ２が隣り合うこととなる。そのためダミー発生領域ＲＣ１において最外周ダミーパターン間の間隔を調査する場合には、ＲＣ１右辺−ＲＣ２左辺間、ＲＣ１下辺−ＲＣ３上辺間、ＲＣ１左辺−ＲＣ２右辺間、ＲＣ１上辺−ＲＣ３下辺間、における最外周ダミーパターン間の間隔の調査が必要である。
【００４３】
そしてステップＳ１９において違反判定が行われる。最外周ダミーパターン間の間隔が規定ギャップ値Ｌよりも小さいダミーパターンは、違反ありの判定となり、ステップＳ２０へ進みその最外周ダミーパターンは違反パターンとして登録された上で、ステップＳ２１へ進む。一方、最外周ダミーパターン間の間隔が規定ギャップ値Ｌ以上のダミーパターンは違反なしの判定結果となり、ステップＳ２０を飛び越えてステップＳ２１へ進む。
【００４４】
なおステップＳ１９において、隣り合う最外周ダミーパターンが接触すると判断される場合には、接触する最外周ダミーパターンを合成して新たなダミーパターンとする。ただし３つ以上のダミーパターンが互いに接触する場合においては違反ありの判断とし、ステップＳ２０へ進みその最外周ダミーパターンは全て違反パターンとして登録された上で、ステップＳ２１へ進む。
【００４５】
そしてステップＳ２１において、レチクル内の全てのダミー発生領域のうち、すべての最外周ダミーパターン間の間隔の組み合わせについて最外周ダミーパターン間の間隔の調査が行われた否かが判断され、調査が終了していない場合はステップＳ１８へ戻り、調査が終了している場合にはステップＳ２２へ進む。ステップＳ２２では最外周ダミーパターン間の間隔に違反する最外周ダミーパターンをレチクル上に配置されたダミー配置データから削除する処理が行われる。
【００４６】
すなわち図６に示す様に、ダミー発生領域ＲＣ１、ＲＣ２内の最外周に存在する最外周ダミーパターンが抽出され（ステップＳ１７）、ダミー発生領域ＲＣ１とＲＣ２と間の全ての最外周ダミーパターン間の間隔が調べられる（ステップＳ１８）。そして最外周ダミーパターン間の間隔が規定ギャップ値Ｌよりも小さいダミーパターンＤＸ２は違反ありの判断となり（ステップＳ１９）、違反パターンとして登録される（ステップＳ２０）。以下同様にして、ダミー発生領域ＲＣ１乃至ＲＣ４のすべての最外周ダミーパターン間の間隔の組み合わせについて最外周ダミーパターン間の間隔の調査が行われた否かが判断される（ステップＳ２１）。調査が終了すれば、違反ダミーパターンＤＸ２をレチクル上に配置展開されたダミー配置データから削除する処理が行われる（ステップ２２）。
【００４７】
ステップＳ２３において、完成したスクライブ領域のダミーパターンが配置されたスクライブデータが出力され、ステップＳ２４において製造データに変換される。一方ステップＳ２５において、チップ領域内のデータであるデバイス設計データが出力され、ステップＳ２６においてデバイス設計データは製造データへ変換される。そしてステップＳ２７においてダミーパターンが配置されたスクライブの製造データとデバイス設計の製造データとは合体されレチクル製造データが完成しレチクルが製造され、最後にステップＳ２８でレチクルは出荷される。
【００４８】
従来技術においては、スクライブデータ原点位置Ｐ０を発生基準点として規定ギャップ値をもってダミーパターンを発生させていたため、チップの各端辺とダミーパターンとの間隔が、１チップ内の各端辺間においても、また各チップ間においても均等にすることができずに問題であった。しかし第１実施形態でのダミーパターンの発生方法は、ステップＳ９においてチップ中心点ＣＰ１を基準点として規定ピッチ値でメッシュを発生させ、さらにメッシュの交点を基準点としてダミーパターンを発生させることにより行われる。
【００４９】
そのため、チップ間におけるチップ端辺−ダミーパターン間の間隔はすべて均等とする事ができる。また１チップ内のチップ端辺−ダミーパターン間の間隔においても、チップ上下端辺とダミーパターンとの間隔を同じＬ１に、チップの左右端辺とダミーパターンとの間隔を同じＬ２にすることができる。これにより、チップの各端辺の近傍におけるＣＭＰ処理時の研磨量を均等とする事が可能となる。
【００５０】
また第１実施形態のステップＳ１１において、チップの各端辺とダミーパターンとの間隔を、ダミーパターンを移動させることにより規定ギャップ値Ｌに近づける処理が行われる。
【００５１】
これにより、チップの各端辺の近傍におけるＣＭＰ処理時の研磨量をさらに均等とする事が可能となる。また、チップ端辺−ダミーパターン間の領域にディッシングが発生することが防止できるため、ディッシングによる配線材料の剥がれを防止することが可能となる。また、チップ周辺部に耐湿リングが形成されている場合において、耐湿リング自体にディッシングが発生することを防止できるため、耐湿リングの剥がれや、耐湿リング近傍の配線材料の剥がれ等を防止することが可能となる。
【００５２】
また、ＣＭＰの研磨量の均等化やディッシング防止の効果により、ステッパーによるパターン露光時の焦点深度のマージンを確保する事および平坦度不足による配線短絡や断線を防止する事が可能である。
【００５３】
また従来技術においては、レチクル内の領域全体を１つの領域とみなしてダミーパターンの発生が行われていたが、第１実施形態のステップＳ７およびＳ８においては、チップ毎にダミー発生領域が発生され、それらダミー発生領域がセル化される。すなわち同一形状のダミー発生領域は一つのセルと認識され、セル毎にダミーパターンの発生が行われるため、重複したダミーパターンの発生処理を省くことが可能となる。これにより、ダミーパターンの発生処理時間の短縮化およびダミー配置データ量の削減が可能である。
【００５４】
また第１実施形態のステップＳ１７乃至Ｓ２２においては、隣り合うダミー発生領域間での最外周ダミーパターン間の間隔が調べられ、最外周ダミーパターン間の間隔が規定ギャップ値Ｌよりも小さい違反ダミーパターンが消去される。ダミーパターン間の間隔が規定ギャップ値Ｌよりも小さくなると、露光が不完全となる等の理由により、不完全な形状のダミーパターンが形成されることがあり問題である。第１実施形態のダミーパターンの作成方法により、規定ギャップ値違反のダミーパターンや不完全な形状のダミーパターンが発生する事を防止する事が可能となるため、さらにＣＭＰ研磨量を均等とする事や、ディッシング状態を防止する事が可能となる。
【００５５】
第２実施形態を説明する。第２実施形態は、第１実施形態においてステップＳ１１（チップ端辺−ダミーパターン間の間隔の調整処理）およびステップＳ１９（規定ギャップ値違反の判断）が異なる実施形態である。
【００５６】
ステップＳ１１において、チップの各端辺とチップ端辺部ダミーＤ１乃至Ｄ４のダミーパターンとの間隔を、ダミーパターンを移動させることにより規定ギャップ値に近づける処理がおこなわれる。その処理後に、ダミーパターンの中心点がダミー発生領域ＲＣ１外に存在する場合、そのダミーパターンは消去される。ただし、ダミーパターンの一部の領域がダミー発生領域ＲＣ１外に存在するものの、中心点がダミー発生領域ＲＣ１内に存在する場合は、そのダミーパターンは消去されない。すなわち図５において、ダミーパターンＤＸは中心点がダミー発生領域ＲＣ１内に存在するため消去されない。こうしてダミー発生領域ＲＣ１乃至ＲＣ３毎にダミー配置データが作成される。
【００５７】
そしてステップＳ１９において規定ギャップ値違反の判定が行われる。すなわち図７に示す様に、ダミー発生領域ＲＣ１内の最外周に存在する最外周ダミーパターンが抽出され（ステップＳ１７）、ダミー発生領域ＲＣ１とＲＣ２との間の全ての最外周ダミーパターン間の間隔が調べられる（ステップＳ１８）。そして最外周ダミーパターン間の間隔が規定ギャップ値Ｌよりも小さいダミーパターンは違反ありの判定がされ、互いに重なり合うか接触するダミーパターンは違反なしの判定がされる。すなわちダミーパターンＤＸ２は違反あり、ダミーパターンＤＸ３は違反なしの判定が行われる。
【００５８】
その後、ダミー発生領域ＲＣ１乃至ＲＣ４のすべての最外周ダミーパターン間の間隔の組み合わせについて最外周ダミーパターン間の間隔の調査が終了すれば、違反ダミーパターンＤＸ２をレチクル上に配置展開されたダミー配置データから削除する処理が行われる（ステップ２２）。また、互いに接触または重なり合うダミーパターンＤＸ３は、合成されて新たな１つのダミーパターンのダミー配置データとされて出力される（ステップＳ２３）。
【００５９】
これにより、ダミーパターン間の間隔が規定ギャップ値Ｌよりも小さくなる違反を防ぐことが可能となる。また、互いに接触または重なり合うダミーパターンは合成されて１つのダミーパターンとされるため、接触または重なり合うダミーパターンが消去される場合に比して、スクライブ領域に発生するダミーパターンの発生密度を高める事が可能となる。よって、さらにＣＭＰ研磨量を均等とする事や、ディッシング状態を防止する事が可能となる。
【００６０】
またステップＳ１１において、ダミーパターンの中心点がダミー発生領域外に存在する場合にそのダミーパターンが消去される処理が行われるため、隣り合うダミー発生領域の最外周ダミーパターンから一列分内側のダミーパターンとの規定ギャップ値違反を防ぐことが可能である。すなわち図７のダミーパターンＤＸ３において、ダミー発生領域ＲＣ２からＲＣ１側へはみ出したダミーパターンと、ダミー発生領域ＲＣ１の最外周ダミーパターンから一列分内側のダミーパターン（不図示）との間隔は、規定ギャップ値Ｌよりも小さくなることはないため、規定ギャップ値違反を防げる。
【００６１】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。例えば、本実施形態においては、ダミーパターンは正方形を例に説明をしたが、本発明はこれに限定されるものではなく、長方形でも可能であることは言うまでもない。
【００６２】
ここで、本発明の技術思想により、従来技術における課題を解決するための手段を以下に列記する。
（付記１）スクライブライン上にダミーパターンを発生するにあたり、
前記スクライブラインを、チップの端辺に接してなる領域を含んでチップ毎に分割し、ダミー発生領域として割り当てるステップと、
チップ毎に割り当てられたダミー発生領域に、チップの中心点からの距離が規定ピッチの整数倍であり、規定ギャップ値の間隔を有してダミーパターンを繰り返し発生させるステップとを有することを特徴とするレチクルの作成方法。
（付記２）ダミー発生領域は、前記スクライブラインの中心線を境界線として構成されることを特徴とする付記１に記載のレチクルの作成方法。
（付記３）ダミー発生領域は、ダミー禁止領域を除いて構成されることを特徴とする付記１に記載のレチクルの作成方法。
（付記４）チップの各端辺とダミーパターンとの間隔を、ダミーパターンを移動させることにより前記規定ギャップ値に近づけるステップを有することを特徴とする、付記１乃至付記３の少なくとも何れか１項に記載のレチクルの作成方法。
（付記５）ダミー発生領域を、チップの端辺毎に端辺に対向するダミーパターンを含む部分領域に分割するステップと、
部分領域毎に、該部分領域内のダミーパターンを移動することによりチップの端辺とダミーパターンとの間隔を調整するステップとを有することを特徴とする付記４に記載のレチクルの作成方法。
（付記６）チップの端辺とダミーパターンとの間隔の調整後、
ダミーパターンの少なくとも一部がダミー発生領域外の領域に存在するかを判断するステップと、
ダミー発生領域外の領域に少なくとも一部が存在するダミーパターンを消去するステップとを有することを特徴とする、付記４または付記５の少なくとも何れか１項に記載のレチクルの作成方法。
（付記７）ダミー発生領域の領域形状を抽出し、領域形状毎にセル化するステップと、
セル毎にダミーパターンを発生するステップとを有することを特徴とする、付記１乃至付記３の少なくとも何れか１項に記載のレチクルの作成方法。
（付記８）ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、
隣り合うダミー発生領域間での、最外周ダミーパターン間の間隔を調べるステップとを有し、
前記最外周ダミーパターン間の間隔が規定ギャップ値よりも小さい場合には最外周ダミーパターンを消去する処理を行うステップを有することを特徴とする、付記１乃至付記６の少なくとも何れか１項に記載のレチクルの作成方法。
（付記９）ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、
中心点がダミー発生領域外に存在する最外周ダミーパターンを消去する処理を行うステップとを有することを特徴とする、付記１乃至付記６の少なくとも何れか１項に記載のレチクルの作成方法。
（付記１０）ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップを有し、
隣接するダミー発生領域に、最外周ダミーパターンの少なくとも一部が存在するかどうかを判断するステップと、
隣接するダミー発生領域に、最外周ダミーパターンの少なくとも一部が存在する前記ダミーパターンを消去するステップとを有することを特徴とする、付記８または付記９の少なくとも何れか１項に記載のレチクルの作成方法。
（付記１１）ダミーパターンは平坦度向上のためのダミーパターンであることを特徴とする、付記１乃至付記１０の少なくとも何れか１項に記載のレチクルの作成方法。
（付記１２）スクライブライン上にダミーパターンを発生するにあたり、
前記スクライブラインを、チップの端辺に接してなる領域を含んでチップ毎に分割し、ダミー発生領域として割り当てるステップと、
チップ毎に割り当てられたダミー発生領域に、チップの中心点からの距離が規定ピッチの整数倍であり、規定ギャップ値の間隔を有してダミーパターンを繰り返し発生させるステップとを有することを特徴とするレチクルの作成プログラム。
（付記１３）ダミー発生領域の領域形状を抽出し、領域形状毎にセル化するステップと、
セル毎にダミーパターンを発生するステップとを有することを特徴とする、付記１２に記載のレチクルの作成プログラム。
（付記１４）チップの各端辺とダミーパターンとの間隔を、ダミーパターンを移動させることにより前記規定ギャップ値に近づけるステップを有することを特徴とする、付記１２に記載のレチクルの作成プログラム。
（付記１５）ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、
隣り合うダミー発生領域間での、最外周ダミーパターン間の間隔を調べるステップとを有し、
前記最外周ダミーパターン間の間隔が規定ギャップ値よりも小さい場合には最外周ダミーパターンを消去する処理を行うステップを有することを特徴とする、付記１２に記載のレチクルの作成プログラム。
（付記１６）ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、
中心点がダミー発生領域外に存在する最外周ダミーパターンを消去する処理を行うステップとを有することを特徴とする、付記１２に記載のレチクルの作成プログラム。
（付記１７）スクライブライン上にダミーパターンを発生するにあたり、
前記スクライブラインを、チップの端辺に接してなる領域を含んでチップ毎に分割し、ダミー発生領域として割り当てるステップと、
チップ毎に割り当てられたダミー発生領域に、チップの中心点からの距離が規定ピッチの整数倍であり、規定ギャップ値の間隔を有してダミーパターンを繰り返し発生させるステップとを有することを特徴とするレチクルデータの作成方法。
（付記１８）ダミー発生領域の領域形状を抽出し、領域形状毎にセル化するステップと、
セル毎にダミーパターンを発生するステップとを有することを特徴とする、付記１７に記載のレチクルデータの作成方法。
（付記１９）チップの各端辺とダミーパターンとの間隔を、ダミーパターンを移動させることにより前記規定ギャップ値に近づけるステップを有することを特徴とする、付記１７に記載のレチクルデータの作成方法。
（付記２０）ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、
隣り合うダミー発生領域間での、最外周ダミーパターン間の間隔を調べるステップとを有し、
前記最外周ダミーパターン間の間隔が規定ギャップ値よりも小さい場合には最外周ダミーパターンを消去する処理を行うステップを有することを特徴とする、付記１７に記載のレチクルデータの作成方法。
（付記２１）ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、
中心点がダミー発生領域外に存在する最外周ダミーパターンを消去する処理を行うステップとを有することを特徴とする、付記１７に記載のレチクルデータの作成方法。
【００６３】
【発明の効果】
本発明によれば、チップ中心点を基準点として規定ピッチでダミーパターンを発生させ、更に必要に応じてその後の間隔調整処理を行うことにより、チップ端辺とダミーパターン間との間隔を均等にすることが可能となる。そしてＣＭＰ処理時の研磨量を均等とする効果、またはディッシング状態を防止する効果が得られ、配線材料の剥がれ等を防止する事が可能なレチクルの作成方法、レチクルデータの作成方法およびレチクルの作成プログラムを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態を示すフローチャート（その１）である。
【図２】本発明の実施形態を示すフローチャート（その２）である
【図３】本発明の実施形態のレチクルを示す概念図である。
【図４】第１実施形態のダミー発生領域を示す第１概念図である。
【図５】第１実施形態のダミー発生領域を示す第２概念図である。
【図６】第１実施形態のダミー発生領域を示す第３概念図である。
【図７】第２実施形態のダミー発生領域を示す第１概念図である。
【図８】従来技術を示すフローチャートである。
【図９】従来技術のレチクルを示す概念図である。
【図１０】従来技術のダミー発生領域を示す概念図である。
【符号の説明】
Ｒ１ スクライブ領域の中心線
ＲＸ１ ダミー発生禁止領域
Ｃ１乃至Ｃ４ チップ領域
ＲＡ 全ダミー発生領域
ＲＣ１乃至ＲＣ４ ダミー発生領域
Ｌ 規定ギャップ値
ＣＰ１ チップ中心点
ＬＰ 規定ピッチ値
Ｍ 規定辺長
ＲＤ１乃至ＲＤ４ ダミー選択エリア
Ｄ１乃至Ｄ４ チップ端辺部ダミー
Claims (5)
- スクライブライン上にダミーパターンを発生するにあたり、
前記スクライブラインを、チップの端辺に接してなる領域を含んでチップ毎に分割し、ダミー発生領域として割り当てるステップと、
チップ毎に割り当てられたダミー発生領域に、チップの中心点からの距離が規定ピッチの整数倍であり、規定ギャップ値の間隔を有してダミーパターンを繰り返し発生させるステップとを有することを特徴とするレチクルの作成方法。 - ダミー発生領域の領域形状を抽出し、領域形状毎にセル化するステップと、
セル毎にダミーパターンを発生するステップとを有することを特徴とする、請求項１に記載のレチクルの作成方法。 - チップの各端辺とダミーパターンとの間隔を、ダミーパターンを移動させることにより前記規定ギャップ値に近づけるステップを有することを特徴とする、請求項１に記載のレチクルの作成方法。
- ダミー発生領域内の最外周に存在する最外周ダミーパターンを抽出するステップと、
隣り合うダミー発生領域間での、最外周ダミーパターン間の間隔を調べるステップとを有し、
前記最外周ダミーパターン間の間隔が規定ギャップ値よりも小さい場合には最外周ダミーパターンを消去する処理を行うステップを有することを特徴とする、請求項１乃至３の少なくとも何れか１項に記載のレチクルの作成方法。 - スクライブライン上にダミーパターンを発生するにあたり、
前記スクライブラインを、チップの端辺に接してなる領域を含んでチップ毎に分割し、ダミー発生領域として割り当てるステップと、
チップ毎に割り当てられたダミー発生領域に、チップの中心点からの距離が規定ピッチの整数倍であり、規定ギャップ値の間隔を有してダミーパターンを繰り返し発生させるステップとを有することを特徴とするレチクルの作成プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003085406A JP2004294664A (ja) | 2003-03-26 | 2003-03-26 | レチクルの作成方法、およびレチクルの作成プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003085406A JP2004294664A (ja) | 2003-03-26 | 2003-03-26 | レチクルの作成方法、およびレチクルの作成プログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004294664A true JP2004294664A (ja) | 2004-10-21 |
Family
ID=33400337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003085406A Pending JP2004294664A (ja) | 2003-03-26 | 2003-03-26 | レチクルの作成方法、およびレチクルの作成プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004294664A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008282017A (ja) * | 2007-05-10 | 2008-11-20 | Dongbu Hitek Co Ltd | マスクの設計方法 |
| JP2010008772A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Microelectronics Ltd | レチクルデータ作成方法、レチクルデータ作成装置及びウェハ |
| JP2012507750A (ja) * | 2008-10-31 | 2012-03-29 | アルテラ コーポレイション | 静電気放電保護構造を有するフォトリソグラフィレクチル |
| JP2016024372A (ja) * | 2014-07-22 | 2016-02-08 | キヤノン株式会社 | パターンの作成方法、プログラムおよび情報処理装置 |
-
2003
- 2003-03-26 JP JP2003085406A patent/JP2004294664A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008282017A (ja) * | 2007-05-10 | 2008-11-20 | Dongbu Hitek Co Ltd | マスクの設計方法 |
| US8074188B2 (en) | 2007-05-10 | 2011-12-06 | Dongbu Hitek Co., Ltd. | Method for designing mask including forming a mesh dummy pattern |
| JP2010008772A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Microelectronics Ltd | レチクルデータ作成方法、レチクルデータ作成装置及びウェハ |
| US8513777B2 (en) | 2008-06-27 | 2013-08-20 | Fujitsu Semiconductor Limited | Method and apparatus for generating reticle data |
| JP2012507750A (ja) * | 2008-10-31 | 2012-03-29 | アルテラ コーポレイション | 静電気放電保護構造を有するフォトリソグラフィレクチル |
| JP2016024372A (ja) * | 2014-07-22 | 2016-02-08 | キヤノン株式会社 | パターンの作成方法、プログラムおよび情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101311825B (zh) | 修正光学邻近效应的方法 | |
| US8312408B2 (en) | Method and design system for semiconductor integrated circuit | |
| US9613177B2 (en) | Methods of generating circuit layouts that are to be manufactured using SADP routing techniques | |
| US7235424B2 (en) | Method and apparatus for enhanced CMP planarization using surrounded dummy design | |
| US8751976B2 (en) | Pattern recognition for integrated circuit design | |
| CN105378565B (zh) | 使用直写光刻的集成电路制造 | |
| US7594216B2 (en) | Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask | |
| JP5650878B2 (ja) | ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム | |
| US7859111B2 (en) | Computer implemented method for designing a semiconductor device, an automated design system and a semiconductor device | |
| US7631288B2 (en) | Optical proximity correction performed with respect to limited area | |
| JP2005181523A (ja) | 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム | |
| US6524752B1 (en) | Phase shift masking for intersecting lines | |
| US7698679B2 (en) | Method and apparatus for automatic routing yield optimization | |
| US8239788B2 (en) | Frame cell for shot layout flexibility | |
| US6484303B2 (en) | Apparatus for layout designing of semiconductor device, method of layout designing, and semiconductor device | |
| JP5058003B2 (ja) | フォトマスクデータ検証用半導体セル、半導体チップ、及びフォトマスクデータ検証方法 | |
| US20030172365A1 (en) | Chip arrangement determining apparatus and method | |
| US8843860B2 (en) | Frame cell for shot layout flexibility | |
| US20030008222A1 (en) | Phase shift mask layout process for patterns including intersecting line segments | |
| JP2004294664A (ja) | レチクルの作成方法、およびレチクルの作成プログラム | |
| KR20020065851A (ko) | 광 근접 효과 보정 방법 | |
| JP2003282569A (ja) | 半導体集積回路装置及びダミーメタルの挿入方法 | |
| JP4794130B2 (ja) | マスクパターンデータ自動補正方法及びそのプログラム | |
| US6892372B2 (en) | Wiring layout method of integrated circuit | |
| US20090288867A1 (en) | Circuit structure and photomask for defining the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090311 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090421 |