JPH1032253A - 半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク - Google Patents
半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスクInfo
- Publication number
- JPH1032253A JPH1032253A JP20423696A JP20423696A JPH1032253A JP H1032253 A JPH1032253 A JP H1032253A JP 20423696 A JP20423696 A JP 20423696A JP 20423696 A JP20423696 A JP 20423696A JP H1032253 A JPH1032253 A JP H1032253A
- Authority
- JP
- Japan
- Prior art keywords
- basic cell
- wiring pattern
- basic
- dummy wiring
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 230000000694 effects Effects 0.000 claims abstract description 36
- 230000003287 optical effect Effects 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 127
- 229920005591 polysilicon Polymers 0.000 abstract description 127
- 238000012937 correction Methods 0.000 abstract description 39
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
- 210000004027 cell Anatomy 0.000 description 251
- 238000009792 diffusion process Methods 0.000 description 54
- 238000013461 design Methods 0.000 description 17
- 210000003771 C cell Anatomy 0.000 description 10
- 210000003719 b-lymphocyte Anatomy 0.000 description 10
- 238000012545 processing Methods 0.000 description 8
- 238000012938 design process Methods 0.000 description 7
- 238000012356 Product development Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 210000004128 D cell Anatomy 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012854 evaluation process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【課題】 ＯＰＣにより補正するポリデータ量を減ら
し、ＣＡＤ処理時間を短縮し、各セル毎にＯＰＣによる
補正を実行し、製品ＴＡＴの短縮を実現できる半導体装
置、基本セルライブラリ、半導体装置の製造方法、基本
セルライブラリの形成方法及びマスクを提供する。 【解決手段】 基本セルライブラリに登録された基本セ
ルは、外周にダミー配線パターン４を予め形成してお
く。これにより基本セル内で回路に使用しているポリシ
リコンゲート３とこれに近接するダミー配線パターン４
のポリシリコン配線までの距離をセル内で確定すること
ができる。その結果基本セル内のすべてのポリシリコン
ゲートの光近接効果によるポリ幅変動の大きさが予測さ
れるのでこのポリ幅変動に基づいてゲート幅を補正する
マスク上のＯＰＣによる補正値をセル内のみで決定する
ことができる。
し、ＣＡＤ処理時間を短縮し、各セル毎にＯＰＣによる
補正を実行し、製品ＴＡＴの短縮を実現できる半導体装
置、基本セルライブラリ、半導体装置の製造方法、基本
セルライブラリの形成方法及びマスクを提供する。 【解決手段】 基本セルライブラリに登録された基本セ
ルは、外周にダミー配線パターン４を予め形成してお
く。これにより基本セル内で回路に使用しているポリシ
リコンゲート３とこれに近接するダミー配線パターン４
のポリシリコン配線までの距離をセル内で確定すること
ができる。その結果基本セル内のすべてのポリシリコン
ゲートの光近接効果によるポリ幅変動の大きさが予測さ
れるのでこのポリ幅変動に基づいてゲート幅を補正する
マスク上のＯＰＣによる補正値をセル内のみで決定する
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、新規な構造の基本
セルを備えた基本セルライブラリから半導体基板に半導
体集積回路をレイアウトした半導体装置及びその製造方
法に関するものである。
セルを備えた基本セルライブラリから半導体基板に半導
体集積回路をレイアウトした半導体装置及びその製造方
法に関するものである。
【０００２】
【従来の技術】半導体装置は、基本的に設計工程（機能
設計、論理設計、レイアウト設計など）及び製造試験工
程（チップ製造工程、試験評価工程など）を経て製品が
製造される。設計工程は、機能設計→論理設計→レイア
ウト設計の手順で行われる。現在半導体装置のプロセス
技術はディープサブミクロン世代に移っている。これに
したがって半導体装置に用いられる配線の幅も０．３μ
ｍ以下に縮小されるようになってくる。ところが、例え
ば、ポリシリコン配線の配線幅（以下、ポリ幅という）
などの縮小化傾向は、光近接効果によって生じる微小な
ポリ幅の変動も無視することができなくなるような事態
を招く。光近接効果とは、ポリシリコン配線のポリ幅ｗ
の仕上り値がこの配線と近接するポリシリコン配線まで
の距離（スペース）ｄ（以下、ポリ間という）によって
変動する現象である。つまり、半導体装置内のパターン
の微細化と高密度化にともない、このようなパターンを
描画・露光するにあたって荷電ビーム露光装置や光学縮
小投影露光装置を用いるが、この時に近接効果によって
パターンの寸法精度が低下する現象である。
設計、論理設計、レイアウト設計など）及び製造試験工
程（チップ製造工程、試験評価工程など）を経て製品が
製造される。設計工程は、機能設計→論理設計→レイア
ウト設計の手順で行われる。現在半導体装置のプロセス
技術はディープサブミクロン世代に移っている。これに
したがって半導体装置に用いられる配線の幅も０．３μ
ｍ以下に縮小されるようになってくる。ところが、例え
ば、ポリシリコン配線の配線幅（以下、ポリ幅という）
などの縮小化傾向は、光近接効果によって生じる微小な
ポリ幅の変動も無視することができなくなるような事態
を招く。光近接効果とは、ポリシリコン配線のポリ幅ｗ
の仕上り値がこの配線と近接するポリシリコン配線まで
の距離（スペース）ｄ（以下、ポリ間という）によって
変動する現象である。つまり、半導体装置内のパターン
の微細化と高密度化にともない、このようなパターンを
描画・露光するにあたって荷電ビーム露光装置や光学縮
小投影露光装置を用いるが、この時に近接効果によって
パターンの寸法精度が低下する現象である。
【０００３】図１７は、ポリシリコンの配線パターンの
平面図及び光近接効果により変化する配線幅の配線間依
存性を説明する特性図である。縦軸はポリ幅ｗ（μｍ）
を表し、横軸はポリ間ｄ（μｍ）を表す。例えば、ポリ
幅ｗが０．３μｍの複数のポリシリコン配線を近接配置
した場合において、ポリ間ｄが２μｍ前後になるとポリ
幅ｗは、０．２６μｍ程度に細ってしまう現象が発生す
る。このため、半導体装置の製造に際し、半導体装置内
に形成された配線などのパターンを描画もしくは露光す
るにあたって近接効果によって生じるパターンの寸法精
度の向上のための補正が不可欠になっている。光近接効
果を補正する技術としてＯＰＣ（Optical Proximity ef
fect Correction)が考えられる。ＯＰＣとは、ポリシリ
コン配線とそれに近接する他のポリシリコン配線パター
ンまでの距離からポリシリコン配線の光近接効果による
ポリ幅変動量を予測し、その変動量を打ち消すように前
記ポリシリコン配線を形成するためのフォトレジストの
マスク値を予め補正することによって露光後のポリ幅の
仕上がり値を一定値に保つ技術である。従来のレイアウ
トではポリシリコン配線パターンは規格化されておら
ず、ポリ間は、チップ全体のポリシリコン配線によりま
ちまちであり、そのためチップのすべてのポリシリコン
配線パターンに対してＯＰＣによる補正をかける必要が
あった。
平面図及び光近接効果により変化する配線幅の配線間依
存性を説明する特性図である。縦軸はポリ幅ｗ（μｍ）
を表し、横軸はポリ間ｄ（μｍ）を表す。例えば、ポリ
幅ｗが０．３μｍの複数のポリシリコン配線を近接配置
した場合において、ポリ間ｄが２μｍ前後になるとポリ
幅ｗは、０．２６μｍ程度に細ってしまう現象が発生す
る。このため、半導体装置の製造に際し、半導体装置内
に形成された配線などのパターンを描画もしくは露光す
るにあたって近接効果によって生じるパターンの寸法精
度の向上のための補正が不可欠になっている。光近接効
果を補正する技術としてＯＰＣ（Optical Proximity ef
fect Correction)が考えられる。ＯＰＣとは、ポリシリ
コン配線とそれに近接する他のポリシリコン配線パター
ンまでの距離からポリシリコン配線の光近接効果による
ポリ幅変動量を予測し、その変動量を打ち消すように前
記ポリシリコン配線を形成するためのフォトレジストの
マスク値を予め補正することによって露光後のポリ幅の
仕上がり値を一定値に保つ技術である。従来のレイアウ
トではポリシリコン配線パターンは規格化されておら
ず、ポリ間は、チップ全体のポリシリコン配線によりま
ちまちであり、そのためチップのすべてのポリシリコン
配線パターンに対してＯＰＣによる補正をかける必要が
あった。
【０００４】
【発明が解決しようとする課題】従来のスタンダードセ
ル方式などの半導体装置をレイアウトするために用いら
れる基本セルライブラリは、例えば、図１２及び図１３
の基本セルの平面図に示される。図１２（ａ）は、この
基本セルライブラリに登録されているＡセルであり、セ
ル領域が形成されたセル枠１にソース／ドレイン領域と
なる１対の拡散領域２が形成されている。拡散領域２
は、ｐ＋拡散領域２１とｎ＋拡散領域２２とを有し、こ
れら拡散領域２１、２２の上に１本のポリシリコンゲー
ト３が配置されている。図１２（ｂ）は、この基本セル
ライブラリに登録されているＢセルであり、ｐ＋拡散領
域２１とｎ＋拡散領域２２の上に２本のポリシリコンゲ
ート３が配置されている。図１２（ｃ）は、この基本セ
ルライブラリに登録されているＣセルでありｐ＋拡散領
域２１とｎ＋拡散領域２２の上に３本のポリシリコンゲ
ート３が配置されている。図１３は、この基本セルライ
ブラリに登録されているＥセルでありｐ＋拡散領域２１
１、２１２とｎ＋拡散領域２２１、２２２の上に１本の
ポリシリコンゲート３が配置されている。
ル方式などの半導体装置をレイアウトするために用いら
れる基本セルライブラリは、例えば、図１２及び図１３
の基本セルの平面図に示される。図１２（ａ）は、この
基本セルライブラリに登録されているＡセルであり、セ
ル領域が形成されたセル枠１にソース／ドレイン領域と
なる１対の拡散領域２が形成されている。拡散領域２
は、ｐ＋拡散領域２１とｎ＋拡散領域２２とを有し、こ
れら拡散領域２１、２２の上に１本のポリシリコンゲー
ト３が配置されている。図１２（ｂ）は、この基本セル
ライブラリに登録されているＢセルであり、ｐ＋拡散領
域２１とｎ＋拡散領域２２の上に２本のポリシリコンゲ
ート３が配置されている。図１２（ｃ）は、この基本セ
ルライブラリに登録されているＣセルでありｐ＋拡散領
域２１とｎ＋拡散領域２２の上に３本のポリシリコンゲ
ート３が配置されている。図１３は、この基本セルライ
ブラリに登録されているＥセルでありｐ＋拡散領域２１
１、２１２とｎ＋拡散領域２２１、２２２の上に１本の
ポリシリコンゲート３が配置されている。
【０００５】図１４及び図１５は、スタンダードセルが
レイアウトされているチップの平面図である。図のチッ
プ１０にはいづれも基本セルライブラリに登録されてい
る基本セル（Ａ、Ｂ、Ｃ）１が配置されている。図１４
では、基本セルＡ〜Ｃをチップの所定の位置に連続して
ＡＢＣと配置する。図１５では上記基本セルをチップの
所定の位置に連続してＣＢＡと配置する。この２つの図
において対象とするポリシリコンゲート（Ｄ）３（以
下、ポリデータＤという）とこれと近接するポリシリコ
ンゲート（Ｅ、Ｆ）３（以下、近接ポリデータＥ、Ｆと
いう）とのチップ１０上での位置関係を説明する。図１
４では、ポリデータＤは、近接ポリデータＥと近接して
いる。近接ポリデータＥは、屈曲しており、ポリデータ
Ｄと近接ポリデータＥの拡散領域２１上の部分とのポリ
間ｂ１は、ポリデータＤと近接ポリデータＥの拡散領域
２２上の部分とのポリ間ｂ２より大きい。一方、図１５
では、ポリデータＤは、近接ポリデータＦと近接してい
る。ポリデータＤと近接ポリデータＦとのポリ間は、ｂ
３、ｂ４である。したがって、ｂ２、ｂ３及びｂ４は互
いに等しくしてあるので、ポリ間ｂ１は、ｂ４より大き
い（ｂ１＞ｂ４）。このように、チップ上の基本セルの
レイアウトの違いによってポリデータから近接ポリデー
タまでの距離が異なる。
レイアウトされているチップの平面図である。図のチッ
プ１０にはいづれも基本セルライブラリに登録されてい
る基本セル（Ａ、Ｂ、Ｃ）１が配置されている。図１４
では、基本セルＡ〜Ｃをチップの所定の位置に連続して
ＡＢＣと配置する。図１５では上記基本セルをチップの
所定の位置に連続してＣＢＡと配置する。この２つの図
において対象とするポリシリコンゲート（Ｄ）３（以
下、ポリデータＤという）とこれと近接するポリシリコ
ンゲート（Ｅ、Ｆ）３（以下、近接ポリデータＥ、Ｆと
いう）とのチップ１０上での位置関係を説明する。図１
４では、ポリデータＤは、近接ポリデータＥと近接して
いる。近接ポリデータＥは、屈曲しており、ポリデータ
Ｄと近接ポリデータＥの拡散領域２１上の部分とのポリ
間ｂ１は、ポリデータＤと近接ポリデータＥの拡散領域
２２上の部分とのポリ間ｂ２より大きい。一方、図１５
では、ポリデータＤは、近接ポリデータＦと近接してい
る。ポリデータＤと近接ポリデータＦとのポリ間は、ｂ
３、ｂ４である。したがって、ｂ２、ｂ３及びｂ４は互
いに等しくしてあるので、ポリ間ｂ１は、ｂ４より大き
い（ｂ１＞ｂ４）。このように、チップ上の基本セルの
レイアウトの違いによってポリデータから近接ポリデー
タまでの距離が異なる。
【０００６】そこで、従来の半導体装置の製造方法にお
ける設計工程においては、機能設計、論理設計、レイア
ウト設計を行ってから、光近接効果に対するパターン形
成のためのマスク値補正を行っている。図１６は、光近
接効果に対するマスク値補正を示す基本セルの平面図で
ある。図１７に示す様に、近接ポリデータまでの距離に
よってポリ幅が変動するので、ポリデータＧのポリ幅と
ポリ間ｂの関係を見ながらマスク上ポリデータＧのポリ
幅の追加（追加幅ｃ）を行っている。このように図１６
では、隣接ポリデータまでの距離ｂによりポリ幅を変動
させている。このように光近接効果に対する補正処理を
行ったマスクを用いてチップ製造工程における配線パタ
ーンを形成する。ところで、図１６に示す様にＯＰＣに
よる補正を実施すべきポリデータはほとんどセル領域内
にのみに存在している。したがって、ＯＰＣによるポリ
幅の補正をチップ全体で実施するのではなく、それぞれ
のセル内で実施すれば、ＯＰＣ処理するポリデータ数が
飛躍的に少なくなり処理量が減少する。しかし、図１２
に示すように、現在のセルではセル内で使用されている
ポリデータから近接するポリデータまでの距離がセルの
内部では確定せず、スタンダードセルをチップにレイア
ウトしたときにはじめて所定のポリデータ（ポリシリコ
ンゲート）から隣接するポリデータ（近接ポリデータ）
までの距離が確定する。
ける設計工程においては、機能設計、論理設計、レイア
ウト設計を行ってから、光近接効果に対するパターン形
成のためのマスク値補正を行っている。図１６は、光近
接効果に対するマスク値補正を示す基本セルの平面図で
ある。図１７に示す様に、近接ポリデータまでの距離に
よってポリ幅が変動するので、ポリデータＧのポリ幅と
ポリ間ｂの関係を見ながらマスク上ポリデータＧのポリ
幅の追加（追加幅ｃ）を行っている。このように図１６
では、隣接ポリデータまでの距離ｂによりポリ幅を変動
させている。このように光近接効果に対する補正処理を
行ったマスクを用いてチップ製造工程における配線パタ
ーンを形成する。ところで、図１６に示す様にＯＰＣに
よる補正を実施すべきポリデータはほとんどセル領域内
にのみに存在している。したがって、ＯＰＣによるポリ
幅の補正をチップ全体で実施するのではなく、それぞれ
のセル内で実施すれば、ＯＰＣ処理するポリデータ数が
飛躍的に少なくなり処理量が減少する。しかし、図１２
に示すように、現在のセルではセル内で使用されている
ポリデータから近接するポリデータまでの距離がセルの
内部では確定せず、スタンダードセルをチップにレイア
ウトしたときにはじめて所定のポリデータ（ポリシリコ
ンゲート）から隣接するポリデータ（近接ポリデータ）
までの距離が確定する。
【０００７】また、同一セルでも隣にくるセルによって
当該ポリデータから隣接する近接ポリデータまでの距離
が異なってくるので光近接効果によるポリ幅変動値が変
わる。そのため、ＯＰＣによるポリ幅マスク値の修正
は、セルのレイアウトが終了するまでは実施できず、Ｔ
ＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）の遅延や処
理量の増大を招くという問題があった。本発明は、この
ような事情によりなされたものであり、ＯＰＣにより補
正するポリデータ量を減らし、ＣＡＤ処理時間を短縮
し、各セル毎にＯＰＣによる補正を実行し、製品ＴＡＴ
の短縮を実現できる半導体装置、この半導体装置を実現
するための基本セルライブラリ、半導体装置の製造方
法、基本セルライブラリの形成方法及び半導体装置を形
成するマスクを提供する。
当該ポリデータから隣接する近接ポリデータまでの距離
が異なってくるので光近接効果によるポリ幅変動値が変
わる。そのため、ＯＰＣによるポリ幅マスク値の修正
は、セルのレイアウトが終了するまでは実施できず、Ｔ
ＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）の遅延や処
理量の増大を招くという問題があった。本発明は、この
ような事情によりなされたものであり、ＯＰＣにより補
正するポリデータ量を減らし、ＣＡＤ処理時間を短縮
し、各セル毎にＯＰＣによる補正を実行し、製品ＴＡＴ
の短縮を実現できる半導体装置、この半導体装置を実現
するための基本セルライブラリ、半導体装置の製造方
法、基本セルライブラリの形成方法及び半導体装置を形
成するマスクを提供する。
【０００８】
【課題を解決するための手段】本発明は、半導体装置に
おいて、基本セルの外周に沿ってポリシリコン配線パタ
ーンのダミー配線パターンであるポリデータを追加形成
することを特徴とする。すなわち、基本セルライブラリ
に登録された基本セルは、外周にダミー配線パターンを
予め形成しておくことに特徴がある。これにより基本セ
ル内で回路に使用しているポリシリコンゲートとこれに
近接するダミー配線パターンのポリシリコン配線までの
距離をセル内で確定することができる。その結果基本セ
ル内のすべてのポリシリコンゲートの光近接効果による
ポリ幅変動の大きさが予測されるのでこのポリ幅変動に
基づいてゲート幅を補正するマスク上のＯＰＣによる補
正値をセル内のみで決定することができる。また、その
補正は製品毎で行うのではなくセル毎に前もって実施し
ておくことができる。本発明では、予め基本セルライブ
ラリに登録されている各基本セルにそれぞれダミー配線
パターンを施してあるので、機能設計→論理設計→レイ
アウト設計と続く工程を有する設計工程においてレイア
ウト設計後に行われる光近接効果によるポリ幅補正処理
を省略することができる。
おいて、基本セルの外周に沿ってポリシリコン配線パタ
ーンのダミー配線パターンであるポリデータを追加形成
することを特徴とする。すなわち、基本セルライブラリ
に登録された基本セルは、外周にダミー配線パターンを
予め形成しておくことに特徴がある。これにより基本セ
ル内で回路に使用しているポリシリコンゲートとこれに
近接するダミー配線パターンのポリシリコン配線までの
距離をセル内で確定することができる。その結果基本セ
ル内のすべてのポリシリコンゲートの光近接効果による
ポリ幅変動の大きさが予測されるのでこのポリ幅変動に
基づいてゲート幅を補正するマスク上のＯＰＣによる補
正値をセル内のみで決定することができる。また、その
補正は製品毎で行うのではなくセル毎に前もって実施し
ておくことができる。本発明では、予め基本セルライブ
ラリに登録されている各基本セルにそれぞれダミー配線
パターンを施してあるので、機能設計→論理設計→レイ
アウト設計と続く工程を有する設計工程においてレイア
ウト設計後に行われる光近接効果によるポリ幅補正処理
を省略することができる。
【０００９】すなわち、製品（チップ）のセル配置以前
に基本セルライブラリにＯＰＣによる補正を施してある
ので、製品開発時でのＯＰＣを実施する必要がなく、製
品毎のＯＰＣによる補正に起因するＴＡＴの遅延を防ぐ
ことができ、簡単に最適なポリシリコン配線パターンの
マスクを作製することができる。また、基本セル内の各
ポリデータの補正値は、隣接セルのポリデータに依存せ
ず、基本セル内のポリデータで確定しているため各基本
セル毎に一度の補正を実施すれば良く、チップ全体で補
正するより補正処理データ量は少なくてすむ。請求項１
の発明は、半導体装置において、ダミー配線パターンが
外周に配置されている基本セルを少なくとも１つ備えて
いることを特徴とする。請求項１０の発明は、基本セル
ライブラリにおいて、ダミー配線パターンを有する基本
セルを少なくとも１つ備えていることを特徴とする。請
求項１６の発明は、基本セルライブラリの形成方法にお
いて、複数の基本ゲートを半導体基板上に実現するレイ
アウト構造の第１の基本セルを用意する工程と、前記第
１の基本セルの外周にダミー配線パターンを配置するこ
とによって第２の基本セルを形成する工程とを備えてい
ることを特徴とする。
に基本セルライブラリにＯＰＣによる補正を施してある
ので、製品開発時でのＯＰＣを実施する必要がなく、製
品毎のＯＰＣによる補正に起因するＴＡＴの遅延を防ぐ
ことができ、簡単に最適なポリシリコン配線パターンの
マスクを作製することができる。また、基本セル内の各
ポリデータの補正値は、隣接セルのポリデータに依存せ
ず、基本セル内のポリデータで確定しているため各基本
セル毎に一度の補正を実施すれば良く、チップ全体で補
正するより補正処理データ量は少なくてすむ。請求項１
の発明は、半導体装置において、ダミー配線パターンが
外周に配置されている基本セルを少なくとも１つ備えて
いることを特徴とする。請求項１０の発明は、基本セル
ライブラリにおいて、ダミー配線パターンを有する基本
セルを少なくとも１つ備えていることを特徴とする。請
求項１６の発明は、基本セルライブラリの形成方法にお
いて、複数の基本ゲートを半導体基板上に実現するレイ
アウト構造の第１の基本セルを用意する工程と、前記第
１の基本セルの外周にダミー配線パターンを配置するこ
とによって第２の基本セルを形成する工程とを備えてい
ることを特徴とする。
【００１０】請求項１９の発明は、半導体装置の製造方
法において、複数の基本ゲートを半導体基板上に実現す
るレイアウト構造の第１の基本セルを用意する工程と、
前記第１の基本セルの領域境界にダミー配線パターンを
形成することによって第２の基本セルを形成する工程
と、前記半導体基板に前記第２の基本セルを用いて半導
体集積回路をレイアウトする工程とを備えていることを
特徴とする。請求項２１の発明は、半導体装置の製造方
法において、ダミー配線パターンをその領域境界に沿っ
て形成した複数種の基本セルを用意する工程と、前記複
数種の基本セルから少なくとも２つの基本セルを選び出
し、そのダミー配線パターンの一部を重ねることによっ
て、新しい基本セルを形成し、これを基本セルレイアウ
トライブラリにストックする工程とを備えていることを
特徴とする。請求項２２の発明は、マスクにおいて、ダ
ミー配線パターンが外周に配置されている基本セル部を
少なくとも１つ備えていることを特徴とする。
法において、複数の基本ゲートを半導体基板上に実現す
るレイアウト構造の第１の基本セルを用意する工程と、
前記第１の基本セルの領域境界にダミー配線パターンを
形成することによって第２の基本セルを形成する工程
と、前記半導体基板に前記第２の基本セルを用いて半導
体集積回路をレイアウトする工程とを備えていることを
特徴とする。請求項２１の発明は、半導体装置の製造方
法において、ダミー配線パターンをその領域境界に沿っ
て形成した複数種の基本セルを用意する工程と、前記複
数種の基本セルから少なくとも２つの基本セルを選び出
し、そのダミー配線パターンの一部を重ねることによっ
て、新しい基本セルを形成し、これを基本セルレイアウ
トライブラリにストックする工程とを備えていることを
特徴とする。請求項２２の発明は、マスクにおいて、ダ
ミー配線パターンが外周に配置されている基本セル部を
少なくとも１つ備えていることを特徴とする。
【００１１】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図１及び図２を参照して第１
の実施例を説明する。図は、いづれも本発明の基本セル
ライブラリに登録されている基本セルの平面図である。
基本セルライブラリは、半導体集積回路を構成する基本
セルが登録されており、半導体装置の製造では、このラ
イブラリに登録された基本セルを適宜引き出して論理回
路をレイアウト設計する。図に示す本発明の基本セル
は、スタンダードセル方式の半導体装置のレイアウトに
用いられる。基本セルは、複数の基本ゲートを基板上に
実現するレイアウト構造であり、ゲートなどの内部配
線、拡散領域及び本発明の要旨であるダミー配線パター
ンから構成される。基本セルは、インバータ、２入力Ｎ
ＡＮＤ、フリップフロップ、ＥＸｏｒ、ＡＮＤ、ＮＯＲ
などがあり、基本ゲートを半導体基板上に実現するレイ
アウト構造をいう。図１（ａ）は、この基本セルライブ
ラリに登録されているＡセルである。セル領域が形成さ
れたセル枠に沿ってポリシリコン配線パターンのダミー
配線パターン４が形成されている。すなわち、セル領域
は、ダミー配線パターン４に囲まれている。
の形態を説明する。まず、図１及び図２を参照して第１
の実施例を説明する。図は、いづれも本発明の基本セル
ライブラリに登録されている基本セルの平面図である。
基本セルライブラリは、半導体集積回路を構成する基本
セルが登録されており、半導体装置の製造では、このラ
イブラリに登録された基本セルを適宜引き出して論理回
路をレイアウト設計する。図に示す本発明の基本セル
は、スタンダードセル方式の半導体装置のレイアウトに
用いられる。基本セルは、複数の基本ゲートを基板上に
実現するレイアウト構造であり、ゲートなどの内部配
線、拡散領域及び本発明の要旨であるダミー配線パター
ンから構成される。基本セルは、インバータ、２入力Ｎ
ＡＮＤ、フリップフロップ、ＥＸｏｒ、ＡＮＤ、ＮＯＲ
などがあり、基本ゲートを半導体基板上に実現するレイ
アウト構造をいう。図１（ａ）は、この基本セルライブ
ラリに登録されているＡセルである。セル領域が形成さ
れたセル枠に沿ってポリシリコン配線パターンのダミー
配線パターン４が形成されている。すなわち、セル領域
は、ダミー配線パターン４に囲まれている。
【００１２】このセル領域にはソース／ドレイン領域と
なる１対の拡散領域（ＳＤＧ）２が形成されている。拡
散領域２は、ｐ＋拡散領域２１とｎ＋拡散領域２２とを
有し、これら拡散領域２１、２２の上に１本のポリシリ
コンゲート３が配置されている。この実施例では、ポリ
シリコンゲート３のゲート幅ｗ１及びダミー配線パター
ン４のパターン幅ｗ２を、例えば、ともに０．３μｍと
する。ダミー配線パターン４は、ポリシリコンゲート３
と平行な部分４１と直角な部分４２とから構成されてい
る。この平行な部分４１がポリシリコンゲート３に光近
接効果によるゲート幅変動を引き起こすのであるが、こ
のポリシリコンゲート３とダミー配線パターン４との間
ｄ０は、一定であるので、ポリシリコンゲート３にゲー
ト幅変動がある場合は、予め基本セルの状態で補正を掛
けておくことができる。図１（ｂ）は、この基本セルラ
イブラリに登録されているＢセルであり、ｐ＋拡散領域
２１とｎ＋拡散領域２２の上に２本のポリシリコンゲー
ト３が配置されている。セル領域を囲むようにポリシリ
コンゲートのゲート幅と同じ幅のポリシリコン配線パタ
ーンのダミー配線パターン４が形成されている。Ａセル
と同じ様にダミー配線パターン４は、ポリシリコンゲー
ト３と平行な部分４１と直角な部分４２とから構成され
ている。
なる１対の拡散領域（ＳＤＧ）２が形成されている。拡
散領域２は、ｐ＋拡散領域２１とｎ＋拡散領域２２とを
有し、これら拡散領域２１、２２の上に１本のポリシリ
コンゲート３が配置されている。この実施例では、ポリ
シリコンゲート３のゲート幅ｗ１及びダミー配線パター
ン４のパターン幅ｗ２を、例えば、ともに０．３μｍと
する。ダミー配線パターン４は、ポリシリコンゲート３
と平行な部分４１と直角な部分４２とから構成されてい
る。この平行な部分４１がポリシリコンゲート３に光近
接効果によるゲート幅変動を引き起こすのであるが、こ
のポリシリコンゲート３とダミー配線パターン４との間
ｄ０は、一定であるので、ポリシリコンゲート３にゲー
ト幅変動がある場合は、予め基本セルの状態で補正を掛
けておくことができる。図１（ｂ）は、この基本セルラ
イブラリに登録されているＢセルであり、ｐ＋拡散領域
２１とｎ＋拡散領域２２の上に２本のポリシリコンゲー
ト３が配置されている。セル領域を囲むようにポリシリ
コンゲートのゲート幅と同じ幅のポリシリコン配線パタ
ーンのダミー配線パターン４が形成されている。Ａセル
と同じ様にダミー配線パターン４は、ポリシリコンゲー
ト３と平行な部分４１と直角な部分４２とから構成され
ている。
【００１３】このポリシリコンゲート３の右側のものと
ダミー配線パターン４との間ｄ１は、一定であるので、
ポリシリコンゲート３にゲート幅変動がある場合は、予
め基本セルの状態で補正を掛けておくことができる。図
１（ｃ）は、この基本セルライブラリに登録されている
Ｃセルでありｐ＋拡散領域２１とｎ＋拡散領域２２の上
に３本のポリシリコンゲート３が配置されている。セル
領域を囲むようにポリシリコンゲートのゲート幅と同じ
幅のポリシリコン配線パターンのダミー配線パターン４
が形成されている。Ａセルと同じ様にダミー配線パター
ン４は、ポリシリコンゲート３と平行な部分４１と直角
な部分４２とから構成されている。このポリシリコンゲ
ート３の右側のものとダミー配線パターン４との間ｄ
２、ｄ３は、一定であるので、ポリシリコンゲート３に
ゲート幅変動がある場合は、予め基本セルの状態のとき
に補正を掛けておくことができる。図２は、この基本セ
ルライブラリに登録されているＥセルである。セル領域
が形成されたセル枠に沿ってポリシリコン配線パターン
のダミー配線パターン４が形成されている。このセル領
域には拡散領域２が形成されている。
ダミー配線パターン４との間ｄ１は、一定であるので、
ポリシリコンゲート３にゲート幅変動がある場合は、予
め基本セルの状態で補正を掛けておくことができる。図
１（ｃ）は、この基本セルライブラリに登録されている
Ｃセルでありｐ＋拡散領域２１とｎ＋拡散領域２２の上
に３本のポリシリコンゲート３が配置されている。セル
領域を囲むようにポリシリコンゲートのゲート幅と同じ
幅のポリシリコン配線パターンのダミー配線パターン４
が形成されている。Ａセルと同じ様にダミー配線パター
ン４は、ポリシリコンゲート３と平行な部分４１と直角
な部分４２とから構成されている。このポリシリコンゲ
ート３の右側のものとダミー配線パターン４との間ｄ
２、ｄ３は、一定であるので、ポリシリコンゲート３に
ゲート幅変動がある場合は、予め基本セルの状態のとき
に補正を掛けておくことができる。図２は、この基本セ
ルライブラリに登録されているＥセルである。セル領域
が形成されたセル枠に沿ってポリシリコン配線パターン
のダミー配線パターン４が形成されている。このセル領
域には拡散領域２が形成されている。
【００１４】拡散領域２は、ｐ＋拡散領域２１１、２１
２とｎ＋拡散領域２２１、２２２とを有し、これら拡散
領域２１１、２２１の上に１本のポリシリコンゲート３
が配置され、拡散領域２１２、２２２の上に２本のポリ
シリコンゲート３が配置されている。ポリシリコンゲー
ト３のゲート幅及びダミー配線パターン４のパターン幅
を、例えば、ともに０．３μｍとする。ダミー配線パタ
ーン４は、ポリシリコンゲート３と平行な部分と直角な
部分とから構成されている。この平行な部分がポリシリ
コンゲート３に光近接効果によるゲート幅変動を引き起
こすのであるが、このポリシリコンゲート３とダミー配
線パターン４との間は一定であるので、ポリシリコンゲ
ート３にゲート幅変動がある場合は、予め基本セルの状
態で補正を掛けておくことができる。スタンダードセル
方式の半導体装置では基本セルライブラリからチップに
基本セルをレイアウトする。本発明では、図１及び図２
に示すＡセル、Ｂセル、Ｃセル、Ｅセルなどの基本セル
をチップにレイアウトすることによって設計工程は終了
し、チップ製造工程に移行する。この移行時に光近接効
果を修正するためのダミー配線パターンを改めて形成す
る必要がないので工程が簡略化される。
２とｎ＋拡散領域２２１、２２２とを有し、これら拡散
領域２１１、２２１の上に１本のポリシリコンゲート３
が配置され、拡散領域２１２、２２２の上に２本のポリ
シリコンゲート３が配置されている。ポリシリコンゲー
ト３のゲート幅及びダミー配線パターン４のパターン幅
を、例えば、ともに０．３μｍとする。ダミー配線パタ
ーン４は、ポリシリコンゲート３と平行な部分と直角な
部分とから構成されている。この平行な部分がポリシリ
コンゲート３に光近接効果によるゲート幅変動を引き起
こすのであるが、このポリシリコンゲート３とダミー配
線パターン４との間は一定であるので、ポリシリコンゲ
ート３にゲート幅変動がある場合は、予め基本セルの状
態で補正を掛けておくことができる。スタンダードセル
方式の半導体装置では基本セルライブラリからチップに
基本セルをレイアウトする。本発明では、図１及び図２
に示すＡセル、Ｂセル、Ｃセル、Ｅセルなどの基本セル
をチップにレイアウトすることによって設計工程は終了
し、チップ製造工程に移行する。この移行時に光近接効
果を修正するためのダミー配線パターンを改めて形成す
る必要がないので工程が簡略化される。
【００１５】配線パターンには、前述のように光近接効
果に基づく幅変動が発生するが、レイアウトに依存する
配線細りが生ずることもあり、これを補正することも配
線パターンの正確な形成を期す上において重要な問題で
ある。本発明のダミー配線パターンは、この補正にも有
効に対処することができる。本発明では、このようにレ
イアウト設計後に行われる光近接効果を修正するための
ダミー配線パターンを形成処理を省略することができ
る。すなわち、製品（チップ）のセル配置以前に基本セ
ルライブラリにＯＰＣによる補正を施してあるので、製
品開発時でのＯＰＣを実施する必要がなく、製品毎のＯ
ＰＣによる補正に起因するＴＡＴの遅延を防ぐことがで
き、簡単に最適なポリシリコン配線パターンのマスクを
作製することができる。このレイアウト設計に基づいて
半導体基板上のパターンを形成するマスクが形成され
る。図１１は、図２の基本セルによりつくられたマスク
の一部を示す平面図である。以下の実施例においても、
このようにしてマスクが形成される。また、基本セル内
の各ポリシリコン配線パターンの補正値は、基本セル内
のポリデータで確定しているため各基本セル毎に一度の
補正を実施すれば良く、チップ全体で補正するより補正
処理データ量は少なくてすむ。
果に基づく幅変動が発生するが、レイアウトに依存する
配線細りが生ずることもあり、これを補正することも配
線パターンの正確な形成を期す上において重要な問題で
ある。本発明のダミー配線パターンは、この補正にも有
効に対処することができる。本発明では、このようにレ
イアウト設計後に行われる光近接効果を修正するための
ダミー配線パターンを形成処理を省略することができ
る。すなわち、製品（チップ）のセル配置以前に基本セ
ルライブラリにＯＰＣによる補正を施してあるので、製
品開発時でのＯＰＣを実施する必要がなく、製品毎のＯ
ＰＣによる補正に起因するＴＡＴの遅延を防ぐことがで
き、簡単に最適なポリシリコン配線パターンのマスクを
作製することができる。このレイアウト設計に基づいて
半導体基板上のパターンを形成するマスクが形成され
る。図１１は、図２の基本セルによりつくられたマスク
の一部を示す平面図である。以下の実施例においても、
このようにしてマスクが形成される。また、基本セル内
の各ポリシリコン配線パターンの補正値は、基本セル内
のポリデータで確定しているため各基本セル毎に一度の
補正を実施すれば良く、チップ全体で補正するより補正
処理データ量は少なくてすむ。
【００１６】次に、図３を参照して第２の実施例を説明
する。図は、基本セルライブラリに登録されている基本
セルの平面図である。図に示す基本セル（Ｄセル）は、
スタンダードセル方式の半導体装置のレイアウトに用い
られる。このＤセルは、図１に記載された基本セルライ
ブラリのＡセル、Ｂセル及びＣセルを組み合わせて構成
されている。この基本セルは、ＡＢＣの順に組み合わさ
れて配置されているが、ＢＡＣ、ＣＡＢ、ＡＣＢ、ＢＣ
Ａ、ＣＢＡのように組み合わされていても良く、これら
はそれぞれ別の基本セルとして基本セルライブラリに登
録される。また、Ａ、Ｂ、Ｃ領域のうち任意の２つを任
意の組み合わせで配置する構造のものを基本セルとして
基本セルライブラリに登録される。この様に基本セルを
組み合わせて新しい基本セルを形成する場合は、元の基
本セルごとにダミー配線パターンがその周辺に形成され
ている。Ａ、Ｂ、Ｃ領域は、それぞれ元のＡセル、Ｂセ
ル、Ｃセルに相当する。したがって、各領域間にはダミ
ー配線パターン４のポリシリコンゲート３と平行な部分
４１が形成されている。そして、セル領域が形成された
セル枠に沿ってポリシリコン配線パターンのダミー配線
パターン４が形成されている。すなわち、セル領域は、
ダミー配線パターン４に囲まれている。
する。図は、基本セルライブラリに登録されている基本
セルの平面図である。図に示す基本セル（Ｄセル）は、
スタンダードセル方式の半導体装置のレイアウトに用い
られる。このＤセルは、図１に記載された基本セルライ
ブラリのＡセル、Ｂセル及びＣセルを組み合わせて構成
されている。この基本セルは、ＡＢＣの順に組み合わさ
れて配置されているが、ＢＡＣ、ＣＡＢ、ＡＣＢ、ＢＣ
Ａ、ＣＢＡのように組み合わされていても良く、これら
はそれぞれ別の基本セルとして基本セルライブラリに登
録される。また、Ａ、Ｂ、Ｃ領域のうち任意の２つを任
意の組み合わせで配置する構造のものを基本セルとして
基本セルライブラリに登録される。この様に基本セルを
組み合わせて新しい基本セルを形成する場合は、元の基
本セルごとにダミー配線パターンがその周辺に形成され
ている。Ａ、Ｂ、Ｃ領域は、それぞれ元のＡセル、Ｂセ
ル、Ｃセルに相当する。したがって、各領域間にはダミ
ー配線パターン４のポリシリコンゲート３と平行な部分
４１が形成されている。そして、セル領域が形成された
セル枠に沿ってポリシリコン配線パターンのダミー配線
パターン４が形成されている。すなわち、セル領域は、
ダミー配線パターン４に囲まれている。
【００１７】このセル領域には、Ａ、Ｂ、Ｃ領域ともに
ソース／ドレイン領域となる１対の拡散領域（ＳＤＧ）
２が形成されている。拡散領域２は、ｐ＋拡散領域２１
とｎ＋拡散領域２２とを有し、これら拡散領域２１、２
２の上に１本乃至３本のポリシリコンゲート３が配置さ
れている。この実施例では、ポリシリコンゲート３のゲ
ート幅及びダミー配線パターン４のパターン幅を、例え
ば、共に０．３μｍとする。ダミー配線パターン４は、
ポリシリコンゲート３と平行な部分４１と直角な部分４
２とから構成されている。この平行な部分４１がポリシ
リコンゲート３に光近接効果によるゲート幅変動を引き
起こすのであるが、このポリシリコンゲート３とダミー
配線パターン４との間は、一定であるのでポリシリコン
ゲート３にゲート幅変動がある場合は、予め基本セルの
状態で補正を掛けておくことができる。本発明では、こ
のようにレイアウト設計後に行われる光近接効果を修正
するためのダミー配線パターンを形成処理を省略するこ
とができる。すなわち、製品のセル配置以前に基本セル
ライブラリの基本セルにＯＰＣによる補正を施してある
ので製品開発時でのＯＰＣを実施する必要がなく、製品
毎のＯＰＣによる補正に起因するＴＡＴの遅延を防ぐこ
とができ、簡単に最適なポリシリコン配線パターンのマ
スクを作製することができる。
ソース／ドレイン領域となる１対の拡散領域（ＳＤＧ）
２が形成されている。拡散領域２は、ｐ＋拡散領域２１
とｎ＋拡散領域２２とを有し、これら拡散領域２１、２
２の上に１本乃至３本のポリシリコンゲート３が配置さ
れている。この実施例では、ポリシリコンゲート３のゲ
ート幅及びダミー配線パターン４のパターン幅を、例え
ば、共に０．３μｍとする。ダミー配線パターン４は、
ポリシリコンゲート３と平行な部分４１と直角な部分４
２とから構成されている。この平行な部分４１がポリシ
リコンゲート３に光近接効果によるゲート幅変動を引き
起こすのであるが、このポリシリコンゲート３とダミー
配線パターン４との間は、一定であるのでポリシリコン
ゲート３にゲート幅変動がある場合は、予め基本セルの
状態で補正を掛けておくことができる。本発明では、こ
のようにレイアウト設計後に行われる光近接効果を修正
するためのダミー配線パターンを形成処理を省略するこ
とができる。すなわち、製品のセル配置以前に基本セル
ライブラリの基本セルにＯＰＣによる補正を施してある
ので製品開発時でのＯＰＣを実施する必要がなく、製品
毎のＯＰＣによる補正に起因するＴＡＴの遅延を防ぐこ
とができ、簡単に最適なポリシリコン配線パターンのマ
スクを作製することができる。
【００１８】また、基本セル内の各ポリシリコン配線パ
ターンの補正値は、基本セル内のポリデータで確定して
いるため各基本セル毎に一度の補正を実施すれば良く、
チップ全体で補正するより補正処理データ量は少なくて
すむ。本発明の基本セルライブラリの基本セルは、すで
に基本セルライブラリに登録されている基本セルに基づ
いて新しい基本セルを形成し、これを新たに基本セルラ
イブラリに登録することができる。
ターンの補正値は、基本セル内のポリデータで確定して
いるため各基本セル毎に一度の補正を実施すれば良く、
チップ全体で補正するより補正処理データ量は少なくて
すむ。本発明の基本セルライブラリの基本セルは、すで
に基本セルライブラリに登録されている基本セルに基づ
いて新しい基本セルを形成し、これを新たに基本セルラ
イブラリに登録することができる。
【００１９】次に、図４及び図５を参照して第３の実施
例を説明する。図４は、本発明の基本セルライブラリの
基本セルの平面図、図５は、図４の基本セルを配置した
チップの平面図である。図に示す本発明の基本セルはス
タンダードセル方式の半導体装置のレイアウトに用いら
れる。図４（ａ）は、この基本セルライブラリに登録さ
れているＡセルである。この基本セルは、セル領域が形
成されたセル枠１に沿ってポリシリコン配線パターンの
ダミー配線パターン４が形成されている。この実施例で
はダミー配線パターン４は、ポリシリコンゲート３と平
行な部分４１のみから構成されている。この平行な部分
４１がポリシリコンゲート３に光近接効果によるゲート
幅変動を引き起こすのでダミー配線パターン４は、ポリ
シリコンゲート３と直角な部分は必要としない。ダミー
配線パターンは、内部配線と平行になっているととも
に、内部配線と同じ幅、略同じ長さの形状を有してい
る。このセル領域にはソース／ドレイン領域となる１対
の拡散領域２が形成されている。拡散領域２は、ｐ＋拡
散領域２１とｎ＋拡散領域２２とを有し、これら拡散領
域２１２２の上に１本のポリシリコンゲート３が配置さ
れている。この実施例では、ポリシリコンゲート３のゲ
ート幅及びダミー配線パターン４のパターン幅を、例え
ば、ともに０．３μｍとする。
例を説明する。図４は、本発明の基本セルライブラリの
基本セルの平面図、図５は、図４の基本セルを配置した
チップの平面図である。図に示す本発明の基本セルはス
タンダードセル方式の半導体装置のレイアウトに用いら
れる。図４（ａ）は、この基本セルライブラリに登録さ
れているＡセルである。この基本セルは、セル領域が形
成されたセル枠１に沿ってポリシリコン配線パターンの
ダミー配線パターン４が形成されている。この実施例で
はダミー配線パターン４は、ポリシリコンゲート３と平
行な部分４１のみから構成されている。この平行な部分
４１がポリシリコンゲート３に光近接効果によるゲート
幅変動を引き起こすのでダミー配線パターン４は、ポリ
シリコンゲート３と直角な部分は必要としない。ダミー
配線パターンは、内部配線と平行になっているととも
に、内部配線と同じ幅、略同じ長さの形状を有してい
る。このセル領域にはソース／ドレイン領域となる１対
の拡散領域２が形成されている。拡散領域２は、ｐ＋拡
散領域２１とｎ＋拡散領域２２とを有し、これら拡散領
域２１２２の上に１本のポリシリコンゲート３が配置さ
れている。この実施例では、ポリシリコンゲート３のゲ
ート幅及びダミー配線パターン４のパターン幅を、例え
ば、ともに０．３μｍとする。
【００２０】このポリシリコンゲート３とダミー配線パ
ターン４との間は、一定であるので、ポリシリコンゲー
ト３にゲート幅変動がある場合は、予め基本セルの状態
で補正を掛けておくことができる。図４（ｂ）は、この
基本セルライブラリに登録されているＢセルであり、ｐ
＋拡散領域２１とｎ＋拡散領域２２の上に２本のポリシ
リコンゲート３が配置されている。セル領域を囲むよう
にポリシリコンゲートのゲート幅と同じ幅のポリシリコ
ン配線パターンのダミー配線パターン４が形成されてい
る。Ａセルと同じ様にダミー配線パターン４は、ポリシ
リコンゲート３と平行な部分４１から構成されている。
図４（ｃ）は、この基本セルライブラリに登録されてい
るＣセルでありｐ＋拡散領域２１とｎ＋拡散領域２２の
上に３本のポリシリコンゲート３が配置されている。セ
ル領域を囲むようにポリシリコンゲートのゲート幅と同
じ幅のポリシリコン配線パターンのダミー配線パターン
４が形成されている。Ａセルと同じ様にダミー配線パタ
ーン４は、ポリシリコンゲート３と平行な部分４１から
構成されている。スタンダードセル方式の半導体装置で
は基本セルライブラリからチップに基本セルをレイアウ
トする。本発明では、図４に示すＡセル、Ｂセル、Ｃセ
ルなどの基本セルをチップにレイアウトすることによっ
て設計工程は終了し、チップ製造工程に移行する。
ターン４との間は、一定であるので、ポリシリコンゲー
ト３にゲート幅変動がある場合は、予め基本セルの状態
で補正を掛けておくことができる。図４（ｂ）は、この
基本セルライブラリに登録されているＢセルであり、ｐ
＋拡散領域２１とｎ＋拡散領域２２の上に２本のポリシ
リコンゲート３が配置されている。セル領域を囲むよう
にポリシリコンゲートのゲート幅と同じ幅のポリシリコ
ン配線パターンのダミー配線パターン４が形成されてい
る。Ａセルと同じ様にダミー配線パターン４は、ポリシ
リコンゲート３と平行な部分４１から構成されている。
図４（ｃ）は、この基本セルライブラリに登録されてい
るＣセルでありｐ＋拡散領域２１とｎ＋拡散領域２２の
上に３本のポリシリコンゲート３が配置されている。セ
ル領域を囲むようにポリシリコンゲートのゲート幅と同
じ幅のポリシリコン配線パターンのダミー配線パターン
４が形成されている。Ａセルと同じ様にダミー配線パタ
ーン４は、ポリシリコンゲート３と平行な部分４１から
構成されている。スタンダードセル方式の半導体装置で
は基本セルライブラリからチップに基本セルをレイアウ
トする。本発明では、図４に示すＡセル、Ｂセル、Ｃセ
ルなどの基本セルをチップにレイアウトすることによっ
て設計工程は終了し、チップ製造工程に移行する。
【００２１】この移行時に光近接効果を修正するための
ダミー配線パターンを改めて形成する必要がないので工
程が簡略化される。配線パターンには、前述のように光
近接効果に基づく幅変動が発生するが、レイアウトに依
存する配線細りが生ずることもあり、これを補正するこ
とも配線パターンの正確な形成を期す上において重要な
問題である。本発明のダミー配線パターンは、この補正
にも有効に対処することができる。図５は、スタンダー
ドセルがレイアウトされているチップの平面図である。
図のチップ１０にはいづれも基本セルライブラリに登録
されている基本セル（Ａ、Ｂ、Ｃ）１が配置されてい
る。基本セルＡ〜Ｃをチップの所定の位置に連続してＡ
ＢＣと配置する。対象とするポリシリコンゲート３とこ
れと近接するポリシリコンゲート３とのチップ１０上で
の位置関係は、チップ上の基本セルのレイアウトの違い
によって両者間の距離が異なるが、レイアウト工程を行
うと自動的に光近接効果に対するパターン形成のための
マスク値補正が行われる。
ダミー配線パターンを改めて形成する必要がないので工
程が簡略化される。配線パターンには、前述のように光
近接効果に基づく幅変動が発生するが、レイアウトに依
存する配線細りが生ずることもあり、これを補正するこ
とも配線パターンの正確な形成を期す上において重要な
問題である。本発明のダミー配線パターンは、この補正
にも有効に対処することができる。図５は、スタンダー
ドセルがレイアウトされているチップの平面図である。
図のチップ１０にはいづれも基本セルライブラリに登録
されている基本セル（Ａ、Ｂ、Ｃ）１が配置されてい
る。基本セルＡ〜Ｃをチップの所定の位置に連続してＡ
ＢＣと配置する。対象とするポリシリコンゲート３とこ
れと近接するポリシリコンゲート３とのチップ１０上で
の位置関係は、チップ上の基本セルのレイアウトの違い
によって両者間の距離が異なるが、レイアウト工程を行
うと自動的に光近接効果に対するパターン形成のための
マスク値補正が行われる。
【００２２】次に、図６及び図７を参照して第４の実施
例を説明する。図６は、本発明の基本セルライブラリの
基本セルの平面図、図７は、図６の基本セルを配置した
チップの平面図である。図に示す本発明の基本セルはス
タンダードセル方式の半導体装置のレイアウトに用いら
れる。図６（ａ）は、この基本セルライブラリに登録さ
れているＡセルである。この基本セルは、セル領域が形
成されたセル枠１に沿ってポリシリコン配線パターンの
ダミー配線パターン４が形成されている。この実施例で
はダミー配線パターン４は、ポリシリコンゲート３と平
行な部分４１のみから構成され、さらに、この平行な部
分は１列に配列された複数の小部分４３から構成されて
いる。第３の実施例と同様にこの平行な部分４１がポリ
シリコンゲート３に光近接効果によるゲート幅変動を引
き起こすのでダミー配線パターン４は、ポリシリコンゲ
ート３と直角な部分は必要としない。このセル領域内の
構造は図４（ａ）の基本セル（Ａセル）と同じである。
このポリシリコンゲート３とダミー配線パターン４との
間は、一定であるので、ポリシリコンゲート３にゲート
幅変動がある場合は、予め基本セルの状態で補正を掛け
ておくことができる。
例を説明する。図６は、本発明の基本セルライブラリの
基本セルの平面図、図７は、図６の基本セルを配置した
チップの平面図である。図に示す本発明の基本セルはス
タンダードセル方式の半導体装置のレイアウトに用いら
れる。図６（ａ）は、この基本セルライブラリに登録さ
れているＡセルである。この基本セルは、セル領域が形
成されたセル枠１に沿ってポリシリコン配線パターンの
ダミー配線パターン４が形成されている。この実施例で
はダミー配線パターン４は、ポリシリコンゲート３と平
行な部分４１のみから構成され、さらに、この平行な部
分は１列に配列された複数の小部分４３から構成されて
いる。第３の実施例と同様にこの平行な部分４１がポリ
シリコンゲート３に光近接効果によるゲート幅変動を引
き起こすのでダミー配線パターン４は、ポリシリコンゲ
ート３と直角な部分は必要としない。このセル領域内の
構造は図４（ａ）の基本セル（Ａセル）と同じである。
このポリシリコンゲート３とダミー配線パターン４との
間は、一定であるので、ポリシリコンゲート３にゲート
幅変動がある場合は、予め基本セルの状態で補正を掛け
ておくことができる。
【００２３】図６（ｂ）は、この基本セルライブラリに
登録されているＢセルであり、セル領域内の構造は、図
４（ｂ）の基本セル（Ｂセル）と同じである。セル領域
を囲むようにポリシリコンゲートのゲート幅と同じ幅の
ポリシリコン配線パターンのダミー配線パターン４が形
成されている。Ａセルと同じ様にダミー配線パターン４
は、ポリシリコンゲート３と平行な部分４１から構成さ
れ、さらに、この平行な部分は１列に配列された複数の
小部分４３から構成されている。図６（ｃ）は、この基
本セルライブラリに登録されているＣセルであり、セル
領域内の構造は、図４（ｃ）の基本セル（Ｃセル）と同
じである。Ａセルと同じ様にダミー配線パターン４は、
ポリシリコンゲート３と平行な部分４１から構成され、
さらに、この平行な部分は１列に配列された複数の小部
分４３から構成されている。ダミー配線パターンは、小
部分から構成されているので、必要な被覆率に合わせて
ダミー配線パターンを形成することができる。スタンダ
ードセル方式の半導体装置では基本セルライブラリから
チップに基本セルをレイアウトする。本発明の半導体装
置の製造工程において、図６に示すＡセル、Ｂセル、Ｃ
セルなどの基本セルをチップにレイアウトすることによ
って設計工程は、終了し、ついでチップ製造工程に移行
する。
登録されているＢセルであり、セル領域内の構造は、図
４（ｂ）の基本セル（Ｂセル）と同じである。セル領域
を囲むようにポリシリコンゲートのゲート幅と同じ幅の
ポリシリコン配線パターンのダミー配線パターン４が形
成されている。Ａセルと同じ様にダミー配線パターン４
は、ポリシリコンゲート３と平行な部分４１から構成さ
れ、さらに、この平行な部分は１列に配列された複数の
小部分４３から構成されている。図６（ｃ）は、この基
本セルライブラリに登録されているＣセルであり、セル
領域内の構造は、図４（ｃ）の基本セル（Ｃセル）と同
じである。Ａセルと同じ様にダミー配線パターン４は、
ポリシリコンゲート３と平行な部分４１から構成され、
さらに、この平行な部分は１列に配列された複数の小部
分４３から構成されている。ダミー配線パターンは、小
部分から構成されているので、必要な被覆率に合わせて
ダミー配線パターンを形成することができる。スタンダ
ードセル方式の半導体装置では基本セルライブラリから
チップに基本セルをレイアウトする。本発明の半導体装
置の製造工程において、図６に示すＡセル、Ｂセル、Ｃ
セルなどの基本セルをチップにレイアウトすることによ
って設計工程は、終了し、ついでチップ製造工程に移行
する。
【００２４】この移行時に光近接効果を修正するための
ダミー配線パターンを改めて形成する必要がないので工
程が簡略化される。配線パターンには、前述のように光
近接効果に基づく幅変動が発生するが、レイアウトに依
存する配線細りが生ずることもあり、これを補正するこ
とも配線パターンの正確な形成を期す上において重要な
問題である。本発明のダミー配線パターンは、この補正
にも有効に対処することができる。図７は、スタンダー
ドセルがレイアウトされているチップの平面図である。
図のチップ１０にはいづれも図６の基本セルライブラリ
に登録されている基本セル（Ａ、Ｂ、Ｃ）１が配置され
ている。基本セルＡ〜Ｃをチップの所定の位置に連続し
てＡＢＣと配置する。対象とするポリシリコンゲート３
とこれと近接するポリシリコンゲート３とのチップ１０
上での位置関係は、チップ上の基本セルのレイアウトの
違いによって両者間の距離が異なるが、レイアウト工程
を行うと自動的に光近接効果に対するパターン形成のた
めのマスク値補正が行われる。
ダミー配線パターンを改めて形成する必要がないので工
程が簡略化される。配線パターンには、前述のように光
近接効果に基づく幅変動が発生するが、レイアウトに依
存する配線細りが生ずることもあり、これを補正するこ
とも配線パターンの正確な形成を期す上において重要な
問題である。本発明のダミー配線パターンは、この補正
にも有効に対処することができる。図７は、スタンダー
ドセルがレイアウトされているチップの平面図である。
図のチップ１０にはいづれも図６の基本セルライブラリ
に登録されている基本セル（Ａ、Ｂ、Ｃ）１が配置され
ている。基本セルＡ〜Ｃをチップの所定の位置に連続し
てＡＢＣと配置する。対象とするポリシリコンゲート３
とこれと近接するポリシリコンゲート３とのチップ１０
上での位置関係は、チップ上の基本セルのレイアウトの
違いによって両者間の距離が異なるが、レイアウト工程
を行うと自動的に光近接効果に対するパターン形成のた
めのマスク値補正が行われる。
【００２５】次に、図８乃至図１０を参照して第５の実
施例を説明する。図８乃至図１０は、本発明の基本セル
ライブラリの基本セルの平面図である。これらの基本セ
ルは、スタンダードセル方式の半導体装置のレイアウト
に用いられる。図８の基本セルは、セル領域が形成され
たセル枠１に沿ってポリシリコン配線パターンのダミー
配線パターン４が形成されている。この実施例ではダミ
ー配線パターン４は、ポリシリコンゲート３と平行な部
分のみから構成され、さらに、この平行な部分は１列に
配列された複数の小部分から構成されている。この平行
な部分がポリシリコンゲート３に光近接効果によるゲー
ト幅変動を引き起こすのでダミー配線パターン４は、ポ
リシリコンゲート３と直角な部分は必要としない。この
セル領域にはソース／ドレイン領域となる１対の拡散領
域２が形成されている。拡散領域２は、ｐ＋拡散領域２
１とｎ＋拡散領域２２とを有し、これら拡散領域２１、
２２の上に１本のポリシリコンゲート３が配置されてい
る。この実施例では、ポリシリコンゲート３のゲート幅
及びダミー配線パターン４のパターン幅を、例えば、と
もに０．３μｍとする。この図の基本セルでは、前記小
部分は拡散領域と同じ程度の大きさである。すなわち、
拡散領域２１は、小部分４４と対向し、拡散領域２２
は、少部分４５と対向している。
施例を説明する。図８乃至図１０は、本発明の基本セル
ライブラリの基本セルの平面図である。これらの基本セ
ルは、スタンダードセル方式の半導体装置のレイアウト
に用いられる。図８の基本セルは、セル領域が形成され
たセル枠１に沿ってポリシリコン配線パターンのダミー
配線パターン４が形成されている。この実施例ではダミ
ー配線パターン４は、ポリシリコンゲート３と平行な部
分のみから構成され、さらに、この平行な部分は１列に
配列された複数の小部分から構成されている。この平行
な部分がポリシリコンゲート３に光近接効果によるゲー
ト幅変動を引き起こすのでダミー配線パターン４は、ポ
リシリコンゲート３と直角な部分は必要としない。この
セル領域にはソース／ドレイン領域となる１対の拡散領
域２が形成されている。拡散領域２は、ｐ＋拡散領域２
１とｎ＋拡散領域２２とを有し、これら拡散領域２１、
２２の上に１本のポリシリコンゲート３が配置されてい
る。この実施例では、ポリシリコンゲート３のゲート幅
及びダミー配線パターン４のパターン幅を、例えば、と
もに０．３μｍとする。この図の基本セルでは、前記小
部分は拡散領域と同じ程度の大きさである。すなわち、
拡散領域２１は、小部分４４と対向し、拡散領域２２
は、少部分４５と対向している。
【００２６】このポリシリコンゲート３とダミー配線パ
ターン４との間は一定であるので、ポリシリコンゲート
３にゲート幅変動がある場合には、予め基本セルの状態
で補正を掛けておくことができる。またダミー配線パタ
ーンは、分割されているので、必要な被覆率に合わせて
ダミー配線パターンを形成することができる。図９の基
本セルは、セル領域が形成されたセル枠に沿ってポリシ
リコン配線パターンのダミー配線パターン４が形成され
ている。この実施例ではダミー配線パターン４は、ポリ
シリコンゲート３が形成された素子領域を完全に囲んで
いる。ダミー配線パターン４のパターン幅ｗ２は、ポリ
シリコンゲート３のゲート幅ｗ１より大きくしている
（ｗ２＞ｗ１）。この様にダミー配線パターンとポリシ
リコンゲートの幅を適宜変えることができる。図１０の
基本セルは、セル領域が形成されたセル枠に沿ってポリ
シリコン配線パターンのダミー配線パターン４が形成さ
れている。また、図９と同じくダミー配線パターン４
は、ポリシリコンゲート３が形成された素子領域を完全
に囲んでいる。ダミー配線パターン４のパターン幅ｗ３
は、ポリシリコンゲート３のゲート幅ｗ１より小さくし
ている（ｗ３＜ｗ１）。このパターン幅をゲート幅より
小さくすることによってチップに形成される基本セルの
面積を小さくできる。また、本発明は、ポリシリコン配
線パターンだけではなく、アルミニウムなどの金属配線
やその他のレイヤにも適用することができる。
ターン４との間は一定であるので、ポリシリコンゲート
３にゲート幅変動がある場合には、予め基本セルの状態
で補正を掛けておくことができる。またダミー配線パタ
ーンは、分割されているので、必要な被覆率に合わせて
ダミー配線パターンを形成することができる。図９の基
本セルは、セル領域が形成されたセル枠に沿ってポリシ
リコン配線パターンのダミー配線パターン４が形成され
ている。この実施例ではダミー配線パターン４は、ポリ
シリコンゲート３が形成された素子領域を完全に囲んで
いる。ダミー配線パターン４のパターン幅ｗ２は、ポリ
シリコンゲート３のゲート幅ｗ１より大きくしている
（ｗ２＞ｗ１）。この様にダミー配線パターンとポリシ
リコンゲートの幅を適宜変えることができる。図１０の
基本セルは、セル領域が形成されたセル枠に沿ってポリ
シリコン配線パターンのダミー配線パターン４が形成さ
れている。また、図９と同じくダミー配線パターン４
は、ポリシリコンゲート３が形成された素子領域を完全
に囲んでいる。ダミー配線パターン４のパターン幅ｗ３
は、ポリシリコンゲート３のゲート幅ｗ１より小さくし
ている（ｗ３＜ｗ１）。このパターン幅をゲート幅より
小さくすることによってチップに形成される基本セルの
面積を小さくできる。また、本発明は、ポリシリコン配
線パターンだけではなく、アルミニウムなどの金属配線
やその他のレイヤにも適用することができる。
【００２７】
【発明の効果】基本セルライブラリに登録された基本セ
ルのセル枠には光近接効果を修正する手段を予め形成し
ておくことにより、基本セル内で回路に使用しているポ
リシリコンゲートとこれに近接するポリシリコン配線の
ダミー配線パターンまでの距離をセル内で確定すること
ができる。その結果基本セル内のすべてのポリシリコン
ゲートの光近接効果によるポリ幅変動の大きさが予測さ
れるので、このポリ幅変動に基づいてゲート幅を補正す
るマスク上のＯＰＣによる補正値をセル内のみで決定す
ることができる。また、製品のセル配置以前に基本セル
ライブラリにＯＰＣによる補正を施してあるので、製品
開発時でのＯＰＣを実施する必要がなく、製品毎のＯＰ
Ｃによる補正に起因するＴＡＴの遅延を防ぐことがで
き、簡単に最適なポリシリコン配線パターンのマスクを
作製することができる。さらに、チップ全体で補正する
より補正処理データ量は少なくてすむ。
ルのセル枠には光近接効果を修正する手段を予め形成し
ておくことにより、基本セル内で回路に使用しているポ
リシリコンゲートとこれに近接するポリシリコン配線の
ダミー配線パターンまでの距離をセル内で確定すること
ができる。その結果基本セル内のすべてのポリシリコン
ゲートの光近接効果によるポリ幅変動の大きさが予測さ
れるので、このポリ幅変動に基づいてゲート幅を補正す
るマスク上のＯＰＣによる補正値をセル内のみで決定す
ることができる。また、製品のセル配置以前に基本セル
ライブラリにＯＰＣによる補正を施してあるので、製品
開発時でのＯＰＣを実施する必要がなく、製品毎のＯＰ
Ｃによる補正に起因するＴＡＴの遅延を防ぐことがで
き、簡単に最適なポリシリコン配線パターンのマスクを
作製することができる。さらに、チップ全体で補正する
より補正処理データ量は少なくてすむ。
【図１】本発明の基本セルライブラリの基本セルの平面
図。
図。
【図２】本発明の基本セルライブラリの基本セルの平面
図。
図。
【図３】本発明の基本セルライブラリの基本セルの平面
図。
図。
【図４】本発明の基本セルライブラリの基本セルの平面
図。
図。
【図５】図４の基本セルを配置したチップの平面図。
【図６】本発明の基本セルライブラリの基本セルの平面
図。
図。
【図７】図６の基本セルを配置したチップの平面図。
【図８】本発明の基本セルライブラリの基本セルの平面
図。
図。
【図９】本発明の基本セルライブラリの基本セルの平面
図。
図。
【図１０】本発明の基本セルライブラリの基本セルの平
面図。
面図。
【図１１】本発明の基本セルに基づいて形成されたマス
クの平面図。
クの平面図。
【図１２】従来の基本セルライブラリの基本セルの平面
図。
図。
【図１３】従来の基本セルライブラリの基本セルの平面
図。
図。
【図１４】従来の基本セルを配置したチップの平面図。
【図１５】従来の基本セルを配置したチップの平面図。
【図１６】ポリ近接効果に対するマスク値補正を示す
図。
図。
【図１７】光近接効果により変化する配線幅の配線間依
存性を説明する特性図及び配線パターン平面図。
存性を説明する特性図及び配線パターン平面図。
１・・・セル枠、 ２・・・拡散領域、 ３・・・
ポリシリコンゲート、４・・・ダミー配線パターン（ポ
リシリコン配線パターン）、２１、２１１、２１２・・
・ｐ＋拡散領域、２２、２２１、２２２・・・ｎ＋拡散
領域、４１・・・ポリシリコンゲートと平行な部分、４
２・・・ポリシリコンゲートと直角な部分、４３・・・
平行な部分の小部分、４４・・・ｐ＋拡散領域と対向す
る小部分、４５・・・ｎ＋拡散領域と対向する小部分。
ポリシリコンゲート、４・・・ダミー配線パターン（ポ
リシリコン配線パターン）、２１、２１１、２１２・・
・ｐ＋拡散領域、２２、２２１、２２２・・・ｎ＋拡散
領域、４１・・・ポリシリコンゲートと平行な部分、４
２・・・ポリシリコンゲートと直角な部分、４３・・・
平行な部分の小部分、４４・・・ｐ＋拡散領域と対向す
る小部分、４５・・・ｎ＋拡散領域と対向する小部分。
Claims (24)
- 【請求項１】 ダミー配線パターンが外周に配置されて
いる基本セルを少なくとも１つ備えていることを特徴と
する半導体装置。 - 【請求項２】 前記ダミー配線パターンは、基本セルの
内部配線のレイアウト依存性により生じる細りを補正す
る機能を有していることを特徴とする請求項１に記載の
半導体装置。 - 【請求項３】 前記基本セルは、その内部配線と前記ダ
ミー配線パターンとによって生じる光近接効果による前
記内部配線の細りを補正するレイアウト構造を特徴とす
る請求項１又は請求項２に記載の半導体装置。 - 【請求項４】 ダミー配線パターンは、前記基本セルの
外周全体を囲むように配置されていることを特徴とする
請求項１乃至請求項３のいづれかに記載の半導体装置。 - 【請求項５】 ダミー配線パターンは、前記基本セルの
内部配線と平行に配置されていることを特徴とする請求
項４に記載の半導体装置。 - 【請求項６】 ダミー配線パターンは、複数の小部分か
ら構成されていることを特徴とする請求項５に記載の半
導体装置。 - 【請求項７】 前記内部配線は、ゲート電極であること
を特徴とする請求項２乃至請求項６のいづれかに記載の
半導体装置。 - 【請求項８】 前記基本セルは複数含まれており、各ダ
ミー配線パターンは、すべて同一規則に基づいて配置さ
れていることを特徴とする請求項１乃至請求項７のいづ
れかに記載の半導体装置。 - 【請求項９】 前記各ダミー配線パターンは、前記基本
セル内においてすべて同一形状、同じ大きさ、同じ配置
であることを特徴とする請求項８に記載の半導体装置。 - 【請求項１０】 ダミー配線パターンを有する基本セル
を少なくとも１つ備えていることを特徴とする基本セル
ライブラリ。 - 【請求項１１】 ダミー配線パターンは、前記基本セル
の外周に配置されていることを特徴とする請求項１０に
記載の基本セルライブラリ。 - 【請求項１２】 ダミー配線パターンは、前記基本セル
の外周全体を囲む様に配置されていることを特徴とする
請求項１１に記載の基本セルライブラリ。 - 【請求項１３】 ダミー配線パターンは、前記基本セル
の内部配線と平行に配置されていることを特徴とする請
求項１１又は請求項１２に記載の基本セルライブラリ。 - 【請求項１４】 ダミー配線パターンは、複数の小部分
から構成されていることを特徴とする請求項１０乃至請
求項１３のいづれかに記載の基本セルライブラリ。 - 【請求項１５】 前記内部配線は、ゲート電極であるこ
とを特徴とする請求項１０乃至請求項１４のいづれかに
記載の基本セルライブラリ。 - 【請求項１６】 複数の基本ゲートを半導体基板上に実
現するレイアウト構造の第１の基本セルを用意する工程
と、 前記第１の基本セルの外周にダミー配線パターンを配置
することによって第２の基本セルを形成する工程とを備
えていることを特徴とする基本セルライブラリの形成方
法。 - 【請求項１７】 前記ダミー配線パターンは、前記第１
の基本セルの内部配線と同じ幅と実質的に同じ長さとを
有していることを特徴とする請求項１６に記載の基本セ
ルライブラリの形成方法。 - 【請求項１８】 前記第２の基本セルに形成されたダミ
ー配線パターンの前記内部配線と平行に配置された部分
は、すべて同じ長さであることを特徴とする請求項１６
又は請求項１７に記載の基本セルライブラリの形成方
法。 - 【請求項１９】 複数の基本ゲートを半導体基板上に実
現するレイアウト構造の第１の基本セルを用意する工程
と、 前記第１の基本セルの領域境界にダミー配線パターンを
形成することによって第２の基本セルを形成する工程
と、 前記半導体基板に前記第２の基本セルを用いて半導体集
積回路をレイアウトする工程とを備えていることを特徴
とする半導体装置の製造方法。 - 【請求項２０】 前記第２の基本セルは、その内部配線
と前記ダミー配線パターンとによって生じる光近接効果
による前記内部配線の細りを補正するレイアウト構造を
特徴とする請求項１９に記載の半導体装置の製造方法。 - 【請求項２１】 ダミー配線パターンをその領域境界に
沿って形成した複数種の基本セルを用意する工程と、 前記複数種の基本セルから少なくとも２つの基本セルを
選び出し、そのダミー配線パターンの一部を重ねること
によって、新しい基本セルを形成し、これを基本セルレ
イアウトライブラリにストックする工程とを備えている
ことを特徴とする半導体装置の製造方法。 - 【請求項２２】 ダミー配線パターンが外周に配置され
ている基本セル部を少なくとも１つ備えていることを特
徴とするマスク。 - 【請求項２３】 ダミー配線パターンは、前記基本セル
部の外周全体を囲むように配置されていることを特徴と
する請求項２２に記載のマスク。 - 【請求項２４】 前記基本セル部は複数含まれており、
各ダミー配線パターンは、すべて同一規則に基づいて配
置されていることを特徴とする請求項２２又は請求項２
３に記載のマスク。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20423696A JP3311244B2 (ja) | 1996-07-15 | 1996-07-15 | 基本セルライブラリ及びその形成方法 |
| TW086109113A TW434829B (en) | 1996-07-15 | 1997-06-28 | Semiconductor device and manufacturing method thereof, cell database and manufacturing method thereof, the photo mask |
| EP97111750A EP0820100A3 (en) | 1996-07-15 | 1997-07-10 | Semiconductor device and manufacturing method for the same, basic cell library and manufacturing method for the same, and mask |
| KR1019970032167A KR100284104B1 (ko) | 1996-07-15 | 1997-07-11 | 반도체장치및그제조방법,로직셀라이브러리및그제조방법,반도체집적회로및폴리데이터 |
| US08/891,842 US5847421A (en) | 1996-07-15 | 1997-07-14 | Logic cell having efficient optical proximity effect correction |
| US09/167,536 US6194252B1 (en) | 1996-07-15 | 1998-10-07 | Semiconductor device and manufacturing method for the same, basic cell library and manufacturing method for the same, and mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20423696A JP3311244B2 (ja) | 1996-07-15 | 1996-07-15 | 基本セルライブラリ及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032253A true JPH1032253A (ja) | 1998-02-03 |
| JP3311244B2 JP3311244B2 (ja) | 2002-08-05 |
Family
ID=16487110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20423696A Expired - Fee Related JP3311244B2 (ja) | 1996-07-15 | 1996-07-15 | 基本セルライブラリ及びその形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5847421A (ja) |
| EP (1) | EP0820100A3 (ja) |
| JP (1) | JP3311244B2 (ja) |
| KR (1) | KR100284104B1 (ja) |
| TW (1) | TW434829B (ja) |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200882A (ja) * | 1998-12-31 | 2000-07-18 | Samsung Electronics Co Ltd | 半導体装置のレイアウト方法及びその半導体装置 |
| JP2001230250A (ja) * | 2000-02-14 | 2001-08-24 | Hitachi Ltd | 半導体装置およびその製造方法並びにマスクパターンの生成方法 |
| KR20020065851A (ko) * | 2001-02-07 | 2002-08-14 | 닛뽄덴끼 가부시끼가이샤 | 광 근접 효과 보정 방법 |
| KR20060041547A (ko) * | 2004-11-09 | 2006-05-12 | 동부일렉트로닉스 주식회사 | Ｏｐｃ 마스크 제조 방법 |
| JP2006148116A (ja) * | 2004-11-18 | 2006-06-08 | Agere Systems Inc | シャロー・トレンチ・アイソレーションの応力効果および光学的近接効果を相殺することによって半導体デバイスを製造する方法 |
| JP2007123682A (ja) * | 2005-10-31 | 2007-05-17 | Elpida Memory Inc | 基本セル設計方法、レイアウト設計方法、設計装置およびプログラム |
| US7279727B2 (en) | 2004-07-22 | 2007-10-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2008020751A (ja) * | 2006-07-13 | 2008-01-31 | National Institute Of Advanced Industrial & Technology | マスクパターン設計方法およびそれを用いた半導体装置の製造方法 |
| WO2008023660A1 (fr) * | 2006-08-25 | 2008-02-28 | National Institute Of Advanced Industrial Science And Technology | Procédé de conception d'un modèle de masque et procédé de fabrication d'un dispositif semi-conducteur comprenant ce dernier |
| WO2008029611A1 (fr) * | 2006-09-05 | 2008-03-13 | National Institute Of Advanced Industrial Science And Technology | Procédé de conception de motif de masque, dispositif de conception de motif de masque et procédé de fabrication de dispositif semi-conducteur |
| JP2008145691A (ja) * | 2006-12-08 | 2008-06-26 | Toshiba Corp | 危険箇所集計方法、パターン修正方法およびプログラム |
| WO2008090816A1 (ja) * | 2007-01-26 | 2008-07-31 | National Institute Of Advanced Industrial Science And Technology | マスクパターン設計方法および半導体装置の製造方法 |
| JP2008276179A (ja) * | 2007-05-02 | 2008-11-13 | Dongbu Hitek Co Ltd | マスク設計方法 |
| US7503026B2 (en) | 2004-12-20 | 2009-03-10 | Panasonic Corporation | Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit |
| US7594216B2 (en) | 2003-09-04 | 2009-09-22 | Kabushiki Kaisha Toshiba | Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask |
| WO2010001506A1 (ja) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | 半導体集積回路装置 |
| US7685551B2 (en) | 2005-06-30 | 2010-03-23 | Panasonic Corporation | Semiconductor integrated circuit, standard cell, standard cell library, semiconductor integrated circuit designing method, and semiconductor integrated circuit designing equipment |
| US7800140B2 (en) | 2007-03-16 | 2010-09-21 | Panasonic Corporation | Semiconductor integrated circuit |
| US8004014B2 (en) | 2008-07-04 | 2011-08-23 | Panasonic Corporation | Semiconductor integrated circuit device having metal interconnect regions placed symmetrically with respect to a cell boundary |
| JP2011238782A (ja) * | 2010-05-11 | 2011-11-24 | Panasonic Corp | パターン形成方法 |
| US8431967B2 (en) | 2009-10-19 | 2013-04-30 | Panasonic Corporation | Semiconductor device |
| WO2013121485A1 (ja) * | 2012-02-13 | 2013-08-22 | パナソニック株式会社 | フォトマスク及びそれを用いたパターン形成方法 |
| JP2013222127A (ja) * | 2012-04-18 | 2013-10-28 | Fujitsu Semiconductor Ltd | セルライブラリおよびパターンデータ生成方法 |
| US8930857B2 (en) | 2011-06-10 | 2015-01-06 | Renesas Electronics Corporation | Mask data verification apparatus, design layout verification apparatus, method thereof, and computer program thereof |
| JP2015034973A (ja) * | 2013-07-10 | 2015-02-19 | キヤノン株式会社 | パターンの作成方法、プログラムおよび情報処理装置 |
| JP2018050072A (ja) * | 2007-08-02 | 2018-03-29 | テラ イノヴェイションズ インク | 集積回路デバイス |
Families Citing this family (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6499003B2 (en) * | 1998-03-03 | 2002-12-24 | Lsi Logic Corporation | Method and apparatus for application of proximity correction with unitary segmentation |
| TW396398B (en) * | 1998-06-11 | 2000-07-01 | United Microelectronics Corp | Method for designing the assist feature to increase the process window |
| JP2000077609A (ja) * | 1998-08-28 | 2000-03-14 | Hitachi Ltd | 半導体集積回路装置 |
| US6691297B1 (en) * | 1999-03-04 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI |
| US6238824B1 (en) | 1999-08-31 | 2001-05-29 | Micron Technology, Inc. | Method for designing and making photolithographic reticle, reticle, and photolithographic process |
| TW419723B (en) * | 1999-10-12 | 2001-01-21 | Vanguard Int Semiconduct Corp | Method of fabricating the capacitor array and its peripheral trench mask |
| US6426269B1 (en) | 1999-10-21 | 2002-07-30 | International Business Machines Corporation | Dummy feature reduction using optical proximity effect correction |
| KR100313280B1 (ko) * | 1999-10-25 | 2001-11-07 | 한신혁 | 반도체 장치의 전도배선 마스크 제조방법 |
| US6323113B1 (en) | 1999-12-10 | 2001-11-27 | Philips Electronics North America Corporation | Intelligent gate-level fill methods for reducing global pattern density effects |
| JP3912949B2 (ja) * | 1999-12-28 | 2007-05-09 | 株式会社東芝 | フォトマスクの形成方法及び半導体装置の製造方法 |
| TW486821B (en) * | 2000-01-10 | 2002-05-11 | Springsoft Inc | Method and system for constructing and manipulating a physical integrated circuit layout of a multiple-gate semiconductor device |
| US6316152B1 (en) | 2000-01-18 | 2001-11-13 | Taiwan Semiconductor Manufacturing Company | OPC method to improve e-beam writing time |
| US6737199B1 (en) | 2000-01-31 | 2004-05-18 | Taiwan Semiconductor Manufacturing Company | Using new pattern fracturing rules for optical proximity correction mask-making to improve critical dimension uniformity |
| US6555895B1 (en) | 2000-07-17 | 2003-04-29 | General Semiconductor, Inc. | Devices and methods for addressing optical edge effects in connection with etched trenches |
| US6418551B1 (en) * | 2000-08-03 | 2002-07-09 | Avant! Corporation | Design rule checking tools and methods that use waiver layout patterns to waive unwanted dimensional check violations |
| US6794677B2 (en) * | 2000-10-02 | 2004-09-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method for fabricating the same |
| KR100378195B1 (ko) | 2001-02-21 | 2003-03-29 | 삼성전자주식회사 | 패턴의 밀도에 연속적으로 조절되는 밀도를 갖는 더미패턴군들을 포함하는 마스크용 데이터 생성 방법 및그러한 생성 방법이 저장된 기록매체 |
| US6703641B2 (en) * | 2001-11-16 | 2004-03-09 | International Business Machines Corporation | Structure for detecting charging effects in device processing |
| US6734046B1 (en) * | 2001-11-28 | 2004-05-11 | Reshape, Inc. | Method of customizing and using maps in generating the padring layout design |
| US20040009409A1 (en) * | 2002-07-11 | 2004-01-15 | Jiunn-Ren Hwang | Optical proximity correction method |
| US6807663B2 (en) * | 2002-09-23 | 2004-10-19 | Numerical Technologies, Inc. | Accelerated layout processing using OPC pre-processing |
| JP4620942B2 (ja) * | 2003-08-21 | 2011-01-26 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク |
| US7353492B2 (en) * | 2004-02-26 | 2008-04-01 | International Business Machines Corporation | Method of IC fabrication, IC mask fabrication and program product therefor |
| JP2005268610A (ja) * | 2004-03-19 | 2005-09-29 | Matsushita Electric Ind Co Ltd | スタンダードセルの設計方法及び半導体集積回路 |
| JP4248451B2 (ja) * | 2004-06-11 | 2009-04-02 | パナソニック株式会社 | 半導体装置およびそのレイアウト設計方法 |
| JP2006054430A (ja) * | 2004-07-12 | 2006-02-23 | Renesas Technology Corp | 半導体装置 |
| US9070623B2 (en) * | 2004-12-15 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling gate formation for high density cell layout |
| JP2006276079A (ja) * | 2005-03-28 | 2006-10-12 | National Institute Of Advanced Industrial & Technology | 光リソグラフィの光近接補正におけるマスクパターン設計方法および設計装置ならびにこれを用いた半導体装置の製造方法 |
| US7305643B2 (en) * | 2005-05-12 | 2007-12-04 | Freescale Semiconductor, Inc. | Method of tiling analog circuits that include resistors and capacitors |
| US7343581B2 (en) * | 2005-06-27 | 2008-03-11 | Tela Innovations, Inc. | Methods for creating primitive constructed standard cells |
| US7244975B2 (en) * | 2005-07-05 | 2007-07-17 | United Microelectronics Corp. | High-voltage device structure |
| WO2007038972A1 (en) * | 2005-09-20 | 2007-04-12 | Freescale Semiconductor, Inc. | Method of making an integrated circuit |
| KR100712996B1 (ko) * | 2005-09-20 | 2007-05-02 | 주식회사 하이닉스반도체 | 패턴더미를 갖는 반도체소자 및 패턴더미를 이용한반도체소자의 제조방법 |
| JP4575274B2 (ja) * | 2005-10-31 | 2010-11-04 | 富士通セミコンダクター株式会社 | パターンレイアウト、レイアウトデータの生成方法及び半導体装置 |
| JP2007129026A (ja) * | 2005-11-02 | 2007-05-24 | Nec Electronics Corp | 半導体装置および配線パターン形成方法、マスク配線データ発生方法 |
| US7934184B2 (en) * | 2005-11-14 | 2011-04-26 | Takumi Technology Corporation | Integrated circuit design using modified cells |
| US7590968B1 (en) | 2006-03-01 | 2009-09-15 | Tela Innovations, Inc. | Methods for risk-informed chip layout generation |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US7932545B2 (en) | 2006-03-09 | 2011-04-26 | Tela Innovations, Inc. | Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US8225239B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining and utilizing sub-resolution features in linear topology |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US7943967B2 (en) | 2006-03-09 | 2011-05-17 | Tela Innovations, Inc. | Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US8225261B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining contact grid in dynamic array architecture |
| US8247846B2 (en) | 2006-03-09 | 2012-08-21 | Tela Innovations, Inc. | Oversized contacts and vias in semiconductor chip defined by linearly constrained topology |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US8245180B2 (en) | 2006-03-09 | 2012-08-14 | Tela Innovations, Inc. | Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same |
| US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| JP4476232B2 (ja) * | 2006-03-10 | 2010-06-09 | 三菱重工業株式会社 | 成膜装置のシーズニング方法 |
| US7577049B1 (en) | 2006-08-08 | 2009-08-18 | Tela Innovations, Inc. | Speculative sense enable tuning apparatus and associated methods |
| US7765515B2 (en) * | 2007-02-03 | 2010-07-27 | Anchor Semiconductor, Inc. | Pattern match based optical proximity correction and verification of integrated circuit layout |
| US7979829B2 (en) * | 2007-02-20 | 2011-07-12 | Tela Innovations, Inc. | Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods |
| US8286107B2 (en) | 2007-02-20 | 2012-10-09 | Tela Innovations, Inc. | Methods and systems for process compensation technique acceleration |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| JP2008311361A (ja) * | 2007-06-13 | 2008-12-25 | Nec Electronics Corp | 半導体集積回路、半導体集積回路のレイアウト設計方法、及び半導体集積回路の自動レイアウトプログラム |
| US7681166B2 (en) * | 2007-09-28 | 2010-03-16 | Synopsys, Inc. | Method and apparatus for performing dummy-fill by using a set of dummy-fill cells |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| JP5415710B2 (ja) * | 2008-04-10 | 2014-02-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US20090261419A1 (en) * | 2008-04-22 | 2009-10-22 | Shu-Ping Fang | Semiconductor device having assist features and manufacturing method thereof |
| JP5292005B2 (ja) * | 2008-07-14 | 2013-09-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| SG192532A1 (en) | 2008-07-16 | 2013-08-30 | Tela Innovations Inc | Methods for cell phasing and placement in dynamic array architecture and implementation of the same |
| US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| CN101930966B (zh) * | 2009-06-24 | 2014-07-02 | 联华电子股份有限公司 | 电路布局结构及缩小集成电路布局的方法 |
| US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| US9646958B2 (en) * | 2010-03-17 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including dummy structures and methods of forming the same |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
| JP5603768B2 (ja) * | 2010-12-28 | 2014-10-08 | 株式会社東芝 | 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路 |
| US8643069B2 (en) | 2011-07-12 | 2014-02-04 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
| JP5554303B2 (ja) | 2011-09-08 | 2014-07-23 | 株式会社東芝 | 半導体集積回路および半導体集積回路の設計方法 |
| US8673755B2 (en) | 2011-10-27 | 2014-03-18 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
| CN102664142B (zh) * | 2012-04-19 | 2014-10-22 | 浙江大学 | 对现有版图填充冗余多晶硅条阵列的插入方法 |
| US9136170B2 (en) | 2012-05-30 | 2015-09-15 | United Microelectronics Corp. | Through silicon via (TSV) structure and process thereof |
| USD729808S1 (en) * | 2013-03-13 | 2015-05-19 | Nagrastar Llc | Smart card interface |
| US8836129B1 (en) | 2013-03-14 | 2014-09-16 | United Microelectronics Corp. | Plug structure |
| US9438237B1 (en) * | 2013-04-19 | 2016-09-06 | Pdf Solutions, Inc. | High-yielding standard cell library and circuits made therefrom |
| US8759885B1 (en) * | 2013-04-30 | 2014-06-24 | Freescale Semiconductor, Inc. | Standard cell for semiconductor device |
| US9009633B2 (en) * | 2013-05-06 | 2015-04-14 | United Microelectronics Corp. | Method of correcting assist feature |
| US9710588B2 (en) * | 2014-08-05 | 2017-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of generating modified layout for RC extraction |
| USD780763S1 (en) * | 2015-03-20 | 2017-03-07 | Nagrastar Llc | Smart card interface |
| USD776664S1 (en) * | 2015-05-20 | 2017-01-17 | Chaya Coleena Hendrick | Smart card |
| US10789407B1 (en) | 2016-03-30 | 2020-09-29 | Silicon Technologies, Inc. | Analog design tool having a cell set, and related methods |
| US9641161B1 (en) | 2016-05-02 | 2017-05-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flip-flop with delineated layout for reduced footprint |
| US10930675B2 (en) * | 2018-11-20 | 2021-02-23 | Samsung Electronics Co., Ltd. | Semiconductor device |
| EP4060738A4 (en) * | 2021-02-05 | 2022-11-30 | Changxin Memory Technologies, Inc. | STANDARD CELL TEMPLATE AND SEMICONDUCTOR STRUCTURE |
| KR20220130681A (ko) * | 2021-03-17 | 2022-09-27 | 창신 메모리 테크놀로지즈 아이엔씨 | 집적회로 및 이의 배치 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4520269A (en) * | 1982-11-03 | 1985-05-28 | International Business Machines Corporation | Electron beam lithography proximity correction method |
| JPH0828467B2 (ja) * | 1988-11-15 | 1996-03-21 | 株式会社東芝 | 半導体装置 |
| JPH03171735A (ja) * | 1989-11-30 | 1991-07-25 | Matsushita Electron Corp | 半導体装置の製造方法 |
| EP0471535B1 (en) * | 1990-08-13 | 1998-01-28 | Nec Corporation | Semiconductor memory device |
| JP3132582B2 (ja) * | 1991-07-12 | 2001-02-05 | 日本電気株式会社 | 半導体装置 |
| US5278105A (en) * | 1992-08-19 | 1994-01-11 | Intel Corporation | Semiconductor device with dummy features in active layers |
| US5441915A (en) * | 1992-09-01 | 1995-08-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Process of fabrication planarized metallurgy structure for a semiconductor device |
| JPH077064A (ja) * | 1993-06-16 | 1995-01-10 | Hiroshima Nippon Denki Kk | 半導体集積回路 |
| KR100194130B1 (ko) * | 1994-03-30 | 1999-06-15 | 니시무로 타이죠 | 반도체 패키지 |
| US5682323A (en) * | 1995-03-06 | 1997-10-28 | Lsi Logic Corporation | System and method for performing optical proximity correction on macrocell libraries |
| US5553273A (en) * | 1995-04-17 | 1996-09-03 | International Business Machines Corporation | Vertex minimization in a smart optical proximity correction system |
| US5663017A (en) * | 1995-06-07 | 1997-09-02 | Lsi Logic Corporation | Optical corrective techniques with reticle formation and reticle stitching to provide design flexibility |
| US5705301A (en) * | 1996-02-27 | 1998-01-06 | Lsi Logic Corporation | Performing optical proximity correction with the aid of design rule checkers |
| US5723233A (en) * | 1996-02-27 | 1998-03-03 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
-
1996
- 1996-07-15 JP JP20423696A patent/JP3311244B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-28 TW TW086109113A patent/TW434829B/zh not_active IP Right Cessation
- 1997-07-10 EP EP97111750A patent/EP0820100A3/en not_active Withdrawn
- 1997-07-11 KR KR1019970032167A patent/KR100284104B1/ko not_active IP Right Cessation
- 1997-07-14 US US08/891,842 patent/US5847421A/en not_active Expired - Fee Related
-
1998
- 1998-10-07 US US09/167,536 patent/US6194252B1/en not_active Expired - Fee Related
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200882A (ja) * | 1998-12-31 | 2000-07-18 | Samsung Electronics Co Ltd | 半導体装置のレイアウト方法及びその半導体装置 |
| JP2012049549A (ja) * | 1998-12-31 | 2012-03-08 | Samsung Electronics Co Ltd | 半導体装置のレイアウト方法及びその半導体装置 |
| JP2001230250A (ja) * | 2000-02-14 | 2001-08-24 | Hitachi Ltd | 半導体装置およびその製造方法並びにマスクパターンの生成方法 |
| KR20020065851A (ko) * | 2001-02-07 | 2002-08-14 | 닛뽄덴끼 가부시끼가이샤 | 광 근접 효과 보정 방법 |
| US7594216B2 (en) | 2003-09-04 | 2009-09-22 | Kabushiki Kaisha Toshiba | Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask |
| US7279727B2 (en) | 2004-07-22 | 2007-10-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US7709900B2 (en) | 2004-07-22 | 2010-05-04 | Panasonic Corporation | Semiconductor device |
| KR20060041547A (ko) * | 2004-11-09 | 2006-05-12 | 동부일렉트로닉스 주식회사 | Ｏｐｃ 마스크 제조 방법 |
| JP2006148116A (ja) * | 2004-11-18 | 2006-06-08 | Agere Systems Inc | シャロー・トレンチ・アイソレーションの応力効果および光学的近接効果を相殺することによって半導体デバイスを製造する方法 |
| US7503026B2 (en) | 2004-12-20 | 2009-03-10 | Panasonic Corporation | Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit |
| US8261225B2 (en) | 2005-06-30 | 2012-09-04 | Panasonic Corporation | Semiconductor integrated circuit, standard cell, standard cell library, semiconductor integrated circuit designing method, and semiconductor integrated circuit designing equipment |
| US7685551B2 (en) | 2005-06-30 | 2010-03-23 | Panasonic Corporation | Semiconductor integrated circuit, standard cell, standard cell library, semiconductor integrated circuit designing method, and semiconductor integrated circuit designing equipment |
| JP2007123682A (ja) * | 2005-10-31 | 2007-05-17 | Elpida Memory Inc | 基本セル設計方法、レイアウト設計方法、設計装置およびプログラム |
| JP2008020751A (ja) * | 2006-07-13 | 2008-01-31 | National Institute Of Advanced Industrial & Technology | マスクパターン設計方法およびそれを用いた半導体装置の製造方法 |
| JP4714930B2 (ja) * | 2006-08-25 | 2011-07-06 | 独立行政法人産業技術総合研究所 | マスクパターン設計方法およびそれを用いた半導体装置の製造方法 |
| WO2008023660A1 (fr) * | 2006-08-25 | 2008-02-28 | National Institute Of Advanced Industrial Science And Technology | Procédé de conception d'un modèle de masque et procédé de fabrication d'un dispositif semi-conducteur comprenant ce dernier |
| JP2008064820A (ja) * | 2006-09-05 | 2008-03-21 | National Institute Of Advanced Industrial & Technology | マスクパターン設計方法、マスクパターン設計装置および半導体装置の製造方法 |
| WO2008029611A1 (fr) * | 2006-09-05 | 2008-03-13 | National Institute Of Advanced Industrial Science And Technology | Procédé de conception de motif de masque, dispositif de conception de motif de masque et procédé de fabrication de dispositif semi-conducteur |
| JP4714854B2 (ja) * | 2006-09-05 | 2011-06-29 | 独立行政法人産業技術総合研究所 | マスクパターン設計方法、マスクパターン設計装置および半導体装置の製造方法 |
| JP2008145691A (ja) * | 2006-12-08 | 2008-06-26 | Toshiba Corp | 危険箇所集計方法、パターン修正方法およびプログラム |
| WO2008090816A1 (ja) * | 2007-01-26 | 2008-07-31 | National Institute Of Advanced Industrial Science And Technology | マスクパターン設計方法および半導体装置の製造方法 |
| US7800140B2 (en) | 2007-03-16 | 2010-09-21 | Panasonic Corporation | Semiconductor integrated circuit |
| JP2008276179A (ja) * | 2007-05-02 | 2008-11-13 | Dongbu Hitek Co Ltd | マスク設計方法 |
| JP2018050072A (ja) * | 2007-08-02 | 2018-03-29 | テラ イノヴェイションズ インク | 集積回路デバイス |
| US8004014B2 (en) | 2008-07-04 | 2011-08-23 | Panasonic Corporation | Semiconductor integrated circuit device having metal interconnect regions placed symmetrically with respect to a cell boundary |
| US8159013B2 (en) | 2008-07-04 | 2012-04-17 | Panasonic Corporation | Semiconductor integrated circuit device having a dummy metal wiring line |
| JP2010016258A (ja) * | 2008-07-04 | 2010-01-21 | Panasonic Corp | 半導体集積回路装置 |
| US8368225B2 (en) | 2008-07-04 | 2013-02-05 | Panasonic Corporation | Semiconductor integrated circuit device having improved interconnect accuracy near cell boundaries |
| WO2010001506A1 (ja) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | 半導体集積回路装置 |
| US8698273B2 (en) | 2008-07-04 | 2014-04-15 | Panasonic Corporation | Semiconductor integrated circuit device having improved interconnect accuracy near cell boundaries |
| US8791507B2 (en) | 2009-10-19 | 2014-07-29 | Panasonic Corporation | Semiconductor device |
| US8431967B2 (en) | 2009-10-19 | 2013-04-30 | Panasonic Corporation | Semiconductor device |
| JP2011238782A (ja) * | 2010-05-11 | 2011-11-24 | Panasonic Corp | パターン形成方法 |
| US8930857B2 (en) | 2011-06-10 | 2015-01-06 | Renesas Electronics Corporation | Mask data verification apparatus, design layout verification apparatus, method thereof, and computer program thereof |
| JPWO2013121485A1 (ja) * | 2012-02-13 | 2015-05-11 | パナソニックＩｐマネジメント株式会社 | フォトマスク及びそれを用いたパターン形成方法 |
| WO2013121485A1 (ja) * | 2012-02-13 | 2013-08-22 | パナソニック株式会社 | フォトマスク及びそれを用いたパターン形成方法 |
| JP2013222127A (ja) * | 2012-04-18 | 2013-10-28 | Fujitsu Semiconductor Ltd | セルライブラリおよびパターンデータ生成方法 |
| JP2015034973A (ja) * | 2013-07-10 | 2015-02-19 | キヤノン株式会社 | パターンの作成方法、プログラムおよび情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100284104B1 (ko) | 2001-04-02 |
| US6194252B1 (en) | 2001-02-27 |
| EP0820100A3 (en) | 2001-05-16 |
| US5847421A (en) | 1998-12-08 |
| JP3311244B2 (ja) | 2002-08-05 |
| EP0820100A2 (en) | 1998-01-21 |
| TW434829B (en) | 2001-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3311244B2 (ja) | 基本セルライブラリ及びその形成方法 | |
| US8458627B2 (en) | Semiconductor device including logic circuit having areas of different optical proximity accuracy | |
| JP3916462B2 (ja) | 集積回路の位相シフトおよびトリム・マスクを決定する方法および装置 | |
| US7103870B2 (en) | Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI | |
| US7594216B2 (en) | Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask | |
| US8330248B2 (en) | Semiconductor device, mask for fabrication of semiconductor device, and optical proximity correction method | |
| US7859111B2 (en) | Computer implemented method for designing a semiconductor device, an automated design system and a semiconductor device | |
| US7770145B2 (en) | Semiconductor device pattern creation method, pattern data processing program, and semiconductor device manufacturing method | |
| US20060033049A1 (en) | Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium | |
| US8143724B2 (en) | Standard cell and semiconductor device including the same | |
| JP2002055431A (ja) | マスクデータパターン生成方法 | |
| US6519758B2 (en) | Method of checking exposure patterns formed over photo-mask | |
| JP2004288685A (ja) | 半導体集積回路のレイアウト設計方法およびレイアウト設計用プログラム | |
| JPH11283906A (ja) | 半導体集積回路装置又は集積回路製造用板状物の製造方法 | |
| JP2002289695A (ja) | 半導体集積回路のレイアウト方法 | |
| JP2887972B2 (ja) | 半導体集積回路装置の製造方法 | |
| TW202310073A (zh) | 積體電路 | |
| JP2002365812A (ja) | 半導体装置の製造方法 | |
| JPH1092940A (ja) | レイアウト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |