JP4575274B2 - パターンレイアウト、レイアウトデータの生成方法及び半導体装置 - Google Patents
パターンレイアウト、レイアウトデータの生成方法及び半導体装置 Download PDFInfo
- Publication number
- JP4575274B2 JP4575274B2 JP2005316456A JP2005316456A JP4575274B2 JP 4575274 B2 JP4575274 B2 JP 4575274B2 JP 2005316456 A JP2005316456 A JP 2005316456A JP 2005316456 A JP2005316456 A JP 2005316456A JP 4575274 B2 JP4575274 B2 JP 4575274B2
- Authority
- JP
- Japan
- Prior art keywords
- gate wiring
- diffusion region
- pattern
- layout
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 102
- 238000005452 bending Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
半導体装置の製造プロセスにおいて、直角に屈曲するパターンは露光工程及びエッチング工程において角部内側で丸まりの発生が避けられない。トランジスタを構成する拡散領域あるいはゲート配線でこのような丸まりが発生すると、トランジスタ特性に悪影響を及ぼす。そこで、パターンの丸まりによる特性劣化を防止することが必要となっている。
図13は、ウェハ上に形成しようとするMOSトランジスタのパターンレイアウトの別の例を示す。直線状の拡散領域6上にはゲート配線7がレイアウトされる。ゲート配線7は、別のトランジスタのゲートや別の配線との接続位置に向かって直角に屈曲されている。
以下、この発明を具体化した第一の実施の形態を図面に従って説明する。図1は、この実施の形態のレイアウトデータ生成方法により生成されるMOSトランジスタのパターンレイアウトを示し、図11に示す従来のパターンレイアウトに基づいて、マスクの位置合わせ精度に関わらず、トランジスタ特性を安定化させ得るパターンレイアウトが生成される。
図1は、上記のようなレイアウトデータ生成処理に基づいて生成されたパターンレイアウトの一例を示す。拡散領域11の上層にはポリシリコン層で形成されるゲート配線12が拡散領域11に対し直交する方向にレイアウトされる。
図2(c)は、拡散領域15上に形成されたゲート配線16の位置が、マスクの位置合わせ誤差により、丸まり17bに近づく方向にずれた場合を示す。この場合には、丸まり17b上に重なるゲート配線16のゲート幅は、図2(a)のW+ΔWよりさらに増大して、W+ΔW+αとなるが、丸まり17a上に重なるゲート配線16のゲート幅は、図2(a)のW+ΔWより減少してW+ΔW−αとなる。
図3は、上記ステップ4において拡散領域11の屈曲部13とは逆方向に屈曲された補助パターン18を形成する場合のレイアウトパターンを示す。そして、ゲート配線12はその両縁と屈曲部13及び補助パターン18との距離Dが同一となるようにレイアウトされる。
図4(c)は、拡散領域19上に形成されたゲート配線20の位置が、マスクの位置合わせ誤差により、丸まり17cに近づく方向にずれた場合を示す。この場合には、丸まり17c上に重なるゲート配線20のゲート幅は、図4(a)のW+ΔWよりさらに増大して、W+ΔW+αとなるが、丸まり17a上に重なるゲート配線20のゲート幅は、図4(a)のW+ΔWより減少してW+ΔW−αとなる。
図5は、ウェハ上に形成しようとするMOSトランジスタのパターンレイアウトの別の例を示し、図13に示す従来のパターンレイアウトに基づいてマスクの位置合わせ精度に関わらず、トランジスタ特性を安定化させ得るパターンレイアウトを生成したものである。
図5は、上記のようなレイアウトデータ生成処理に基づいて生成されたパターンレイアウトの一例を示す。直線状の拡散領域21上にはゲート配線22が拡散領域に直交する方向にレイアウトされる。拡散領域21の一側において、ゲート配線22には別のトランジスタのゲートや別の配線との接続位置に向かって直角に屈曲される屈曲部23が形成されている。
図6(c)は、マスクの位置合わせ誤差により、拡散領域25が丸まり27bに近づく方向に相対的にずれた場合を示す。この場合には、丸まり27bで拡散領域25に重なるゲート配線26のゲート長は、図6(a)のL+ΔLよりさらに増大して、L+ΔL+αとなるが、丸まり27aで拡散領域25に重なるゲート配線26のゲート長は、図6(a)のL+ΔLより減少してL+ΔL−αとなる。
図7は、上記ステップ14においてゲート配線22の屈曲部23とは逆方向に屈曲された補助パターン28を形成する場合のレイアウトパターンを示す。そして、ゲート配線22は拡散領域21の両縁と屈曲部23及び補助パターン28との距離Dが同一となるようにレイアウトされる。
図8(c)は、マスクの位置合わせ誤差により、拡散領域29が丸まり27cに近づく方向に相対的にずれた場合を示す。この場合には、丸まり27cで拡散領域29に重なるゲート配線30のゲート長は、図8(a)のL+ΔLよりさらに増大して、L+ΔL+αとなるが、丸まり27aで拡散領域29に重なるゲート配線30のゲート長は、図8(a)のL+ΔLより減少してL+ΔL−αとなる。
上記のようなレイアウトデータあるいはレイアウトパターンを生成することにより、次に示す作用効果を得ることができる。
(1)マスクの位置合わせ誤差によるゲート幅あるいはゲート長の変動を防止することができる。従って、拡散領域あるいはゲート配線の角部内側に発生する丸まりとマスクの位置合わせ誤差に起因するトランジスタ特性の変動を防止することができる。
(2)ステップ1〜ステップ5に示すレイアウトデータ生成処理をマスクあるいはレチクルのパターン生成処理時に行うことにより、拡散領域あるいはゲート配線の角部内側に発生する丸まりとマスクの位置合わせ誤差に起因するトランジスタ特性の変動を防止可能としたマスクあるいはレチクルを形成することができる。
(3)マスクあるいはレチクルの位置合わせ誤差を含まない状態でのゲート幅あるいはゲート長の変動によるトランジスタ特性の変動を、トランジスタネットリストを発生する素子認識のアルゴリズムあるいはトランジスタの素子特性を表すモデルに反映させることができる。従って、シミュレーションの精度を向上させることができる。
・拡散領域あるいはゲート配線の屈曲部は、丸まりが拡散領域あるいはゲート配線に重なる範囲で検出してもよい。
12,16,20,22,26,30 ゲート配線
13,23 屈曲部
14,18,24,28 補助パターン
Claims (8)
- ゲート配線に直交する方向にレイアウトされる拡散領域に、該ゲート配線の一側でL字形に屈曲する屈曲部を備えたパターンレイアウトであって、
前記ゲート配線の他側において前記ゲート配線に平行する方向にレイアウトされ、該ゲート配線との間隔が前記屈曲部と前記ゲート配線との間隔と同一となる補助パターンを前記拡散領域に備えたことを特徴とするパターンレイアウト。 - 前記補助パターンと前記屈曲部は、同一方向に設けたことを特徴とする請求項1記載のパターンレイアウト。
- 前記補助パターンと前記屈曲部は、互いに逆方向に設けたことを特徴とする請求項1記載のパターンレイアウト。
- ゲート配線に直交する方向にレイアウトされる拡散領域のパターンにおいて、前記ゲート配線の一側でL字形に屈曲する屈曲部を検索し、前記ゲート配線の他側において前記ゲート配線に平行する方向にレイアウトされ該ゲート配線との間隔が前記屈曲部と前記ゲート配線との間隔と同一となる補助パターンを前記拡散領域に付加することを特徴とするレイアウトデータの生成方法。
- 拡散領域に直交する方向にレイアウトされるゲート配線のパターンにおいて、前記拡散領域の一側でL字形に屈曲する位置での丸まりに応じた領域内に前記拡散領域を含む屈曲部を前記ゲート配線のパターンから検索し、前記拡散領域の他側において前記拡散領域に平行する方向にレイアウトされ該拡散領域との間隔が前記屈曲部と前記拡散領域との間隔と同一となる補助パターンを前記ゲート配線のパターンに付加することを特徴とするレイアウトデータの生成方法。
- 前記補助パターンは、前記屈曲部と同一方向に付加することを特徴とする請求項4又は5記載のレイアウトデータの生成方法。
- 前記補助パターンは、前記屈曲部と逆方向に付加することを特徴とする請求項4又は5記載のレイアウトデータの生成方法。
- ゲート配線に直交する方向にレイアウトされる拡散領域に、該ゲート配線の一側でL字形に屈曲する屈曲部を備えたパターンレイアウトが形成される半導体装置であって、
前記パターンレイアウトは、前記ゲート配線の他側において前記ゲート配線に平行する方向にレイアウトされ、該ゲート配線との間隔が前記屈曲部とゲート配線との間隔と同一となる補助パターンを前記拡散領域に備えることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005316456A JP4575274B2 (ja) | 2005-10-31 | 2005-10-31 | パターンレイアウト、レイアウトデータの生成方法及び半導体装置 |
US11/589,145 US7493582B2 (en) | 2005-10-31 | 2006-10-30 | Pattern layout and layout data generation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005316456A JP4575274B2 (ja) | 2005-10-31 | 2005-10-31 | パターンレイアウト、レイアウトデータの生成方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007121867A JP2007121867A (ja) | 2007-05-17 |
JP4575274B2 true JP4575274B2 (ja) | 2010-11-04 |
Family
ID=37995103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005316456A Expired - Fee Related JP4575274B2 (ja) | 2005-10-31 | 2005-10-31 | パターンレイアウト、レイアウトデータの生成方法及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7493582B2 (ja) |
JP (1) | JP4575274B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100187609A1 (en) | 2009-01-27 | 2010-07-29 | Synopsys, Inc. | Boosting transistor performance with non-rectangular channels |
US20100320558A1 (en) * | 2009-06-18 | 2010-12-23 | Hsien-Chang Chang | Circuit layout structure and method to scale down ic layout |
JP2015505160A (ja) * | 2011-12-14 | 2015-02-16 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 低減されたトランジスタリーク電流のためのゲート丸め |
JP5974779B2 (ja) * | 2012-09-27 | 2016-08-23 | ブラザー工業株式会社 | 無線通信システム、無線通信装置、および、通信制御プログラム |
US9443758B2 (en) | 2013-12-11 | 2016-09-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Connecting techniques for stacked CMOS devices |
JP6194798B2 (ja) | 2014-01-09 | 2017-09-13 | ブラザー工業株式会社 | 通信機器とプリンタ |
CN112347731B (zh) * | 2020-10-29 | 2022-07-19 | 海光信息技术股份有限公司 | 集成电路模块级布局中判断直角多边形的角的类型的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077298A (ja) * | 1998-08-28 | 2000-03-14 | Sony Corp | パターン形成方法 |
JP2001125251A (ja) * | 1999-10-25 | 2001-05-11 | Nec Corp | 光近接効果補正方法 |
JP2002319665A (ja) * | 2000-09-21 | 2002-10-31 | Matsushita Electric Ind Co Ltd | Cmos型基本セル及びこれを使用した半導体集積回路の製造方法 |
JP2004046880A (ja) * | 2003-07-18 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 回路パラメータ抽出装置 |
JP2004303767A (ja) * | 2003-03-28 | 2004-10-28 | Fujitsu Ltd | 半導体装置 |
JP2005243759A (ja) * | 2004-02-25 | 2005-09-08 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の評価方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60202343A (ja) | 1984-03-27 | 1985-10-12 | Nec Corp | 相補型半導体湿度センサ |
JPS6252974A (ja) * | 1985-08-30 | 1987-03-07 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH0437622Y2 (ja) | 1987-09-25 | 1992-09-03 | ||
JP2500318B2 (ja) * | 1989-05-25 | 1996-05-29 | 工業技術院長 | 半導体装置の製造方法 |
US5850093A (en) * | 1989-11-20 | 1998-12-15 | Tarng; Huang Chang | Uni-directional flash device |
JP3238551B2 (ja) * | 1993-11-19 | 2001-12-17 | 沖電気工業株式会社 | 電界効果型トランジスタの製造方法 |
JP2823819B2 (ja) * | 1994-06-27 | 1998-11-11 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP3311244B2 (ja) * | 1996-07-15 | 2002-08-05 | 株式会社東芝 | 基本セルライブラリ及びその形成方法 |
JPH10200097A (ja) * | 1997-01-07 | 1998-07-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP3219051B2 (ja) * | 1998-05-08 | 2001-10-15 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3971513B2 (ja) * | 1998-07-24 | 2007-09-05 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US6235597B1 (en) * | 1999-08-06 | 2001-05-22 | International Business Machines Corporation | Semiconductor structure having reduced silicide resistance between closely spaced gates and method of fabrication |
JP2002198525A (ja) * | 2000-12-27 | 2002-07-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002305302A (ja) * | 2001-04-06 | 2002-10-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
IL156497A (en) * | 2002-06-20 | 2007-08-19 | Samsung Electronics Co Ltd | Image sensor and method of fabricating the same |
JP2004342730A (ja) * | 2003-05-14 | 2004-12-02 | Sharp Corp | 半導体記憶装置、半導体装置及びそれらの製造方法、並びに携帯電子機器、並びにicカード |
US7755162B2 (en) * | 2004-05-06 | 2010-07-13 | Sidense Corp. | Anti-fuse memory cell |
-
2005
- 2005-10-31 JP JP2005316456A patent/JP4575274B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-30 US US11/589,145 patent/US7493582B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077298A (ja) * | 1998-08-28 | 2000-03-14 | Sony Corp | パターン形成方法 |
JP2001125251A (ja) * | 1999-10-25 | 2001-05-11 | Nec Corp | 光近接効果補正方法 |
JP2002319665A (ja) * | 2000-09-21 | 2002-10-31 | Matsushita Electric Ind Co Ltd | Cmos型基本セル及びこれを使用した半導体集積回路の製造方法 |
JP2004303767A (ja) * | 2003-03-28 | 2004-10-28 | Fujitsu Ltd | 半導体装置 |
JP2004046880A (ja) * | 2003-07-18 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 回路パラメータ抽出装置 |
JP2005243759A (ja) * | 2004-02-25 | 2005-09-08 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の評価方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070096158A1 (en) | 2007-05-03 |
JP2007121867A (ja) | 2007-05-17 |
US7493582B2 (en) | 2009-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4575274B2 (ja) | パターンレイアウト、レイアウトデータの生成方法及び半導体装置 | |
US7482661B2 (en) | Pattern forming method and semiconductor device manufactured by using said pattern forming method | |
TWI463246B (zh) | 半導體裝置及其製造方法,暨半導體製造用遮罩及光近接處理方法 | |
JP5957127B2 (ja) | 半導体装置 | |
US7673258B2 (en) | Design data creating method, design data creating program product, and manufacturing method of semiconductor device | |
US7741221B2 (en) | Method of forming a semiconductor device having dummy features | |
US8431967B2 (en) | Semiconductor device | |
US9530731B2 (en) | Method of optical proximity correction for modifying line patterns and integrated circuits with line patterns modified by the same | |
CN100592494C (zh) | 修正接触孔金属覆盖层布图设计的方法 | |
US20100234973A1 (en) | Pattern verifying method, method of manufacturing a semiconductor device and pattern verifying program | |
TWI472015B (zh) | 動態陣列結構 | |
US20090305148A1 (en) | Pattern data creating method, photomask fabricating method, and method of manufacturing semiconductor device | |
US20090001596A1 (en) | Conductive line structure | |
US20080076047A1 (en) | Method of forming image contour for predicting semiconductor device pattern | |
US20070281218A1 (en) | Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density | |
US7146599B2 (en) | Method for using asymmetric OPC structures on line ends of semiconductor pattern layers | |
US20240258178A1 (en) | Method of detecting overlay of patterns and method of forming patterns using the same | |
JP2012033641A (ja) | ポリシリコン抵抗の設計方法及び半導体装置の製造方法 | |
JP2006139165A (ja) | セルを記録した記録媒体及び半導体集積回路 | |
KR100620190B1 (ko) | 게이트 라인의 스케일링 방법 | |
JP4146827B2 (ja) | 基準値設定方法、パターン判定方法、アライメント検査装置、半導体装置製造システム、半導体製造工場および半導体装置の製造方法 | |
KR100850114B1 (ko) | 반도체 소자의 접속 홀 보정 방법 | |
JP2005141104A (ja) | フォトマスク | |
JP2007129094A (ja) | 半導体装置 | |
JP2006309267A (ja) | 半導体装置用図形パターンの補正方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100707 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100819 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |