JP4714930B2 - マスクパターン設計方法およびそれを用いた半導体装置の製造方法 - Google Patents
マスクパターン設計方法およびそれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4714930B2 JP4714930B2 JP2008530891A JP2008530891A JP4714930B2 JP 4714930 B2 JP4714930 B2 JP 4714930B2 JP 2008530891 A JP2008530891 A JP 2008530891A JP 2008530891 A JP2008530891 A JP 2008530891A JP 4714930 B2 JP4714930 B2 JP 4714930B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- pattern
- region
- cells
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Description
本発明の他の目的は、実用的な時間でマスクパターン発生を可能にし、半導体装置の製作期間を短縮する方法を提供することにある。
本発明のさらに他の目的は、半導体装置の製造コストを削減することのできるマスクパターン設計方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
前記複数のセルの各々は、
前記セルのセル境界から内側に向かう領域であって、そのセルの周辺に配置された他のセルから形状変化の影響を受ける可能性のある第1領域の情報と、
前記セルのセル境界から外側に向かう領域であって、そのセルの周辺に配置された他のセルに対して形状変化の影響を与える可能性がある第2領域の情報とを有しており、
前記OPCの補正量を調整する工程においては、前記複数のセルのうち、互いに隣接するセルの前記第1領域と前記第2領域とが重なる領域について前記OPCの補正量を調整するものである。
前記複数のセルの各々は、
前記セルのセル境界から内側に向かう領域であって、そのセルの周辺に配置された他のセルから形状変化の影響を受ける可能性のある第1領域の情報と、
前記セルのセル境界から外側に向かう領域であって、そのセルの周辺に配置された他のセルに対して形状変化の影響を与える可能性がある第2領域の情報とを有しており、
前記OPCの補正量を調整する工程においては、前記複数のセルのうち、互いに隣接するセルの前記第1領域と前記第2領域とが重なる領域について前記OPCの補正量を調整するものである。
また、マスクパターン設計に際してOPC処理時間を短縮できるので、半導体装置の製造TATを短縮することができる。その結果、半導体装置の製造コストを削減することができる。
101a〜101f 光透過部
102a〜102f 遮光部
110 単位セル
111n n型半導体領域
111p p型半導体領域
112 多結晶シリコン膜
112A ゲート電極
115 絶縁膜
116 シリコン窒化膜
117 レジスト膜
117a〜117d レジストパターン
118 溝
119 絶縁膜
120 ゲート絶縁膜
121a、121b 層間絶縁膜
1001 セル
1002 幅
1003 セル部境界領域
1004 アクティブ領域(拡散層領域)
1005 ゲートおよびゲート配線
1005a ゲート配線パターン
1006 導通孔
1006a〜1006e パターン
1008a〜1008e パターン
1009a〜1009e 相互作用領域
1020 中心位置
cell セル
LP 設計パターン
CL セル外周線(セル境界)
PL パターン外周線
本検討例1の有効性を検証するため、図1に示すSRAM(Static RAM)のゲートに使われているマスクパターンの1つをセルとして、これに本検討例1を適用した。
まず、周辺環境によりマスクパターンの転写に影響があるかどうかの検証実験を行った。次に、その中でも影響が最も強いパターンに、本検討例1の手法である遺伝的アルゴリズムを用いたパターン設計手法を適用し、最適化できるかどうかの検証実験を行った。以降で述べる実験では、表1に示すようなリソグラフィ条件の下で検証を行った。
まず、マスクパターンが周辺環境の違いによって影響されるかどうかの検証実験を行った。この検証実験に用いたマスクパターンP1〜P10をそれぞれ図2〜図11に示す。これら10個のマスクパターンP1〜P10は、90nmの幅で設計されているため、理想的な線幅は90nmとなっている。本実験では、これらの転写パターンを作成し、図12(図1に示す領域S12の拡大図)に示す線幅(S31)と間隙(S32)の2つの値を評価値として比較することで、周辺環境の影響を検証した。なお、上記転写パターンは、光学シミュレーション・ソフトによって生成したものである。このようなソフトとして、例えばリソテックジャパン社の「SOLID−C」が当業者に周知である(参照URL;<http://www.ltj.co.jp/index.html>)。
表2に上記マスクパターンP1〜P10の転写パターンの2つの評価値を示す。
検証実験1で実証された周辺環境による影響が、本検討例1の手法により解決されるかどうかの検証実験を行った。本検証実験では、最も簡単な例として、検証実験1において最も影響のあったマスクパターンP3(図14)を、最も理想に近いマスクパターンP1(図15)を目標に最適化するシミュレーションを行った。本シミュレーションにおいて、図16(図1に示す領域S12の転写パターンの拡大図)に示したセル内の2箇所(S71およびS72)を最適化パラメータとして、本検討例1の手法による最適化を行った。
初期化:解候補としての染色体をランダムに複数生成し、集団を形成する。解くべき最適化問題は、スカラー値を返す評価関数として表現される。
染色体の評価:評価関数を用いて染色体を評価し、各染色体の適応度を計算する。
次世代集団の生成:遺伝的操作(選択、交叉、突然変異)を用いて、高い適応度を持つ染色体ほど多くの子孫を残せる機会を与える。
探索終了基準判定:あらかじめ与えられた条件が満たされるまで、染色体の評価と次世代集団の生成を繰り返す。
「初期染色体集団の発生」では通常、「染色体表現の定義」で決められた規則に則って、N個の染色体がランダムに発生される。これは、解くべき最適化問題の特性は不明で、どのような染色体が優れているのかはまったく不明なためである。しかし、問題に関する何らかの先見的知識がある場合は、解空間において適応度が高いと予測される領域を中心にして染色体集団を発生させることにより、探索速度や精度を向上できる場合もある。
「次世代集団の生成」では、各染色体の適応度をもとに、染色体集団に遺伝的操作を施して、次世代の染色体集団を生成する。遺伝的操作の代表的な手続きとして、選択、交叉、突然変異などがあり、これらを総称して遺伝的操作と呼ぶ。
「交叉」では、選択によって抽出された染色体群の中から、所定の確率で染色体対をランダムに選択し、それらの遺伝子の一部を組み変えることで、新しい染色体を作る操作である。
「探索終了基準判定」では、生成された次世代の染色体集団が、探索を終了するための基準を満たしているか否かを調べる。基準が満たされた場合は、探索を終了し、その時点での染色体集団中で最も適応度の高い染色体を、求める最適化問題の解とする。終了条件が満たされない場合は、「染色体の評価」の処理に戻って探索を続ける。探索処理の終了基準は解くべき最適化問題の性質に依存するが、代表的なものとして次のようなものがある。
(a)染色体集団中の最大の適応度が、ある閾値より大きくなった。
(b)染色体集団全体の平均の適応度が、ある閾値より大きくなった。
(c)染色体集団の適応度の増加率が、ある閾値以下の世代が一定の期間以上続いた。
(d)世代交代の回数が、あらかじめ定めた回数に到達した。
本シミュレーションでは、図16に示したセル内の2箇所(S71およびS72)を最適化パラメータとすることから、変数ベクトルXをX=(x1,x2)のように2次元ベクトルとみなし、各要素xi(i=1,2)を実数で表現する。なお、S73は常にS72と等しい値を取るものとした。
適応度を陽関数で定義することはできないため、以下のような4ステップからなる適応度計算の手続きを採用する。
ステップ(1):染色体から一意に定まる変数ベクトルを用いて、図形パターンを再構成する。
ステップ(2):光学シミュレーションを行い、露光パターンを計算する。
ステップ(3):計算された露光パターンについて、図12に示す線幅(S31)と間隙(S32)とを計測し、設計値との誤差の和を計算する。
ステップ(4):ここでの目標は、設計値に限りなく近い露光パターンを得ることであるため、誤差が小さいほどよい。そこで、計測された誤差の和の逆数を適応度とする。
上記「初期化:染色体表現の定義」において決められたルールに従い、ここでは2つの実数値要素からなるベクトルを染色体とする。染色体数Nは100とし、擬似乱数発生器を使用して100個の染色体をランダムに生成する。
上記「初期化:評価関数の決定」において決められた染色体の評価手順に従い、すべての染色体を評価し、適応度を計算する。
本実施の形態では、ルーレット選択を使用する。これは、各染色体が次世代に生存できる確率を適応度に比例させる方式である。すなわち、適応度が高ければそれだけルーレット上の配置が多くなり、ルーレットを回した時の当たる確率が大きくなる。具体的には、染色体集団のサイズをN、i番目の染色体の適応度をFi、全染色体の適応度の総和をΣとしたとき、各染色体を(Fi÷Σ)の確率で抽出する手続きをN回繰り返すことで実現される。上記の場合、染色体数は100なので、100回繰り返すことにより、次世代の染色体100個が選ばれることになる。
本実施の形態では、一様交叉を使用する。これは、各染色体集団から2つの染色体を選び出し、各遺伝子座において、遺伝子である変数を交換するかどうかをランダムに決定する方法である。具体的には、選び出された2つの染色体を、それぞれX1=(x1 1,x1 2)とX2=(x2 1,x2 2)とし、1/2の確率で0または1を出力する乱数発生を2回行う。1度目の乱数は、1番目の遺伝子座に対するもので、1ならばx1 1とx2 1を交換し、0ならば交換しない。2番目の遺伝子座に対する処理も同様である。
本実施の形態では、一様分布に従う突然変異率PMで選び出された遺伝子座に対し、正規分布に従って生成された乱数を足し合わせる処理を採用する。ここで、突然変異率PM=1/50、正規分布の平均u=0、標準偏差σ=5×10^9に設定した。
本実施の形態では、設計値との誤差が0である染色体が発見されたとき、あるいは染色体の評価を5000回行ったときに探索を終了することにした。
以上のような遺伝的アルゴリズムを用いて検証実験を行った結果、図16に示したパラメータを最適化することにより、表3のような結果が得られた。
本願のマスクパターン設計法で設計したマスクを用いて半導体装置の製造を行った検討例2を説明する。
図19(c)において、一点鎖線で囲まれた部分は単位セル110であり、p型ウエル領域PWの表面のn型半導体領域111n上に形成された2個のnMOS部Qnと、n型ウエル領域NWの表面のp型半導体領域111p上に形成された2個のpMOS部Qpとから構成される。
本検討例2において、各変数は図形の寸法を直接的に示す実数として扱う。すなわち、変数ベクトルXの各要素xi(i=1,2,...,10)を実数で表現し、それぞれは、図25におけるpi(i=1,2,...,10)に対応するものとする。
染色体の適応度を得るための方法として、ここでは前記検討例1と同様の手続きを採用する。ただし、ステップ(3)における寸法の測定は図28に示す4箇所(a1〜a4)で行った。通常の半導体チップの製造において、要求される寸法精度に関して、わずかな誤差も許されない部分や、精度が要求されない部分が混在している。そこで、高い精度が要求される部分を選択的に寸法計測して適応度計算を行うことにより、マスク設計者の意図を反映した最適化を容易にすることができる。同様に、マスク設計段階において、光近接効果の出やすい箇所を特定することが可能な場合、適応度を算出するときに、その部分に大きく重み付けを施すことにより、調整の難しい箇所から優先的に最適化を容易にすることができる。
前記検討例1と同様に、ランダムに初期染色体集団を発生させる。探索速度を向上させるために、モデルベースOPCで補正した結果に微小な摂動をかけた初期集団からスタートしてもよい。
前記検討例1と同様に、上記「初期化:評価関数の決定」において決められた染色体の評価手順に従ってすべての染色体を評価し、適応度を計算する。
前記検討例1と同様に、ルーレット選択法を使用する。トーナメント選択法やランク選択法などの交叉方式や、MGG(Minimal Generation Gap)方式などの世代交代モデルを使用してもよい(参考文献:佐藤ら、「遺伝的アルゴリズムにおける世代交代モデルの提案と評価」、人工知能学会誌、Vol.12, No.5, 1997)。
前記検討例1と同様に、一様交叉を使用する。その他に、ランダムに選択された遺伝子座を交換するのではなく、荷重平均して得られる値を用いてもよい。
探索速度や精度を向上させるため、実数値表現された染色体向けに開発された交叉方式であるUNDX(Unimodal Normal Distribution Crossover)や、シンプレクス交叉、EDX(Extrapolation-directed Crossover)などを使用してもよい(参考文献:佐久間ら、「実数値GAによる非線形関数の最適化:探索空間の高次元化における問題点とその解決法」、第15回人工知能学会全国大会、第2回AI若手の集い、MYCOM2001, 2001)。
染色体を2値ベクトルで表現する場合には、一様交叉以外に、多点交叉を使用することもできる。
前記検討例1と同様に、正規分布に従って生成される乱数を用いた突然変異を使用する。探索速度や精度を向上させるため、集団全体の適応度の向上速度を監視し、一定期間以上向上しなかった場合に突然変異率を一時的に増大させるAdaptive Mutation法を併用してもよい。
前記検討例1と同様に、設計値との誤差が0若しくは一定値以下となった場合、あるいは染色体の評価回数が一定値以上になった場合に探索を終了させる。
前記検討例1に記載のマスクパターン生成方法を用いてSRAM部分と論理回路部分とを持つシステムLSIを製造した。このシステムLSIの最小ゲート幅は40nmで、最小ピッチは160nmである。論理回路部は任意ピッチ配線を許し、セル間では最小間隔以外の配置制限も設けていない。このため、従来からのIPが継承でき、プラットフォームとしての展開性が高く、多品種に応用できるレイアウトルールとなっている。
本願の調整すべき変数の他の検討例を示す。図31の符号1001は、対象としたセルライブラリのセルであり、この中に形成されたパターンは、あらかじめセル単体でOPC処理が施されている。この中で、周囲に配置されたセルの影響によりOPCの修正を受けるパターンの含まれる領域がハッチングで示す周辺(Peripheral)領域(第1領域)であり、その幅1002は、露光装置の露光波長λ、使用したレンズの開口数NA、使用したレジストの酸拡散定数、および規格寸法精度などに依存する。
図32に示されたゲート幅w1、コンタクト−拡散層間合わせ余裕d1、d2、隣接セル間との解像不良(パターン繋がり不良)回避余裕s1、拡散層へのゲート配線乗り上げ不良回避余裕s2が再OPC調整部位である。ゲート幅w1が規格の精度に収まらない場合は、狭チャネル効果によるトランジスタ特性の劣化が起こり、コンタクト−拡散層間合わせ余裕d1、d2が取れなくなると、接触抵抗の増加による導通不良が起こる。
図37に示されたゲート長l1、隣接セル間との解像不良(パターン繋がり不良)回避余裕s4、拡散層へのゲート配線乗り上げ不良回避余裕s3、アクティブ領域からの突き出し量p1が再OPC調整部位である。ゲート長11が規格の精度に収まらない場合は、トランジスタの閾値電圧コントロールがままならなくなってトランジスタ特性が大いにばらつくため、回路動作が不安定となる。
図42にコンタクト層のレイアウト例を示す。外部セルの影響を受けてOPCを補正処理するパターンは、外部セルのパターン1008a〜1008eからの相互作用領域1009a〜1009eにかかるパターンであり、図中の符号1006a〜1006eで示される。これらの相互作用領域1009a〜1009eの半径は、レジストの酸拡散定数、規格寸法精度などに依存するが、1.62λ/NAである。図43に示すように、この再OPCのかかるパターン1006fの変数は、高さh5、幅h6であり、またその中心位置1020も変数として位置ずれ補正も行なう。これらの変数を前述の遺伝的アルゴリズム手法を用いて調整した。
前記検討例4において、セルをEDAツールで扱う場合に最適なデータ構造を示す。図52は、検討例4に基づいて設計されたセルのデータ構造を示す模式図である。セルのデータ構造は、同図(a)に示される設計パターン、同図(b)に示されるOPC図形パターン、アジャスタブル(Adjustable)領域(第1領域)および評価点の4要素からなる。
設計パターンは、従来のスタンダードセルとまったく同じデータ構造にしてある。そのため、既存のEDAツールとの互換性を容易に保つことができる。OPC図形パターンは、前記検討例1に記載の方法を用いて生成される。
前記検討例5に基づく構造を有するセルを配置し、前記検討例4によるOPC調整したマスクパターンにおいて、回路の一部を修正しても局所的な計算でOPEの補正が可能であることを示す。
このように、本発明の手法を用いることにより、レイアウト後に回路の一部に修正があっても、局所的な補正でOPCが実行できることが分かる。
まず、本実施の形態の半導体装置を構成するセルのデータ構造の一例を説明する。図53〜図56は、上記EDAツールで扱うのに最適な本実施の形態の半導体装置のセルのデータ構造の一例の模式図を示している。
上記アジャスタブル領域の幅W1と、上記外向き影響範囲の幅W2とは同じであるが、サラウンディング領域(第2領域)の幅W3,W4は、アジャスタブル領域の幅W1よりも小さい。これは、以下のような理由からである。
セルcellの外部からの影響は、任意のパターンの隣接セルcellに対応可能なようにセル外周線CLを基準とする必要がある。すなわち、アジャスタブル領域は、セル外周線CLを基準としてそこからセルcellの内側に幅W1だけ確保する必要がある。
なお、本実施の形態においても、OPC図形情報および評価点については図52(b)を用いて説明したのと同じなので省略する。
例えば本実施の形態では作成されたマスクを半導体装置の製造工程(縮小投影露光工程)に適用した場合について説明したが、これに限定されるものではなく、例えば液晶装置、マイクロマシンまたは磁気ヘッド等における所望のパターンを縮小投影露光する工程に適用することができる。
Claims (11)
- (a)マスクパターンを露光してパターンを転写する際に生じる形状変化を補正する近接効果補正を、セルライブラリに含まれる複数のセルごとに施す工程と、
(b)前記近接効果補正が施された前記複数のセルを配置してマスクパターンを設計する工程と、
(c)前記工程(b)の後、前記複数のセルの前記近接効果補正の補正量を調整する工程とを含み、
前記複数のセルの各々は、
前記セルのセル境界から内側に向かう領域であって、そのセルの周辺に配置された他のセルから前記形状変化の影響を受ける可能性のある第1領域の情報と、
前記セルのセル境界から外側に向かう領域であって、そのセルの周辺に配置された他のセルに対して前記形状変化の影響を与える可能性がある第2領域の情報とを有しており、
前記工程(c)においては、前記複数のセルのうち、互いに隣接するセルの前記第1領域と前記第2領域とが重なる領域について前記近接効果補正の補正量を調整することを特徴とするマスクパターン設計方法。 - 請求項1記載のマスクパターン設計方法において、前記第2領域の幅は、前記第1領域の幅よりも小さいことを特徴とするマスクパターン設計方法。
- 請求項1記載のマスクパターン設計方法において、前記第1領域の幅は、パターン露光に用いる露光光の波長をλ、露光機のレンズの開口数をNAとすると、前記互いに隣接するセルのセル境界から内側に1.62λ/NAであることを特徴とするマスクパターン設計方法。
- 請求項1記載のマスクパターン設計方法において、前記第1領域の幅は、パターン露光に用いる露光光の波長をλ、露光機のレンズの開口数をNAとすると、前記互いに隣接するセルのセル境界から内側に1.12λ/NAであることを特徴とするマスクパターン設計方法。
- (a)マスクパターンを露光してパターンを転写する際に生じる形状変化を補正する近接効果補正を、セルライブラリに含まれる複数のセルごとに施す工程と、
(b)前記近接効果補正が施された前記複数のセルを配置してマスクパターンを設計する工程と、
(c)前記工程(b)の後、前記複数のセルの前記近接効果補正の補正量を調整する工程と、
(d)前記工程(c)の後、前記マスクパターンを露光して半導体ウエハにパターンを転写する工程とを含み、
前記複数のセルの各々は、
前記セルのセル境界から内側に向かう領域であって、そのセルの周辺に配置された他のセルから前記形状変化の影響を受ける可能性のある第1領域の情報と、
前記セルのセル境界から外側に向かう領域であって、そのセルの周辺に配置された他のセルに対して前記形状変化の影響を与える可能性がある第2領域の情報とを有しており、
前記工程(c)においては、前記複数のセルのうち、互いに隣接するセルの前記第1領域と前記第2領域とが重なる領域について前記近接効果補正の補正量を調整することを特徴とする半導体装置の製造方法。 - 請求項5記載の半導体装置の製造方法において、前記第2領域の幅は、前記第1領域の幅よりも小さいことを特徴とする半導体装置の製造方法。
- 請求項5記載の半導体装置の製造方法において、前記第1領域の幅は、パターン露光に用いる露光光の波長をλ、露光機のレンズの開口数をNAとすると、前記互いに隣接するセルのセル境界から内側に1.62λ/NAであることを特徴とする半導体装置の製造方法。
- 請求項5記載の半導体装置の製造方法において、前記第1領域の幅は、パターン露光に用いる露光光の波長をλ、露光機のレンズの開口数をNAとすると、前記互いに隣接するセルのセル境界から内側に1.12λ/NAであることを特徴とする半導体装置の製造方法。
- 請求項5記載の半導体装置の製造方法において、前記パターンは、電界効果トランジスタのゲート電極パターンであることを特徴とする半導体装置の製造方法。
- 請求項5記載の半導体装置の製造方法において、前記パターンは、素子分離パターンであることを特徴とする半導体装置の製造方法。
- 請求項5記載の半導体装置の製造方法において、前記パターンは、導電層間を接続するコンタクトホールパターンであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008530891A JP4714930B2 (ja) | 2006-08-25 | 2007-08-20 | マスクパターン設計方法およびそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006229900 | 2006-08-25 | ||
JP2006229900 | 2006-08-25 | ||
PCT/JP2007/066108 WO2008023660A1 (fr) | 2006-08-25 | 2007-08-20 | Procédé de conception d'un modèle de masque et procédé de fabrication d'un dispositif semi-conducteur comprenant ce dernier |
JP2008530891A JP4714930B2 (ja) | 2006-08-25 | 2007-08-20 | マスクパターン設計方法およびそれを用いた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008023660A1 JPWO2008023660A1 (ja) | 2010-01-07 |
JP4714930B2 true JP4714930B2 (ja) | 2011-07-06 |
Family
ID=39106746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008530891A Expired - Fee Related JP4714930B2 (ja) | 2006-08-25 | 2007-08-20 | マスクパターン設計方法およびそれを用いた半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4714930B2 (ja) |
WO (1) | WO2008023660A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5309623B2 (ja) * | 2008-03-10 | 2013-10-09 | 富士通セミコンダクター株式会社 | 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法 |
JP4852083B2 (ja) * | 2008-09-29 | 2012-01-11 | 株式会社東芝 | パタンデータの作成方法およびパタンデータ作成プログラム |
CN102147567B (zh) * | 2011-04-01 | 2012-10-03 | 中国科学院微电子研究所 | 一种基于Cell的层次化光学邻近效应校正方法 |
JP2013003162A (ja) | 2011-06-10 | 2013-01-07 | Renesas Electronics Corp | マスクデータ検証装置、設計レイアウト検証装置、それらの方法およびそれらのコンピュータ・プログラム |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08254812A (ja) * | 1995-03-16 | 1996-10-01 | Fujitsu Ltd | 位相シフトマスク、パターン形成方法及び半導体装置の製造方法 |
JPH1032253A (ja) * | 1996-07-15 | 1998-02-03 | Toshiba Corp | 半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク |
JP2000314954A (ja) * | 1999-03-04 | 2000-11-14 | Matsushita Electric Ind Co Ltd | Lsi用パターンのレイアウト作成方法、lsi用パターンの形成方法及びlsi用マスクデータの作成方法 |
JP2005055431A (ja) * | 2003-08-02 | 2005-03-03 | E & E Elektron Gmbh | 湿度測定方法および構造 |
JP2005084101A (ja) * | 2003-09-04 | 2005-03-31 | Toshiba Corp | マスクパターンの作製方法、半導体装置の製造方法、マスクパターンの作製システム、セルライブラリ、フォトマスクの製造方法 |
JP2006276279A (ja) * | 2005-03-28 | 2006-10-12 | Fujitsu Ltd | パターンデータ作成方法、パターンデータ作成プログラム、コンピュータ可読記録媒体、コンピュータおよび半導体装置の製造方法 |
JP2006276079A (ja) * | 2005-03-28 | 2006-10-12 | National Institute Of Advanced Industrial & Technology | 光リソグラフィの光近接補正におけるマスクパターン設計方法および設計装置ならびにこれを用いた半導体装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002055431A (ja) * | 2000-08-08 | 2002-02-20 | Hitachi Ltd | マスクデータパターン生成方法 |
-
2007
- 2007-08-20 WO PCT/JP2007/066108 patent/WO2008023660A1/ja active Application Filing
- 2007-08-20 JP JP2008530891A patent/JP4714930B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08254812A (ja) * | 1995-03-16 | 1996-10-01 | Fujitsu Ltd | 位相シフトマスク、パターン形成方法及び半導体装置の製造方法 |
JPH1032253A (ja) * | 1996-07-15 | 1998-02-03 | Toshiba Corp | 半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク |
JP2000314954A (ja) * | 1999-03-04 | 2000-11-14 | Matsushita Electric Ind Co Ltd | Lsi用パターンのレイアウト作成方法、lsi用パターンの形成方法及びlsi用マスクデータの作成方法 |
JP2005055431A (ja) * | 2003-08-02 | 2005-03-03 | E & E Elektron Gmbh | 湿度測定方法および構造 |
JP2005084101A (ja) * | 2003-09-04 | 2005-03-31 | Toshiba Corp | マスクパターンの作製方法、半導体装置の製造方法、マスクパターンの作製システム、セルライブラリ、フォトマスクの製造方法 |
JP2006276279A (ja) * | 2005-03-28 | 2006-10-12 | Fujitsu Ltd | パターンデータ作成方法、パターンデータ作成プログラム、コンピュータ可読記録媒体、コンピュータおよび半導体装置の製造方法 |
JP2006276079A (ja) * | 2005-03-28 | 2006-10-12 | National Institute Of Advanced Industrial & Technology | 光リソグラフィの光近接補正におけるマスクパターン設計方法および設計装置ならびにこれを用いた半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2008023660A1 (fr) | 2008-02-28 |
JPWO2008023660A1 (ja) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007093861A (ja) | マスクパターン設計方法および半導体装置の製造方法 | |
JP2007086587A (ja) | マスクパターン設計方法および半導体装置の製造方法 | |
JP2006276079A (ja) | 光リソグラフィの光近接補正におけるマスクパターン設計方法および設計装置ならびにこれを用いた半導体装置の製造方法 | |
JP4714854B2 (ja) | マスクパターン設計方法、マスクパターン設計装置および半導体装置の製造方法 | |
JP2007086586A (ja) | マスクパターン設計方法および半導体装置の製造方法 | |
CN1910516B (zh) | 用于检测标线设计数据中的缺陷的计算机实现方法 | |
US8142961B2 (en) | Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method | |
US8510689B1 (en) | Method and system for implementing context simulation | |
CN111048505B (zh) | 半导体器件及其制造方法和系统 | |
KR100994271B1 (ko) | 제품 설계 및 수율 피드백 시스템에 기초하는 포괄적인집적 리소그래피 공정 제어 시스템 | |
JP5530804B2 (ja) | 半導体装置、半導体装置製造用マスク及び光近接効果補正方法 | |
CN110854118A (zh) | 半导体结构、半导体器件及其制造方法 | |
Torres et al. | RET-compliant cell generation for sub-130-nm processes | |
JP4256408B2 (ja) | 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法 | |
JP2013003162A (ja) | マスクデータ検証装置、設計レイアウト検証装置、それらの方法およびそれらのコンピュータ・プログラム | |
CN110729299A (zh) | 存储器单元和形成存储器电路的方法 | |
JP4714930B2 (ja) | マスクパターン設計方法およびそれを用いた半導体装置の製造方法 | |
JP2008020751A (ja) | マスクパターン設計方法およびそれを用いた半導体装置の製造方法 | |
US8062810B2 (en) | Method of correcting a mask pattern and method of manufacturing a semiconductor device | |
US20080070414A1 (en) | Method for designing mask and method for manufacturing semiconductor device employing thereof | |
Pang et al. | Optimization from design rules, source and mask, to full chip with a single computational lithography framework: level-set-methods-based inverse lithography technology (ILT) | |
JP4883591B2 (ja) | マスクパターン設計方法および半導体装置の製造方法 | |
CN113471189A (zh) | 集成电路元件 | |
US20110173577A1 (en) | Techniques for Pattern Process Tuning and Design Optimization for Maximizing Process-Sensitive Circuit Yields | |
TWI472015B (zh) | 動態陣列結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110309 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |