JP2007086587A - マスクパターン設計方法および半導体装置の製造方法 - Google Patents

Abstract

【課題】 増大するＯＰＣ（近接効果補正）処理時間の短縮を実現し、半導体デバイスの製造ＴＡＴを短くし、コストを削減するマスクパターン設計技術を提供する。
【解決手段】 半導体回路パターンの基本構成をなすセルライブラリパターンにあらかじめ単独配置時のＯＰＣ処理が行われたセルライブラリパターンを用いて半導体チップを作成する。複数のセルライブラリを配置してマスクパターンを設計し、セルライブラリに施されたＯＰＣの補正量を、周囲に配置したセルライブラリのパターンの影響を考慮して変化させる。さらに対象としているセルを含め周辺セルの配置が同じであるセル群を抽出し、それをセルセットとして登録し、同一のセルセットに対してはその内部のＯＰＣを再演算することなくコピーで作成する。
【選択図】 図３５

Description

本発明は、半導体装置の製造技術に関し、特に、光リソグラフィの露光波長より小さいパターンを形成するためのマスクパターン設計工程に適用して有効な技術に関する。

半導体デバイスは、回路パターンが描かれた原版であるマスクに露光光を照射し、前記パターンを、縮小光学系を介して半導体基板（以下、「ウエハ」と称する）上に転写する光リソグラフィ工程を繰り返し用いることによって、大量生産されている。近年、半導体デバイスの微細化が進み、光リソグラフィの露光波長より小さい寸法を有するパターンの形成が必要となってきた。しかしながら、このような微細領域のパターン転写においては、光の回折の影響が顕著に現れてマスクパターンの輪郭がそのままウエハ上に形成されず、パターンの角部が丸くなったり、長さが短くなったり、形状精度が大幅に劣化する。そこで、この劣化が小さくなるように、マスクパターン形状を逆補正する処理を施し、マスクパターンを設計する。この処理を光近接効果補正（Optical Proximity Correction；以下「ＯＰＣ」と称する）という。

従来のＯＰＣは、マスクパターンの一図形ごとに、その形状や周囲のパターンの影響を考慮して、ルールベースや光シミュレーションを用いたモデルベースで補正している。特許文献３（特開２００２−３０３９６４号公報）では、線幅及び隣接するスペース幅に応じて図形演算することによって、パターン補正を行うルールベースＯＰＣが記載されている。また、特許文献２（特開２００１−２８１８３６号公報）では、線分ベクトル化処理および線分ソート処理を行って線幅およびスペース幅の算出を行い、ハッシュ関数を用いた補正テーブルを参照してパターン補正を行うルールベースＯＰＣが記載されている。また、特許文献４（特開２００４−６１７２０号公報）には、転写実験によりプロセス効果を取り込んだモデルベースＯＰＣが記載されている。

光シミュレータを用いたモデルベースでは、所望の転写パターンを得るまでマスクパターンを変形させて行くのであるが、その追い込み方により様々な方法が提案されている。例えば光学像が部分的に膨らんでいたらその分を細らせ、また細っていたらその分太らせ、その状態で光学像を再計算して次第に追い込んでいく方法、いわゆる逐次改善法などがある。また遺伝的アルゴリズムを用いて追い込んで行く方法も提案されている。遺伝的アルゴリズムを用いた方法では、パターンを複数の線分に分割し、それらの線分の変位を変位コードとして割り当てる。変位コードを染色体とみなして、遺伝の進化を計算し、所望の光学像に追い込む方法である。この遺伝的アルゴリズムを用いたＯＰＣの最適化法は特許文献１（特許第３５１２９５４号公報）に記載されている。

特許文献５（特開２００２−３２８４５７号公報）には、マスクレイアウト全体ではなく、部分ごとに図形を変更する方式が記載されている。その手順は、まず、設計レイアウトデータ中に含まれる補正対象セルの各々について、その対象セルの周囲に他図形が存在するかどうかに応じて、特定の形式で表現された環境プロファイルを決定する。そして、セル置換テーブルを参照して、決定された環境プロファイルに対応して置き換えられるべき補正パターンの名前である置換セル名を読み出し、補正後レイアウトデータを生成する。最後に、読み出した置換セル名に対応する補正パターンをセルライブラリから取り込んで、補正完了済みのマスクデータを生成する。
特許第３５１２９５４号公報 特開２００１−２８１８３６号公報 特開２００２−３０３９６４号公報 特開２００４−６１７２０号公報 特開２００２−３２８４５７号公報 デビッド・イー・ゴールドバーグ（David E. Goldberg）著、「ジェネリック・アルゴリズム・イン・サーチ・オプティマイゼーション・アンド・マシン・ラーニング（Genetic Algorithms in Search， Optimization， and Machine Learning）」、アディソン・ウェスリ・パブリッシング・カンバニ（ADDISON-WESLEY PUBLISHING COMPANY， INC.）、１９８９年

ところで、前記のようなマスクパターン設計技術について、本発明者が検討した結果、以下のようなことが明らかとなった。

例えば、特許文献５の方式では、補正対象セルについて、想定し得る全ての環境プロファイルについて、置き換えられるべき最適な補正パターンを決定し、各補正パターンに置換セル名を与え、前記環境プロファイルと置換セル名とを関連付けて、あらかじめセル置換テーブルに格納しておかねばならない。そのため、事前準備に要するコストが大きく、多くの記憶領域が必要となるなどの課題がある。

遺伝的アルゴリズム（Genetic Algorithm；以下「ＧＡ」ともいう）は、集団遺伝学モデルとした探索手法で、対象とする問題に依存せずに高い最適化性能を示せるなどの優れた性能が知られている。ＧＡの参考文献としては、例えば、非特許文献１がある。

ＧＡでは、探索問題の解候補を染色体と呼ばれるビット列で表現し、複数の染色体からなる集団に対して文字列操作を行い、生存競争を行わせる。各染色体は探索問題そのものである目的関数により評価され、その結果はスカラー値である適応度として計算される。高い適応度を持つ染色体には、多くの子孫を残す機会を与える。さらに、集団内での染色体どうしで交叉を行い、突然変異を施すことにより、新しい染色体を生成する。このような処理を繰り返すことにより、より高い適応度を持つ染色体が生成され、適応度の最も高い染色体が最終的な解となる。

図１は、ＧＡの最も基本的な計算手順を示すフローチャートである。各処理の目的や概要は以下のとおりである。

初期化（ステップＳ０２）：解候補としての染色体をランダムに複数生成し、集団を形成する。解くべき最適化問題はスカラー値を返す評価関数として表現される。

染色体の評価（ステップＳ０３）：評価関数を用いて染色体を評価し、各染色体の適応度を計算する。

次世代集団の生成（ステップＳ０４）：遺伝的操作（選択、交叉、突然変異）を用いて、高い適応度を持つ染色体ほど多くの子孫を残せる機会を与える。

探索終了基準判定（ステップＳ０５）：あらかじめ与えられた条件が満たされるまで、染色体の評価と次世代集団の生成を繰り返す。

以下、図１に基づいて遺伝的アルゴリズムの概略を示す。

ステップＳ０２の「初期化」では、「染色体表現の定義」と「評価関数の決定」と「初期染色体集団の発生」を行う。

「染色体表現の定義」では、世代交代の際に親の染色体から子孫の染色体に、どのような内容のデータをどのような形式で伝えるかを定義する。図２に染色体を例示する。ここでは、対象とする最適化問題の解空間の点を表現するD次元の変数ベクトルX＝（x₁， x₂， ..., x_D）の各要素x_i （ｉ ＝ 1， 2， ..., D）を、Ｍ個の記号A_i（ｉ = 1, 2, ..., M）の列で表わすことにし、これをD×Ｍ個の遺伝子からなる染色体とみなす。遺伝子の値A_i としては、ある整数の組、ある範囲の実数値、記号列などを、解くべき問題の性質に応じて用いる。図２は、５次元すなわち５変数（すなわちD=5）の最適化問題の解候補の一つについて、各変数を２種類の記号{0,1}を４個（すなわちM=4）使用して表現したときの例である。このようにして記号化された遺伝子列が染色体である。

「評価関数の決定」では次に、各染色体が環境にどの程度適応しているかを表わす適応度の計算方法を定義する。その際、解くべき最適化問題の解として優れている変数ベクトルに対応する染色体の適応度が高くなるように設計する。

「初期染色体集団の発生」では通常、「染色体表現の定義」で決められた規則に則って、N個の染色体がランダムに発生される。これは、解くべき最適化問題の特性は不明で、どのような染色体が優れているのかはまったく不明なためである。しかし、問題に関する何らかの先見的知識がある場合は、解空間において適応度が高いと予測される領域を中心にして染色体集団を発生させることにより、探索速度や精度を向上できる場合もある。

ステップＳ０３の「染色体の評価」では、集団中の各染色体の適応度を、前記「評価関数の決定」で定義した方法に基づいて計算する。

ステップＳ０４の「次世代集団の生成」では、各染色体の適応度をもとに、染色体集団に遺伝的操作を施して、次世代の染色体集団を生成する。遺伝的操作の代表的な手続きとして、選択、交叉、突然変異などがあり、これらを総称して遺伝的操作と呼ぶ。

「選択」では、現世代の染色体集団から適応度の高い染色体を抽出して、次世代集団に残し、逆に、適応度の低い染色体を取り除く処理を行う。

「交叉」では、選択によって抽出された染色体群の中から、所定の確率で染色体対をランダムに選択し、それらの遺伝子の一部を組み変えることで、新しい染色体を作る操作である。

「突然変異」では、選択によって抽出された染色体群の中から、所定の確率で染色体をランダムに選択し、所定の確率で遺伝子を一定の確率で変化させる。ここで、突然変異が発生する確率を突然変異率と呼ぶ。

ステップＳ０５の「探索終了基準判定」では、生成された次世代の染色体集団が、探索を終了するための基準を満たしているか否かを調べる。基準が満たされた場合は、探索を終了し、その時点での染色体集団中で最も適応度の高い染色体を、求める最適化問題の解とする。終了条件が満たされない場合は、「染色体の評価」の処理に戻って探索を続ける。探索所の終了基準は解くべき最適化問題の性質に依存するが、代表的なものとして次のようなものがある。

（ａ）染色体集団中の最大の適応度が、ある閾値より大きくなった。

（ｂ）染色体集団全体の平均の適応度が、ある閾値より大きくなった。

（ｃ）染色体集団の適応度の増加率が、ある閾値以下の世代が一定の期間以上続いた。

（ｄ）世代交代の回数が、あらかじめ定めた回数に到達した。

上記の遺伝的アルゴリズムを活用した従来の方法では、必要に応じてＯＰＣを、半導体チップの回路パターンを定義するマスクの全図形に対して行っていた。このため微細化に伴う図形数の増大により、処理時間が膨大になっている。実際に９０ｎｍノードデバイスで数十時間の時間を要しているケースがある。また露光にとって極限の解像度でパターンを形成することによる露光コントラストの低下のため、さらなる微細化ではＯＰＣはより複雑かつ図形数の多いものとなる。６５ｎｍノードデバイスではマスクパターン発生にかかる時間は数日にも及ぶようになって来た。一方で、半導体装置の製品サイクルは短くなっており、ＯＰＣ処理時間の短縮は極めて大きな課題となっている。

ＯＰＣ処理時間の増大は、マスクパターン発生を含む半導体デバイスの製造ＴＡＴ （Turn Around Time）を悪化させる一方、コストの増大になっている。

そこで、本発明の目的は、増大するＯＰＣ処理時間の短縮を実現し、半導体デバイスの製造ＴＡＴを短くし、コストを削減するＯＰＣ処理からなるマスクパターン設計技術を提供することにある。

また、本発明の他の目的は、実用的な時間でマスクパターン発生を可能にし、製作期間を短くした電子回路装置および半導体装置の製造技術を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

半導体回路パターンの基本構成をなすセルライブラリパターンにあらかじめ、ＯＰＣ処理を行い、ＯＰＣ処理されたセルライブラリパターンを用いて半導体チップを作成する。このとき、あらかじめＯＰＣ処理されたセルライブラリパターンはその周囲のセルライブラリパターンによって、影響されるため、補正処理（最適化処理）を行う。一つの方法として、この補正処理はあらかじめ採取した周囲のパターンによる影響度と遺伝的アルゴリズムによって行われる。遺伝的アルゴリズム等の最適化手法は、膨大な組み合わせの最適化を高速に行う方法として優れており、これを利用することで補正処理の時間を高速化し、従来の全パターンＯＰＣ処理に比べ、短時間にできる。これは追い込み工数が短い上に、並列処理に適していることによる。

さらに、対象としているセルを含め周辺セルの配置が同じであるセル群を抽出し、それをセルセットとして登録し、同一のセルセットに対してはその内部のセル境界部のＯＰＣを再演算することなくコピーで作成する、すなわち同一配置のパターングループをコピーで作成する。このことにより、工数を大幅に削減でき、処理時間が大幅に短くなる。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

（１）セル単位でまずＯＰＣ処理が行われて保存され、この保存されたセルの組み合わせでマスクの全図形を構成し、前記マスクの全図形においてセル間のＯＰＣ調整処理を行うことにより、大幅に処理時間を軽減できる。

（２）同一配置のパターングループをコピーで作成することにより、工数を大幅に削減でき、処理時間が大幅に短くなる。

（３）近接効果補正処理システムをコンパクトにでき、コストも削減できる。

（４）セル単位で同一配置を探すので、パターン同一配置索的処理も容易で処理時間短縮に寄与する。

（５）半導体装置の製造方法における大規模集積回路のマスクパターン設計を高速、かつ容易にし、したがってマスクパターンを早く、安価に作ることができるという顕著な効果が得られる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本発明の実施の形態１に係るマスクパターンは、コンピュータ等を用いて設計される。本発明の有効性を検証するため、図３に示すＳＲＡＭのゲートに使われているマスクパターンの１つをセルとして、これに本発明を適用した。まず、周辺環境によりマスクパターンの転写に影響があるかどうかの検証実験を行った。次に、その中でも影響が最も強いパターンに、本発明手法である遺伝的アルゴリズムを用いたパターン設計手法を適用し、最適化できるかどうかの検証実験を行った。以降で述べる実験では、図３８に示すようなリソグラフィ条件の下、検証を行った。

なお、上記転写パターンは、光学シミュレーション・ソフトによって生成される。このソフトは、例えばリソテックジャパン社の「ＳＯＬＩＤ−Ｃ」（商標）が知られており、当業者に周知である（参照ＵＲＬ；http://www.ltj.co.jp/index.html）。

[検証実験１]
まず、マスクパターンが周辺環境の違いにより、影響があるかどうかの検証実験を行った。図４に検証に用いたパターンを示す。これら１０個のパターンは、９０ｎｍの幅で設計されているため、理想的な線幅は９０ｎｍとなっている。本実験では、これらの転写パターンを作成し、図５（図３のＳ１２の拡大）に示す幅Ａ（Ｓ３１）と間隙Ｂ（Ｓ３２）の長さの２つの値を評価値として比較することで、周辺環境の影響を検証する。

図３９に、図４の全パターンの転写パターンの２つの評価値を示す。Ｐ１では、周辺環境の影響がまったくないため、理想的な線幅となっているが、Ｐ２やＰ３などは、周辺からの影響が大きく、Ｐ１と比較すると、線幅Ｓ３１も間隙Ｓ３２も大きくずれていることがわかる。図６に、最も影響の大きいＰ３と理想的なパターンＰ１の転写パターンを示す。線幅Ｓ３１や間隙Ｓ３２だけでなく、全体的に大きな影響を受けていることがわかる。また、その他のパターンの評価値を比較すると、周辺環境の違いにより、転写パターンへの影響度合いが異なることがわかる。実際のマスクパターンでは、様々なセルを組み合わせて用いるため、その影響も非常に大きく、また複雑になってくることが予想できる。したがって、同じ設計のマスクパターンにおいても、周辺環境に合わせたＯＰＣマスクの複雑な最適化が必要不可欠である。

[検証実験２]
検証実験１で実証された、周辺環境による影響を、本発明の手法により解決できるかどうかの検証実験を行った。本検証実験２では、最も簡単な例として、検証実験１において最も影響のあったパターンのＰ３（図７）を、最も理想に近いＰ１（図８）のマスクパターンを目標に、最適化するシミュレーションを行った。本シミュレーションでは、図９（図３のＳ１２の転写パターンの拡大）に示したセル内の２箇所Ｓ７１及びＳ７２を最適化パラメータとして、本発明手法により最適化を行った。

以下に、遺伝的アルゴリズムの適用方法について述べる。遺伝的アルゴリズムの計算手順は、前記「発明が解決しようとする課題」において述べた通りであるため、ここでは各ステップの詳細について説明する。

「初期化：染色体表現の定義」
本シミュレーションでは、図９に示すＳ７１とＳ７２を最適化パラメータとすることから、変数ベクトルＸをＸ＝（ｘ₁， ｘ₂）のように２次元ベクトルとみなし、各要素ｘ_i（ｉ＝１，２）を実数で表現する。なお、Ｓ７３は常にＳ７２と等しい値を取るものとした。

「初期化：評価関数の決定」
適応度を陽関数で定義することはできないため、以下のような、４ステップからなる適応度計算の手続きを採用する。

ステップ（１）：染色体から一意に定まる変数ベクトルを用いて、図形パターンを再構成する。

ステップ（２）：光学シミュレーションを行い、露光パターンを計算する。

ステップ（３）：計算された露光パターンについて、図５におけるＳ３１とＳ３２における寸法を計測し、設計値との誤差の和を計算する。

ステップ（４）：ここでの目標は、設計値に限りなく近い露光パターンを得ることであるため、誤差が小さいほど良い。そこで、計測された誤差の和の逆数を適応度とする。

「初期化：初期染色体集団の発生」
上記「初期化：染色体表現の定義」において決められたルールに従い、ここでは２つの実数値要素からなるベクトルを染色体とする。染色体数Ｎは１００とし、擬似乱数発生器を使用して１００個の染色体をランダムに生成する。

「染色体の評価」
上記「初期化：評価関数の決定」において決められた、染色体の評価手順に従って、全ての染色体を評価し、適応度を計算する。

「次世代集団の生成：選択」
本実施の形態１では、ルーレット選択を使用する。これは、各染色体が次世代に生存できる確率を適応度に比例させる方式である。すなわち、適応度が高ければそれだけルーレット上の配置が多くなり、ルーレットを回した時の当たる確率が大きくなる。具体的には、染色体集団のサイズをＮ、ｉ番目の染色体の適応度をＦ_i、全染色体の適応度の総和をΣとしたとき、各染色体を（Ｆ_i÷Σ）の確率で抽出する手続きをＮ回繰り返すことで実現される。上記の場合、染色体数は１００なので、１００回繰り返すことにより次世代の染色体１００個が選ばれることになる。

「次世代集団の生成：交叉」
本実施の形態１では、一様交叉を使用する。これは、各染色体集団から２つの染色体を選び出し、各遺伝子座において、遺伝子である変数を交換するかどうかをランダムに決定する方法である。具体的には、選び出された２つの染色体を、それぞれX¹＝（x¹ ₁， x¹ ₂）とX²＝（x² ₁， x² ₂）とし、１／２の確率で０または１を出力する乱数発生を２回行う。１度目の乱数は、１番目の遺伝子座に対するもので、１ならばx¹ ₁とx² ₁を交換し、０ならば交換しない。２番目の遺伝子座に対する処理も同様である。

「次世代集団の生成：突然変異」
本実施の形態１では、一様分布に従う突然変異率P_Mで選び出された遺伝子座に対し、正規分布に従って生成された乱数を足し合わせる処理を採用する。ここで、突然変異率P_M=1/50、正規分布の平均u=0、標準偏差σ=5×10^9に設定した。

「探索の終了条件」
本実施の形態１では、設計値との誤差が０である染色体が発見されたとき、あるいは染色体の評価を５０００回行ったときに探索を終了することにした。

以上のような遺伝的アルゴリズムを用いて検証実験を行った結果、図９に示したパラメータを最適化することにより、図４０のような結果が得られた。これにより、検証実験１の図３９のように図７の周辺環境では、転写パターンの幅Ｓ３１が約１６ｎｍ狭くなっていたものが、本発明手法により理想的な図８に近い、約９０ｎｍに最適化されたことがわかる。

この実験により、本発明手法がマスクパターン設計における、周辺環境からの影響による転写パターンのずれを最適化することができることが確認された。

なお、本実施の形態１ではＳ３１とＳ３２の誤差の単純和を用いた場合を説明した。単純和は汎用的であるが、場所の重要度に応じて重みを付けて和を取る方法も有用である。例えばゲートとなる線幅Ｓ３１の寸法制御が重要である場合はＳ３２の値に対し、２とか３とかの係数をかけると必要なところの精度が相対的に上がる。

（実施の形態２）
本発明に係るマスクパターン設計方法で設計したマスクを用いて、半導体集積回路装置の製造を行った他の例について説明する。

図１０は２入力のＮＡＮＤゲート回路ＮＤを表わし、（ａ）はシンボル図、（ｂ）はその回路図、（ｃ）はレイアウト平面図を示す。図１０（ｃ）において、一点鎖線で囲まれた部分は単位セル１１０であり、ｐ型ウエル領域ＰＷの表面のｎ型半導体領域１１１ｎ上に形成された２個のｎＭＯＳ部Ｑｎと、ｎ型ウエル領域ＮＷの表面のｐ型半導体領域１１１ｐ上に形成された２個のｐＭＯＳ部Ｑｐとから構成される。この構造を作製するために、図１２に示すようなマスクＭ１〜Ｍ６を順次用いて、通常の光リソグラフィによるパターン転写を繰り返し用いた。このうち、マスクＭ１〜Ｍ３は比較的大きなサイズのパターンを有しているので、パターンのＯＰＣ処理は行わなかった。図１２中、１０１ａ、１０１ｂ、１０１ｃは光透過部、１０２ａ、１０２ｂ、１０２ｃはクロム膜による遮光部である。

一方、マスクＭ４〜Ｍ６は微細なパターンを有するので、本発明に係るマスクパターン設計方法を用いてパターン図形の輪郭やサイズを適宜変更し、最適化を行った。図１２中、１０１ｄ、１０１ｅ、１０１ｆは光透過部、１０２ｄ、１０２e、１０２ｆは遮光部である。

図１０（ｃ）と同様のレイアウトを表す図１１において、破線に沿った断面を想定し、その断面図を用いて、チャネルＱｐ，Ｑｎを形成するまでの工程を、図１３、図１４に示す。Ｐ型のシリコン結晶からなるウエハＳ（Ｗ）上に、例えばシリコン酸化膜からなる絶縁膜１１５を酸化法によって形成した後、その上に例えばシリコン窒化膜１１６をＣＶＤ（Chemical Vapor Deposition）法によって堆積し、さらにその上にレジスト膜１１７を形成する（図１３（ａ））。次に、マスクＭ１を用いて露光現像処理を行ってレジストパターン１１７ａを形成する（図１３（ｂ））。その後、レジストパターン１１７ａをエッチングマスクとしてそこから露出する層である絶縁膜１１５、シリコン窒化膜１１６を順に除去し、さらにレジストを除去してウエハＳ（Ｗ）表面に溝１１８を形成する（図１３（ｃ））。次いで、例えば酸化シリコンからなる絶縁膜１１９をＣＶＤ法等によって堆積した後（図１３（ｄ））、例えば化学機械研磨法（ＣＭＰ：Chemical Mechanical Polishing）等によって平坦化処理を施すことにより、最終的に素子分離構造ＳＧを形成する（図１３（ｅ））。本実施の形態２では、ＳＧを溝型分離構造としたが、これに限定されることなく、例えばＬＯＣＯＳ（Local Oxidization of Silicon）法によるフィールド絶縁膜で構成しても良い。

続いて、マスクＭ２を用いて露光現像を行ってレジストパターン１１７ｂを形成する。ｎ型ウエル領域を形成すべき領域が露出されるので、リンまたはヒ素等をイオン注入してｎ型ウエル領域ＮＷを形成する（図１４（ａ））。同様にマスクＭ３によりレジストパターン１１７ｃを形成後、例えばホウ素等をイオン注入してｐ型ウエル領域ＰＷを形成した（図１４（ｂ））。次に、酸化シリコン膜からなるゲート絶縁膜１２０を熱酸化法によって厚さ３nmに形成し、さらにその上に多結晶シリコン層１１２をＣＶＤ法等によって堆積する（図１４（ｃ））。

続いてレジスト塗布後、マスクＭ４を用いてレジストパターン１１７ｄを形成し、多結晶シリコン層１１２のエッチングとレジスト除去により、ゲート絶縁膜１２０とゲート電極１１２Ａを形成した（図１４（ｄ））。その後、ソースやドレイン領域、配線層としても機能するｎチャネルＭＯＳ用の高不純物濃度のｎ型半導体領域１１１ｎとｐチャネルＭＯＳ用の高不純物濃度のｐ型半導体領域１１１ｐを、イオン打ち込みや拡散法により、ゲート電極１１２Ａに対して自己整合的に形成した（図１４（ｅ））。

以後の工程で、配線を適宜選択することにより２入力のＮＡＮＤゲート群を製作した。ここで、配線の形状を変えれば、例えばＮＯＲゲート回路等、他の回路を形成できることは言うまでもない。ここでは、図１２（ｅ）、（ｆ）に示すマスクＭ５、Ｍ６を用いて２入力のＮＡＮＤゲートの製造例を引き続き示す。

図１５は、図１１に示す破線に沿った断面図であり、配線形成工程を示している。２個のｎチャネルＭＯＳ部Ｑｎと２個のｐチャネルＭＯＳ部Ｑｐの上に、層間絶縁膜を、例えばリンがドープされた酸化シリコン膜からなる層間絶縁膜１２１ａをＣＶＤ法で堆積する（図１５（ａ））。続いてレジストを塗布し、マスクＭ５を用いてレジストパターン１１７ｅを形成した後、エッチング処理によりコンタクトホールＣＮＴを形成する （図１５（ｂ））。レジスト除去後、タングステンやタングステン合金等または銅等の金属を埋め込むと同時に、さらにこれらの金属層１１３を形成する（図１５（ｃ））。続いてレジストを塗布し、マスクＭ６を用いてレジストパターン１１７ｆを形成した後、エッチング処理により配線１１３Ａ〜１１３Ｃを形成した（図１５（ｄ））。以後、層間絶縁膜１２１ｂを形成し、さらに他のマスク（図示せず）を用いてスルーホールＴＨ及び上層の配線１１４Ａを形成した（図１５（ｅ））。部品間の結線も類似の工程を必要な分だけ繰り返したパターン形成により行い、半導体集積回路装置を製造した。

以上、本発明の方法を適用することにより、パターン精度を保証し信頼性の高いマスクを用いて、半導体集積回路装置を製造できるようになった。

セルライブラリを構成する上記マスクのうち、特にマスクＭ４における遮光パターン１０２ｄは、最も寸法の短いゲートパターンを構成し、転写パターンの寸法の要求精度も最も厳しい。そこで、マスクＭ４（図１２）に示すセルライブラリパターンをマスク全面に配置する際に、本発明の方法を採用した。

マスクパターンの全体は複数のセルから構成され、それぞれのセルにはＩ型の図形が２つ並んでいる（図１６）。各セルは、同図に示すように、ｐ_１からp₁₀までの１０個の調整箇所を有する。よって、セルの数をN_cell個とすると、マスクパターン全体で（N_cell×10）個のパラメータを調整する必要がある。

「初期化：染色体表現の定義」
本実施の形態２において、各変数は図形の寸法を直接的に示す実数として扱う。すなわち、変数ベクトルＸの各要素x_i（ｉ＝1,2,...,10）を実数で表現し、それぞれは図１６におけるp_i（ｉ＝1,2,...,10）に対応するものとする。

このとき、寸法そのものの値ではなく、設計目標からの差分を遺伝子表現することも可能である。例えば図１７の場合、網掛け図形はＯＰＣが施されたマスクパターンであって、一つの「Ｉ」型図形の上側横棒と下側横棒は、一転鎖線で示す設計目標に対して上下対称かつ左右対称に付加され、さらに縦棒も左右対称に太さを変更することが可能で、各寸法q_i（ｉ＝1,2,...,10）が指定されることにより、マスクパターンが一意に決定される。すなわち、変数ベクトルＸ＝(q₁，q₂,...,q₁₀）を染色体とみなすことで、遺伝的アルゴリズムにより最適なマスクパターンが求められる。

なお、本実施の形態２では、同種のセルがN_cell個並んだマスクパターンを取り扱うため、染色体の長さもN_cell倍となり、Ｘ＝（X¹ X^２ .. X^Ncell）＝(x¹ ₁，..., x¹ ₁₀,..., x^Ncell ₁,...,x^Ncell ₂)となる。ここで、X^jはj番目のセルに含まれる図形形状を指定するための、１０個の要素からなる変数ベクトルを示し、x^j _iはｊ番目のセルに対応する変数ベクトルのｉ番目の要素を示すものとする。

また、変数ベクトルＸの各要素x_iを実数値表現するのではなく、上限値と下限値、量子化ステップ数を決めることで、n進数表現してもよい。

メモリなど、同じセルが規則的に繰り返し配置して使用される場合、全セルの変数ベクトルの全てを対象として最適値探索を行うのではなく、グループ化して染色体の長さを縮小し、最適化を容易にすることができる。例えば図１８において、全てのセルが同種の図形パターンで構成され、その図形が左右対称、上下対称であると仮定した場合、全セルの変数ベクトルを全て最適化対象とするのではなく、タイプＡからＦまでの４種類に分類し、４個のセルの図形を定義する変数ベクトル（X¹ X^２ .. X⁴）だけを最適化し、その結果をタイプ別に全てのセルへ適用することで、マスク全体を調整したことと同様の効果を得ることができる。例えば、図１８において、セル８１は周囲８つのセルの内、上側および左側の５つのセルが存在せず、右側および下側の８２，８３，８４の３つのセルが存在する。また、セル９０は左右対称に、セル８７は上下対称にセル８１と周囲のセル（８９，９２，９１や８８，８５，８６）との関係は同様である。したがって、セル８１の最適化の結果をセル９０やセル８７にも用いることができる。このようにして最適化の調整過程を省略することができる。

「初期化：評価関数の決定」
染色体の適応度を得るための方法として、ここでは実施例１と同様の手続きを採用する。ただし、ステップ（３）における寸法の測定は図１９に示す４箇所で行った。通常の半導体チップの製造において、要求される寸法精度に関して、わずかな誤差も許されない部分や、精度が要求されない部分が混在している。そこで、高い精度が要求される部分を選択的に寸法計測して適応度計算を行うことにより、マスク設計者の意図を反映した最適化を行いやすくなる。同様に、マスク設計段階において、光近接効果の出やすい箇所を特定することが可能な場合、適応度を算出するときに、その部分に大きく重み付けを施すことにより、調整の難しい箇所から優先的に最適化が行われやすくなる。

本実施の形態２では、シミュレーションにより予測されたレジストパターンと設計値とを比較するため、適応度計算のステップ（３）において、数箇所の寸法を計測していたが、図２０のようにレジストパターンと設計パターンの差分図形の面積を使用することにより、寸法計測されない箇所での予期しない異常を漏れなく検出することが可能となる。この場合、差分図形の面積の逆数などを評価値として、遺伝的アルゴリズムによるパラメータ最適化が行われることになる。

また、適応度計算のステップ（４）において、誤差の和の逆数を適応度として採用したが、あらかじめ決めた定数からの減算値を適応度としてもよい。

さらに、適応度計算のステップ（２）において、酸拡散のシミュレーションも併せて行うことにより、レジストパターンをより正確に予測できるようになるため、最適化の精度を向上させることができるようになる。

「初期化：初期染色体集団の発生」
前記実施の形態１と同様に、ランダムに初期染色体集団を発生させる。探索速度を向上させるために、モデルベースＯＰＣで補正した結果に微小な摂動をかけた初期集団からスタートしてもよい。

「染色体の評価」
前記実施の形態１と同様に、上記「初期化：評価関数の決定」において決められた、染色外の評価手順に従って、全ての染色体を評価し、適応度を計算する。

「次世代集団の生成：選択」
前記実施の形態１と同様に、ルーレット選択法を使用する。トーナメント選択法やランク選択法などの交叉方式や、ＭＧＧ（Minimal Generation Gap）方式などの世代交代モデルを使用してもよい（参考文献：佐藤ら，「遺伝的アルゴリズムにおける世代交代モデルの提案と評価」， 人工知能学会誌， Vol.12， No.5， 1997）。

「次世代集団の生成：交叉」
前記実施の形態１と同様に、一様交叉を使用する。その他に、ランダムに選択された遺伝子座を交換するのではなく、荷重平均して得られる値を用いてもよい。

探索速度や精度を向上させるため、実数値表現された染色体向きに開発された交叉方式であるＵＮＤＸ（Unimodal Normal Distribution Crossover）やシンプレクス交叉、ＥＤＸ（Extrapolation-directed Crossover）などを使用してもよい（参考文献：佐久間ら，「実数値ＧＡによる非線形関数の最適化：探索空間の高次元化における問題点とその解決法」，第１５回人工知能学会全国大会 第２回ＡＩ若手の集い MYCOM2001， 2001）。

染色体を２値ベクトルで表現する場合には、一様交叉以外に、多点交叉を使用することもできる。

「次世代集団の生成：突然変異」
前記実施の形態１と同様に、正規分布に従って生成される乱数を用いた突然変異を使用する。探索速度や精度を向上させるため、集団全体の適応度の向上速度を監視し、一定期間以上向上しなかった場合に突然変異率を一時的に増大させるAdaptive Mutation法を併用してもよい。

「探索の終了条件」
前記実施の形態１と同様に、設計値との誤差が0が一定値以下となった場合、あるいは染色体の評価回数が一定値以上になった場合に探索を終了させる。

以上が、本実施の形態２で用いた遺伝的アルゴリズムの説明であるが、山登り法、シンプレックス法、最急降下法、焼きなまし法、動的計画法など、他の探索手法を併用することにより、探索速度や精度を向上させることができる。また、遺伝的アルゴリズム以外にも、進化戦略（Evolution Strategy；ＥＳ）や、遺伝的プログラミング（Genetic Programming；ＧＰ）など、他の盲目的探索手法あるいは確率的探索手法を使い分けることにより、一層の探索速度向上と精度向上を実現できる。

以上において、あらかじめＯＰＣ処理を行ったセルライブラリを用いて半導体チップを作成し、周囲のセルライブラリの影響を高速処理が可能な遺伝的アルゴリズムを利用して最適化するので、従来の全てのパターンに対しＯＰＣ処理を行う方法に比べ１桁以下の処理時間短縮が可能となる。

（実施の形態３）
前記実施の形態１記載のマスクパターン生成方法を用いてＳＲＡＭ部分と論理回路部分を持つシステムＬＳＩを製造した。そのシステムＬＳＩの最小ゲート幅は４０ｎｍで、最小ピッチは１６０ｎｍである。論理回路部は任意ピッチ配線を許し、セル間では最小間隔以外の配置制限も設けていない。このため従来からのIPが継承でき、プラットフォームとしての展開性が高く、多品種に応用できるレイアウトルールとなっている。

上記の緩いレイアウトルールの下でこの寸法の補正パターンをルールベースＯＰＣで作成すると、アクティブ領域内でのゲートパターン寸法に部分ばらつきが生じる。例えばパッドに近い根元の部分ではくびれや太りが生じ、これが原因でデバイス特性を劣化させていた。また露光量変動やフォーカス変動に対する露光マージンが少なく、半導体装置としての歩留まりが低いという問題があった。また市販のモデルベースＯＰＣでマスク作成パターンを生成すると7日という長い時間がかかった。

システムＬＳＩは特定ユーザ向けのものであり、製品サイクルが短く、短期間に製造する必要がある。その期間が生命線で、デバイスとしての価値ばかりでなく、それを組み込んだ製品の市場性をも左右する。枚葉処理で優先的に処理するとウエハプロセス期間は最短で2週間であり、マスク供給迅速となる。実用的な1日というようなマスク作成パターンを生成期間にするためには従来は部分的にルールベースを適用するしかなく、前述のように歩留まりの低下などの問題を引き起こしていた。実施の形態１記載のマスクパターン生成方法を適用することにより、マスクパターン生成にかかる時間は1日で、しかもモデルベースを全面適用したのと同等のデバイス特性と歩留まりを得ることができた。なお、ウエハプロセスに枚葉処理を適用することにより、ウエハプロセス待ち時間を低減でき、マスク供給速度とのバランスが取れてシステムＬＳＩの出荷タイミングが早まるという効果が得られた。

以上のことを、図２１を引用しながら説明を加える。図２１はシステムＬＳＩのマスクパターンデータ準備、マスク作製、およびウエハプロセス工程をフローチャートの形で示したものである。左側にマスクパターンデータ準備工程を、中央にマスク作製を、そして右側にウエハプロセス工程とタイミングを示している。

論理設計を基にパターンレイアウト設計を終わると、ＬＳＩの製造が始まる。ウエハプロセスフローとしては、アイソレーション（アクティブ領域間の分離）を作るための成膜、リソグラフィ、エッチング、絶縁膜埋め込み、より平坦化をするためのＣＭＰダミーパターン作製のためのリソグラフィ、エッチング、ＣＭＰと続いてアイソレーションを形成する。その後インプラ打ち分け用のリソグラフィ、インプラを行ってウエル層を形成し、ゲート用成膜、リソグラフィ、エッチング、インプラ打ち分け用のリソグラフィ、インプラ、ＬＤＤ用成膜、ＬＤＤ加工、インプラを行ってゲートを形成する。その後絶縁膜を成膜し、コンタクト孔用リソグラフィ、エッチングを行って導通孔を空け、導電膜を形成後リソグラフィとエッチングを行い、配線層を形成する。その後図示はしていないが層間絶縁膜の形成と開口の形成、導電膜の被着、ＣＭＰにより層間配線を形成していく。

このウエハプロセスフローに対応するようにマスクを準備する必要がある。マスクは大別して寸法精度の必要なクリティカル層用とノンクリティカル層用とがあり、前者はデータ量の膨大なＯＰＣが必要である。後者は簡易化したＯＰＣか単なる図形演算、あるいはデータそのもので十分である。クリティカル層の代表はアイソレーション、ゲート、コンタクト、第１、第２配線である。

マスクパターンＯＰＣデータはまずクリティカル層か否かを判断後、作製手順に入る。まず、最初に必要なアイソレーション用の準備を行う。すでに作られているＯＰＥ（Optical Proximity Effect）補正用セルライブラリから適合するものを抽出し、それらのパターンを組み合わせて第０次のＯＰＣずみパターンを組み上げる。そして実施の形態１の遺伝的アルゴリズム手法を基にして隣接パターンの影響を考慮した補正を行って最終的なＯＰＣパターンを作り、そのデータを基にマスクを作製する。次に同じ手法でゲート層、コンタクト層、配線層のパターンデータおよびマスクを準備していく。ここでは各層を直列に準備していく手順を示したが、並行して準備しても良い。ただし、並行する場合はデータ作成のシステムが複数必要となり、大きな設備が必要となる。直列に処理でき、その処理速度がウエハプロセス処理にタイムリーに合うものであればシステムを小型化できるというメリットがある。ノンクリティカル層は前述のように別パスを使ってマスクパターンデータが準備される。

クリティカル層であるアイソレーション層は頭出しの層なので、そのマスク準備が遅れるとそれはウエハ払い出しも遅れることに直結する。このためアイソレーション層のマスクパターンデータ完成期間はとても重要である。本実施の形態３ではマスク作製とあわせても１日で準備でき、通常の２日に比べ半減できた。

次のゲート層用リソグラフィまではこの大分類での工程数で９工程、洗浄などの詳細工程まで含めると約５０工程（図示せず）かかるが、枚葉処理で処理すると２日で処理できる。この間にゲート層用マスクを準備しないと待機によるロスが生じる。ゲートは極めて高い寸法精度が要求されることからマスク描画、検査に時間が約１日という時間がかかる。本実施例では１日でマスクパターンデータ準備が可能であった。従来法では７日かかった。７日ではパターンデータ作成設備を大型化し、アイソレーションパターン作成と並行してデータ作成に取り掛かってもウエハ処理のスピードに追いつかない。本方法では比較的小型なパターンデータ作成設備で、ウエハプロセス枚葉処理のスピードに合う高速な処理ができ、システムＬＳＩを早期に製造することができた。

ゲートパターンは寸法精度を要求されるので、ルールベースではデバイス特性を十分に確保するのが難しく、かといってモデルベースでは複雑な処理になるのでパターン生成に多大の時間がかかるという問題が他の層より強い。このため本方法は特にゲートパターン作成に有効であった。

（実施の形態４）
本発明の調整すべき変数の他の実施例を示す。図２２の１００１は対象としたセルライブラリのセルで、この中に形成されたパターンはセル単体でのＯＰＣが施されている。この中で周囲の影響によりＯＰＣの修正を受けるパターンの含まれる領域がハッチングされたペリフェラル領域でその領域の幅１００２は露光装置の露光波長λと使用したレンズの開口数ＮＡ、および使用したレジストの酸拡散定数、規格寸法精度などに依存するが、約２λ／ＮＡである。

このペリフェラル領域にあるパターンレイアウト例を図２３に示す。図中、１００３はセル部境界領域、１００４はアクティブ領域（拡散層領域）、１００５はゲートおよびゲート配線、１００６は導通孔（通例コンタクトと称す）を示す。アクティブ領域１００４の外側はフィールドと呼ばれる半導体基板との絶縁領域で、アイソレーションと呼ばれる領域である。セルとセルとの配置の関係でＯＰＣ再補正が必要となる部分をアクティブ層（アイソレーション層）、ゲート層、およびコンタクト層に分けて説明する。

[アイソレーション層]
図２３に示されたゲート幅ｗ１、コンタクト−拡散層間合わせ余裕ｄ１，ｄ２、隣接セル間との解像不良（パターン繋がり不良）回避余裕ｓ１，拡散層へのゲート配線乗り上げ不良回避余裕ｓ２が再ＯＰＣ調整部位である。ゲート幅ｗ１が規格の精度に収まらない場合は狭チャネル効果によるトランジスタ特性の劣化、コンタクト−拡散層間合わせ余裕ｄ１，ｄ２が取れなくなると接触抵抗の増加による導通不良が起こる。

アクティブ領域の調整すべき変数の例を、図２４〜図２７を引用して説明する。図２４はゲート幅ｗ１の調整変数の実例で、幅ｍｗ１を前述の遺伝的アルゴリズム手法を用いて調整する。図２５はコンタクト−拡散層間合わせ余裕ｄ１，ｄ２の調整変数の実例で、拡散層の端を幅ｈ１、長さｈ２のハンマーヘッド状に変形し、前述の遺伝的アルゴリズム手法を用いて調整する。図２６は隣接セル間との解像不良（パターン繋がり不良）回避の実例で、アクティブ領域１００４の先端の後退量を変数ｉ１とする。図２７は拡散層へのゲート配線乗り上げ不良回避の例で、ゲート配線１００５に対向する部分の後退領域の長さｉ３と幅ｉ２が変数である。これらの変数を前述の遺伝的アルゴリズム手法を用いて調整する。

[ゲート層]
図２８に示されたゲート長ｌ１、隣接セル間との解像不良（パターン繋がり不良）回避余裕ｓ４、拡散層へのゲート配線乗り上げ不良回避余裕ｓ３、アクティブ領域からの突き出し量ｐ１が再ＯＰＣ調整部位である。ゲート長ｌ１が規格の精度に収まらない場合はトランジスタの閾値電圧コントロールがままならなくなってトランジスタ特性がおおいにばらつき回路動作が不安定となる。

ゲートおよびゲート配線パターンの調整すべき変数の例を図２９から図３２を引用して説明する。

図２９はゲート長ｌ１の調整変数の実例である。ゲート長は最も敏感にトランジスタ特性に影響を与える寸法なので、特に高い寸法精度が要求される。通常ゲート配線の一部に配線層と導通を取るためのパッドが形成されるため、その部分からの回折光の影響を受けて転写パターンが変形する。少なくともアクティブ領域上でその変形を防止するために、図２９（ａ）の１００５ａに示すような複雑なＯＰＣをかけている。ここではまずはセル単独の場合で所望の寸法精度が得られるようにＯＰＣをかけておく。その後、外周に配置された別のセルパターンを参照して、図２９（ｂ）に示すようにそのＯＰＣの外形を維持したまま、線幅ｍｌ１を変数にして前述の遺伝的アルゴリズム手法を用いて調整した。

図３０は隣接セル間との解像不良（パターン繋がり不良）回避例である。セル単独の場合のＯＰＣがかかったゲート配線パターン１００５ａの先端後退量ｍｈ１を変数とする。図３１は拡散層へのゲート配線乗り上げ不良回避の例で、この場合の変数は拡散層（アクティブ層）１００４に対向するゲート配線の後退部の幅ｉ４と奥行きｉ５が変数である。
図３２はアクティブ領域からの突き出し補正の例である。設計レイアウトは図３２（ａ）に示すような矩形なレイアウトであるが、実際パターン転写を行うと、露光光の回折およびレジストの酸拡散などの効果によってパターン端が図３２（ｂ）のように丸まった形状となる。この丸まり部がアクティブ領域にかかるとパンチスルーなどの現象によりトランジスタ特性が劣化する。そこで一定量以上の突き出しが確保されなければならない。図３２（ｃ）に示すように、この場合の変数はゲート端に幅ｈ３、長さｈ４のハンマーヘッドとした。これらの変数を前述の遺伝的アルゴリズム手法を用いて調整した。

[コンタクト層]
図３３にコンタクト層のレイアウト例を示す。外部セルの影響を受けてＯＰＣを再補正するパターンは外部セルのパターン１００８ａ〜ｅからの相互作用領域１００９ａ〜ｅにかかるパターンで、図中１００６ａ〜ｅで示される。この相互作用領域の半径はレジストの酸拡散定数、規格寸法精度などに依存するが、約２λ／ＮＡである。図３４に示すように、この再ＯＰＣのかかるパターン１００６ｆの変数は高さｈ５、幅ｈ６であり、またその中心位置１０２０も変数として位置ずれ補正も行う。これらの変数を前述の遺伝的アルゴリズム手法を用いて調整した。

（実施の形態５）
本実施の形態５は、同じバリエーションのセルで囲まれたセル群をセルセットとして一塊のものとみなし、さらにＯＰＣ処理効率を向上させるもので、図３５を参照しながら手順を説明する。

（１）まずセルが単体で配置されたときのＯＰＣ処理がなされたセル群を標準セルライブラリとして準備しておく（ステップＳ２００１）。

（２）次に標準セルを活用してそれを複数配置した回路パターンをレイアウトする（ステップＳ２００２）。

（３）次にセル配置がわかる階層レベルで、隣接しあうセルの組み合わせを抽出する（ステップＳ２００３）。このセルの組み合わせをセルセットと呼ぶ。この際、セル同士の近接距離、位置関係も同一のものを同じセルセットとする。

（４）次に同じセルセットが回路レイアウトの中で何回使われているか出現回数を調べる（ステップＳ２００４）。

（５）次にあらかじめ決めておいた回数以上使われたセルセットに対し、そのセルセット内で使われたセル間の境界部付近に対しＯＰＣ再調整を行ってセルセットをライブラリ登録しておく（ステップＳ２００５）。

（６）次に図３６や図３７に示すようにセルを登録したセルセットに置き換える（ステップＳ２００６）。すなわちセル２０１０が配置されたチップ２０２０に対し、同じセルの塊（セルセット）２０１３に置き換える。ここでセルセット２０１３内のセル境界部２０１４にはＯＰＣ再補正をかけておく。なお、セルの長さはセルによって異なるので、セル配置では時に空間２０１２ができたりする。また、２０１０と２０１１に見られるようにセルは９０°回転されることもある。

（７）標準セル、セルセット、その他のパターンが配置された回路パターンに対し、標準セル、セルセット境界部近傍のＯＰＣ再調整処理を行う（ステップＳ２００７）。

以上によって本目的は達成される。なお、図３６はセルセットの出現規定レベルが高く、例えば１つとなった場合を示し、図３７は回数制限が緩くなった場合の例を示している。セルセットは４セル単位でも２セル単位でもかまわない。セル境界となる辺が重要である。
さらに、上記ＯＰＣ補正に遺伝的アルゴリズム処理を用いるとＯＰＣ再補正時間は短縮される。

従来のＯＰＣ処理は半導体チップの回路パターンを定義するマスクの全図形に対して行っていたため、微細化に伴う図形数の増大により処理時間が膨大になっていた欠点があった。しかし、上記した本実施の形態１〜５によれば、セル単位でまずＯＰＣ処理が行われて保存され、この保存されたセルの組み合わせでマスクの全図形を構成し、前記マスクの全図形においてセル間のＯＰＣ調整処理を行うことにより、大幅に処理時間を軽減できる。

これは、セル単位のＯＰＣ処理をあらかじめライブラリとして保有し製品間で共有使用すれば、製品毎のＯＰＣ処理時間は実質的にセル単位間のＯＰＣ処理が主となるので、マスクの全図形に対して行った場合に比較し、組み合わせの数（パラメータの数）が大幅に減少し、したがってこれらの最適化への収束時間も大幅に減少するからである。

さらに、本実施の形態５では、対象としているセルを含め周辺セルの配置が同じであるセル群を抽出し、それをセルセットとして登録し、同一のセルセットに対してはその内部のセル境界部のＯＰＣを再演算することなくコピーで作成する。すなわち。同一配置のパターングループをコピーで作成する。セル単位で同一配置を探すので、パターン同一配置索的処理も容易で処理時間短縮に寄与する。同一配置のパターングループをコピーで作成することにより、工数を大幅に削減でき、処理時間が大幅に短くなる。このため、近接効果補正処理システムをコンパクトにでき、コストも削減できる。

よって、セル単位で同一配置を探すので、パターン同一配置索的処理も容易で処理時間短縮に寄与する。

本発明に係る光リソグラフィの光近接補正におけるマスクパターン設計方法および設計装置を用いれば、半導体装置の製造方法における大規模集積回路のマスクパターン設計を高速、かつ容易にし、したがってマスクパターンを早く、安価に作ることができるという顕著な効果が得られる。

したがってマスクパターンを早く、安価に作ることができるので、大規模集積回路を効率的に製造でき、製造された大規模集積回路の断線等の故障の発生も少ない。よって、信頼性が向上し、歩留まりも改善される。

また、マスクパターンの設計時間が従来より約１桁短縮されることにより、マスクパターンを大量に使うカスタムＩＣ等のコスト・ダウンが図れ、産業上の応用分野も拡大する効果がある。例えば、多品種少量生産のデジタル情報家電に向けたシステムＬＳＩの開発に低コストで対応することができる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

本発明は、半導体装置、電子機器等の製造業において利用可能である。

本発明の前提として検討した遺伝的アルゴリズムの処理手順を示すフローチャートである。 本発明の前提として検討したＯＰＣ処理方法に用いられる染色体の表現の一例を示す図である。 本発明の実施の形態１において、ＳＲＡＭのゲートに使われているマスクパターンを示す図である。 本発明の実施の形態１において、本発明の検証に用いたマスクパターンを示す図である。 図４のマスクパターンの転写パターン例と測定箇所を示す図である。 図４のマスクパターンのＰ１とＰ３の露光パターン例を示す図である。 図４のマスクパターンのＰ３の拡大図である。 図４のマスクパターンのＰ１の拡大図である。 図４のマスクパターンのＰ１とＰ３の露光パターンの最適化パラメータの設定箇所を示す図である。 本発明の実施の形態２におけるＮＡＮＤゲートを示す図であり、（ａ）はシンボル図、（ｂ）は（ａ）の回路図、（ｃ）は（ａ）のパターンレイアウトを示す平面図である。 図１０のＮＡＮＤゲートにおいて、単位論理セルと断面を定義する破線を表す図である。 （ａ）〜（ｆ）は、図１０のＮＡＮＤゲートの単位セル部を形成する際に使用するマスクを示す図である。 （ａ）〜（ｅ）は、図１１の破線に沿った断面で、素子分離工程までを表す工程図である。 （ａ）〜（ｅ）は、図１１の破線に沿った断面で、ゲート形成までを表す工程図である。 （ａ）〜（ｅ）は、図１１の破線に沿った断面で、配線の一部の形成までを表す工程図である。 図１２（ｄ）のマスクパターンの構成を示す図である。 図１６における設計目標からの差分寸法を遺伝子表現した例を示す図である。 本発明の実施の形態２において、相対位置に基づきセルのグループ化を行った例を示す図である。 本発明の実施の形態２において、染色体の適応度を得るための寸法の測定箇所を示す図である。 本発明の実施の形態２において、設計パターンとレジストパターンの差分画像を示す図である。 本発明の実施の形態３において、半導体装置製造プロセスを示すフローチャートである。 本発明の実施の形態４において、セル単体でのＯＰＣが施されているセルライブラリのセルを示す図である。 図２２のセルの拡大図である。 本発明の実施の形態４において、ゲート幅ｗ１の調整変数の一例を示す図である。 本発明の実施の形態４において、コンタクト−拡散層間合わせ余裕ｄ１， ｄ２の調整変数の一例を示す図である。 本発明の実施の形態４において、隣接セル間との解像不良（パターン繋がり不良）回避の一例を示す図である。 本発明の実施の形態４において、拡散層へのゲート配線乗り上げ不良回避の例を示す図である。 本発明の実施の形態４において、ゲート長、隣接セル間との解像不良（パターン繋がり不良）回避余裕ｓ４、拡散層へのゲート配線乗り上げ不良回避余裕ｓ３、アクティブ領域からの突き出し量ｐ１の再ＯＰＣ調整部位を示す図である。 本発明の実施の形態４において、ゲート長の調整変数の一例を示す図である。 本発明の実施の形態４において、隣接セル間との解像不良（パターン繋がり不良）回避例を示す図である。 本発明の実施の形態４において、拡散層へのゲート配線乗り上げ不良回避の例を示す図である。 （ａ）〜（ｃ）は、本発明の実施の形態４において、アクティブ領域からの突き出し補正の一例を示す図である。 本発明の実施の形態４において、コンタクト層のレイアウト例を示す図である。 本発明の実施の形態４において、コンタクト・パターンの調整変数の一例を示す図である。 本発明の実施の形態５において、セルセット法の処理手順を示すフローチャートである。 本発明の実施の形態５において、セルセットの概念を示す説明図である。 本発明の実施の形態５において、セルセットの概念を示す説明図である。 本発明の実施の形態１において、リソグラフィ条件を示す図である。 図４の転写パターンの２つの評価値を示す図である。 図９に示すパラメータを最適化した結果を示す図である。

符号の説明

８１〜９２，１００１，２０１０，２０１１ セル
１００ 染色体
１０１ａ〜１０１ｆ 光透過部
１０２ａ〜１０２ｆ 遮光部
１１０ 単位セル
１１１ｎ ｎ型半導体領域
１１１ｐ ｐ型半導体領域
１１２ 多結晶シリコン層
１１２Ａ ゲート電極
１１３ 金属層
１１３Ａ〜１１３Ｃ，１１４Ａ 配線
１１５，１１９ 絶縁膜
１１６ シリコン窒化膜
１１７ レジスト膜
１１７ａ〜１１７ｆ レジストパターン
１１８ 溝
１２０ ゲート絶縁膜
１２１ａ，１２１ｂ 層間絶縁膜
１００２ 幅
１００３ セル部境界領域
１００４ アクティブ領域（拡散層領域）
１００５ ゲートおよびゲート配線
１００５ａ ゲート配線パターン
１００６ 導通孔
１００９ａ〜１００９ｅ 相互作用領域
１０２０ 中心位置
２０１２ 空間
２０１３，２０１５〜２０１８ セルセット
２０１４ セルセット内セル境界部
２０２０ チップ
ＣＮＴ コンタクトホール
Ｍ１〜Ｍ６ マスク
ＮＷ ｎ型ウエル領域
ＴＨ スルーホール

Claims (14)

1. 以下の工程を含むマスクパターン設計方法：
   （ａ）マスクパターンを露光してパターンを形成する際に生じる形状変化を補正する第１の近接効果補正の処理をセルに施し、そのセル群をセルライブラリに登録する工程；
   （ｂ）前記セルライブラリを用いて複数のセルを配置してマスクパターンを設計する工程；
   （ｃ）前記セルの配置が同一のセル群を抽出する工程；
   （ｄ）前記セルライブラリの前記セルに施した第１の近接効果補正の補正量を、周囲に配置したセルパターンの影響を考慮して変化させる第２の近接効果補正工程；
   （ｅ）前記同一のセル群に対し、前記工程（ｃ）の第２の近接効果補正結果をコピーする工程。
2. 以下の工程を含むマスクパターン設計方法：
   （ｂ１）マスクパターンを露光してパターンを形成する際に生じる形状変化を補正する第１の近接効果補正の処理が施されたセル群が登録されたセルライブラリを用いて複数のセルを配置してマスクパターンを設計する工程；
   （ｃ）前記セルの配置が同一のセル群を抽出する工程；
   （ｄ）前記セルライブラリの前記セルに施した第１の近接効果補正の補正量を、周囲に配置したセルパターンの影響を考慮して変化させる第２の近接効果補正工程；
   （ｅ）前記同一のセル群に対し、前記工程（ｃ）の第２の近接効果補正結果をコピーする工程。
3. 以下の工程を含むマスクパターン設計方法：
   （ｃ１）マスクパターンを露光してパターンを形成する際に生じる形状変化を補正する第１の近接効果補正の処理が施されたセル群が登録されたセルライブラリを用いて複数のセルが配置されたマスクパターンに対して、前記セルの配置が同一のセル群を抽出する工程；
   （ｄ）前記セルライブラリの前記セルに施した第１の近接効果補正の補正量を、周囲に配置したセルパターンの影響を考慮して変化させる第２の近接効果補正工程；
   （ｅ）前記同一のセル群に対し、前記工程（ｃ）の第２の近接効果補正結果をコピーする工程。
4. 請求項１〜３のいずれか１項に記載のマスクパターン設計方法において、
   前記第２の近接効果補正に遺伝的アルゴリズムを用いる。
5. 請求項１〜３のいずれか１項に記載のマスクパターン設計方法において、
   辺単位で同一配置を抽出し、前記第２の近接効果補正結果のコピーを行う。
6. 以下の工程を含むマスクパターン設計方法：
   （ｆ）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正を施し、そのセル群をセルライブラリに登録する工程；
   （ｇ）前記セルライブラリを用いて複数のセルを配置する工程；
   （ｈ）前記複数のセルが配置されたパターンに対し、隣り合うセルの組み合わせを抽出する工程；
   （ｉ）前記組み合わせの中で規定以上の回数が出てくる組み合わせをセルセットとして抽出する工程；
   （ｊ）前記セルセットを構成するセル間境界近傍においてセル間近接による相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
   （ｋ）複数のセルあるいは前記セルセットを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第３の近接効果補正工程。
7. 以下の工程を含むマスクパターン設計方法：
   （ｇ１）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正が施されたセル群が登録されたセルライブラリを用いて複数のセルを配置する工程；
   （ｈ）前記複数のセルが配置されたパターンに対し、隣り合うセルの組み合わせを抽出する工程；
   （ｉ）前記組み合わせの中で規定以上の回数が出てくる組み合わせをセルセットとして抽出する工程；
   （ｊ）前記セルセットを構成するセル間境界近傍においてセル間近接による相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
   （ｋ）複数のセルあるいは前記セルセットを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第３の近接効果補正工程。
8. 以下の工程を含むマスクパターン設計方法：
   （ｈ１）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正が施されたセル群が登録されたセルライブラリを用いて複数のセルが配置されたパターンに対して、隣り合うセルの組み合わせを抽出する工程；
   （ｉ）前記組み合わせの中で規定以上の回数が出てくる組み合わせをセルセットとして抽出する工程；
   （ｊ）前記セルセットを構成するセル間境界近傍においてセル間近接による相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
   （ｋ）複数のセルあるいは前記セルセットを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第３の近接効果補正工程。
9. 以下の工程を含んで作製したマスクを用いた半導体装置の製造方法：
   （ａ）マスクパターンを露光してパターンを形成する際に生じる形状変化を補正する第１の近接効果補正の処理をセルに施し、そのセル群をセルライブラリに登録する工程；
   （ｂ）前記セルライブラリを用いて複数のセルを配置してマスクパターンを設計する工程；
   （ｃ）前記セルの配置が同一のセル群を抽出する工程；
   （ｄ）前記セルライブラリの前記セルに施した第１の近接効果補正の補正量を、周囲に配置したセルパターンの影響を考慮して変化させる第２の近接効果補正工程；
   （ｅ）前記同一のセル群に対し、前記工程（ｃ）の第２の近接効果補正結果をコピーする工程。
10. 以下の工程を含んで作製したマスクを用いた半導体装置の製造方法：
    （ｂ１）マスクパターンを露光してパターンを形成する際に生じる形状変化を補正する第１の近接効果補正の処理が施されたセル群が登録されたセルライブラリを用いて複数のセルを配置してマスクパターンを設計する工程；
    （ｃ）前記セルの配置が同一のセル群を抽出する工程；
    （ｄ）前記セルライブラリの前記セルに施した第１の近接効果補正の補正量を、周囲に配置したセルパターンの影響を考慮して変化させる第２の近接効果補正工程；
    （ｅ）前記同一のセル群に対し、前記工程（ｃ）の第２の近接効果補正結果をコピーする工程。
11. 以下の工程を含んで作製したマスクを用いた半導体装置の製造方法：
    （ｃ１）マスクパターンを露光してパターンを形成する際に生じる形状変化を補正する第１の近接効果補正の処理が施されたセル群が登録されたセルライブラリを用いて複数のセルが配置されたマスクパターンに対して、前記セルの配置が同一のセル群を抽出する工程；
    （ｄ）前記セルライブラリの前記セルに施した第１の近接効果補正の補正量を、周囲に配置したセルパターンの影響を考慮して変化させる第２の近接効果補正工程；
    （ｅ）前記同一のセル群に対し、前記工程（ｃ）の第２の近接効果補正結果をコピーする工程。
12. 以下の工程を含んで作製したマスクを用いた半導体装置の製造方法：
    （ｆ）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正を施し、そのセル群をセルライブラリに登録する工程；
    （ｇ）前記セルライブラリを用いて複数のセルを配置する工程；
    （ｈ）前記複数のセルが配置されたパターンに対し、隣り合うセルの組み合わせを抽出する工程；
    （ｉ）前記組み合わせの中で規定以上の回数が出てくる組み合わせをセルセットとして抽出する工程；
    （ｊ）前記セルセットを構成するセル間境界近傍においてセル間近接による相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
    （ｋ）複数のセルあるいは前記セルセットを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第３の近接効果補正工程。
13. 以下の工程を含んで作製したマスクを用いた半導体装置の製造方法：
    （ｇ１）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正が施されたセル群が登録されたセルライブラリを用いて複数のセルを配置する工程；
    （ｈ）前記複数のセルが配置されたパターンに対し、隣り合うセルの組み合わせを抽出する工程；
    （ｉ）前記組み合わせの中で規定以上の回数が出てくる組み合わせをセルセットとして抽出する工程；
    （ｊ）前記セルセットを構成するセル間境界近傍においてセル間近接による相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
    （ｋ）複数のセルあるいは前記セルセットを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第３の近接効果補正工程。
14. 以下の工程を含んで作製したマスクを用いた半導体装置の製造方法：
    （ｈ１）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正が施されたセル群が登録されたセルライブラリを用いて複数のセルが配置されたパターンに対して、隣り合うセルの組み合わせを抽出する工程；
    （ｉ）前記組み合わせの中で規定以上の回数が出てくる組み合わせをセルセットとして抽出する工程；
    （ｊ）前記セルセットを構成するセル間境界近傍においてセル間近接による相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
    （ｋ）複数のセルあるいは前記セルセットを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第３の近接効果補正工程。

Images