JP2009186319A - 欠陥検査方法および欠陥検査装置 - Google Patents

Abstract

【課題】
ノイズ成分を抑制した２次電子画像を得て、高精度の欠陥検査を可能とする欠陥検査方法ないし欠陥検査装置を提供する。
【解決手段】
電子顕微鏡により、欠陥検査対象物において繰り返しパターンを有する欠陥検査対象領域の観察画像を取得し、予め登録されているマスキング用パターンを観察画像に重ね、観察画像からマスキング用パターンで覆われた領域の信号を除去した欠陥検査用画像を得、欠陥検査用画像を用いて、繰り返しパターンの欠陥検査を行う。
【選択図】 図１

Description

本発明は、欠陥検査方法および欠陥検査装置に関し、特に半導体製造工程においてウエハ上の欠陥を検出できる欠陥検査方法および欠陥検査装置に関する。

半導体製造工程では、製造するウエハの歩留まり向上と製造ラインの監視の目的で、インライン欠陥検査が頻繁に実施されている。半導体パターンの微細化に伴い、近年では電子顕微鏡方式の欠陥検査装置が利用され始めている。走査型電子顕微鏡（ＳＥＭ）等の電子顕微鏡を用いると、光学式の欠陥検査装置では見えにくい小さな欠陥も検出可能となるほか、ショートや非導通といった内部的な電気的欠陥が検出可能となる。

特開２００４−２５７８４５号は、表面パターン欠陥や異物付着等の表面欠陥と、ショートや非導通等の電圧コントラスト（ＶＣ）欠陥とは、原因が異なるため区別して集計することが重要であると教示し、ＳＥＭ画像を処理して表面パターンを含む欠陥候補の画像を抽出し、パターンと欠陥との重なり量またはズレ量の度合いを求め、該度合いに基づいて欠陥候補を表面欠陥、ＶＣ欠陥、虚報に分類することを提案する。

電子顕微鏡方式の欠陥検査装置では、光学式欠陥検査装置に比べて、観察条件の調整が技術的に難しい。特に電圧コントラスト（ＶＣ）を用いた欠陥検査では、安定した画像を得るために各種の工夫が実施されている。例えば、ＶＣを安定化するために、観察表面を一旦均一にチャーッジアップさせる方法が知られている。

特開２００６−４０９９１号は、ｐｎ接合が逆バイアスになる条件で、所定の間隔で複数回、プラグが露出したウエハ表面に電子ビームを照射し、プラグ表面の帯電状態をモニタしながら電子ビーム照射条件を変え、リーク電流に応じて緩和する帯電が所望範囲内となる条件で回路パターンの２次電子信号を取得し、リーク特性を評価することを提案する。

特開２００６−２０８３６７号は、ウエハ上部の帯電制御電極用電源の電位を低くしていくと、画像の明るさが低下してき、明るさが一定の領域は正帯電の状態であり、暗くなる領域は負帯電の状態であることを教示し、正帯電の状態と負帯電の状態の境目である明るさの変化点が帯電が弱い状態であり、この変化点を検査条件として設定することにより帯電量を抑制し、安定したウエハの検査を行なうことを提案する。

特開２００４−２５７８４５号公報 特開２００６−４０９９１号公報 特開２００６−２０８３６７号公報

２次電子による画像には電圧によるコントラスト（ＶＣ）成分の他、対象物の立体的形状に依存する成分（以下、これをエッジ成分と呼ぶ）などがある。エッジ成分が強いと、ＶＣ成分が検出しにくくなることも多い。

本発明の目的は、ノイズ成分を抑制した２次電子画像を得て、高精度の欠陥検査を可能とする欠陥検査方法ないし欠陥検査装置を提供することである。

本発明の１観点によれば、
電子顕微鏡により、欠陥検査対象物において繰り返しパターンを有する欠陥検査対象領域の観察画像を取得する工程と、
予め登録されているマスキング用パターンを前記観察画像に重ねる工程と、
前記観察画像から前記マスキング用パターンで覆われた領域の信号を除去した欠陥検査用画像を得る工程と、
前記欠陥検査用画像を用いて、繰り返しパターンの欠陥検査を行う工程と、
を含む欠陥検査方法
が提供される。

本発明の他の観点によれば、
観察条件に応じた観察画像を撮影できる電子顕微鏡装置と、
前記観察画像にマスキング用パターンを重ね、マスキング用パターンで覆われた領域の信号を除去した欠陥検査用画像を形成できる画像マスキング装置と、
前記欠陥検査用画像を用いて欠陥検査を行える画像比較装置と、
観察条件、マスキング用パターンを含む検査情報を予め登録し、前記電子顕微鏡装置に観察条件を供給でき、前記画像マスキング装置にマスキング用パターンを供給でき、前記画像比較装置から欠陥情報を受けることのできる中央制御装置と、
を有する欠陥検査装置
が提供される。

観察画像において、所定領域を選択的にマスクし、マスクされた領域の信号を除去することにより、対象とする領域の信号を際立たせることができる。

信号強度が強いが歩留まりに余り影響しない領域の信号をノイズとして除去することにより、信号強度が弱いが歩留まりに強く影響する領域の欠陥検査を信頼性高く行うことが可能となる。

実施例の説明に先立ち、電子顕微鏡を用いた欠陥検出装置による半導体装置の欠陥検出の比較例を説明する。

図４Ａ、４Ｂは、ＭＯＳトランジスタを形成したシリコン基板を絶縁膜で覆い、絶縁膜を貫通してＭＯＳトランジスタに達するタングステン（Ｗ）の導電性プラグを形成した表面の電子顕微鏡による観察画像である。Ｗプラグは、下層導電層に電気的に接続されているべきであるが、非導通となる事故も生じうる。横方向に一定の繰返し周期で多数のＷプラグが配置されている。Ｗ層は化学気相堆積（ＣＶＤ）で堆積する。Ｗプラグの中央部には、プロセス起因のシーム（継ぎ目）がランダムに発生する。欠陥検査は、繰り返し画像の差分をとることにより特異部分を抽出する。

図４Ｃは、図４Ａの画像１と図４Ｂの画像２の差分画像である。図４Ｄは、図４ＣのＷプラグ中心を横方向に横断する直線に沿った電子強度分布である。シーム部分の差が大きいが、この部分は歩留まりにほとんど影響を与えない。Ｗプラグのコンタクト不良（非導通）はＶＣ欠陥として観察でき、歩留まりに強く影響する。図４Ｄの電子強度分布では、コンタクト不良によるＶＣ欠陥は小さく現れ、自動検出が困難である。

図５Ａは、ＳＲＡＭ回路領域の平面図である。素子分離領域ＩＳＯに囲まれて活性領域ＡＲが画定され、活性領域を横断して、ゲート絶縁膜を介してゲート電極Ｇが形成されている。

図５Ｂは、ゲート電極部分の断面図である。シリコン基板にトレンチが形成され、酸化シリコン等の絶縁膜を埋め込んで素子分離領域ＩＳＯが形成されている。素子分離領域ＩＳＯによって活性領域ＡＲが画定されている。活性領域上にゲート絶縁膜Ｇｏｘを介して、ポリシリコンのゲート電極Ｇが形成されている。ゲート電極Ｇは、ゲート絶縁膜Ｇｏｘによって活性領域ＡＲから絶縁されているべきであるが、活性領域に短絡する事故も生じ得る。

図５Ｃ，５Ｄは、同一のＳＲＡＭ領域に対する、観察条件を変えた２つの電子顕微鏡による観察画像である。図５Ｃの条件では、活性領域周辺のコントラストも弱いが、ゲート電極の活性領域への短絡によるＶＣ欠陥も見にくい。図５Ｄの条件では、活性領域周辺のコントラストが強くなっているが、ゲート電極のＶＣ欠陥は見やすくなっている。

本発明者は、所定の繰り返しパターンの欠陥検査において、ＶＣ欠陥をより安定に検出するため、強い変化を示すが歩留まりに余り影響しない電圧コントラスト信号をマスクして除去することにより、検出したい電圧コントラスト信号を際立たせることを考えた。

図１Ａは、本発明の実施例による欠陥検査装置の構成を示すブロック図である。欠陥検査装置１０は、中央制御装置１１、電子顕微鏡装置１２、画像マスキング装置１３、画像比較装置１４を含む。中央制御装置１１は、観察条件、検査エリア、位置合わせ用パターン、マスキング用パターン、繰り返し条件、閾値などの検査情報を蓄積する検査情報蓄積部１７を含む。

図１Ｂは、検査対象の例であるシリコンウエハを示す平面図である。シリコンウエハ２１に、複数のチップ２２が形成されている。図示の簡略化のため４×４のチップ２２が形成されている場合を図示しているが、実際のチップ数は格段に多い。例えばシリコンウエハは３０ｃｍ直径であり、チップの１辺は例えば０．５ｃｍ〜３ｃｍ程度である。

図１Ｃは、１つのチップの概略平面図である。欠陥検査の対象は、チップ２２内で、繰り返しパターンの構造を有するＳＲＡＭ等の領域２３である。

各半導体チップ内の構造は、設計データに基づいており、各レベルでの平面構成の設計データも揃っている。これらの設計データに基づき、種々のパターン画像を形成できる。例えば位置の確定に利用する位置合わせ（パターンマッチング）用パターン画像や不要なＶＣ信号を遮蔽する領域を画定するマスキング用パターン画像を作成することができる。なお、実際に作成したサンプルの観察画像に基づいて、これらのパターン画像を作成することもできる。

図１Ａに戻り、中央制御装置１１から、電子顕微鏡装置１２に観察条件、画像マスキング装置１３にパターンマッチング用パターン画像とマスキング用パターン画像、画像比較装置１４に画像比較条件等が供給される。

電子顕微鏡装置１２においては、観察条件に応じて欠陥検査対象領域の電子顕微鏡画像を観察し、観察画像情報に対して輪郭抽出、２値化等の加工を行い、位置合わせ用パターンマッチングに用いる、簡略化された加工画像情報を作成する。観察画像情報を加工画像情報と共に、電子顕微鏡１２から画像マスキング装置１３に供給する。画像マスキング装置１３においては、輪郭情報、２値化画像情報等の加工画像情報と中央制御装置から供給されたパターンマッチング用パターン画像とをパターンマッチングによって位置合わせし、最も一致する状態から位置情報を確定する。この位置情報に基づき、観察画像にマスキング用パターン画像を重ね、マスキング用パターン画像でマスクされた領域の信号を除去したマスク後の画像を作成し、位置情報とともに画像比較装置１４に供給する。画像比較装置１４は、マスク後の画像を用い、差分画像を形成して比較検査を行い、欠陥を検査する。欠陥の位置情報（欠陥位置情報）等が中央制御装置１１に供給される。中央制御装置１１は、欠陥位置情報、欠陥の大きさ（縦、横）、欠陥検査された際の差分信号の強さ等の欠陥検査情報を出力する。

図１Ｄは、図１Ａに示す欠陥検査装置を用いて行う欠陥検査方法のフローチャートである。

ステップＳ１で、電子顕微鏡を用いて観察画像を取得し、ステップＳ２で、観察画像に対して輪郭抽出、２値化等の加工を行い、位置合わせ用のパターンマッチングに用いる加工画像情報を得る。ステップＳ３で、加工画像情報と予め登録してあるパターンマッチング用パターン画像のパターンマッチングを行い、最適の一致条件を検出する。ステップＳ４で、最適の一致条件に基づき、位置情報を確定する。ステップＳ５で、位置情報に基づき、観察画像に予め登録してあるマスキング用パターン画像を重ね合わせる。ステップＳ６で、観察画像からマスクされた領域の情報を除去した欠陥検査用画像を生成する。ステップＳ７で、欠陥検査用画像を用いて欠陥検出を行う。

以下、具体例に基づき、より詳細な説明を行う。まず、絶縁層を貫通して形成したＷプラグのＶＣ検査に適用した例を説明する。ＷプラグはＭＯＳトランジスタのソース／ドレイン領域などを電気的に引き出す導電性部材であり、底面で下層導電層に接続されている必要がある。Ｗプラグがソース／ドレイン領域などの下層導電層に非導通の状態であれば欠陥である。このような非導通欠陥は、光学的検査では検出できないが、電子顕微鏡を用いたＶＣ検査で検出可能となる。

図２Ａは、電子顕微鏡装置１２において、多数のＷプラグが整列した絶縁層表面を観察した観察画像である。Ｗプラグの非導通は、Ｗプラグ周辺の絶縁膜表面の電圧コントラストにより検出可能である。Ｗプラグはランダムにシームを有し、差画像を形成するとシームの有無が大きな信号を発生する。絶縁膜表面の電圧コントラストは比較的弱い信号であり、強いＷプラグ部分の信号が存在すると検出しにくい。

図２Ｂは、図２Ａの観察画像に輪郭抽出工程を行って、輪郭を抽出した加工画像である。観察画像にマスキング画像を重ねる時の位置情報を得るため、情報を簡略化したパターン画像を形成し、予め登録してあるパターンマッチング用パターン画像とパターンマッチングするためである。中央制御装置１１は、対応するパターンマッチング用パターン画像を蓄積しており、画像マスキング装置１２にそのパターンマッチング用パターン画像を供給する。

図２Ｃは、加工画像とパターンマッチング用パターン画像とのパターンマッチング工程を示す。最適の一致を見た時、位置情報が確定される。この位置情報に基づき、マスキング用パターン画像を観察画像に重ねる。

図２Ｄは、観察画像上にマスキング用パターン画像を重ね、Ｗプラグ部分の信号を除去した画像を示す。シームの有無は信号から除去されている。繰り返しパターンの画像が、より周期的になる。

図２Ｅは、予め登録されている繰り返し情報を用いて、同一パターンを有する２領域を用いて生成した差分画像を示す。白っぽく見えるところがＷプラグの非導通を示す電圧コントラストである。

図２Ｆは、図２Ｅの差分画像に予め登録されている閾値を適用し、２値化した画像である。明瞭に欠陥が検出されている。信号強度の変化が大きい領域をマスクし、検査対象領域の信号のみを残すことにより、信頼性を向上した欠陥検査を実現できる。

つぎに、ＳＲＡＭ領域において、ＭＯＳトランジスタのゲート電極がチャネル領域へ短絡した欠陥を検出する場合に適用した例を説明する。

図３Ａは、予め設定されている観察条件で撮像されたＳＲＡＭ領域の観察画像を示す。

図３Ｂは、図３Ａの観察画像に対し、一定の閾値を用いて２値化した画像を示す。２値化は、画像情報中の位置情報を強調する機能を有する。

図３Ｃは、予め登録したパターンマッチング用パターン画像を示す。図３Ｂの２値化画像に対応するパターンである。図３Ｂの２値化画像と図３Ｃのパターンマッチング用パターン画像を用いてパターンマッチングを行い、最もよい一致を得た時の状態に基づいて位置情報を確定する。

図３Ｄは、活性領域をマスクするためのマスキング用パターン画像を示す。

図３Ｅは、図３Ａの観察画像に、上記位置情報を用いて図３Ｄのマスキング用パターン画像を重ねた状態を示す。マスクされた領域の情報を除去した欠陥検査用画像情報を生成することにより、明暗のバラツキの大きい活性領域の情報を省いた画像情報が得られる。

図３Ｆは、このようにノイズ成分を低減した検査用画像を用いて検出した短絡欠陥を有するゲート電極の画像である。

なお、活性領域をマスクしてゲート電極の検査を行なう場合を説明したが、ゲート電極をマスクして活性領域を検査することも可能である。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の置換、変更、改良、組み合わせ等が可能なことは、当業者に自明であろう。

図１Ａは、本発明の実施例による欠陥検出装置の構成を説明するブロック図、図１Ｂ、１Ｃはウエハおよびチップの構成を概略的に示す平面図、図１Ｄは欠陥検査方法のフローチャートである。 ／ 図２Ａ−２Ｆは、第１の例による導電性プラグの欠陥検出を説明する顕微鏡写真および合成図である。 図３Ａ−３Ｆは、第２の例によるゲート電極パターンの欠陥検出を説明する顕微鏡写真および合成図である。 図４Ａ−４Ｄは、第１の比較例による導電性パターンの欠陥検出を説明する顕微鏡写真、合成図、およびグラフである。 図５Ａ−５Ｄは、第２の比較例によるゲート電極パターンの欠陥検出を説明する平面図、断面図、および顕微鏡写真である。

符号の説明

１０ 欠陥検査装置、
１１ 中央制御装置、
１２ 電子顕微鏡装置、
１３ 画像マスキング装置、
１４ 画像比較装置、
１７ 検査情報蓄積部。

Claims (10)

1. 電子顕微鏡により、欠陥検査対象物において繰り返しパターンを有する欠陥検査対象領域の観察画像を取得する工程と、
   予め登録されているマスキング用パターンを前記観察画像に重ねる工程と、
   前記観察画像から前記マスキング用パターンで覆われた領域の信号を除去した欠陥検査用画像を得る工程と、
   前記欠陥検査用画像を用いて、繰り返しパターンの欠陥検査を行う工程と、
   を含む欠陥検査方法。
2. 前記観察画像を加工して位置合わせ用パターンマッチングに用いる加工画像を抽出する工程と、
   前記加工画像と予め登録されているパターンマッチング用パターン画像とのパターンマッチングを行い、位置情報を確定する工程と、
   をさらに含み、前記マスキング用パターン画像を前記観察画像に重ねる工程は前記位置情報に基づいて行う請求項１記載の欠陥検査方法。
3. 前記欠陥検査は、繰り返しパターンの対応部分の差画像を形成して行う請求項１または２記載の欠陥検査方法。
4. 前記欠陥検査が電圧コントラストを用いる請求項１〜３のいずれか１項記載の欠陥検査方法。
5. 前記繰り返しパターンを有する欠陥検査対象領域が、絶縁膜にコンタクトプラグを埋め込んだ領域であり、前記マスキング用パターンが前記コンタクトプラグをマスクする請求項１〜４のいずれか１項記載の欠陥検査方法。
6. 前記繰り返しパターンを有する欠陥検査対象領域が、活性領域上方にゲート電極を形成したＭＯＳトランジスタ領域であり、前記マスキング用パターンが前記活性領域または前記ゲート電極をマスクする請求項１〜４のいずれか１項記載の欠陥検査方法。
7. 観察条件に応じた観察画像を撮影できる電子顕微鏡装置と、
   前記観察画像にマスキング用パターンを重ね、マスキング用パターンで覆われた領域の信号を除去した欠陥検査用画像を形成できる画像マスキング装置と、
   前記欠陥検査用画像を用いて欠陥検査を行える画像比較装置と、
   観察条件、マスキング用パターンを含む検査情報を予め登録し、前記電子顕微鏡装置に観察条件を供給でき、前記画像マスキング装置にマスキング用パターンを供給でき、前記画像比較装置から欠陥情報を受けることのできる中央制御装置と、
   を有する欠陥検査装置。
8. 前記電子顕微鏡装置が、観察画像から位置合わせ用パターンマッチングに用いる加工画像を抽出する機能を有し、前記中央制御装置の検査情報がパターンマッチング用パターン画像も含み、
   前記画像マスキング装置が、前記加工画像と前記パターンマッチング用パターンとのパターンマッチングを行い、位置情報を確定し、この位置情報に基づき前記マスキング用パターンを前記観察画像に重ねる、
   請求項７記載の欠陥検査装置。
9. 前記画像比較装置が、差画像を形成し、電圧コントラストを検出する請求項７または８記載の欠陥検査装置。
10. 前記マスキング用パターンが、コンタクトプラグを覆うパターン、ＭＯＳトランジスタ領域の活性領域を覆うパターン、またはＭＯＳトランジスタ領域のゲート電極を覆うパターンである請求項７〜９のいずれか１項記載の欠陥検査装置。