KR20160081423A - 결함 검출 방법 및 결함 검출 시스템 - Google Patents

결함 검출 방법 및 결함 검출 시스템 Download PDF

Info

Publication number
KR20160081423A
KR20160081423A KR1020140195236A KR20140195236A KR20160081423A KR 20160081423 A KR20160081423 A KR 20160081423A KR 1020140195236 A KR1020140195236 A KR 1020140195236A KR 20140195236 A KR20140195236 A KR 20140195236A KR 20160081423 A KR20160081423 A KR 20160081423A
Authority
KR
South Korea
Prior art keywords
image
pattern
transformed
actual
gray level
Prior art date
Application number
KR1020140195236A
Other languages
English (en)
Inventor
정재욱
고우석
양유신
이상길
전충삼
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140195236A priority Critical patent/KR20160081423A/ko
Priority to US14/967,943 priority patent/US20160189369A1/en
Publication of KR20160081423A publication Critical patent/KR20160081423A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B21/00—Microscopes
    • G02B21/0004—Microscopes specially adapted for specific applications
    • G02B21/002—Scanning microscopes
    • G02B21/0024—Confocal scanning microscopes (CSOMs) or confocal "macroscopes"; Accessories which are not restricted to use with CSOMs, e.g. sample holders
    • G02B21/0028—Confocal scanning microscopes (CSOMs) or confocal "macroscopes"; Accessories which are not restricted to use with CSOMs, e.g. sample holders specially adapted for specific applications, e.g. for endoscopes, ophthalmoscopes, attachments to conventional microscopes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B21/00—Microscopes
    • G02B21/0004—Microscopes specially adapted for specific applications
    • G02B21/002—Scanning microscopes
    • G02B21/0024—Confocal scanning microscopes (CSOMs) or confocal "macroscopes"; Accessories which are not restricted to use with CSOMs, e.g. sample holders
    • G02B21/0052—Optical details of the image generation
    • G02B21/0056—Optical details of the image generation based on optical coherence, e.g. phase-contrast arrangements, interference arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B21/00—Microscopes
    • G02B21/0004—Microscopes specially adapted for specific applications
    • G02B21/002—Scanning microscopes
    • G02B21/0024—Confocal scanning microscopes (CSOMs) or confocal "macroscopes"; Accessories which are not restricted to use with CSOMs, e.g. sample holders
    • G02B21/008—Details of detection or image processing, including general computer control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y10S977/843—Gas phase catalytic growth, i.e. chemical vapor deposition

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Ophthalmology & Optometry (AREA)
  • Radiology & Medical Imaging (AREA)
  • Surgery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Biochemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

결함 검출 방법에 있어서, 패턴이 형성된 시료 상에 전자빔을 조사하여 상기 패턴에 대한 실제 이미지를 획득한다. 상기 실제 이미지의 픽셀별 그레이 레벨을 기준으로 콘트라스트 변환을 수행하여 정상 패턴만을 나타내는 변환 이미지를 획득한다. 상기 변환 이미지와 상기 패턴의 설계 이미지를 매칭하여 상기 실제 이미지에서 결함 패턴을 검출한다.

Description

결함 검출 방법 및 결함 검출 시스템{METHOD AND SYSTEM FOR DEFECTING DEFECT}
본 발명은 결함 검출 방법 및 결함 검출 시스템에 관한 것으로, 보다 상세하게는, 웨이퍼로부터 획득한 실제 이미지와 설계 이미지를 비교하여 결함을 검출하는 결함 검출 방법 및 이를 수행하기 위한 결함 검출 시스템에 관한 것이다.
최근, 반도체 제품의 디자인 룰 감소로 인해 VNAND와 같은 수직형 메모리 소자가 개발되었다. 상기 수직형 메모리 소자는 고종횡비를 갖는 콘택 구조물들을 포함할 수 있다. 따라서, 고종횡비의 패턴의 콘택 불량을 실시간으로 모니터링하는 검사 기술이 요구되고 있다. 또한, 보다 빠른 검사 속도를 위하여 Die-to-DB 방식의 결함 검출에서 영상 처리 기법을 이용한 정확한 검사 방법이 필요하다.
본 발명의 일 과제는 검출 속도 및 검출 정확도를 향상시킬 수 있는 결함 검출 방법을 제공하는 데 있다.
본 발명의 다른 과제는 상술한 결함 검출 방법을 수행하기 위한 결함 검출 시스템을 제공하는 데 있다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기 본 발명의 일 과제를 달성하기 위해 예시적인 실시예들에 따른 결함 검출 방법에 있어서, 패턴이 형성된 시료 상에 전자빔을 조사하여 상기 패턴에 대한 실제 이미지를 획득한다. 상기 실제 이미지의 픽셀별 그레이 레벨을 기준으로 콘트라스트 변환을 수행하여 정상 패턴만을 나타내는 변환 이미지를 획득한다. 상기 변환 이미지와 상기 패턴의 설계 이미지를 매칭하여 상기 실제 이미지에서 결함 패턴을 검출한다.
예시적인 실시예들에 있어서, 상기 실제 이미지를 획득하는 것은 상기 시료로부터 방출되는 2차 전자를 검출하여 SEM 이미지를 획득하는 것을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 변환 이미지를 획득하는 것은 상기 실제 이미지에서 설정된 그레이 레벨 이하인 픽셀값을 0으로 변환하는 것을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 방법은, 상기 변환 이미지의 밝기 또는 가우시안 블러를 조정하여 보정 이미지를 획득하는 것을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 변환 이미지와 상기 패턴의 설계 이미지를 매칭하는 것은 상기 보정 이미지와 상기 패턴의 설계 이미지를 매칭하는 것을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 시료는 콘택 홀이 형성된 물질막을 갖는 웨이퍼일 수 있다.
예시적인 실시예들에 있어서, 상기 설계 이미지는 GDS 이미지일 수 있다.
상기 본 발명의 일 과제를 달성하기 위해 예시적인 실시예들에 따른 결함 검출 방법에 있어서, 패턴이 형성된 시료 상에 전자빔을 조사하여 상기 패턴에 대한 실제 이미지를 획득한다. 상기 실제 이미지의 픽셀별 그레이 레벨을 기준으로 콘트라스트 변환을 수행하여 정상 패턴만을 나타내는 변환 이미지를 획득한다. 상기 변환 이미지의 밝기 또는 가우시안 블러를 조정하여 보정 이미지를 획득한다. 상기 보정 이미지와 상기 패턴의 설계 이미지를 매칭하여 상기 실제 이미지에서 결함 패턴을 검출한다.
예시적인 실시예들에 있어서, 상기 실제 이미지를 획득하는 것은 상기 시료로부터 방출되는 2차 전자를 검출하여 SEM 이미지를 획득하는 것을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 변환 이미지를 획득하는 것은 상기 실제 이미지에서 설정된 그레이 레벨 이하인 픽셀값을 0으로 변환하는 것을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 시료는 콘택 홀이 형성된 물질막을 갖는 웨이퍼일 수 있다.
예시적인 실시예들에 있어서, 상기 설계 이미지는 GDS 이미지일 수 있다.
상기 본 발명의 다른 과제를 달성하기 위해 예시적인 실시예들에 따른 결합 검출 시스템은 패턴의 형성된 시료 상에 전자빔을 조사하여 방출되는 2차 전자로부터 상기 패턴에 대한 실제 이미지를 획득하는 전자 현미경, 및 상기 전자 현미경에 연결되고 상기 실제 이미지의 픽셀별 그레이 레벨을 기준으로 콘트라스트 변환을 통해 정상 패턴만을 나타내는 변환 이미지를 출력하는 이미지 변환부 및 상기 변환 이미지와 상기 패턴의 설계 이미지를 매칭하여 상기 실제 이미지에서 결함 패턴을 검출하는 매칭부를 구비하는 이미지 처리 유닛을 포함한다.
예시적인 실시예들에 있어서, 상기 이미지 변환부는 상기 실제 이미지의 설정된 그레이 레벨 이하인 픽셀값을 0으로 변환하여 상기 변환 이미지를 생성하는 변환부 및 상기 변환 이미지의 밝기 또는 가우시안 블러를 조정하여 보정 이미지를 생성하는 보정부를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 매칭부는 상기 보정 이미지와 상기 패턴의 설계 이미지를 매칭하여 상기 실제 이미지에서 결함 패턴을 검출할 수 있다.
예시적인 실시예들에 있어서, 상기 전자 현미경은 전자주사현미경(SEM)을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 시료는 콘택 홀이 형성된 물질막을 갖는 웨이퍼일 수 있다.
예시적인 실시예들에 있어서, 상기 설계 이미지는 GDS 이미지일 수 있다.
이와 같이 구성된 발명에 따른 결함 검출 방법 및 결함 검출 시스템에 따르면, 패턴에 대한 SEM 이미지를 영상 처리하여 비정상 패턴 유무를 정확히 나타낼 수 있는 변환 이미지를 생성하고, 상기 변환 이미지와 GDS 이미지를 매칭함으로써 패턴의 결함을 정확히 검출할 수 있다.
따라서, 상기 결함 검출 방법을 이용하여 반도체 공정의 인-라인(in-line)에서 웨이퍼의 실시간 모니터링 기능을 수행할 수 있다. 더욱이, ROI 내의 패턴 이미지와 이에 인접한 다른 영역들의 이미지들을 비교하는 방식(Die-to-Die)이 아닌 ROI 내의 이미지를 GDS데이터와 직접 비교(Die-to-DB)할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 결함 검출 시스템을 나타내는 도면이다.
도 2는 도 1의 이미지 처리 유닛을 나타내는 블록도이다.
도 3은 예시적인 실시예들에 따른 결함 검출 방법을 나타내는 순서도이다.
도 4a는 예시적인 실시예들에 따른 웨이퍼 상의 패턴으로부터 획득한 SEM 이미지이다.
도 4b는 도 4a의 SEM 이미지로부터 변환된 변환 이미지를 나타내는 이미지이다.
도 4c는 도 4b의 변환 이미지로부터 보상된 보정 이미지이다.
도 4d는 도 4c의 보정 이미지와 설계 이미지와의 매칭된 이미지이다.
도 5는 예시적인 실시예들에 따른 수직형 반도체 장치의 셀 배치를 나타내는 평면도이다.
도 6 내지 도 8, 도 10 및 도 11은 수직형 반도체 장치를 제조하는 방법을 나타내는 단면도이다.
도 9는 도 8의 평면도이다.
도 11a는 도 9의 반도체 기판 상의 패턴으로부터 획득한 SEM 이미지이다.
도 11b는 도 11a의 SEM 이미지로부터 변환된 변환 이미지를 나타내는 이미지이다.
도 11c는 도 11b의 변환 이미지로부터 보상된 보정 이미지이다.
도 11d는 도 11c의 보정 이미지와 설계 이미지와의 매칭된 이미지이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 예시적인 실시예들에 따른 결함 검출 시스템을 나타내는 도면이다. 도 2는 도 1의 이미지 처리 유닛을 나타내는 블록도이다.
도 1 및 도 2를 참조하면, 결함 검출 시스템은 패턴이 형성된 반도체 웨이퍼와 같은 시료 상에 전자빔을 조사하고 방출된 전자들을 검출하여 상기 패턴의 실제 이미지를 획득하기 위한 전자 광학계(10), 및 전자 광학계(10)에 연결되고 상기 실제 이미지와 상기 패턴의 설계 이미지를 비교하여 결함 패턴을 검출하기 위한 이미지 처리 유닛(20)은 포함할 수 있다. 이미지 처리 유닛(20)은 상기 실제 이미지의 픽셀별 그레이 레벨을 기준으로 콘트라스트 변환을 통해 정상 패턴만을 나타내는 변환 이미지를 출력하는 이미지 변환부(24) 및 상기 변환 이미지와 상기 패턴의 설계 이미지를 매칭하여 상기 실제 이미지에서 결함 패턴을 검출하는 매칭부(28)를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 결함 검출 시스템은 DRAM, VAND 등과 같은 반도체 소자들을 제조하기 위한 반도체 제조 공정에서, 비파괴적 방법으로 웨이퍼 상에 형성된 패턴의 결함을 검출하기 위하여 사용될 수 있다. 이를 통해, 반도체 웨이퍼 상에 수행된 반도체 공정의 인-라인(in-line) 공정 모니터링을 수행할 수 있다.
도 1에 도시된 바와 같이, 상기 결함 검출 시스템의 전자 광학계(10)는 다층 구조물이 형성된 웨이퍼(W)를 촬상하기 위한 주사전자현미경(SEM)을 포함할 수 있다.
구체적으로, 상기 전자 현미경은 웨이퍼(W)를 지지하는 스테이지(12), 및 주 전자빔(primary electron beam)을 발생시키기 위한 전자총(electron gun)과 상기 주 전자빔의 방향 및 폭을 제어하고 웨이퍼(W) 상에 조사하기 위한 전자 광학계를 갖는 전자빔 컬럼(14)을 포함할 수 있다. 또한, 상기 전자 현미경은 웨이퍼(W)로부터 방출된 전자들과 같은 검출 신호를 검출하기 위한 검출기(16)를 포함할 수 있다.
예를 들면, 상기 시료는 다층막 구조물이 형성된 반도체 웨이퍼일 수 있다. 상기 웨이퍼는 반도체 또는 비반도체 물질로 이루어진 기판을 의미할 수 있다. 상기 웨이퍼는 기판 상에 형성된 다수의 층들을 포함할 수 있다. 상기 층은 포토레지스트, 유전 물질, 전도성 물질을 포함할 수 있지만, 이에 제한되는 것은 아니다.
예시적인 실시예들에 있어서, 상기 전자빔의 가속 전압을 조정하여 상기 전자빔이 상기 시료에 침투하는 깊이를 조절할 수 있다. 예를 들면, 상기 전자총은 약 10kV 이상의 가속 전압을 갖는 전자빔을 발생시킬 수 있다. 상기 전자빔의 가속 전압이 높을수록 상기 전자빔이 시료(W) 내부로 침투하는 깊이가 커지게 되고, 이에 따라, 시료(W)의 하부층으로부터 방출되는 전자들의 양이 증가하게 되어 하부 구조 정보를 가지고 있는 전자들을 검출할 수 있게 된다.
상기 전자 현미경은 높은 가속 전압의 전자빔을 조사하는 고분해능 주사전자현미경(HRSEM)일 수 있다. 상기 전자빔이 상기 시료 상에 조사되면, 상기 시료로부터 2차 전자(secondary electron), 후방산란전자(backscattered electron), 오거 전자(auger electron) 등이 방출될 수 있다.
검출기(16)는 주로 2차전자들 및 후방산란전자들을 검출할 수 있다. 상기 검출된 전자들로부터 상기 시료 표면의 SEM 이미지를 획득할 수 있다. SEM 이미지는 2차원 공간 정보를 갖는 공간 이미지일 수 있다. 즉, SEM 이미지는 상기 시료 상의 다층막 구조물의 구조를 나타낼 수 있다. 또한, 검출기(16)는 고종횡비(high aspect ratio)를 갖는 콘택 홀과 같은 홀 패턴의 구조를 나타내는 실제 이미지를 생성할 수 있다.
도 2에 도시된 바와 같이, 상기 결함 검출 시스템의 이미지 처리 유닛(20)은 제1 이미지 저장부(22), 제2 이미지 저장부(23), 이미지 변환부(24), 매칭부(28)을 포함할 수 있다.
제1 이미지 저장부(22)는 검출기(16)로부터의 SEM 이미지를 수신하고 저장할 수 있다. 제2 이미지 저장부(23)는 데이터 저장부(도시되지 않음)로부터 시료(W)의 패턴에 대한 설계 이미지를 수신하고 저장할 수 있다. 상기 설계 이미지는 패턴의 레이아웃(layout)을 결정하기 위한 데이터 이미지일 수 있다. 예를 들면, 상기 설계 이미지는 레이아웃의 저장 포맷(format)인 그래픽 데이터 시스템(graphic data system, GDS) 이미지(이하, “GDS 이미지”이라 한다)를 포함할 수 있다.
이미지 변환부(24)는 SEM이미지의 픽셀별 그레이 레벨을 기준으로 콘트라스트 변환을 수행하여 정상 패턴만을 나타내는 변환 이미지를 획득하고 이를 보상하여 보상된 변환 이미지를 생성할 수 있다. 이미지 변환부(24)는 SEM 이미지의 설정된 그레이 레벨 이하인 픽셀값을 0으로 변환하여 변환 이미지를 생성하는 변환부(25) 및 상기 변환 이미지의 밝기(brightness) 또는 가우시안 블러(Gaussian blur)를 조정하여 보정 이미지를 생성하는 보정부(26)를 포함할 수 있다.
변환부(25)는 SEM 이미지에서 특정 그레이 레벨 분포만을 선택하고 나머지 그레이 레벨 범위의 픽셀들을 분리 제거하여 변환 이미지를 생성할 수 있다. 예를 들면, 변환부(25)는 0 내지 255의 그레이 레벨을 갖는 SEM 이미지에서 설정된 그레이 레벨(임계값) 이하의 값들을 모두 0으로 지정하고 임계값을 넘는 값들은 그대로 유지하도록 SEM 이미지의 콘트라스트 변환을 수행하여 변환 이미지를 생성할 수 있다. 상기 임계값 이하의 그레이 레벨을 갖는 픽셀은 결함을 나타내는 픽셀로 정의되어 제거되므로, 상기 변환 이미지는 정상 패턴만을 나타내는 이미지이다. 상기 임계값은 상기 패턴의 두께, 상기 패턴의 물질들, 검출된 전자들의 양 등을 고려하여 선택될 수 있다.
보정부(26)는 변환부(25)에 의해 축소된 패턴의 이미지를 크게 하고 필터링을 수행하여 보정 이미지를 생성할 수 있다. 예를 들면, 보정부(26)는 변환 이미지의 밝기 또는 가우시안 블러를 조정하여 상기 변환 이미지를 보상할 수 있다.
매칭부(28)는 상기 보정된 변환 이미지와 상기 패턴의 설계 이미지를 매칭하여 결함 패턴을 검출할 수 있다. 예를 들면, 상기 보된 변환 이미지와 상기 설계 이미지는 이미지 에지 매칭(image edge matching), 이미지 대조 매칭(image contrast matching) 등과 같은 방식을 이용하여 서로 매칭될 수 있다.
이미지 처리 유닛(20)는 출력부(도시되지 않음)에 연결될 수 있다. 이미지 처리 유닛(20)로부터의 이미지들 및 검출 결과값들은 상기 출력부에 전달될 수 있다. 상기 출력부는 디스플레이 장치 상에서 상기 검출 결과값들을 출력할 수 있다.
이하에서는, 상기 결합 검출 시스템을 이용하여 웨이퍼 상에 형성된 패턴의 결함을 검출하는 방법 및 이를 이용한 콘택 구조물을 갖는 반도체 장치의 제조 방법에 대하여 설명하기로 한다.
도 3은 예시적인 실시예들에 따른 결함 검출 방법을 나타내는 순서도이다. 도 4a는 예시적인 실시예들에 따른 웨이퍼 상의 패턴으로부터 획득한 SEM 이미지이다. 도 4b는 도 4a의 SEM 이미지로부터 변환된 변환 이미지를 나타내는 이미지이다. 도 4c는 도 4b의 변환 이미지로부터 보상된 보정 이미지이다. 도 4d는 도 4c의 보정 이미지와 설계 이미지와의 매칭된 이미지이다.
도 1 내지 도 4d를 참조하면, 패턴이 형성된 웨이퍼 상에 전자빔을 조사하여 상기 패턴에 대한 실제 이미지를 획득한다(S100).
먼저, 패턴이 형성된 웨이퍼(W)를 제공한다. 상기 패턴은 DRAM, VAND와 같은 반도체 장치를 제조하기 위한 반도체 제조 공정들에 의해 형성될 수 있다. 예를 들면, 실리콘 기판 상에 계단 형상의 도전 패턴들을 커버하는 층간 절연막을 형성하고, 상기 층간 절연막을 식각하여 상기 도전 패턴들 각각을 노출시키는 서로 다른 수직 높이를 갖는 다수개의 콘택 홀들을 형성할 수 있다. 상기 콘택 홀은 적어도 1:5의 고종횡비를 가질 수 있다.
이어서, 상기 콘택 홀이 형성된 웨이퍼 상에 도 1의 전자 현미경을 위하여 상기 콘택 홀에 대한 도 4a의 SEM 이미지를 획득할 수 있다. 도 4a의 SEM 이미지는 정상 콘택 홀들(30a, 30d)의 이미지 및 비정상 콘택 홀들(30b, 30c)의 이미지를 포함할 수 있다.
이어서, SEM 이미지의 픽셀별 그레이 레벨을 기준으로 콘트라스트 변환을 수행하여 정상 패턴만을 나타내는 변환 이미지를 획득한다(S110).
도 4a의 SEM 이미지에서 특정 그레이 레벨 분포만을 선택하고 나머지 그레이 레벨 범위의 픽셀들을 분리 제거하여 도 4b의 변환 이미지를 생성할 수 있다. 상기 제거되는 특정 그레이 레벨의 픽셀들은 비정상 패턴들을 나타내는 것으로 판단하고 이를 제거함으로써, 상기 변환 이미지는 정상 패턴만을 나타낼 수 있다.
예를 들면, 0 내지 255의 그레이 레벨을 갖는 SEM 이미지에서 회색(그레이 레벨 1 내지 254)에 해당하는 그레이 레벨을 모두 0(검은색)으로 지정하고 흰색(그레이 레벨 255)에 해당하는 그레이 레벨을 그대로 유지하도록 SEM 이미지를 변환할 수 있다. 이 경우에 있어서, 흰색을 제외한 나머지 픽셀들은 모두 검은색으로 나타나 변환 이미지에서는 모두 제거될 수 있다. 도 4b의 변환 이미지는 오직 흰색을 나타내는 콘택 홀들(32a, 32d)의 이미지만을 포함할 수 있다. 이와 다르게, 설정된 그레이 레벨(임계값), 예를 들면 196 이하의 값들을 모두 0으로 지정하고 임계값(196)을 넘는 값들은 그대로 유지하도록 SEM 이미지를 변환할 수 있다.
이 후, 상기 변환 이미지의 밝기 또는 가우시안 블러를 조정하여 보정 이미지를 획득한다(S120).
도 4b의 변환 이미지에서 축소된 패턴의 이미지를 크게 하고 필터링을 수행하여 도 4c의 보정 이미지를 생성할 수 있다. 예를 들면, 보정부(26)는 변환 이미지의 밝기 또는 가우시안 블러를 조정하여 상기 변환 이미지를 보상할 수 있다. 도 4c의 보정 이미지는 확대된 정상 콘택 홀들(34a, 34d)의 이미지만을 포함할 수 있다.
이어서, 상기 보정 이미지와 상기 패턴의 설계 이미지를 매칭하여 결함 패턴을 검출한다(S130).
도 4d에 도시된 바와 같이, 상기 패턴에 대한 GDS 이미지와 상기 보정 이미지를 매칭하여 결함 패턴을 검출할 수 있다. 상기 GDS 이미지는 모든 콘택 홀들(36a, 36b, 36c, 36d)에 대한 설계 이미지를 포함하고, 상기 보정 이미지는 정상 콘택 홀들(34a, 34d)에 대한 이미지만을 포함할 수 있다. 따라서, 이러한 매칭을 통해 결함이 있는 콘택 홀들(30b, 30c)를 결정할 수 있다.
상술한 바와 같이, 예시적인 실시예들에 따른 결함 검출 방법 및 결함 검출 시스템에 따르면, 패턴에 대한 SEM 이미지를 영상 처리하여 비정상 패턴 유무를 정확히 나타낼 수 있는 변환 이미지를 생성하고, 상기 변환 이미지와 GDS 이미지를 매칭함으로써 패턴의 결함을 정확히 검출할 수 있다.
따라서, 상기 결함 검출 방법을 이용하여 반도체 공정의 인-라인(in-line)에서 웨이퍼의 실시간 모니터링 기능을 수행할 수 있다. 더욱이, ROI 내의 패턴 이미지와 이에 인접한 다른 영역들의 이미지들을 비교하는 방식(Die-to-Die)이 아닌 ROI 내의 이미지를 GDS데이터와 직접 비교(Die-to-DB)할 수 있다.
이하에서는, 도 3의 결함 측정 방법을 이용하여 콘택 구조물을 갖는 반도체 장치를 제조하는 방법에 대하여 설명하기로 한다.
도 5는 예시적인 실시예들에 따른 수직형 반도체 장치의 셀 배치를 나타내는 평면도이다. 도 6 내지 도 8, 도 10 및 도 11은 수직형 반도체 장치를 제조하는 방법을 나타내는 단면도이고, 도 9는 도 8의 평면도이다. 도 11a는 도 9의 반도체 기판 상의 패턴으로부터 획득한 SEM 이미지이다. 도 11b는 도 11a의 SEM 이미지로부터 변환된 변환 이미지를 나타내는 이미지이다. 도 11c는 도 11b의 변환 이미지로부터 보상된 보정 이미지이다. 도 11d는 도 11c의 보정 이미지와 설계 이미지와의 매칭된 이미지이다.
도 5를 참조하면, 수직형 반도체 장치는 메모리 셀들이 배치되는 셀 어레이 영역(CAR), 상기 메모리 셀들을 구동시키기 위한 회로들이 배치되는 페리 회로 영역(PER)을 포함할 수 있다.
셀 어레이 영역(CAR) 내에는 셀 블록들(CBL)과 연결 영역(CR)이 포함될 수 있다. 상기 셀 블록은 각 셀들이 형성되고, 상기 연결 영역은 셀 블록들(CBL) 주변에 배치되고, 상기 연결 영역에는 각 셀들으로부터 연장되는 도전 라인들과 연결되는 배선들이 배치될 수 있다.
도 6을 참조하면, 메모리 셀들이 형성되는 셀 영역 및 주변 회로들이 형성되는 페리 영역이 구분된 반도체 기판(100)을 마련한다. 상기 셀 영역 내에는 메모리 셀들이 형성되는 셀 형성 영역 및 상기 메모리 셀들을 전기적으로 연결하는 배선들이 형성되는 연결 영역이 포함될 수 있다. 상기 반도체 기판은 단결정 실리콘 기판일 수 있다.
반도체 기판(100) 상에 층간 절연막들(110) 및 희생막들(120)을 순차적으로 반복 적층한다. 층간 절연막(110)은 실리콘 산화물을 증착시켜 형성할 수 있다. 희생막(120)은 층간 절연막(110)과 식각 선택비를 갖는 물질로 형성될 수 있다. 일 예로, 상기 희생막들은 실리콘 질화물로 형성할 수 있다. 본 실시예에서, 상기 희생막들은 8층으로 형성하고, 상기 층간 절연막들 9층으로 형성할 수 있다.
도 7을 참조하면, 층간 절연막들(110) 및 희생막들(120)을 사진 식각 공정을 통해 패터닝하여, 층간 절연막 패턴(112) 및 희생막 패턴들(122)이 적층된 계단 형상의 구조물을 형성한다. 상기 사진 공정 및 식각 공정은 수 회에 걸쳐 수행될 수 있다.
도 8을 참조하면, 상기 구조물을 덮는 상부 층간 절연막(130)을 형성한다. 상기 상부 층간 절연막은 실리콘 산화물로 형성할 수 있다. 상기 상부 층간 절연막의 상부면이 평탄해지도록 평탄화 공정을 수행한다.
이어서, 도면에 도시되지는 않았지만, 상기 셀 형성 영역에 복수 개의 채널홀들 형성한 후, 상기 채널홀들 내에 채널막을 형성할 수 있다. 상기 채널막 사이의 상기 층간 절연막 패턴 및 상기 희생막 패턴을 식각하여 개구부들을 형성한 후, 상기 개구부의 측벽에 노출되어 있는 상기 희생막 패턴들을 제거하여 홈들을 형성할 수 있다.
이후, 상기 홈 및 상기 개구부들 내부면을 따라 터널 절연막, 전하 트랩막 및 블록킹 유전막을 차례로 형성할 수 있다. 이후, 상기 블록킹 유전막 상에 도전막을 형성한 후, 상기 도전막은 스텝 커버러지 특성이 양호한 도전 물질을 사용하여 증착할 수 있다. 상기 도전 물질은 금속을 포함할 수 있다. 상기 도전 물질의 예로는, 텅스텐, 텅스텐 질화물, 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 백금 등의 전기 저항이 낮은 물질을 들 수 있다. 구체적인 예로, 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물등으로 이루어지는 베리어 금속막을 먼저 형성한 다음, 텅스텐으로 이루어지는 금속막을 형성할 수 있다.
이어서, 상기 개구부 내부에 형성된 도전막을 식각하여, 복층으로 적층되는 콘트롤 게이트 전극들(124)을 형성할 수 있다. 상기 콘트롤 게이트 전극을 워드 라인으로 제공될 수 있다.
도 8 내지 도 10을 참조하면, 상기 워드 라인들의 상부면이 노출되도록 상부 층간 절연막을 부분적으로 식각하여 콘택 홀들(140)을 형성할 수 있다. 이어서, 콘택 홀들(140) 내부에 콘택 플러그들(150)을 형성한다.
도면에 도시되지는 않았지만, 상부 층간 절연막(130) 상에 하드 마스크막을 형성하고 패터닝한 후, 상기 하드 마스크 패턴을 이용하여 상기 상부 층간 절연막을 식각할 수 있다.
상기 콘택 홀들 내부에 배리어 금속 및 금속 물질을 증착하고, 평탄화 공정을 수행할 수 있다. 상기 배리어 금속막은 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 텅스텐 질화물 등을 들 수 있다. 상기 금속 물질로 사용될 수 있는 물질의 예로는, 텅스텐, 구리, 알루미늄 등을 들 수 있다. 상기 금속 물질을 증착하는 공정은 화학기상 증착법, 물리 기상 증착법 또는 전기 도금법 등을 사용할 수 있다. 일 예로, 상기 콘택홀 내부에 화학 기상 증착법으로 텅스텐을 형성할 수 있다.
이어서, 콘택 플러그들(150)의 상부면들과 각각 접촉하는 배선 라인들(도시되지 않음)을 형성하여 상기 콘택 구조물들을 갖는 수직형 반도체 장치를 완성할 수 있다.
도 9를 다시 참조하면, 콘택 홀들(140)에 의해 상기 워드 라인들의 상부면들이 노출될 수 있다. 하지만, 일부 콘택 홀(140)에 의해 특정 깊이의 상기 워드 라인들이 노출되지 않는 불량이 발생할 수 있다. 이하에서는, 도 3 및 도 4를 참조로 설명한 결함 검출 방법을 이용하여 결함있는 비정상 콘택 홀을 검출하는 방법에 대하여 도 11a 내지 도 11d를 참조로 설명하기로 한다.
도 11a를 참조하면, 도 9의 반도체 기판으로부터 SEM 이미지를 획득할 수 있다. SEM 이미지는 반도체 기판 상의 패턴으로부터 검출된 전자들로부터 획득될 수 있다. 하부의 워드 라인이 상기 콘택 홀에 의해 노출된 경우와 노출되지 않을 경우, 검출되는 2차전자들의 개수가 달라져 SEM 이미지는 서로 다른 그레이 레벨을 갖게 될 수 있다. 따라서, 도 11a의 SEM 이미지는 정상 콘택 홀들(40a)의 이미지 및 비정상 콘택 홀들(40b)의 이미지를 포함할 수 있다.
도 11b를 참조하면, 도 11a의 SEM 이미지에서 특정 그레이 레벨 분포만을 선택하고 나머지 그레이 레벨 범위의 픽셀들을 분리 제거하여 변환 이미지를 생성할 수 있다. 상기 제거되는 특정 그레이 레벨의 픽셀들은 비정상 패턴들을 나타내는 것으로 판단하고 이를 제거함으로써, 상기 변환 이미지는 정상 패턴만을 나타낼 수 있다.
예를 들면, 0 내지 255의 그레이 레벨을 갖는 SEM 이미지에서 회색(그레이 레벨 1 내지 254)에 해당하는 그레이 레벨을 모두 0으로 지정하고 흰색(그레이 레벨 255)에 해당하는 그레이 레벨을 그대로 유지하도록 SEM 이미지를 변환할 수 있다. 이 경우에 있어서, 흰색을 제외한 나머지 픽셀들은 모두 검은색으로 나타나 변환 이미지에서는 모두 제거될 수 있다. 도 11b의 변환 이미지는 오직 흰색을 나타내는 콘택 홀들(42a)의 이미지만을 포함할 수 있다. 기 설정된 그레이 레벨(임계값) 이하의 값들을 모두 0으로 지정하고 상기 임계값을 넘는 값들은 그대로 유지하도록 SEM 이미지를 변환할 수 있다.
도 11c를 참조하면, 도 11b의 변환 이미지에서 축소된 패턴의 이미지를 크게 하고 필터링을 수행하여 보정 이미지를 생성할 수 있다. 예를 들면, 상기 변환 이미지의 밝기 또는 가우시안 블러를 조정하여 상기 변환 이미지를 보상할 수 있다. 도 11c의 보정 이미지는 확대된 정상 콘택 홀들(44a)의 이미지만을 포함할 수 있다.
도 11d를 참조하면, 상기 콘택 홀에 대한 GDS 이미지와 상기 보정 이미지를 매칭하여 비정상 콘택 홀을 검출할 수 있다. 상기 GDS 이미지는 모든 콘택 홀들(46a, 46b)에 대한 설계 이미지를 포함하고, 상기 보정 이미지는 정상 콘택 홀들(44a)에 대한 이미지만을 포함할 수 있다. 따라서, 이러한 매칭을 통해 결함이 있는 콘택 홀들(40b)를 결정할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 전자 광학계 12: 스테이지
14: 전자빔 컬럼 16: 검출기
20: 이미지 처리 유닛 22: 제1 이미지 저장부
23: 제2 이미지 저장부 24: 이미지 처리부
25: 변환부 26: 보정부
28: 매칭부 100: 반도체 기판
110: 층간 절연막 112: 층간 절연막 패턴
120: 희생막 122: 희생막 패턴
124: 콘트롤 게이트 전극 130: 상부 층간 절연막
140: 콘택 홀 150: 콘택 플러그

Claims (10)

  1. 패턴이 형성된 시료 상에 전자빔을 조사하여 상기 패턴에 대한 실제 이미지를 획득하고;
    상기 실제 이미지의 픽셀별 그레이 레벨을 기준으로 콘트라스트 변환을 수행하여 정상 패턴만을 나타내는 변환 이미지를 획득하고; 그리고
    상기 변환 이미지와 상기 패턴의 설계 이미지를 매칭하여 상기 실제 이미지에서 결함 패턴을 검출하는 것을 포함하는 결함 검출 방법.
  2. 제 1 항에 있어서, 상기 실제 이미지를 획득하는 것은 상기 시료로부터 방출되는 2차 전자를 검출하여 SEM 이미지를 획득하는 것을 포함하는 결함 검출 방법.
  3. 제 1 항에 있어서, 상기 변환 이미지를 획득하는 것은
    상기 실제 이미지에서 설정된 그레이 레벨 이하인 픽셀값을 0으로 변환하는 것을 포함하는 결함 검출 방법.
  4. 제 1 항에 있어서, 상기 변환 이미지의 밝기(brightness) 또는 가우시안 블러(Gaussian blur)를 조정하여 보정 이미지를 획득하는 것을 더 포함하는 결함 검출 방법.
  5. 제 4 항에 있어서, 상기 변환 이미지와 상기 패턴의 설계 이미지를 매칭하는 것은 상기 보정 이미지와 상기 패턴의 설계 이미지를 매칭하는 것을 포함하는 결함 검출 방법.
  6. 제 1 항에 있어서, 상기 시료는 콘택 홀이 형성된 물질막을 갖는 웨이퍼인 결함 검출 방법.
  7. 제 1 항에 있어서, 상기 설계 이미지는 GDS 이미지인 결함 검출 방법.
  8. 패턴이 형성된 시료 상에 전자빔을 조사하여 상기 패턴에 대한 실제 이미지를 획득하고;
    상기 실제 이미지의 픽셀별 그레이 레벨을 기준으로 콘트라스트 변환을 수행하여 정상 패턴만을 나타내는 변환 이미지를 획득하고;
    상기 변환 이미지의 밝기 또는 가우시안 블러를 조정하여 보정 이미지를 획득하고; 그리고
    상기 보정 이미지와 상기 패턴의 설계 이미지를 매칭하여 상기 실제 이미지에서 결함 패턴을 검출하는 것을 포함하는 결함 검출 방법.
  9. 제 8 항에 있어서, 상기 실제 이미지를 획득하는 것은 상기 시료로부터 방출되는 2차 전자를 검출하여 SEM 이미지를 획득하는 것을 포함하는 결함 검출 방법.
  10. 제 8 항에 있어서, 상기 변환 이미지를 획득하는 것은 상기 실제 이미지에서 설정된 그레이 레벨 이하인 픽셀값을 0으로 변환하는 것을 포함하는 결함 검출 방법.
KR1020140195236A 2014-12-31 2014-12-31 결함 검출 방법 및 결함 검출 시스템 KR20160081423A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140195236A KR20160081423A (ko) 2014-12-31 2014-12-31 결함 검출 방법 및 결함 검출 시스템
US14/967,943 US20160189369A1 (en) 2014-12-31 2015-12-14 Method and system for detecting defects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140195236A KR20160081423A (ko) 2014-12-31 2014-12-31 결함 검출 방법 및 결함 검출 시스템

Publications (1)

Publication Number Publication Date
KR20160081423A true KR20160081423A (ko) 2016-07-08

Family

ID=56164815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140195236A KR20160081423A (ko) 2014-12-31 2014-12-31 결함 검출 방법 및 결함 검출 시스템

Country Status (2)

Country Link
US (1) US20160189369A1 (ko)
KR (1) KR20160081423A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102293095B1 (ko) * 2017-08-01 2021-08-26 어플라이드 머티리얼즈 이스라엘 리미티드 공극들을 검출하기 위한 방법 및 검사 시스템
KR102300562B1 (ko) * 2018-01-25 2021-09-13 삼성전자주식회사 검출 방법, 검출 장치 및 컴퓨터 판독 가능한 저장매체
CN108765389A (zh) * 2018-05-18 2018-11-06 浙江大学 一种微观晶圆表面缺陷图像检测方法
US10928336B1 (en) * 2019-07-29 2021-02-23 Applied Materials Israel Ltd. X-ray based evaluation of a status of a structure of a substrate
US20220099593A1 (en) * 2020-09-25 2022-03-31 Utica Leaseco, Llc Methods and systems for reducing defects
US20220301133A1 (en) * 2021-03-16 2022-09-22 Kla Corporation Segmentation of design care areas with a rendered design image
JPWO2022249343A1 (ko) * 2021-05-26 2022-12-01
CN114088752B (zh) * 2021-11-02 2023-12-01 长江存储科技有限责任公司 半导体器件的量测方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030229278A1 (en) * 2002-06-06 2003-12-11 Usha Sinha Method and system for knowledge extraction from image data
JP4260587B2 (ja) * 2003-09-18 2009-04-30 株式会社日立ハイテクノロジーズ パターン欠陥検査装置
KR101328611B1 (ko) * 2007-10-19 2013-11-11 삼성전자주식회사 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법
JP5190119B2 (ja) * 2008-11-05 2013-04-24 株式会社日立ハイテクノロジーズ 荷電粒子線装置
JP5727322B2 (ja) * 2011-07-27 2015-06-03 株式会社日立ハイテクノロジーズ 半導体検査システム

Also Published As

Publication number Publication date
US20160189369A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
KR20160081423A (ko) 결함 검출 방법 및 결함 검출 시스템
US7642106B2 (en) Methods for identifying an allowable process margin for integrated circuits
TWI433197B (zh) 試料面觀察方法
CN101123245A (zh) Mos电容测试结构及失效点定位方法
US9455206B2 (en) Overlay measuring method and system, and method of manufacturing semiconductor device using the same
JP2009186319A (ja) 欠陥検査方法および欠陥検査装置
CN112289795B (zh) 三维存储器的漏电分析方法及三维存储器
JP4695909B2 (ja) 半導体集積回路装置の製造方法
US10254236B2 (en) Methods of measuring patterns and methods of manufacturing semiconductor devices including the same
SG176391A1 (en) A semiconductor device comprising a die seal with graded pattern density
CN104091769A (zh) 一种通孔刻蚀不足的检测方法
KR101328611B1 (ko) 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법
US8073241B2 (en) Defect source analysis method, defect source analysis apparatus, and method of manufacturing semiconductor device
CN104078379A (zh) 一种通孔刻蚀不足的检测方法
US20120053723A1 (en) Method of Controlling a Process and Process Control System
JP2008034475A (ja) 半導体装置の製造方法
CN108227390B (zh) 一种光刻机的像质检测方法
US7671361B2 (en) Semiconductor device including fuse focus detector, fabricating method thereof and laser repair method using the fuse focus detector
KR102670531B1 (ko) 반도체 웨이퍼 검사 방법 및 시스템, 및 이를 이용한 반도체 소자의 제조 방법
US11688651B2 (en) Semiconductor structure, manufacturing method thereof and method for detecting short thereof
US20240133683A1 (en) Overlay measuring method and system, and method of manufacturing a semiconductor device using the same
JP5350681B2 (ja) 半導体装置
JP3788422B2 (ja) 半導体装置の検査方法
CN114577151A (zh) 厚度测量方法及装置
JPH10200071A (ja) 半導体装置及び欠陥検出方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid