JP3788422B2 - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法 Download PDFInfo
- Publication number
- JP3788422B2 JP3788422B2 JP2002352420A JP2002352420A JP3788422B2 JP 3788422 B2 JP3788422 B2 JP 3788422B2 JP 2002352420 A JP2002352420 A JP 2002352420A JP 2002352420 A JP2002352420 A JP 2002352420A JP 3788422 B2 JP3788422 B2 JP 3788422B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- group
- insulating film
- hole group
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の検査方法に関し、特に絶縁膜における微細コンタクトホールの開口状態を確認できる確認用素子の検査方法に関する。
【0002】
【従来の技術】
近年、半導体集積回路(LSI)の微細化に伴い、アスペクト比の高いコンタクトホールの形成が要求されている。しかしながら、アスペクト比の高い微細なコンタクトホールを形成する場合、コンタクトホールの底部に発生するデポジッションの堆積や、半導体ウェハ面内での絶縁膜の堆積膜厚のばらつき等によって、コンタクトホールのエッチング途中でエッチングがそれ以上進まなくなってしまう、いわゆるエッチストップ現象が発生し、コンタクトホールの開口不良が発生するという問題がある。
【0003】
そのため、コンタクトホール形成後に、コンタクトホールの開口状態を確認する必要がある(例えば、特許文献1参照)。
【0004】
図3は、従来のコンタクトホールの開口状態を確認するための確認用素子のコンタクトホール形成後を示す図であり、(a)は平面図、(b)は(a)におけるA−A箇所を示す断面図である。
【0005】
図3(b)に示すように、従来の確認用素子は、半導体基板50上に形成された絶縁膜51と、絶縁膜51上に形成された導電性膜52と、導電性膜52を含む半導体基板50上に形成された層間絶縁膜53とを備え、導電性膜52上の層間絶縁膜53に同一ホール径を有する複数個のコンタクトホール54、例えば4つのコンタクトホール54a、54b、54c、54dを形成する。ここで、コンタクトホール54a、54b、54dは、導電性膜52に到達するまで開口され正常なコンタクトホール(以下、正常コンタクトホールと称す)であるのに対して、コンタクトホール54cは、エッチストップ現象により導電性膜52に到達するまで開口されておらず、コンタクトホール54cの底面に層間絶縁膜53の残膜53aが残存した状態(以下、異常コンタクトホールと称す)になっている。
【0006】
次に、図3に示す確認用素子を用いたコンタクトホールの検査方法について説明する。
【0007】
図3に示す確認用素子の表面に、走査型電子顕微鏡を用いて一次電子を照射した後、コンタクトホールの底部の導電性膜へのリーク電流差を二次電子のエネルギー分布が反映される電位コントラストで検出する。従って、図3(a)に示すように、正常コンタクトホール54a、54b、54dの底部には導電性膜52が露出しているのに対して、異常コンタクトホール54cの底部には層間絶縁膜53の残膜53aが残存しているため、電位差コントラストが異なるため、異常コンタクトホール54cが開口不良であることがわかる。
【0008】
【特許文献1】
特開2000−68345号公報(第4頁、図1)
【0009】
【発明が解決しようとする課題】
上記のような従来の確認用素子およびその検査方法では、下記のような不具合があった。
【0010】
図3に示すような確認用素子では、4つのコンタクトホールの中に正常コンタクトホールと異常コンタクトホールが混在した状態であれば開口不良を発見することができる。しかしながら、4つのコンタクトホールが全て異常コンタクトホールの場合、開口不良を発見することが難しいという問題があった。
【0011】
図4は、従来の確認用素子において全てのコンタクトホールが開口不良の場合を示す図であり、(a)は平面図、(b)は(a)におけるA−A箇所を示す断面図である。
【0012】
図4(b)に示す確認用素子では、半導体基板50上に形成された絶縁膜51と、絶縁膜51上に形成された導電性膜52と、導電性膜52を含む半導体基板50上に形成された層間絶縁膜53とを備え、導電性膜52上の層間絶縁膜53に同一ホール径を有する複数個のコンタクトホール55、例えば4つのコンタクトホール55a、55b、55c、55dが形成されている。ここで、コンタクトホール55a、55b、55c、55dは、エッチング不足又はエッチストップ現象により導電性膜52に到達するまで開口されておらず、各コンタクトホールの底面に層間絶縁膜53の残膜53bが残存した異常コンタクトホールになっている。
【0013】
この確認用素子の表面に、一次電子を照射して開口不良を確認しようとしても、4つのコンタクトホールは全て同じ電位コントラストとなると予想されるため、コンタクトホールが正常か異常かの判断が難しい。したがって、全てのコンタクトホールが開口不良であったとしても見つけることができないため、そのまま最終工程まで製造されてしまい、コンタクト不良により半導体装置の歩留まりが大幅に低下するという問題が発生する。
【0014】
本発明の目的は、容易にコンタクトホールの開口状態を確認することができる確認用素子を有する半導体装置の検査方法を提供することにある。
【0018】
【課題を解決するための手段】
本発明の半導体装置の検査方法は、層間絶縁膜における、半導体装置に形成されているコンタクトホールと同一の設計寸法である第1のコンタクトホールの開口状態を確認するための半導体装置の検査方法において、半導体基板上に形成された導電性領域と、前記導電性領域上に形成された前記層間絶縁膜と、前記層間絶縁膜における前記導電性領域上に形成された前記第1のコンタクトホール群と、前記層間絶縁膜における前記導電性領域上に形成され、前記第1のコンタクトホールよりも寸法が小さい第2のコンタクトホール群とを有している確認用素子を準備する第1の工程と、前記確認用素子の表面に電荷を供給する第2の工程と、前記第2の工程の後に、前記第1のコンタクトホール群と前記第2のコンタクトホール群の電位コントラストを比較することにより、前記第1のコンタクトホール群の開口不良の有無を検出する第3の工程とを有し、前記第1の工程では、前記第1のコンタクトホール群および前記第2のコンタクトホール群に対して同時にエッチングを行い、前記第2のコンタクトホール群の底面に前記層間絶縁膜の残膜を残す。
【0019】
この構成によれば、検査対象である第1のコンタクトホール群と判断基準となる底面に層間絶縁膜の残膜がある第2のコンタクトホール群とが形成された確認用素子の表面に電荷を供給した後、両コンタクトホール群の電位コントラストを比較することにより、第1のコンタクトホール群の開口不良の有無を容易に検出することができる。
【0020】
上記半導体装置の検査方法において、前記第2の工程では、走査型電子顕微鏡を用いて前記確認用素子の表面に一次電子を照射することにより電荷を供給し、前記第3の工程では、前記第1のコンタクトホール群と前記第2のコンタクトホール群からの二次電子像による電位コントラストを比較する。
【0021】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【0022】
まず、本発明で用いる膜間のコンタクトホールの開口確認を行う場合に使用する半導体マスクのレイアウトについて説明する。
【0023】
図1は、本発明の実施形態に係る半導体マスクにおける確認用素子のコンタクトホールパターンを示す平面図である。
【0024】
図1に示す半導体マスクにおける確認用素子領域10には、遮光膜11に、4種類のコンタクトホールパターン群12、13、14、15とラインパターン16とが設けられている。コンタクトホールパターン群12、13、14、15は、それぞれ複数個のコンタクトホールパターンが等間隔で行方向及び列方向に配置されている。
【0025】
コンタクトホールパターン群12は、本製品用マスクで要求される寸法、すなわち製品となる半導体装置で用いられている本番コンタクトホールパターンと同一の寸法であり、例えばコンタクトホールパターンの1辺の寸法が0.24μmである。
【0026】
コンタクトホールパターン群13は、コンタクトホールパターン群12よりも寸法が大きく、本番コンタクトホールパターンを用いてリソグラフィ及びエッチングを行った後における規格管理値上限の寸法で設計されたものであり、例えばコンタクトホールパターンの1辺の寸法が0.26μmである。
【0027】
コンタクトホールパターン群14は、コンタクトホールパターン群12よりも寸法が小さく、本番コンタクトホールパターンを用いてリソグラフィ及びエッチングを行った後における規格管理下限の寸法で設計されたものであり、例えばコンタクトホールパターンの1辺の寸法が0.22μmである。
【0028】
コンタクトホールパターン群15は、コンタクトホールパターン群14よりも寸法が小さく、本番コンタクトホールパターンを用いてリソグラフィ及びエッチングを行った後における規格管理下限の寸法よりもさらに小さく設計されたものであり、例えばコンタクトホールパターンの1辺の寸法が0.21μmである。このコンタクトホールパターン群15は、開口不良の判断基準となるものであり、確実に開口不良になる寸法でコンタクトホールパターンを設計しておく必要がある。
【0029】
なお、上記各コンタクトホールパターンの1辺の寸法は、出来上がりの目標寸法であり、実際にはコンタクトホールパターンは四角形に形成されず、円形又は楕円形に近い形で形成される。
【0030】
本実施形態において、確認用素子領域10に形成したラインパターン16は、各コンタクトホールパターン群の境界を判別しやすくするために設置したものであり、必ずしも必要なパターンではない。また、4種類のコンタクトホールパターン群を形成しているが、少なくともコンタクトホールパターン群12とコンタクトホールパターン群15とがあれば、開口不良を判断することができる。
【0031】
図2は、本発明の実施形態に係るコンタクトホールの開口状態を確認するための確認用素子のコンタクトホール形成後を示す図であり、(a)は平面図、(b)は(a)におけるB−B箇所を示す断面図、(c)は(a)におけるC−C箇所を示す断面図である。
【0032】
図2(a)〜図2(c)に示す本実施形態の確認用素子には、半導体基板1上に形成された絶縁膜2と、絶縁膜2上に形成された下地導電性膜3と、下地導電性膜3を含む半導体基板1上に形成された層間絶縁膜4とを備え、下地導電性膜3上の層間絶縁膜4に4種類のコンタクトホール群12a、13a、14a、15aとラインパターン16aとが形成されている。ここで、コンタクトホール群12aは、図2(b)に示すように、下地導電性膜3に到達するまで開口された正常なコンタクトホールである。また、コンタクトホール群13a、14aも下地導電性膜3に到達するまで開口された正常なコンタクトホールである。これに対して、コンタクトホール群15aは、図2(c)に示すように、エッチストップ現象により下地導電性膜3に到達するまで開口されておらず、コンタクトホール群15aの底面に層間絶縁膜4の残膜4aが残存した異常コンタクトホールになっている。
【0033】
次に、この確認用素子の製造方法について説明する。
【0034】
まず、半導体基板1上に絶縁膜2を形成した後、絶縁膜2上にポリシリコン膜のような半導体膜、Al合金膜や銅膜のような金属膜、あるいは、金属シリサイド膜などからなる導電性膜を形成する。その後、導電性膜をパターニングして、確認用素子領域に下地導電性膜3を形成する。この下地導電性膜3は、必ずしも確認用素子形成領域の全面に形成する必要はなく、少なくとも後工程で形成するコンタクトホール下に形成されていれば良い。
【0035】
その後、下地導電性膜3を含む半導体基板1上に、シリコン酸化膜、BPSG膜、フッ素を含むシリコン酸化膜、プラズマ窒化膜、あるいは、これらの膜の積層膜などからなる層間絶縁膜4を形成する。
【0036】
その後、層間絶縁膜4上にポジ型レジスト膜を形成した後、図1に示すようなコンタクトホールパターンが形成された確認用素子マスクを有する半導体マスクをマスクにして露光した後、レジスト現像を行って図1に示すようなコンタクトホールパターンが転写されたレジストパターンを形成する。
【0037】
その後、レジストパターンをマスクにして、層間絶縁膜4をドライエッチングして、層間絶縁膜4にコンタクトホールを形成する。このとき、本番コンタクトホールが下地の導電性膜に到達するために必要なエッチング時間と所定のオーバーエッチングを行う。これにより、確認用素子領域における下地導電性膜3上の層間絶縁膜4にも、同時にコンタクトホール群12a、13a、14a、15aとラインパターン16aが形成される。その後、レジストパターンを除去することによって、図2(a)〜図2(c)に示すような確認用素子を得ることができる。
【0038】
次に、本発明に係る確認用素子を用いたコンタクトホールの開口状態を確認する検査方法について説明する。
【0039】
図2に示す確認用素子の表面に、走査型電子顕微鏡(SEM)を用いて一次電子を5kVで5秒ほど照射して、半導体基板1の表面に電荷を供給する。
【0040】
この結果、コンタクトホールが下地導電性膜3まで到達している正常なコンタクトホール群12a、13a、14aでは、コンタクトホール周辺の層間絶縁膜4の表面に蓄積された電荷に下地導電性膜3から供給された電荷分が増加して二次電子が放出される。一方、コンタクトホールが下地導電性膜3まで到達しておらず、コンタクトホールの底面に層間絶縁膜4の残膜4aが残存しているコンタクトホール群15aでは、コンタクトホール周辺の層間絶縁膜4の表面に電荷が残存する。従って、電荷が放出されたコンタクトホール群12a、13a、14aと電荷が残存するコンタクトホール群15aとでは、コンタクトホールの二次電子像が異なって現れるので、電位コントラストに違いが見られる。
【0041】
本実施形態の場合、コンタクトホールの規格管理値下限の寸法よりもさらに小さいコンタクトホール群15aを判断基準にして、コンタクトホール群15aの電位コントラストと同じ電位コントラストであれば開口不良、コンタクトホール群15aの電位コントラストと異なる電位コントラストであれば正常な開口であると判断することができる。従って、図2に示す確認用素子では、コンタクトホール群15aの電位コントラストに対して、コンタクトホール群12a、13a、14aの電位コントラストは異なるので、コンタクトホール群12a、13a、14aはいずれも正常な開口がされていると判断できる。さらに、コンタクトホールの規格管理値上限の寸法を有するコンタクトホール群13a及びコンタクトホールの規格管理値下限の寸法を有するコンタクトホール群14aを同時に確認しているため、コンタクトホールの規格範囲において正常なコンタクトホールの開口がなされたことを確認することができる。
【0042】
なお、本実施形態の確認用素子は、半導体ウェハ上の数カ所に配置、又は、全チップに配置することによって、半導体ウェハの面内におけるコンタクトホールの開口状態を確認することができる。
【0043】
また、本実施形態では、層間絶縁膜の下地として下地導電性膜を用いて説明したが、半導体基板に形成された拡散層、あるいは、半導体基板表面に形成された金属シリサイドであっても、同様な効果を得ることができる。
【0044】
【発明の効果】
以上のように、本発明の半導体装置の検査方法によれば、底面に層間絶縁膜の残膜があり、開口不良になっている第2のコンタクトホール群を判断基準にして、検査対象である第1のコンタクトホール群との電位コントラストの違いによって、容易に開口状態を判断することができる。従って、半導体装置のコンタクト不良を低減することができ、歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる半導体マスクにおける確認用素子のコンタクトホールパターンを示す平面図
【図2】本発明の実施形態に係るコンタクトホールの開口状態を確認するための確認用素子のコンタクトホール形成後を示す図であり、
(a)は平面図
(b)は(a)におけるB−B箇所を示す断面図
(c)は(a)におけるC−C箇所を示す断面図
【図3】従来のコンタクトホールの開口状態を確認するための確認用素子のコンタクトホール形成後を示す図であり、
(a)は平面図
(b)は(a)におけるA−A箇所を示す断面図
【図4】従来の確認用素子において全てのコンタクトホールが開口不良の場合を示す図であり、
(a)は平面図
(b)は(a)におけるA−A箇所を示す断面図
【符号の説明】
1 半導体基板
2 絶縁膜
3 下地導電性膜
4 層間絶縁膜
4a 層間絶縁膜の残膜
10 半導体マスクにおける確認用素子のコンタクト形成用パターン
11 半導体マスクにおける遮光膜
12 半導体マスクにおけるコンタクトホールパターン群
12a 半導体基板上におけるコンタクトホール群
13 半導体マスクにおけるコンタクトホールパターン群
13a 半導体基板上におけるコンタクトホール群
14 半導体マスクにおけるコンタクトホールパターン群
14a 半導体基板上におけるコンタクトホール群
15 半導体マスクにおけるコンタクトホールパターン群
15a 半導体基板上におけるコンタクトホール群
16 半導体マスクにおけるラインパターン
16a 半導体基板上におけるラインパターン
Claims (2)
- 層間絶縁膜における、半導体装置に形成されているコンタクトホールと同一の設計寸法である第1のコンタクトホールの開口状態を確認するための半導体装置の検査方法において、
半導体基板上に形成された導電性領域と、前記導電性領域上に形成された前記層間絶縁膜と、前記層間絶縁膜における前記導電性領域上に形成された前記第1のコンタクトホール群と、前記層間絶縁膜における前記導電性領域上に形成され、前記第1のコンタクトホールよりも寸法が小さい第2のコンタクトホール群とを有している確認用素子を準備する第1の工程と、
前記確認用素子の表面に電荷を供給する第2の工程と、
前記第2の工程の後に、前記第1のコンタクトホール群と前記第2のコンタクトホール群の電位コントラストを比較することにより、前記第1のコンタクトホール群の開口不良の有無を検出する第3の工程とを有し、
前記第1の工程では、前記第1のコンタクトホール群および前記第2のコンタクトホール群に対して同時にエッチングを行い、前記第2のコンタクトホール群の底面に前記層間絶縁膜の残膜を残すことを特徴とする半導体装置の検査方法。 - 請求項1記載の半導体装置の検査方法において、
前記第2の工程では、走査型電子顕微鏡を用いて前記確認用素子の表面に一次電子を照射することにより電荷を供給し、
前記第3の工程では、前記第1のコンタクトホール群と前記第2のコンタクトホール群からの二次電子像による電位コントラストを比較することを特徴とする半導体装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002352420A JP3788422B2 (ja) | 2002-12-04 | 2002-12-04 | 半導体装置の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002352420A JP3788422B2 (ja) | 2002-12-04 | 2002-12-04 | 半導体装置の検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004186477A JP2004186477A (ja) | 2004-07-02 |
JP3788422B2 true JP3788422B2 (ja) | 2006-06-21 |
Family
ID=32754049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002352420A Expired - Fee Related JP3788422B2 (ja) | 2002-12-04 | 2002-12-04 | 半導体装置の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3788422B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100687423B1 (ko) | 2005-10-31 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 반도체 소자의 불량 검사 방법 |
JP6930486B2 (ja) | 2018-04-18 | 2021-09-01 | 日本電信電話株式会社 | 検査用構造および検査方法 |
-
2002
- 2002-12-04 JP JP2002352420A patent/JP3788422B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004186477A (ja) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7817265B2 (en) | Alignment mark and defect inspection method | |
TWI532075B (zh) | 藉由檢測技術在半導體中決定重疊製程窗口的方法和系統 | |
US6582976B2 (en) | Semiconductor device manufacturing method capable of reliable inspection for hole opening and semiconductor devices manufactured by the method | |
US7952213B2 (en) | Overlay mark arrangement for reducing overlay shift | |
JP5685811B2 (ja) | 半導体装置及びその製造方法 | |
US7682957B2 (en) | Method of forming pad and fuse in semiconductor device | |
JP3788422B2 (ja) | 半導体装置の検査方法 | |
US20080157384A1 (en) | Alignment Key of Semiconductor Device and Method of Manufacturing the Same | |
US9748139B1 (en) | Method of fabricating dual damascene structure | |
US6995074B2 (en) | Method for manufacturing a semiconductor wafer | |
JP2007194422A (ja) | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 | |
CN105575880B (zh) | 一种半导体器件的制作方法 | |
US20200286796A1 (en) | Semiconductor structure, manufacturing method thereof and method for detecting short thereof | |
US20090206255A1 (en) | Substrate inspection device and substrate inspection method | |
US8916051B2 (en) | Method of forming via hole | |
JP2009004793A (ja) | 半導体素子のアライメントキー形成方法 | |
US6723647B1 (en) | Method for manufacturing semiconductor device | |
US6452285B1 (en) | Fabrication of standard defects in contacts | |
KR100573843B1 (ko) | 알루미늄배선의 알루미늄 조직 개선을 위한 방법 | |
JP3592518B2 (ja) | 半導体装置及びその製造方法 | |
US6844235B1 (en) | Reticle repeater monitor wafer and method for verifying reticles | |
JPH07142368A (ja) | フォトレジストチェックパターン | |
TW200537595A (en) | A method to detect photoresist residue on a semiconductor device | |
KR20040057634A (ko) | 정렬 버니어 형성 방법 | |
KR100868634B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |