KR100573843B1 - 알루미늄배선의 알루미늄 조직 개선을 위한 방법 - Google Patents

알루미늄배선의 알루미늄 조직 개선을 위한 방법 Download PDF

Info

Publication number
KR100573843B1
KR100573843B1 KR1020040076954A KR20040076954A KR100573843B1 KR 100573843 B1 KR100573843 B1 KR 100573843B1 KR 1020040076954 A KR1020040076954 A KR 1020040076954A KR 20040076954 A KR20040076954 A KR 20040076954A KR 100573843 B1 KR100573843 B1 KR 100573843B1
Authority
KR
South Korea
Prior art keywords
film
aluminum
forming
interlayer insulating
wiring
Prior art date
Application number
KR1020040076954A
Other languages
English (en)
Other versions
KR20060027994A (ko
Inventor
진성곤
은병수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040076954A priority Critical patent/KR100573843B1/ko
Publication of KR20060027994A publication Critical patent/KR20060027994A/ko
Application granted granted Critical
Publication of KR100573843B1 publication Critical patent/KR100573843B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 알루미늄의 (111) 조직을 크게 향상시켜 알루미늄의 결함관리 및 마스크작업의 정확성 향상, 그리고 EM에 대한 배선 신뢰성을 크게 향상시킬 수 잇는 반도체소자의 알루미늄 배선 형성 방법을 제공하기 위한 것으로, 본 발명은 하부 배선이 형성된 반도체 기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막의 표면에너지를 상승시키는 단계, 상기 층간절연막을 관통하여 상기 하부 배선과 연결되는 비아를 형성하는 단계, 상기 비아를 포함한 상기 층간절연막 상에 가장 표면에너지가 낮은 방향의 면을 갖는 접착층을 형성하는 단계, 상기 접착층 상에 가장 표면에너지가 낮은 방향의 면을 갖는 알루미늄막을 형성하는 단계, 상기 알루미늄막 상에 반사방지막을 형성하는 단계, 및 상기 반사방지막, 알루미늄막 및 접착층을 선택적으로 패터닝하여 상부 배선을 형성하는 단계를 포함한다.
알루미늄배선, EM, 조직, 배향성, 이온주입, 붕소, 표면에너지

Description

알루미늄배선의 알루미늄 조직 개선을 위한 방법{METHOD FOR IMPROVING THE TEXTURE OF ALUMINUM METALLIZATION}
도 1은 종래기술에 따른 금속배선 M1에서 발생한 체인성 결함을 보여주는 도면,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체소자의 알루미늄 배선 형성 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 제1층간절연막 22 : 하부 배선
23 : 제2층간절연막 24 : 비아
25 : 접착층 26 : 알루미늄막
27 ; 반사방지막 100 : 상부배선
본 발명은 반도체 제조 기술에 관한 것으로, 특히 (111) 배향성을 증가시킨 알루미늄 배선의 형성 방법에 관한 것이다.
반도체소자의 개발에 있어서 결함 관리는 소자의 개발기간 단축과 소자의 수율 향상을 위해 대단히 중요한 공정관리이다. 특히, 단위 공정을 개발하는데 있어서 KLA 광학장비를 이용하여 스캔후 각각의 결함 종류와 양상을 분류관리하는 일은 소자의 오류분석을 하는데 있어서 대단히 중요한 공정이다.
최근 반도체 소자를 개발하는데 있어서 노출되는 문제점 중의 하나는 금속배선간(예, M1과 M2)의 체인성 결함(Chain defect)의 발견이다. 이 결함의 경우 라인과 라인 사이의 브릿지성 페일(bridge fail)을 나타내어 수율 감소를 나타내는 실정이다.
도 1은 종래기술에 따른 금속배선 M1에서 발생한 체인성 결함을 보여주는 도면이다.
그런데, 문제는 이 결함을 관리하기 위하여 KLA 장비를 이용하여 스캔을 하는 경우 실제 체인성 결함을 검출하는 것보다 다른 노이즈나 실제 중요하지 않은 다른 요인을 결함으로 인식하여 나타내는 경우가 많다. 그 중에 대표적인 것이 알루미늄 결정립계(Al grain boundary)이다.
이 알루미늄 결정립계의 경우 알루미늄 증착 조건에 따라서 심한 그루빙(grooving) 현상이 생겨 이러한 현상으로 결정립계가 심하게 함몰되는 경우 이 결정립계를 결함으로 인식하여 KLA 스캔시 많은 결함으로 인식하는 경향이 나타나고 있다.
심한 경우 수만 개의 결함이 검출되는 경우가 있다. 너무 많은 결함수로 인하여 CD SEM(Critical Dimension Secondary Electron Microscope)을 통하여 결함을 하나하나 관찰하여 각각의 결함을 분류하고 작업자체가 불가능하여 실제 소자 개발에 있어서 결함 관리가 불가능한 지경에 이르고 있다. 이와 같은 결정립계의 그루빙을 감소시키는 방법은 다양하게 연구되고 있다.
결정립계의 그루빙을 감소시키는 또 다른 이유중 하나는 단순하게 결함을 관리하는 측면에서도 유리하지만 포토마스크 작업에서의 정확도를 결정하는 중요한 요인이다. 결정립계의 그루빙이 심한 경우에는 만일 알루미늄막의 마스크 작업을 한다면 마스크 오버레이(Mask overlay) 작업의 정확도가 떨어지게 된다. 마스크작업시 오버레이는 오버레이 키(overlay key)를 보고서 스캐너가 노광작업을 한다. 그런데 만일 오버레이 키 박스에 증착된 알루미늄막이 결정립계 그루빙이 심하면 스캐너가 오버레이 작업을 정확히 수행할 수가 없게 되어 결국 마스크작업의 정확도가 떨어지게 된다. 그로 인하여 수반되는 것은 수율 감소이다.
알루미늄막에 있어서 결정립계 그루빙 정도는 알루미늄의 (111) 조직(texture)의 정도와 매우 밀접한 관계가 있다. 알루미늄과 같은 FCC(Face Centered Cubic) 구조의 물질은 증착될 때 표면에너지(surface energy)를 감소시키기 위하여 (111) 방향을 표면에 수직으로 발달하는 경향이 있다. 바로 이 (111) 방향이 표면에 수직인 면이 많을수록 (111) 조직이 잘 발달된 알루미늄막이라고 할 수 있다. 바로 이 (111) 조직이 잘 발달될수록 결정립계 그루빙 정도는 감소할 수 있다. 즉, (111) 면과 (111)면이 서로 이웃하여 만날때 가장 작은 결정립계 그루빙과 작은 에 너지를 갖게 되는 것이다. 따라서 알루미늄의 (111) 조직을 잘 발달시키는 것이 결정립계 그루빙을 감소시킬 수 있으며, 마스크 공정의 정확도를 향상시킬 수 있는 하나의 방법이 될 수 있다. 또한 (111) 조직을 잘 발달시켜야 하는 이유 중에 하나는 바로 EM(Electro Migration) 에 대한 신뢰성 향상이다. EM 신뢰성은 알루미늄의 (111) 조직이 발달할수록 증가하는 경향이 있다. 왜냐하면 (111)면과 (111)면이 서로 이웃하여 만날때 가장 작은 결정립계 에너지를 갖게 되는데, 그러면 EM 테스트에서 확산경로가 되는 결정립계의 에너지가 낮아져 EM에 의한 이온확산이 힘들게 되어 결과적으로 EM에 대한 알루미늄의 수명이 증가하게 되는 것이다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 이온주입 공정을 통하여 알루미늄의 (111) 조직을 크게 향상시켜 알루미늄의 결함관리 및 마스크작업의 정확성 향상, 그리고 EM에 대한 배선 신뢰성을 크게 향상시킬 수 잇는 반도체소자의 알루미늄 배선 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 배선 형성 방법은 하부 배선이 형성된 반도체 기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막의 표면에너지를 상승시키는 단계, 상기 층간절연막을 관통하여 상기 하부 배선과 연결되는 비아를 형성하는 단계, 상기 비아를 포함한 상기 층간절연막 상에 가장 표면에너지가 낮은 방향의 면을 갖는 접착층을 형성하는 단계, 상기 접착층 상에 가장 표면에너지가 낮은 방향의 면을 갖는 알루미늄막을 형성하는 단계, 상기 알루미늄막 상에 반사방지막을 형성하는 단계, 및 상기 반사방지막, 알루미늄막 및 접착층을 선택적으로 패터닝하여 상부 배선을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 층간절연막의 표면에너지를 상승시키는 단계는 상기 층간절연막에 불순물을 이온주입하는 것을 특징으로 하며, 상기 불순물을 이온주입하는 단계는 붕소이온을 이온주입하는 것을 특징으로 하고, 상기 붕소이온의 이온주입은 7keV∼8keV의 이온주입에너지 및 4E15∼1E16의 도즈량 조건으로 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체소자의 알루미늄 배선 형성 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(도시 생략) 상부에 제1층간절연막(21)을 형성한 후, 제1층간절연막(21) 상에 하부 배선(M1, 22)을 형성하고, 하부 배선(22) 상에 제2층간절연막(23)을 증착한다. 이때, 제1층간절연막(21)은 BPSG, LPTEOS 또는 PETEOS로 형성하고, 제2층간절연막(23)은 LPTEOS 또는 PETEOS로 형성한다.
그리고, 도면에 도시되지 않았지만, 제1층간절연막(21) 형성전에는 잘 알려진 바와 같이, 반도체 소자의 집적 공정이 진행되어 있다. 예를 들면, 워드라인, 비트라인 및 캐패시터가 형성될 것이다.
도 2b에 도시된 바와 같이, 제2층간절연막(23)에 대해 이온주입을 진행한다. 이때, 이온주입 공정은 붕소(B) 이온을 이온주입에너지 7keV∼8keV 및 도즈량 4E15∼1E16의 조건으로 이온주입한다.
이와 같이, 제2층간절연막(23)에 붕소 이온을 이온주입하면 제2층간절연막(23)의 표면 아래에 붕소이온(B)들이 집적되어 제2층간절연막(23)의 표면에너지가 급격히 상승한다.
도 2c에 도시된 바와 같이, 제2층간절연막(23)을 식각하여 하부 배선(22)을 노출시키는 비아홀을 형성하고, 이 비아홀에 도전막을 매립시켜 비아(24)를 형성한다. 이때, 비아(24)는 텅스텐플러그가 바람직하다.
도 2d에 도시된 바와 같이, 비아(24)가 매립된 제2층간절연막(23) 상에 제2층간절연막(23)과 후속 공정에서 형성되는 상부 배선(26)간의 접착성을 향상시키기 위하여 접착층(25)을 증착한다.
이때, 접착층(25)으로는 티타늄막과 티타늄질화막의 순서로 적층된 TiN/Ti을 사용한다. 예컨대, 티타늄막과 티타늄질화막의 적층에서, 티타늄막은 100Å∼150Å 두께로 형성하고, 티타늄질화막은 200Å∼300Å 두께로 형성한다.
다음으로, 접착층(25) 상에 알루미늄막(26)을 증착한다.
이때, 알루미늄막(26)은 1차적으로 노히팅(No heating) 상태에서 2000Å 두 께로 10kW의 파워를 이용하여 콜드 증착(Cold deposition)을 한 후, 400℃ 온도에서 60초동안 프리히팅(Pre-heating)하고, 2차적으로 400℃ 온도에서 히팅을 시키면서 2000Å 두께를 10kW의 파워로 핫 증착(Hot deposition)하여 총 4000Å 두께로 증착한다.
다음으로, 알루미늄막(26) 상에 반사방지막(27)을 형성한다.
이때, 반사방지막(27)은 티타늄막과 티타늄질화막의 적층막으로 형성한다. 예컨대, 티타늄막과 티타늄질화막의 적층에서, 티타늄막은 100Å∼150Å 두께로 형성하고, 티타늄질화막은 200Å∼300Å 두께로 형성한다.
도 2e에 도시된 바와 같이, 반사방지막(27) 상에 포토레지스트를 도포하고 노광 및 현상으로 패터닝하여 포토레지스트패턴(28)을 형성한다. 이어서, 포토레지스트패턴(28)을 식각마스크로 이용하여 반사방지막(27), 알루미늄막(26) 및 접착층(25)을 선택적으로 패터닝하여 상부 배선(100)을 형성한다.
후속 공정으로, 포토레지스트패턴(28)을 스트립하여 금속배선 공정을 완료한다.
상술한 실시예에 따르면, 본 발명은 제2층간절연막(23) 형성후에, 붕소의 이온주입을 진행한다.
이와 같은 붕소의 이온주입을 통해 제2층간절연막(23)의 표면에너지가 급격히 상승한 상태에서 접착층(25)이 되는 티타늄과 티타늄질화막을 형성하면, 접착층(25)의 티타늄막과 티타늄질화막이 증가한 표면에너지를 감소시키기 위하여 가장 표면에너지가 낮은 방향의 결정면인 (002)면의 조직이 발달하게 된다.
따라서, 접착층(25)의 최상부층인 티타늄질화막이 가장 표면에너지가 낮은 방향의 면인 TiN(002)면으로 발달하므로, TiN(002)면 위에 증착되는 알루미늄막(26) 역시 가장 낮은 표면에너지를 갖는 결정면인 (111)면의 조직이 급격히 발달한다.
여기서, TiN(002)면과 Al(111)면의 경우, 서로 격자부정합이 가장 작은면이므로 TiN(002)면 위로 Al(111)면은 가장 쉽게 성장한다.
그로 인하여 결정립계의 그루빙이 감소하게 되고 결과적으로 결함관리 및 마스크작업의 정확도가 향상된다. 그리고, EM에 대한 배선 신뢰성을 향상시킨다.
결국 Al(111) 조직을 크게 발달시킨 구동력은 이온주입에 의한 층간절연막의 표면에너지 상승이 되는 것이다.
상술한 본 발명에 따르면, 알루미늄막을 주성분으로 하는 상부 배선과 비아 사이에 Ti과 TiN의 적층으로 이루어진 접착층을 개재시킬 때, 접착층이 (111) 배향성이 높은 (002)면을 가지도록 하므로서 상부 배선의 알루미늄의 (111) 배향성을 향상시킨다.
위와 같이, 알루미늄막의 (111) 배향상을 향상시키면 EM 현상의 발생 및 진행을 억제할 수 있고, 이것에 의해, 알루미늄막의 EM 현상에 기인한 배선 결함이 발생하지 않기 때문에, 배선 구조의 신뢰성이 높다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 알루미늄막이 형성될 하부의 절연막에 불순물을 이온주입하여 절연막의 표면에너지를 낮추고 여기에 알루미늄의 (111) 조직이 잘 발달될 수 있는 TiN(002) 면을 제공하므로써 알루미늄의 (111) 배향성을 향상시킬 수 있는 효과가 있다.

Claims (7)

  1. 하부 배선이 형성된 반도체 기판 상부에 층간절연막을 형성하는 단계;
    상기 층간절연막의 표면에너지를 상승시키는 단계;
    상기 층간절연막을 관통하여 상기 하부 배선과 연결되는 비아를 형성하는 단계;
    상기 비아를 포함한 상기 층간절연막 상에 가장 표면에너지가 낮은 방향의 면을 갖는 접착층을 형성하는 단계;
    상기 접착층 상에 가장 표면에너지가 낮은 방향의 면을 갖는 알루미늄막을 형성하는 단계;
    상기 알루미늄막 상에 반사방지막을 형성하는 단계; 및
    상기 반사방지막, 알루미늄막 및 접착층을 선택적으로 패터닝하여 상부 배선을 형성하는 단계
    를 포함하는 반도체소자의 알루미늄배선 형성 방법.
  2. 제1항에 있어서,
    상기 층간절연막의 표면에너지를 상승시키는 단계는,
    상기 층간절연막에 불순물을 이온주입하는 것을 특징으로 하는 반도체소자의 알루미늄 배선 형성 방법.
  3. 제2항에 있어서,
    상기 이온주입은 붕소 이온을 이온주입하는 것을 특징으로 하는 반도체소자의 알루미늄 배선 형성 방법.
  4. 제3항에 있어서,
    상기 붕소이온의 이온주입은,
    7keV∼8keV의 이온주입에너지 및 4E15∼1E16의 도즈량 조건으로 진행하는 것을 특징으로 하는 반도체소자의 알루미늄 배선 형성 방법.
  5. 제1항에 있어서,
    상기 접착층은, 티타늄막과 티타늄질화막의 적층으로 형성하는 것을 특징으로 하는 반도체소자의 알루미늄 배선 형성 방법.
  6. 제5항에 있어서,
    상기 티타늄막은, 100Å∼150Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 알루미늄배선 형성 방법.
  7. 제5항에 있어서,
    상기 티타늄질화막은, (002) 면을 가지며, 200Å∼300Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 알루미늄 배선 형성 방법.
KR1020040076954A 2004-09-24 2004-09-24 알루미늄배선의 알루미늄 조직 개선을 위한 방법 KR100573843B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040076954A KR100573843B1 (ko) 2004-09-24 2004-09-24 알루미늄배선의 알루미늄 조직 개선을 위한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040076954A KR100573843B1 (ko) 2004-09-24 2004-09-24 알루미늄배선의 알루미늄 조직 개선을 위한 방법

Publications (2)

Publication Number Publication Date
KR20060027994A KR20060027994A (ko) 2006-03-29
KR100573843B1 true KR100573843B1 (ko) 2006-04-26

Family

ID=37138855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040076954A KR100573843B1 (ko) 2004-09-24 2004-09-24 알루미늄배선의 알루미늄 조직 개선을 위한 방법

Country Status (1)

Country Link
KR (1) KR100573843B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574950A (ja) * 1991-09-12 1993-03-26 Matsushita Electron Corp 半導体装置の製造方法
US5960321A (en) 1996-12-14 1999-09-28 United Microelectronics Corp. Method of forming a contact via
JP2000200833A (ja) 1998-05-29 2000-07-18 Sanyo Electric Co Ltd 半導体装置の製造方法
KR20000048410A (ko) * 1998-12-28 2000-07-25 가네꼬 히사시 반도체 장치의 제조 공정

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574950A (ja) * 1991-09-12 1993-03-26 Matsushita Electron Corp 半導体装置の製造方法
US5960321A (en) 1996-12-14 1999-09-28 United Microelectronics Corp. Method of forming a contact via
JP2000200833A (ja) 1998-05-29 2000-07-18 Sanyo Electric Co Ltd 半導体装置の製造方法
KR20000048410A (ko) * 1998-12-28 2000-07-25 가네꼬 히사시 반도체 장치의 제조 공정

Also Published As

Publication number Publication date
KR20060027994A (ko) 2006-03-29

Similar Documents

Publication Publication Date Title
US9543193B2 (en) Non-hierarchical metal layers for integrated circuits
US6916743B2 (en) Semiconductor device and method for manufacturing thereof
US7556989B2 (en) Semiconductor device having fuse pattern and methods of fabricating the same
EP0365493B1 (en) Maskless formation of selfaligned contacts
US6562674B1 (en) Semiconductor integrated circuit device and method of producing the same
US7745275B2 (en) Integrated circuit and a method of making an integrated circuit to provide a gate contact over a diffusion region
US20030062592A1 (en) Fuse element, semiconductor device and method for manufacturing the same
JP4634180B2 (ja) 半導体装置及びその製造方法
KR100573843B1 (ko) 알루미늄배선의 알루미늄 조직 개선을 위한 방법
JP2001102440A (ja) 半導体集積回路装置の製造方法
US7078332B2 (en) Method for manufacturing semiconductor device
KR100684433B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
JP3788422B2 (ja) 半導体装置の検査方法
KR20080000845A (ko) 반도체 소자의 제조방법
KR101055857B1 (ko) 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법
KR0172254B1 (ko) 반도체 소자의 금속배선 형성방법
KR100527583B1 (ko) 반도체소자의 제조방법
KR100887019B1 (ko) 다중 오버레이 마크를 갖는 마스크
KR100364819B1 (ko) 반도체 소자의 제조방법
KR20060006597A (ko) 반도체 소자의 금속 콘택 형성방법
KR100546210B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100505567B1 (ko) 반도체장치의리던던시셀과그제조방법
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR100419870B1 (ko) 금속라인의 형성방법
KR100324330B1 (ko) 반도체소자의 콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee