CN100481363C - 开口内底部薄膜剩余厚度的判别方法 - Google Patents

开口内底部薄膜剩余厚度的判别方法 Download PDF

Info

Publication number
CN100481363C
CN100481363C CN200710079914.1A CN200710079914A CN100481363C CN 100481363 C CN100481363 C CN 100481363C CN 200710079914 A CN200710079914 A CN 200710079914A CN 100481363 C CN100481363 C CN 100481363C
Authority
CN
China
Prior art keywords
opening
residual thickness
gtg
dielectric layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710079914.1A
Other languages
English (en)
Other versions
CN101026114A (zh
Inventor
陈国香
雷明达
王永智
黄加星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101026114A publication Critical patent/CN101026114A/zh
Application granted granted Critical
Publication of CN100481363C publication Critical patent/CN100481363C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种开口内底部薄膜剩余厚度的判别方法，适用于检测一集成电路内的一开口，包括下列步骤：提供一第一开口与一第二开口；利用一电子束扫描该第一开口与第二开口，以产生各自的电压对比影像；透过所述电压对比影像以判定该第一开口的一第一灰阶以及该第二开口的一第二灰阶；量测该第一开口内的第一剩余厚度；以及采用该第一剩余厚度与该第一灰阶与第二灰阶间的比例以判定该第二开口内的一第二剩余厚度。本发明所述的开口内底部薄膜剩余厚度的判别方法，可判定介层物/接触物开口的剩余厚度，精准地调整蚀刻接触蚀刻停止层的蚀刻程序。

Description

开口内底部薄膜剩余厚度的判别方法
技术领域
本发明是关于集成电路制作过程中即时侦测介层物/接触物(via/contact)蚀刻程序的方法，且特别是关于一种采用扫描型电子显微镜(scanning electron microscope，SEM)判定介层物/接触物开口(via/contact opening)内底部介电层剩余厚度的方法。
背景技术
超大型集成电路中主要仰赖介层物/接触物开口(或沟槽)以电性连接不同区域或不同膜层间的元件。如此的介层物/接触物开口需要仰赖可靠的蚀刻程序而形成。然而，于制作深次微米(deepsub-micron)尺寸的介层物接触开口时所产生的缺陷问题极容易造成良率的损失。因此，便需最适化制作介层物/接触物开口的制程，并适度控制其制程容忍度，而于制造的先期阶段降低或避免起因于制程参数偏移或晶片-晶片间介电层膜厚变化所导致的可能的介层物/接触物毁损情形。
由于蚀刻率的不一致以及不同晶片间薄膜本质与厚度可能不一致等因素，故需要施行一定量的过度蚀刻以确保于晶片上的整体蚀刻，因此以得到适当的电性接触情形。通常，过度蚀刻程序通常采用于蚀刻终点后增加10％～20％的蚀刻时间所达成。当于非平整轮廓上采用非等向性蚀刻时，过度蚀刻可采用于蚀刻终点后增加50％以上的蚀刻时间所达成。然而，随着集成电路尺寸缩减的趋势，上述过度蚀刻的程度也随着显著减低。由于蚀刻制程的选择率，过度蚀刻一接触开口将造成其下方膜层，例如位于源极/漏极区上的薄金属硅化层，被完全蚀刻去除。此外，过度蚀刻亦极可能形成接触物穿透位于源极/漏极区下方的浅P-N结的情形。对于瞄准于下方金属层上的介电阻障物的介层物蚀刻制程而言，其亦需要避免介电阻障物的过度蚀刻。否则，将可能露出铜层并于过度蚀刻步骤中造成飞溅现象，进而对于元件可靠度形成影响。
通常，形成介层物/接触物的制程的监控可通过量测连接于数以千计相互串联的介层物/接触物的一长链的电阻值所达成，其中通常上述介层物/接触物是设置于切割道上或位于晶片上的一样本晶片中，以节省晶片空间。通过将一电流通过上述长链与已知的一量测电压，进而量测得到一平均接触电阻。如此可监控制程状态与结构，并可用于量测批货与批货间(lot-to-lot)的差异。
然而，以上方法仍具有下述缺点。当显现高阻值时，其可能显现出来自不同因素的问题，例如蚀刻不足、过度蚀刻及/或蚀刻残留物、不良金属沉积、接触区域内的孔洞或于后续制程中所引起的其他问题。如此将无法有效地辨别出为蚀刻不足或过度蚀刻。此外，上述测试无法于导电线路完成前施行。因此增加了制造成本。
近来，电子束检测系统，或采用其最基本型态的扫描型电子显微镜已被证实为可用于显像如介层物接触短路的电子缺陷的一有效工具。当主要电子束扫描过检测区后，将于其表面上产生低能量(约5eV)的二次电子(secondary electrons)由二次电子检测器所搜集，进而形成一影像。由于所使用材料或不正常导电特性缺陷部分显现出二次电子场的差异，因此将于受检表面呈现出不平均的正或负电性。带负电的表面倾向于发射出更多二次电子至信号检测器，因此较为明亮，而带正电荷的表面则倾向于吸引更多二次电子而减少了二次电子至信号检测器因而较为暗沉。上述表现即为电压对比。电压对比可粗略地分辨出介层接触开口为蚀刻不足或过度蚀刻。然而，其仍缺乏分辨过度蚀刻或过度蚀刻程度的灵敏度，因此并不适用于先进制程的检测。
美国第6,815,345号专利叙述了一种半导体元件制作时用于检测介层物/接触物开口是否过度蚀刻或蚀刻不足的方法与装置。其揭示了用于检测介层物/接触物开口的一简单结构，包括形成于一介电层中的具有不同尺寸与设置密度的介层物/接触物开口。上述介电层的厚度与表面型态则对应了用于制造实际元件的功能晶片中的厚度与型态。于上述简单结构内的介层物/接触物开口与功能晶片内的开口是同时形成且由于微负载(micro-loading)效应而将有不同的蚀穿情形。当蚀刻不足的厚度介于一临界值时，于一特定主要电子束能量与电流量下所述开口内的电压对比自亮转暗。
美国第6,815,345号专利所提供的方法可用于判定是否过度蚀刻或蚀刻不足，亦包括当介电层被蚀穿的情形与残留有一极厚膜层的情形。然而，其无法定量过度蚀刻或蚀刻不足的程度，当残留有一薄膜时，特别为少于50埃的一薄膜时，上述方法将无法测定剩余膜层的厚度。然而，为了精确地调整蚀刻程序，便需要了解位于介层物/接触物底部的剩余厚度。因此，便需要一种适用于蚀刻程序的较准确的判定方法。
发明内容
本发明提供了一种开口内底部薄膜剩余厚度的判别方法，适用于检测一集成电路内的一开口，包括下列步骤：
提供一基底；形成一介电层于该基底上；于该介电层内形成一开口；将该基底接地；利用一扫描型电子显微镜扫描该基底，以产生一电压对比影像；判定该开口内的该电压对比影像的一灰阶；以及采用该灰阶以判定位于该开口内底部的该介电层的剩余厚度。
本发明所述的开口内底部薄膜剩余厚度的判别方法，于该介电层与该开口下方具有一虚拟接地区域。
本发明所述的开口内底部薄膜剩余厚度的判别方法，采用该灰阶以判定位于该开口内底部的该介电层的剩余厚度的步骤更包括：形成多个样本开口；利用一扫描型电子显微镜扫描所述样本开口，以产生多个电压对比影像；判定所述电压对比影像与所述样本开口的灰阶；量测位于所述样品开口内底部的剩余厚度；以及采用所述灰阶与所述剩余厚度以建立一关系。
本发明所述的开口内底部薄膜剩余厚度的判别方法，该开口为一介层物开口或一接触物开口。
再者，本发明提供了一种开口内底部薄膜剩余厚度的判别方法，适用于检测一集成电路内的一开口，包括下列步骤：
提供一基底；形成一蚀刻停止层于该基底上；形成一介电层于该蚀刻停止层上；于该介电层内形成一开口，该开口自该介电层的一顶面延伸进入该蚀刻停止层；施行一校正程序，以产生灰阶与剩余膜厚间的一相对关系；将该基底接地；利用一扫描型电子显微镜扫描该基底，以产生一电压对比影像；判定该开口内的该电压对比影像的一灰阶；以及比对该灰阶与该相对关系以判定位于该开口内底部的该蚀刻停止层的剩余厚度。
本发明所述的开口内底部薄膜剩余厚度的判别方法，产生该相对关系包括下列步骤：形成多个样本开口；利用一扫描型电子显微镜扫描所述样本开口，以产生多个电压对比影像；判定所述电压对比影像与所述样本开口的灰阶；量测位于所述样品开口内底部的剩余厚度；以及采用所述灰阶与所述剩余厚度以建立该相对关系。
本发明所述的开口内底部薄膜剩余厚度的判别方法，该相对关系是采用一校正曲线所表示。
本发明所述的开口内底部薄膜剩余厚度的判别方法，该扫描是采用具有大于50eV的着陆能量且少于一最大容忍着陆能量的一电子束所达成。
本发明所述的开口内底部薄膜剩余厚度的判别方法，该开口为一介层物开口或一接触物开口。
再者，本发明提供了一种开口内底部薄膜剩余厚度的判别方法，适用于检测一集成电路内的一开口，包括下列步骤：
提供一第一开口与一第二开口；利用一电子束扫描该第一开口与第二开口，以产生各自的电压对比影像；透过所述电压对比影像以判定该第一开口的一第一灰阶以及该第二开口的一第二灰阶；量测该第一开口内的第一剩余厚度；以及采用该第一剩余厚度与该第一灰阶与第二灰阶间的比例以判定该第二开口内的一第二剩余厚度。
本发明所述的开口内底部薄膜剩余厚度的判别方法，更包括下列步骤：提供大体相似该第一开口的一第三开口；采用一电子束扫描该第三开口以产生另一电压对比影像；由该另一电压对比影像判定该第三开口的一第三灰阶，其中该第三灰阶是介于该第一灰阶与第二灰阶之间；以及判定介于该第一剩余厚度与第二剩余厚度之间的一第三剩余厚度。
本发明所述的开口内底部薄膜剩余厚度的判别方法，该第一开口与该第二开口是位于同一晶片内。
本发明所述的开口内底部薄膜剩余厚度的判别方法，该第一开口与该第二开口是位于不同晶片上。
本发明所述的开口内底部薄膜剩余厚度的判别方法，可判定介层物/接触物开口的剩余厚度，精准地调整蚀刻接触蚀刻停止层的蚀刻程序。
附图说明
图1为一示意图，显示了具有形成于一介电层中的两介层物开口的一半导体结构，其中上述介层物开口具有不同的剩余厚度；
图2为一示意图，显示了图1的半导体结构中的电荷分布情形；
图3显示了实验数据所得出的一校正曲线；
图4显示了残留有一薄的接触蚀刻停止层的一接触物开口；
图5显示了残留厚介电层的一介层物/接触物开口底部，其中剩余的介电层厚度可采用本发明较佳实施例的方法所判定。
具体实施方式
为了让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下：
图1显示了形成于一基底12上的两导电构件14与16。导电构件14与16可为位于源极/漏极区上的金属硅化物区、栅极、掺杂区、位于金属化膜层中的一金属导线或其他类似结构。于导电构件14与16上形成有一接触蚀刻停止层4，以及后续形成的一介电层2。介电层2较佳地为一金属层间介电层(IMD)，其具有低介电常数。或者，介电层2可为一层间介电层(ILD)。在此，为了解说方便，上述构件并未按照实际比例绘制。
图1显示了于制作介层物开口6与8时的一中间阶段，介层物开口6与8是用于内部连接导电构件14与16与后续形成的上方内连物。于蚀刻介电层2之后，蚀刻将停止于接触蚀刻停止层4之上。由于制程的差异，举例来说，如基于图案密度不同所造成的微负载效应，介层物开口6与8将延伸并进入接触蚀刻停止层4并分别具有不同的深度。于介层物开口6与8内仍残存有接触蚀刻停止层4，于介层物开口6与8内的接触蚀刻停止层的厚度分别为T1与T2。为了简化图式起见，于下文中于介层物开口底部的残存介电层有时亦称为剩余厚度。
接着蚀刻接触蚀刻停止层4。由于接触蚀刻停止层4极薄，故极小的制程变异将造成极大的蚀刻差异。举例来说，过度蚀刻接触蚀刻停止层4将蚀刻到其下方的金属硅化物区。故为了精准地控制蚀刻制程，便需要先行确定接触蚀刻停止层4的剩余厚度。
具有如图1所示的半导体结构的一晶片较佳地采用一扫描型电子显微镜(SEM)中的电子束扫描后，于晶片表面将会产生二次电子并自晶片表面向外发射。所述二次电子的数据经转换成为一电压对比影像(voltage contrast image)，进而显现出位于晶片上各元件的亮度。于下文中，亦采用“灰阶(gray level)”的描述来代表亮度，其中高灰阶代表了高亮度。
上述使用的电子束较佳地具有大于50eV的着陆能量(landingenergy)且需低于最大容许的着陆能量，其着陆能量视提供电子束的硬件而定。可依据接触蚀刻停止层4所使用的材料与剩余厚度T1与T2而调整其着陆能量，因而可使得灰阶转变成为一期望的影像。
当扫描进行时，基底12(或者晶片的背面)较佳地为接地。于本文中，“接地”泛指一构件为电性接地或虚拟接地。当构件具有用于储存电荷的一相对高电容率时，于电子束扫描时其势能可大体稳定，则此构件可采用虚拟接地，而非必要电性接地。当漏电流极小时，下方的导电构件14与16可认定为虚拟接地。此时，介层物开口仅为一薄的接触蚀刻停止层而分隔于此接地情形。
于电子束扫描时，表面电压随着表面累积电荷量而变化。被扫描区域内的储存电荷的能力与表面电压是相关于其区域内的材料与下方结构的材料。图2为一示意图，绘示了于图1中结构表面的一电荷累积情形。由于介电层2与接触蚀刻停止层4皆为介电层，累积电荷将无法自由地于各自表面上移动。基于轮廓上的差异，位于表面上不同位置的电荷分布将有所不同。举例来说，于介电层2的顶面累积有较多电子，而于介层物开口6与8的底部内则累积有较少的电子。造成上述情形的可能解释之一为，相较于位于介电层2上的顶面10，位于介层物开口6与8的底部上的电荷经一薄介电层与接地或虚拟接地而分隔所造成。位于介层物开口6与8底部的漏电流较大，因此较多电荷将漏至此接地或虚拟接地处。
电荷维持能力的差异造成了排斥二次电子能力上的差异。具有较多累积电子的位置将发射出较多的二次电子，且因此显现出较明亮的电压对比影像，而累积较少二次电子的位置则发射出较少的二次电子，并显现出较暗沉的电压对比影像。
因此，通过上述方式可得出位于介层物开口的灰阶与位于介层物底部的介电层剩余厚度间的直接关系，例如介层物开口6与8间的关系。再者，上述关系可为一线性关系。
位于介层物/接触物开口底部处的剩余厚度可通过不同开口间的相对灰阶估计而得。当提供分别具有一第一灰阶与一第二灰阶的第一开口与一第二开口时，其中第二灰阶大于第一灰阶，于已知第一开口内的剩余厚度与第一开口与第二开口之间的灰阶比状态下，第二开口内的剩余厚度可基于第一开口内的剩余厚度而得到。
为了更精准地判定剩余厚度，上述关系需要经由校正程序而得出一精准形式，而剩余厚度则可以灰阶的方程式表示。较佳地，可绘制出校正曲线。或者，可采用一查询表方式或一多项方程式表示出其间的关系。
为了建立上述相对关系，需搜集多个测试样品点。较佳地，可制作出多个样品晶片。接着于上述晶片上形成不同条件的上述介电层2、接触蚀刻停止层4以及介层物开口6与8，以获得具有不同剩余厚度的介层物开口。于其他实施例中，可仅使用一样品晶片，但此样品晶片较佳地包括具有类似结构但是不同图案密度的多个族群。基于微负载效应，便可于不同族群内形成不同的剩余厚度以产生区别。
于样品晶片上形成介层物开口后，且于尚未蚀刻接触蚀刻停止层之前，可采用扫描型电子显微镜扫描样品晶片，进而产生电压对比影像。介层物开口的灰阶是由电压对比影像所决定。接着量测样品晶片上的剩余厚度，较佳地采用可提供准确厚度的方式量测，例如是穿透型电子显微镜(TEM)所量测。
于搜集到涵盖所需剩余厚度范围的样本点后，接着通过如标记样品点于一图表上并绘制出一校正曲线的方式建立其回归关系。图3显示了由样品晶片所制出的一校正曲线。其中X轴显示了灰阶而Y轴显示了剩余厚度。于图3所示的样本点中，样本点是采用SiC材质的蚀刻停止层所得到，并进而绘制出的一校正曲线18。参照校正曲线18后可发现开口内的灰阶正比于剩余厚度，且开口内的剩余厚度越厚其电压影像越明亮。值得注意的是，具有不同材料与厚度的蚀刻停止层可能得不到如此的线性关系。
值得注意的是，上述关系是与结构与材料有关。因此，较佳地采用具有大体相似结构与尺寸及/或由大体相似材料的作为目标开口，以量测其内的剩余厚度。
于得出相对关系后，上述关系可于形成介层物开口后用于判定介层物开口内的剩余厚度。举例来说，当该晶片介层物开口中的电压对比影像具有如图3所示的70的灰阶时，便可判定其内剩余的接触蚀刻停止层厚度约为110埃。
上述剩余厚度的判定意谓着可迅速的判定与分析制程间变异性。可于数分钟内评估出各自的制程参数。此外，亦可分辨出微负载效应与膜厚不均匀等问题。当观察到不期望的结果时，则可调整相关制程。由于剩余厚度为已知，故可精准地调整蚀刻接触蚀刻停止层的蚀刻程序。
本发明的较佳实施例亦可用于判定接触物开口的剩余厚度。请参照图4，于一层间介电层24内形成有一接触物开口26，其并形成于一接触蚀刻停止层22上。于较佳实施例中，栅极20亦作为虚拟接地之用。通过对应的电压对比影像并参照于由接触开口所建立的一回归关系而得到接触物开口26内的灰阶，如此便可判定接触蚀刻停止层22内的剩余厚度T3。
本发明的较佳实施例可用于量测微量的剩余厚度，举例来说，当介电层的剩余厚度少于50埃时。如此显著地改善了蚀刻制程的准确度。此外，亦可侦测到蚀穿的情形。然而，上述方法的检测能力并不包括决定极大剩余厚度的能力。若有需要，本发明的较佳实施例亦可用于量测数百埃或更大厚度的剩余厚度。即如图5所示的当介层物开口30停止于接触蚀刻停止层4上的介电层2时的情形。采用前述讨论的方法，亦可用于量测结合介电层2与接触蚀刻停止层4的剩余厚度。
本发明的较佳实施例的其他优点为可判定已知装置所不易量测的具有高深宽比介层物/接触物开口的剩余厚度。
本发明较佳地采用为非破坏性的扫描型电子显微镜所达成，并非如聚焦型离子束的传统破坏性分析方法。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
2：介电层
4、22：接触蚀刻停止层
6、8：介层物开口
10：介电层的顶面
12：基底
14、16：导电构件
18：校正曲线
T1、T2、T3：开口内接触蚀刻停止层的剩余厚度
20：栅极
24：层间介电层
26：接触物开口
30：介层物开口

Claims (4)

1.一种开口内底部薄膜剩余厚度的判别方法，其特征在于，适用于检测一集成电路内的一开口，包括下列步骤：
提供一第一开口与一第二开口；
利用一电子束扫描该第一开口与第二开口，以产生各自的电压对比影像；
透过所述电压对比影像以判定该第一开口的一第一灰阶以及该第二开口的一第二灰阶；
量测该第一开口内的第一剩余厚度；以及
采用该第一剩余厚度与该第一灰阶与第二灰阶间的比例以判定该第二开口内的一第二剩余厚度。
2.根据权利要求1所述的开口内底部薄膜剩余厚度的判别方法，其特征在于，更包括下列步骤：
提供一第三开口；
采用一电子束扫描该第三开口以产生另一电压对比影像；
由该另一电压对比影像判定该第三开口的一第三灰阶，其中该第三灰阶是介于该第一灰阶与第二灰阶之间；以及
判定介于该第一剩余厚度与第二剩余厚度之间的一第三剩余厚度。
3.根据权利要求1所述的开口内底部薄膜剩余厚度的判别方法，其特征在于，该第一开口与该第二开口是位于同一晶片内。
4.根据权利要求1所述的开口内底部薄膜剩余厚度的判别方法，其特征在于，该第一开口与该第二开口是位于不同晶片上。
CN200710079914.1A 2006-02-17 2007-02-16 开口内底部薄膜剩余厚度的判别方法 Active CN100481363C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US77441806P 2006-02-17 2006-02-17
US60/774,418 2006-02-17
US11/412,005 2006-04-26

Publications (2)

Publication Number Publication Date
CN101026114A CN101026114A (zh) 2007-08-29
CN100481363C true CN100481363C (zh) 2009-04-22

Family

ID=38744236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710079914.1A Active CN100481363C (zh) 2006-02-17 2007-02-16 开口内底部薄膜剩余厚度的判别方法

Country Status (2)

Country Link
US (1) US20070196935A1 (zh)
CN (1) CN100481363C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339772B (zh) * 2010-07-16 2014-01-15 中芯国际集成电路制造(上海)有限公司 检测通孔缺陷的方法
CN102569116B (zh) * 2010-12-30 2014-04-16 中芯国际集成电路制造(上海)有限公司 适于源漏导通检测的检测结构及其检测方法
US8113412B1 (en) 2011-05-13 2012-02-14 Taiwan Semiconductor Manufacturing Company, Ltd Methods for detecting defect connections between metal bumps
US10217707B2 (en) * 2016-09-16 2019-02-26 International Business Machines Corporation Trench contact resistance reduction
CN114577151B (zh) * 2022-03-16 2023-09-12 长江存储科技有限责任公司 厚度测量方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251586B1 (en) * 1995-10-02 2001-06-26 The United States Of America As Represented By The Department Of Health And Human Services Epithelial protein and DNA thereof for use in early cancer detection
US6365423B1 (en) * 2001-01-24 2002-04-02 Advanced Micro Devices, Inc. Method of inspecting a depth of an opening of a dielectric material layer
US6815345B2 (en) * 2001-10-16 2004-11-09 Hermes-Microvision (Taiwan) Inc. Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251586B1 (en) * 1995-10-02 2001-06-26 The United States Of America As Represented By The Department Of Health And Human Services Epithelial protein and DNA thereof for use in early cancer detection
US6365423B1 (en) * 2001-01-24 2002-04-02 Advanced Micro Devices, Inc. Method of inspecting a depth of an opening of a dielectric material layer
US6815345B2 (en) * 2001-10-16 2004-11-09 Hermes-Microvision (Taiwan) Inc. Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing

Also Published As

Publication number Publication date
US20070196935A1 (en) 2007-08-23
CN101026114A (zh) 2007-08-29

Similar Documents

Publication Publication Date Title
JP3973372B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
US6952492B2 (en) Method and apparatus for inspecting a semiconductor device
JP4528014B2 (ja) 試料検査方法
US7381978B2 (en) Contact opening metrology
US8339449B2 (en) Defect monitoring in semiconductor device fabrication
US9659744B2 (en) Charged particle beam apparatus and inspection method using the same
TWI411776B (zh) 在以帶電粒子束進行檢視的過程中對已辨識出的缺陷定義特徵的方法及其應用
US7339391B2 (en) Defect detection method
TWI484169B (zh) Charged particle line device
CN100481363C (zh) 开口内底部薄膜剩余厚度的判别方法
JP4991099B2 (ja) Ｉｃプロセスを監視する方法およびシステム
JP3776902B2 (ja) 基板検査装置、基板検査方法、プログラムおよび半導体装置の製造方法
JP4728361B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
JP2007040780A (ja) 半導体検査方法及び半導体検査装置
GB2372629A (en) Determining electrical defects in semiconductor devices
US6963206B2 (en) System and method of evaluating gate oxide integrity for semiconductor microchips
JP4147233B2 (ja) 電子線装置
JP5016799B2 (ja) 荷電粒子ビームを用いた検査装置
Hartig et al. Material contrast based inline metrology: Process verification and control using back scattered electron imaging on CD-SEM
US6545491B2 (en) Apparatus for detecting defects in semiconductor devices and methods of using the same
JP2959529B2 (ja) 荷電粒子ビームによる半導体ウエハー検査装置及び検査方法
JP2011014798A (ja) 半導体検査装置および半導体検査方法
Lin et al. Residual oxide detection with automated E-beam inspection
Hafer et al. In-Line Detection of Deep Trench Moat Underetch Defects Using eBeam Inspection
CN116342544A (zh) 接触孔缺陷数据库建立方法、接触孔缺陷检测方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant