JP2011014798A - 半導体検査装置および半導体検査方法 - Google Patents

半導体検査装置および半導体検査方法 Download PDF

Info

Publication number
JP2011014798A
JP2011014798A JP2009159181A JP2009159181A JP2011014798A JP 2011014798 A JP2011014798 A JP 2011014798A JP 2009159181 A JP2009159181 A JP 2009159181A JP 2009159181 A JP2009159181 A JP 2009159181A JP 2011014798 A JP2011014798 A JP 2011014798A
Authority
JP
Japan
Prior art keywords
defect
inspected
sample
potential contrast
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009159181A
Other languages
English (en)
Inventor
Miyako Matsui
都 松井
Masanari Takaguchi
雅成 高口
Tasuku Yano
資 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2009159181A priority Critical patent/JP2011014798A/ja
Publication of JP2011014798A publication Critical patent/JP2011014798A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】
半導体製造工程で発生した欠陥の特性を正確に推定することのできる半導体検査装置および半導体検査方法を提供する。
【解決手段】
先ず、構成が既知の欠陥部を有する参照試料を用いて、電位コントラストと、前記欠陥部の電気特性との対応関係（第１の検量線）を求める(S120-S125)。また、被検査ウエハにおける正常部の電気特性を測定する。次に、被検査ウエハの正常部の電気特性と先の第１の検量線に基づいて、被検査ウエハが有する正常部に、構成が既知の欠陥を付加して、被検査ウエハにおける欠陥部の電位コントラストと電気特性との関係（第２の検量線）を算出する(S126-S131)。欠陥部の電位コントラストを実測することにより、第２の検量線を用いて被検査ウエハに実際に含まれる欠陥部の電気特性を推定することができる(S132-S133)。
【選択図】図１

Description

本発明は、荷電粒子線を用いて半導体ウエハ上の欠陥部位を検査する半導体検査装置および半導体検査方法に関する。
荷電粒子線の一つである電子線を用いた回路パターンを有する半導体ウエハの評価方法として、ウエハの大口径化と回路パターンの微細化に対応して高スループットかつ高精度な検査を行う技術が実用化されている。例えば、製造工程中の半導体ウエハに電子線を照射することによって前記半導体ウエハから放出される二次電子及び反射電子を検出し、検出した二次電子および反射電子から前記半導体ウエハに形成された構造の電位コントラストを取得することにより、前記半導体ウエハに形成された構造の欠陥検査を行う方法が特許文献１に開示されている。
さらに、ウエハを所望の帯電電圧に帯電させ、取得した電位コントラストから電気抵抗値の算出を行なう方法が特許文献２に開示されている。この方法では、ウエハ表面に電子線を照射したときの帯電電圧を評価し、所望の帯電電圧になるように電子ビーム照射条件の調整を行う。パターン表面を所望の帯電電圧にした後、電位コントラストを取得し、その信号から電気抵抗値の算出を行なっている。これにより、素子の抵抗−電圧特性の算出を可能とし、ウエハ全面の電気特性の分布や欠陥の種類別の分布を求めることができる。
なお、電子線照射時における欠陥部の帯電電圧を測定する方法については、例えば特許文献３に開示されている。
特開平０６−１３９９８５号公報 特開２００３−１００８２３号公報 特開２００１−３５７８０８号公報
しかし、これらの方法で電気特性を求める場合は、シリコン基板上の第１層目に形成されたプラグ等の単純な構造のサンプルにしか適用できず、シリコン基板にウェル等が形成されている場合には、正確な抵抗値を算出することは困難であった。
また、シリコン基板に形成される拡散層やウェル等の電位コントラストに影響を与える構造がデバイスによって異なる場合に、正確に電気特性を求めることが困難であった。これは、従来の方法では、１つの孤立したパターンを単純化して求めた等価回路を仮定し、取得した電位コントラストから欠陥の抵抗値の算出を行なっているためである。従って、従来の手法で算出した欠陥の抵抗値は、実際の欠陥の抵抗値と異なる場合が多く、検査するウエハと同種のパターン回路において、一度、欠陥の抵抗値をオフラインで解析した後に校正する必要があった。
図８には、実際にコンタクトプラグの導通不良の抵抗値-電圧特性１５をオフラインで取得した結果の一例を示す。電圧はプラグ表面とウエハ裏面間の電圧であり、抵抗値はプラグ表面とウエハ裏面間に流れた電流から抵抗値を求めた値である。プラグに与える電圧によって、欠陥の抵抗値１５は大きく変化することが本発明者らの検討の結果明らかになった。
従って、電子線を照射している際の欠陥の抵抗値は、プラグの帯電電圧とウエハ裏面間の電圧との差で決定されるので、パターン表面の帯電電圧によって欠陥の抵抗値は大きく変化することとなる。このため、欠陥の抵抗値が電圧により変化することを従来の方法で考慮するためには、被検査ウエハ（被検査試料）の欠陥の抵抗値を校正する際に、電子線照射時における欠陥部の帯電電圧Ｖｃを精密に測定し、その電圧での抵抗値Ｒｄを求める必要が生じる。
また、従来の方法では、検査する欠陥毎に帯電電圧を測定しなければならないという問題が生じる。また、電子線照射時の欠陥部の帯電電圧を測定する従来の手法では一つの欠陥の帯電電圧を測定するために、エネルギーフィルタの設定値を変えて何度も二次電子画像を取得しなければならず、多大な時間がかかるという問題が生じる。
さらに、同じ場所の二次電子像を取得するため、電子線照射によって回路パターンに付着物等のダメージを与え、製造した回路パターンの特性が劣化するという課題が新たに発生する。また、検出した欠陥の抵抗値を、一度オフラインにて、プローブ等を用いて測定することによって、電位コントラストと欠陥の抵抗値との対応関係を評価しておいた場合でも、シリコン基板に形成される拡散層やウェルの特性、さらに、一つの拡散層およびウェルに接続されるコンタクトホールの種類や数等が検査されるデバイスによって異なるので、デバイスや回路パターンの種類毎に電位コントラストと欠陥の抵抗値との対応関係を評価しておく必要があり、被検査ウエハの電位コントラストから正確に電気特性を求めるには、多大な時間と費用がかかるという課題が生じる。
本発明の目的は、半導体製造工程で発生する欠陥を、荷電粒子を用いて検査する半導体検査装置および半導体検査方法において、被検査試料の帯電電圧の変動に起因する欠陥の各種特性の変動を低減し、正確にその特性を推定することのできる半導体検査装置および半導体検査方法を提供することにある。また、被検査試料がウェル等の複雑な構造を有している場合であっても、正確に欠陥特性を推定することのできる半導体検査装置および半導体検査方法を提供することにある。
上記目的を達成するための一形態として、所定のパターンが形成された被検査試料の所定領域に荷電粒子を照射する荷電粒子照射部と、前記被検査試料表面からの荷電粒子を検出する検出部と、検出した荷電粒子の信号から前記所定領域のパターンの電位コントラストを取得する画像処理部と、前記パターンの第１欠陥部位を検出する検出部と、前記第１欠陥部位における前記電位コントラストから前記第１欠陥部位の電気特性を推定する演算部と、推定された前記電気特性を表示する表示部とを備え、前記演算部は、前記被検査試料の正常部において、予め所定の範囲で電圧を変化させて測定したときの電気特性を入力する正常部電気特性入力部と、構成が既知の第２欠陥部を有する参照試料の前記第２欠陥部において、前記所定の範囲で電圧を変化させて測定したときの電気特性を入力する電気特性入力部と、前記第２欠陥部での電位コントラストと前記電気特性入力部に入力された電気特性と、前記正常部電気特性入力部に入力された電気特性とを用いて、前記被検査試料の正常部に前記第２欠陥部を付加したときの電位コントラストと電気特性とを対応付ける対応関係を作成する二次電子信号算出部と、前記画像処理部で取得された前記被検査試料の前記第１欠陥部位の前記電位コントラストを入力する電位コントラスト入力部と、前記対応関係を用いて、前記電位コントラスト入力部に入力された前記被検査試料の前記第１欠陥部位の前記電位コントラストから、前記被検査試料の前記第１欠陥部位の電気特性を求める算出部と、を有することを特徴とする半導体検査装置とする。
また、所定のパターンが形成された被検査試料の所定領域に荷電粒子を照射する荷電粒子照射部と、前記被検査試料表面からの荷電粒子を検出する検出部と、検出した荷電粒子の信号から前記所定領域のパターンの電位コントラストを取得する画像処理部と、前記パターンの第１欠陥部位を検出する検出部と、前記第１欠陥部位における前記電位コントラストから前記第１欠陥部位の絶縁膜の膜厚または寸法を推定する演算部と、推定された前記絶縁膜の膜厚または寸法を表示する表示部とを備え、前記演算部は、前記被検査試料の正常部において、予め所定の範囲で電圧を変化させて測定したときの電気特性を入力する正常部電気特性入力部と、絶縁膜の膜厚又は寸法が既知の第２欠陥部を有する参照試料の前記第２欠陥部において、前記所定の範囲で電圧を変化させて測定したときの電気特性を入力する電気特性入力部と、前記第２欠陥部での電位コントラストと前記電気特性入力部に入力された電気特性と、前記正常部電気特性入力部に入力された電気特性とを用いて、前記被検査試料の正常部に第２欠陥部を付加したときの電位コントラストと膜厚又は寸法とを対応付ける対応関係を作成する二次電子信号算出部と、前記画像処理部で取得された前記被検査試料の前記第１欠陥部位の前記電位コントラストを入力する電位コントラスト入力部と、前記対応関係を用いて、前記電位コントラスト入力部に入力された前記被検査試料の前記第１欠陥部位の前記電位コントラストから前記被検査試料の前記第１欠陥部位の絶縁膜の膜厚又は寸法を求める算出部と、を有することを特徴とする半導体検査装置とする。
また、所定のパターンが形成された被検査試料の所定領域に荷電粒子を照射する工程と、前記被検査試料表面からの荷電粒子を検出する工程と、検出した荷電粒子の信号から前記所定領域のパターンの第１電位コントラストを取得する工程と、前記パターンの第１欠陥部位を検出する工程と、前記第１欠陥部位における前記第１電位コントラストから前記第１欠陥部位の電気特性を推定する工程と、推定された前記電気特性を表示する工程とを備え、前記第１欠陥部位における前記第１電位コントラストから前記第１欠陥部位の電気特性を推定する工程は、前記被検査試料の正常部において、所定の範囲で電圧を変化させて第１の電気特性を測定する工程と、構成が既知の第２欠陥部を有する参照試料の前記第２欠陥部において、前記所定の範囲で電圧を変化させて第２の電気特性を測定する工程と、前記第２の電気特性と前記第１の電気特性とを用いて、前記被検査試料の正常部に前記第２欠陥部を付加したときの第２電位コントラストと電気特性とを対応付ける対応関係を作成する工程と、前記対応関係を用いて、前記被検査試料の前記第１欠陥部位の前記第１電位コントラストから、前記被検査試料の前記第１欠陥部位の電気特性を求める工程と、を有することを特徴とする半導体検査方法とする。
帯電電圧を考慮した所定の範囲で電圧を変化させて測定した電気特性を用いることにより、被検査試料の帯電電圧の変動に起因する欠陥の各種特性の変動を低減し、正確にその特性を推定することのできる半導体検査装置および半導体検査方法を提供できる。また、被検査ウエハ（被検査試料）の正常部の電気特性と、構成が既知の欠陥部を有する参照試料の電気特性とを用いることにより、被検査試料がウェル等の複雑な構造を有している場合であっても、正確に欠陥特性を推定することのできる半導体検査装置および半導体検査方法を提供できる。
第１の実施例に係る欠陥部位の電気特性算出方法を示すフローチャートである。 電子線照射により正に帯電した場合の電子の動きを説明するためのプラグパターンの概略断面図である。 電子線照射時間に対する帯電電圧の変化の一例を示す図である。 半導体基板上に標準的欠陥部を形成したプラグパターンの断面図である。 図４に示すプラグパターンを正に帯電させた場合の電位コントラストを示す図である。 図４に示すプラグパターンの従来の等価回路の一例を示す図であり、(a)は欠陥のない場合、（ｂ）は欠陥がある場合を示す。 図４に示すプラグパターンの電流−電圧特性を測定した結果の一例である。 図４に示すプラグパターンの抵抗−電圧特性を測定した結果の一例である。 半導体製造工程途中のプラグパターンの一例を示す断面図である。 図９に示すプラグパターンの従来の等価回路の一例を示す図であり、(a)は欠陥のない場合、（ｂ）は欠陥がある場合である。 プラグパターンの従来の等価回路の他の例を示す図であり、(a)はプラグがＰ型拡散層の上に形成されている場合、（ｂ）はプラグがＮ型拡散層の上に形成されている場合、（ｃ）はプラグがゲート電極の上に形成されている場合である。 プラグパターンの抵抗−電圧特性を測定した他の結果の一例を示す図である。 検査装置の演算部の構成を示すブロック図である。 第１の実施例に係る二次電子画像取得工程の流れを示すフローチャートである。 検査条件入力画面の一例を示す図である。 標準ウエハの導通不良部の抵抗-電圧特性の一例を示す図である。 標準ウエハの抵抗-電圧特性入力画面の一例を示す図である。 被検査ウエハ正常部の抵抗-電圧特性入力画面の一例を示す図である。 欠陥プラグの抵抗値と電位コントラストとの関係の一例を示す図である。 欠陥プラグの絶縁膜厚と電位コントラストとの関係の一例を示す図である。 検査結果表示画面の一例を示す図である。 検査結果表示画面の他の一例を示す図である。 第１の実施例に係る検査装置の概略構成図である。 第１の実施例に係る検査装置を用いてリークまたはショート欠陥検査を行なうための一例を示す素子断面図である。 リーク電流評価用標準ウエハの一例を示す図であり、(a)は断面図、（ｂ）は平面図である。
本発明を実施するための形態の概要は次の通りである。
先ず、構成が既知の欠陥部を有する標準ウエハ（参照試料）を用いて、電位コントラスト(二次電子信号量)と、前記欠陥部の電気特性との対応関係（第１の検量線）を求める。また、被検査ウエハ（被検査試料）における正常パターンの電気特性を測定する。これら電気測定に際しては、荷電粒子線を用いて被検査ウエハを検査する際に帯電する電圧範囲（−５０Ｖから１００Ｖ程度）で電気特性を測定しておく。
次に、被検査ウエハの正常パターンの電気特性に基づいて正常パターンの等価回路を生成し、標準ウエハの欠陥部を付加した等価回路を生成する。そして、被検査ウエハにおける欠陥部の電位コントラスト(二次電子信号量)と電気特性または特徴的物理量との関係（第２の検量線）を算出する。欠陥部の電位コントラスト(二次電子信号量)を実測することにより、第２の検量線を用いて被検査ウエハに実際に含まれる欠陥部の電気特性、または、特徴的物理量を推定することができる。
以下に上記を実現するための手段の概要を述べる。
まず、標準的な電気的欠陥を持つテストパターンを用いて、予め電位コントラスト(二次電子信号量)と欠陥部の電気特性または特徴的物理量との対応関係（第１の検量線）を算出するための演算部と、求めた対応関係を保存するための記憶手段とを設けた。標準的な電気的欠陥の電気特性として、−５０Ｖから１００Ｖの範囲内での電気特性を入力する手段を設けた。
電位コントラスト(二次電子信号量)と欠陥部の電気特性または特徴的物理量との関係（第１の検量線）は、電子線の照射エネルギー、照射電流値、ウエハ上面に形成される電界等の検査条件によって変化するため、前記電位コントラスト(二次電子信号量)と電気特性との対応関係は検査条件毎に求め、保存することができる。前記対応関係（第１の検量線）は、予めデータベース化して保存しておくこともできるし、被検査ウエハを検査する条件で前記対応関係を求めて保存しておくこともできる。
さらに、演算部に被検査ウエハの正常部の電気特性を入力する手段を設け、前記テストパターンの欠陥を用いて求めた電気特性と、入力した前記被検査ウエハの正常部の電気特性から、被検査ウエハの欠陥部の電位コントラスト(二次電子信号量)と電気特性との対応関係（第２の検量線）を算出する機能を演算部に設けた。
このとき、被検査ウエハの正常部の電気特性として、−５０Ｖから１００Ｖの範囲内での電気特性を入力する手段を設けた。欠陥の電気特性と電位コントラスト(二次電子信号量)の対応関係を算出する際には、被検査ウエハを検査したときの検査条件を入力パラメータに変換し、演算部に自動的に入力する手段を設けた。
さらに、被検査ウエハに電子線を実際に照射したときに生じる欠陥部の電位コントラスト(二次電子信号量)を求め、前記算出した被検査ウエハでの欠陥部の電位コントラスト(二次電子信号量)と電気特性との対応関係（第２の検量線）を用い、被検査ウエハの欠陥部の電気特性を演算部で算出し、算出した電気特性を表示する機能を設けた。
本実施の形態によれば、工程途中(工程と工程との間)の半導体ウエハ(被検査試料)を検査する技術として、Ｓｉ基板に作りこまれたウェルや拡散層、ｐｎ接合、及び、下地のパターンの有る被検査ウエハにおいても、被検査ウエハの欠陥の抵抗値と電位コントラストとの対応関係を一度オフラインにて解析することなく、非破壊、非接触で欠陥部の電気特性または特徴的物理量を精密に検査可能となった。
また、前記の効果によって、ウエハ上に発生した欠陥の有無、抵抗値の分布、および不良発生原因を効率的、高速に、且つ高精度に把握できるので、半導体製造プロセスの最適化や早期の異常対策処理が可能となり、その結果半導体装置その他の基板の不良率を低減し生産性を高めることができる。
さらに、上記検査を適用することにより、異常発生をいち早く検知して、従来よりも早期に対策を講ずることが可能となったので、多量の不良発生を未然に防止し、半導体装置等の信頼性を高めることができるようになった。また、欠陥部を特定することにより、欠陥を発生し易いパターンの特徴を把握できるので、不良を発生しにくいデバイス設計や、プロセス設計が可能となった。この結果、新製品等の開発効率が向上し、且つ、製造コストが削減できるようになった。
以下、実施例により詳細に説明する。
本実施例では、電位コントラストから導通不良欠陥の抵抗値を検査する方法の一例について説明する。
まず、本実施例における検査で用いる電位コントラスト形成の原理について説明する。例えば、図２は、半導体基板１上に形成されたプラグパターンに電子線を照射し、電子線照射領域が正に帯電した場合を示すプラグパターン断面の模式図である。プラグパターン２が形成されている半導体基板１に一次電子３を入射すると、半導体ウエハ１から二次電子４および反射電子が放出される。
この入射電子数に対する放出電子数の割合である電子放出効率σは、電子線の照射エネルギーとパターン表面の材料によって決定される。電子放出効率σが１よりも大きい場合、電子線照射領域は正に帯電し、電子放出効率σが１より小さい場合、電子線照射領域は負に帯電する。
電子線照射領域が正に帯電した場合、半導体基板１表面に図２に示したような等電位面５が形成され、この正帯電が一度放出した低エネルギーの二次電子６を引き戻す働きをする。従って、ウエハ１上面に形成された電界に従って二次電子は引き戻されるので、実効的な二次電子放出効率σｅｆｆは、ウエハ１表面の帯電とウエハ上面の電極電圧によって決定される。
引き戻される電子数をＮ１とし、放出電子数をＮ２として、引き戻されずに放出する二次電子および後方散乱電子の割合をσＳＥとすれば、σＳＥ＝Ｎ２／（Ｎ１＋Ｎ２）であり、実質上の放出効率σｅｆｆは、σｅｆｆ＝σＳＥ×σであらわされる。電子ビーム照射と共に帯電電圧は上昇し、引き戻される二次電子６および後方散乱電子の割合は増加していく。そのため、σｅｆｆは徐々に減少し、最終的には、σｅｆｆが１になる帯電電圧で安定することとなる。
図３は電子線照射時間に対する帯電電圧１６の変化の一例を示した図である。電子線照射により、ウエハ１表面の帯電電圧１６が変化し、最終的にσｅｆｆが１になる帯電電圧Ｖｃで安定する。従って、ウエハ上に形成されたパターンによって帯電が変わり、電位コントラストが変化する。特に、欠陥部位があると帯電状態が変化し電位コントラストが変化する。この電位コントラストの変化を検出することで欠陥部位を検出することができる。
具体的に、正帯電の電位コントラストを利用してパターン検査を行う原理について、例えば、プラグのパターンで説明する。図４は半導体基板１上に標準的欠陥部を形成したプラグパターン７を示す断面図である。
図４に示すパターンに二次電子放出効率σが１よりも大きい条件で電子線を照射すると、プラグ７ａ〜７ｃには正の電荷が蓄積される。正常なプラグ７ａ、７ｃは半導体基板１と繋がっているため、正帯電は中和される。
電流が半導体基板１から供給されるとき、半導体基板１に拡散層やウェル等が形成されている場合、電流は拡散層やウェルの抵抗値および容量の影響を受ける。一方、非導通となっているプラグ７ｂの場合、プラグ７ｂと半導体基板１の間には絶縁膜８が存在する。従って、絶縁膜８の抵抗値によってプラグ７ｂへ供給される電流が変化し、それに伴ってプラグ７ｂの帯電が変化して、電位コントラストが変化する。
例えば、図４に示すプラグパターンを正に帯電させて検査した場合、その電位コントラストは図５に示すようになる。すなわち、絶縁膜９が形成されている領域には暗部１０が形成され、正常なプラグが形成されている領域は明部１１ａ、１１ｃが形成される。
一方、プラグ７ｂが欠陥部位になって半導体基板１と非導通となっている場合は、欠陥部位のプラグ７ｂの形成領域は暗部１１ｂとなる。このように欠陥部位の電位コントラストが変化するので、電位コントラストを検出することにより、欠陥部位を特定することができる。
このようなメカニズムによってパターンの電位コントラストから欠陥部位を検出することができる。このとき、欠陥部位の位置だけでなく種類も特定することができる。例えば、正常なプラグは正に帯電しにくく明部として検出されるが、正に帯電して暗部として検出される場合、プラグが電気的に接続されていない非導通の欠陥部位と判明する。一方、正常時に正に帯電している領域が中和している場合、導通してしまうショート不良あるいはリーク不良であることがわかる。
電位コントラストから欠陥部位の位置と種類を特定することができる他の例として、例えば、プラグ７ｂに非導通の欠陥部位が生じる場合、極端には電気的に絶縁されていることになる。しかし、プラグ７ｂと半導体基板１の間に介在する絶縁膜８の厚さｄなどによって欠陥部位は様々な抵抗値をとっていることがある。つまり、非導通の欠陥部位といってもその欠陥の特性は様々な状態をとっている。このため、欠陥部位の抵抗値などの電気特性を知ることが、欠陥部位の解析には重要となっている。
ここで、欠陥部位の抵抗値を算出するための従来の方法としては、１つの孤立したパターンを単純化して求めた等価回路を仮定し、取得した電位コントラストから欠陥の抵抗値の算出を行なっていた。従来の方法で用いた等価回路の一例を図６に示す。
図６（ａ）は図４で示した正常なプラグ７ａ、７ｃの等価回路を示し、図６（ｂ）は図４で示した欠陥部位のプラグ７ｂの等価回路を示す。正常なプラグ７ａ、７ｃの等価回路は、半導体基板１の抵抗Ｒｓｕｂと容量Ｃｓｕｂと、プラグ部分の抵抗値Ｒｐと容量Ｃｐで構成され、電子線照射により、電荷Ｑが注入される。
一方、欠陥部位のプラグ７ｂの等価回路は、半導体基板１の抵抗Ｒｓｕｂと容量Ｃｓｕｂと、プラグ部分の抵抗値Ｒｐと容量Ｃｐと、欠陥部位の絶縁膜８の抵抗値Ｒｄと容量Ｃｄで構成される。このとき、絶縁膜８の抵抗値として、ある一定の抵抗値Ｒｄを仮定して電位コントラストと電気特性の関係を求めていたが、実際の欠陥の抵抗値はパターンが帯電し得る電圧範囲において、抵抗値が大幅に変化していることを見出した。このため、一定の抵抗値Ｒｄを仮定して算出した抵抗値は実際の抵抗値と一致しない場合が多かった。
一例として、図４に示したプラグパターンにおいて、プラグ表面にプローブを接触させて、プラグ表面と半導体基板１裏面間の電流−電圧（Ｉ−Ｖ）特性を測定した結果を図７に示す。正常なプラグ７ａ、７ｃの電流−電圧（Ｉ−Ｖ）特性１２は、電圧を上げると電流は急に増加し、ある電流値で飽和することが分かった。一方、欠陥部位のあるプラグ７ｃの電流−電圧（Ｉ−Ｖ）特性１３では、電圧を上昇させると徐々に電流が増加していく傾向が評価された。このとき、欠陥を流れる電流値は電圧に依存して大きく変化していることが分かる。
図７に示した電流−電圧（Ｉ−Ｖ）特性を抵抗−電圧（Ｒ−Ｖ）特性に書き換えた図を図８に示す。正常なプラグ７ａ、７ｃの抵抗値１４は電圧が上昇すると抵抗は急に低下し、ある値で一定になることが分かった。一方、欠陥部位のあるプラグ７ｂの抵抗値１５、電圧を上昇させると徐々に抵抗値が低下していく傾向が評価された。パターンに電子線を照射した際には、図３に示したようにパターン表面の帯電電圧１６は変化していくので、電子線照射中に欠陥部位の抵抗値は電圧に依存して大きく変化していくことになる。
従って、パターンの等価回路において、一定の抵抗値Ｒｄを仮定して電位コントラストと電気特性の対応関係を求め、その後実際に電子線照射して得られた電位コントラストから抵抗値を求めようとした場合、欠陥部位の抵抗値を正確に算出することはできない。
また、欠陥部位の抵抗値を正確に算出する際には、電子線照射によってプラグに注入される電荷量Ｑとプラグの帯電電電圧Ｖｃを正確に算出することが必要である。図２で上述したように、プラグに注入される電荷量は実質上の放出効率σｅｆｆによって決定される。
実質上の放出効率σｅｆｆは二次電子放出効率σ、および、ウエハ上面の電界５によって決定される。電子放出効率σは文献に示されているが、文献による値の相違が大きく、また、パターン材料の微量含有物や表面状態にも大きく影響される。さらに、ウエハ上面の電界５は装置の調整誤差等によって変化するので、計算のみによってプラグに注入される電荷量Ｑを正確に算出することは困難であった。
そこで、本実施例における一つの特徴は、被検査ウエハ（被検査試料）を検査する前に、標準的な欠陥を予め作り込んだ標準ウエハ（参照試料）の画像を予め取得し、実質上の放出効率σｅｆｆを求めておく点に特徴がある。
これにより、装置固有の二次電子検出誤差を反映した実質上の放出効率σｅｆｆを求め、正確な注入電荷量Ｑを求めることが可能となり、精密に欠陥部位の電気特性を算出できる特徴を持つ。ここで、標準的な欠陥を予め作り込んだウエハとしては、例えば、図４において、欠陥部位に既知の膜厚ｄを持つ酸化膜８を予め作り込んだウエハである。例えば、欠陥部位の膜厚ｄを数種類変えたウエハを作成することにより、電気特性を変えた欠陥を作り込んだ標準ウエハを用意することができる。
さらに、本実施例における他の一つの特徴は、標準的な欠陥を予め作り込んだ標準ウエハ（参照試料）の電気特性を予め測定しておき、測定した電気特性を電位コントラスト算出部の等価回路に入力し、この等価回路を使用して電位コントラストを計算することを特徴とする。また、実際に標準ウエハに電子線を照射して取得した電位コントラストと等価回路を使用して算出した電位コントラストが一致するように、演算部のパラメータを調整することを特徴とする。これにより、欠陥の抵抗-電圧特性の影響を考慮して精密に被検査ウエハの欠陥部位の電気特性を算出できる。
次に、実際に半導体製造工程途中のウエハを検査する場合の一例について、図９を用いて説明する。図９は半導体製造工程途中のプラグパターンの一例を示す断面図である。
図９に示すように、半導体基板１上には素子分離領域１７が形成されており、素子分離領域１７によって区分けされた活性領域には半導体領域であるウェル１８が形成されている。ウェル１８内には、半導体領域である拡散層１９が形成されており、ウェル１８上には絶縁膜２０が形成されている。
絶縁膜２０には、絶縁膜２０を貫通するプラグ２１ａ〜２１ｃが形成されている。プラグ２１ａ、２１ｃは拡散層１９に電気的に接続されているが、プラグ２１ｂは拡散層１９には接続されずに、拡散層１９とプラグ２１ｂの間に絶縁膜８が残っており、導通不良の欠陥部位となっている。
図９に示すパターンに電子放出効率σが１よりも大きい条件で電子線を照射すると、プラグ２１ａ〜２１ｃには正の電荷が蓄積される。正常なプラグ２１ａ、２１ｃは拡散層１９およびウェル１８を介して半導体基板１と繋がっているため、正帯電は中和されるが、電流が半導体基板１から供給されるとき、電流は拡散層１９やウェル１８の抵抗値および容量の影響を受ける。従って、拡散層１９やウェル１８の抵抗値および容量によってプラグ２１ｂへ供給される電流が変化し、それに伴ってプラグ２１ａ、２１ｃの帯電が変化して、電位コントラストが変化する。
一方、非導通となっているプラグ２１ｂの場合、プラグ２１ｂと半導体基板１の間には絶縁膜８が存在する。従って、拡散層１９やウェル１８の抵抗値、および、絶縁膜８の抵抗値によってプラグ２１ｂへ供給される電流が変化し、それに伴ってプラグ２１ｂの帯電が変化して、電位コントラストが変化する。従って、半導体基板にウェル１８や拡散層１９等が形成されているときには、ウェル１８や拡散層１９の抵抗値や容量等のプラグ下のｐｎ接合および回路も考慮しないと欠陥の抵抗値を正確に算出することはできない。
欠陥部位の抵抗値を検査するための従来の方法としては、被検査ウエハと同等の回路パターンを検査し、検出された欠陥に一度プローブ等を接触させて電気特性と電位コントラストの対応関係を取得しておき、この対応関係を用いて、被検査ウエハの電位コントラストから欠陥部の電気特性を評価していた。あるいは、他の従来の方法として、１つの孤立したパターンを単純化して求めた等価回路を仮定し、取得した電位コントラストから欠陥の抵抗値の算出を行っていた。
図１０には、従来の方法で用いていた等価回路の一例を示す。図１０（ａ）は図９で示した正常なプラグ２１ａ、２１ｃの等価回路を示し、図１０（ｂ）は図９で示した欠陥部位のプラグ２１ｂの等価回路を示した。
このとき、欠陥部位のみの抵抗値として、ある一定の抵抗値Ｒｄを算出していた。プラグ下の拡散層１９の抵抗値Ｒｊおよび容量Ｃｊ、ウェル１８の抵抗値Ｒｗおよび容量Ｃｗ、Ｓｉ基板の抵抗値Ｒｓｕｂおよび容量Ｃｓｕｂを一定値として入力していた。ここで、プラグ下のウェル１８や拡散層１９等の電気特性（抵抗値、容量）は、例えば、デバイスシミュレータを用いて算出した値、あるいは、完成したデバイスの設計値等の値を入力することができる。
しかし、デバイスの設計値における電気特性は、完成したデバイスの動作電圧での値であり、また、デバイスシミュレータで電子線照射時における帯電電圧での電気特性を正確に算出することは困難であった。
一例として、図９に示したプラグパターンにおいて、従来の方法で用いていた等価回路を図１１に示す。プラグ下の拡散層１９が例えば、（ａ）Ｐ−ｔｙｐｅである場合、（ｂ）Ｎ−ｔｙｐｅである場合、および、（ｃ）プラグ２１がゲート電極上に形成された場合について示した。
一方、プラグ表面に実際にプローブ等を接触させて抵抗−電圧（Ｒ−Ｖ）特性を測定した結果を図１２に示す。プラグの表面とＳｉ基板裏面との間に電圧をかけたときの抵抗値の変化を示した。プラグ下の拡散層が（ａ）Ｐ−ｔｙｐｅである場合２２、（ｂ）Ｎ−ｔｙｐｅである場合２３、（ｃ）プラグがゲート電極上に形成された場合２４について示した。どのプラグにおいても、抵抗値は電圧に依存して大きく変化していることが分かる。
パターンに電子線を照射した際には、図３に示したようにパターン表面の帯電電圧１６は変化していくので、電子線照射中に被検査パターンの抵抗値は電圧に依存して大きく変化していくことになる。従って、パターンの等価回路において、図１１に示したような単純化した等価回路では、欠陥プラグの抵抗値を正確に算出することはできない。
そこで、本実施例における一つの特徴は、被検査ウエハの正常部の電気特性を予め測定しておき、測定した電気特性を電位コントラスト算出部の等価回路に入力し、この等価回路を使用して電位コントラストを計算することを特徴とする。これにより、本発明者らは、被検査ウエハのパターン下に形成されたｐｎ接合や回路パターンの電気特性の影響を考慮し、欠陥箇所の電位コントラストから精密に被検査ウエハの欠陥部位の電気特性を算出できることを見出した。
すなわち、本実施の形態における1つの特徴は、電子線照射によってウエハが帯電し得る範囲の電圧範囲において被検査ウエハ正常部の電気特性を実測し、実測した電気特性に基づいて、ウエハに形成されたパターンに対応する等価回路を形成する点に特徴がある。これにより、単純化された等価回路ではなく、パターンの帯電電圧範囲に対応する精密な等価回路を使用することができる。
そして、検査装置で実測された電位コントラストによりウエハに形成された構造にある欠陥プラグを検出すると、欠陥プラグの帯電電圧範囲における電気特性変化を考慮した等価回路に基づいて欠陥部位のみの電気特性を変えたときの電位コントラストを算出し、欠陥部位のみの電気特性と電位コントラストとの対応関係を算出する。そして、欠陥部位のみの電気特性と電位コントラストとの対応関係を用いて、検査装置で実測された電位コントラストから欠陥部位のみの電気特性を推定する。これにより、欠陥部位のみの電気特性を正確に算出することができる。
この欠陥検出工程で使用する検査装置の構成について説明する。本実施例に係る検査装置の概略を図２３に示す。半導体装置の検査装置２６は、電子光学系２７、ステージ機構系２８、ウエハ搬送系２９、真空排気系３０、光学顕微鏡３１、制御系３２、操作部３３より構成されている。電子光学系２７は、電子銃３４、コンデンサレンズ３５、対物レンズ３６、検出器３７、電極３８、偏向器３９、ウエハ高さ検出器４０より構成されている。
ステージ機構系２８はＸＹステージ４１およびウエハ４２を保持するためのホルダ４３、ホルダ４３およびウエハ４２に負の電圧を印加するためのリターディング電源４４より構成されている。ウエハ４２としては、標準ウエハの場合と被検査ウエハの場合がある。ＸＹステージ４１には、レーザ測長による位置検出器が取りつけられている。ウエハ搬送系２９はカセット載置部４５とウエハローダ４６とＸＹステージ４１間をウエハ４２が行き来するようになっている。
制御系３２は、信号検出系制御部４７、ブランキング制御部４８、ビーム偏向補正制御部４９、電子光学系制御部５０、ウエハ高さセンサ検出系５１、ステージ制御部５２より構成されている。操作部３３は、操作画面および入出力部５３、画像処理部５４、画像・検査データ記憶部５５、演算部５６より構成され、操作画面および入出力部５３は外部サーバ５８に接続されている。なお、符号５７は欠陥部位検出部である。
次に、本実施例における検査工程を実現するための機能の構成について説明する。図１３は操作部３３の一部である演算部５６とデータ記憶部５５の構成を示すブロック図である。演算部５６は、標準ウエハ情報入力部５９、標準ウエハ電気特性入力部６０、被検査ウエハ情報入力部６１、被検査ウエハ正常部電気特性入力部６２、等価回路算出部６３、二次電子信号量算出部６４、電位コントラスト入力部６５、検査情報入力部６６、等価回路入力値補正部６７、対応関係算出部６８、電気特性推定部６９および電気特性出力部７０を有している。
次に、演算部５６の動作について図面を参照しながら説明する。図１４は本実施例の検査工程における二次電子画像取得工程の流れを示すフローチャートの一例である。本二次電子画像取得工程は、電位コントラスト校正に使用する標準ウエハの二次電子画像を取得する工程と、被検査ウエハの二次電子画像を取得して欠陥を判定する工程で使用している。
図１４において、まず、ウエハを検査装置２６の載置部４５にセットする（Ｓ１０１）。次に、検査レシピの作成を開始する（Ｓ１０２）。操作画面および入出力部５３を用いて検査レシピ作成画面を開き、まず、被検査ウエハの情報を入力する（Ｓ１０３）。被検査ウエハの情報として、ウエハマトリックス、検査領域等を入力する。被検査ウエハの情報として、レイアウトデータをＣＡＤデータとして入力しても良い。このレイアウトデータは予め画像・検査データ記憶部５５に記憶させておき、検査レシピ作成時にレイアウトデータを読み出すこともできる。
引き続き、操作画面および入出力部５３から検査条件を入力する（Ｓ１０４）。図１５に、検査条件入力画面７１の一例を示す。検査条件として、電子ビームの照射エネルギー７２、ビーム電流７３、ウエハ４２と対物レンズ３６との間に配置された上面電極３８の電圧７４、電子線走査速度７５および信号検出するためのサンプリングクロックである検出クロック７６、画像サイズ７７、１画面あたりの視野サイズ、１画面あたりの画像取得回数（加算回数）７８、画像処理に用いる取得画像、検査領域等の内容を入力する。
検査条件入力が完了したら、検査をスタートする（Ｓ１０５）。まず、載置部４５にセットされたウエハ４２を、ウエハローダ４６を介してＸＹステージ４１のホルダ４３上に設定し、電子光学系２７内に搬送する（Ｓ１０６）。ウエハ４２がロードされたら、入力された検査条件に基づき、電子光学系制御部３２より各部に電子線照射条件が設定される。このとき、電子線の照射位置を校正用パターン位置に移動し（Ｓ１０７）、ビーム校正、アライメントおよびキャリブレーションを行なう（Ｓ１０８）。
その後、検査を開始し、電子線（電子ビーム）の照射を開始したら（Ｓ１０９）、指定された検査条件で指定された領域に電子線を照射して走査しながら（Ｓ１１０）、二次電子画像（電位コントラスト）を取得する（Ｓ１１１）。このとき、リアルタイムで画像処理を実施し、欠陥判定を行なう（Ｓ１１２）。
画像処理においては、同等パターン同士を比較検査する方法と、良品のリファレンス画像を予め取得してこれと比較検査する方法と、パターンの明るさの絶対値より良否判定をする方法がある。これらのいずれの方法でも、指定された領域の欠陥発生位置、欠陥部位の種類および欠陥部位の電気特性（抵抗値）等の情報を得ることができる。
欠陥判定を行なったら、次に、欠陥発生位置については自動的に画像を保存する。このとき比較検査を行った場合は、欠陥発生位置について、リファレンスとして正常部の画像も同時に保存する。次に、取得した二次電子画像から電位コントラストを取得する（Ｓ１１３）。取得した電位コントラストから、演算部５６にて電気特性を算出する（Ｓ１１４）。そして、検査状況を操作画面および入出力部５３に表示し、且つ、検査結果を演算部５６から外部に出力する（Ｓ１１５）。
検査方法として、ステップアンドリピートで検査を行うこともできる。この場合、指定された領域に電子線を走査し、二次電子画像を取得する。その後、次に指定された領域にステージを移動して、さらに、電子線照射して画像取得することを繰り返して検査を行うこともできる。取得した二次電子画像を画像・検査データ記憶部５５に保存してから外部記憶部および演算部に転送し、オフラインで画像処理を実施し、欠陥判定および抵抗値の算出を行っても良い。このようにして、検査を完了したら、ウエハ４２をアンロードして検査を終了する（Ｓ１１６）。
次に、本実施例における特徴の1つである欠陥部位の抵抗値算出方法を図１で説明する。図１は、本実施例における欠陥部位の抵抗値等の電気特性の算出方法を示すフローチャートである。このフローチャートは図１４に示した検査工程において、電気特性の算出（Ｓ１１４）で行なわれる処理である。
図１において、処理８０は演算部５６で行なわれる処理の流れを示しており、入力データ８１は欠陥部位の電気特性算出で使用するデータを示している。本実施例における演算部５６として回路シミュレータを用いることができる。本実施例では欠陥部位の電気特性を算出する方法の一例として、図９に示す断面構造のプラグの抵抗値を算出する方法を説明する。電位コントラスト校正用の標準ウエハとしては、図４に示した断面構造のプラグパターン７ａ〜７ｃを形成したウエハを用いることができる。
まず、電位コントラスト校正用標準ウエハに形成された構造のパターン情報を演算部５６にある標準ウエハ情報入力部５９に入力する（Ｓ１２０）。標準ウエハの情報として、プラグ径、プラグ材料、プラグのパターン密度、プラグ周囲を構成する絶縁膜９の材料、欠陥部位の膜厚ｄ、検査領域等を入力する。入力したレイアウトデータは、操作画面および入出力部５３の検査レシピ作成画面に反映され、検査レシピ作成時の補助ツールとしても使用できる。
次に、標準ウエハの情報として、欠陥部の電気特性を標準ウエハ電気特性入力部６０に入力する（Ｓ１２１）。一例として、欠陥部の抵抗−電圧特性を入力する場合について示す。図１６には標準ウエハの導通不良部の電気特性を数種類に変化させた場合の抵抗−電圧特性の一例を示す。この標準ウエハとして、図４に示した欠陥部位８の膜厚ｄを数種類変化させて作成したウエハを用いた。
欠陥部位の膜厚ｄが例えば、１，２，３，５，８，１０ｎｍの数種類の場合について説明する。欠陥プラグ７ｂ表面と半導体基板１裏面間の電圧を増加するに従って、欠陥の抵抗は減少している。また、欠陥部位の膜厚ｄが厚くなるに従って、抵抗は大きくなっている。このような抵抗−電圧特性を入力する場合について、図１７に、抵抗−電圧（Ｒ−Ｖ）特性入力画面８３の一例を示す。数種類の電気特性を持つ欠陥に対して、電子線照射によって標準ウエハが帯電し得る電圧範囲に対して、電圧と抵抗値を入力する。欠陥部位の膜厚ｄも入力することができる。
本実施例はウエハを正に帯電して検査する場合について示しており、ウエハを負に帯電して検査する場合には、負極性の電圧に対する電気特性を入力する。入力する電気特性として、電流−電圧特性、抵抗−電圧特性、容量−電圧特性等も入力できる。入力する電圧の範囲としては、検査時にウエハが帯電しえる範囲、例えば−５０Ｖ〜１００Ｖの範囲で入力できる。
図１６に示した抵抗−電圧特性の代表値を、操作画面および入出力部５３に表示される抵抗電圧特性入力画面８３上から入力しても良いし、ファイル選択８４を用いて電気特性のデータファイルを指定してデータファイルを読み込むこともできる。入力した電気特性に基づいて、等価回路算出部６３で等価回路を生成する。
ここで、電位コントラスト校正用の標準ウエハとしては、図４に示した断面構造のプラグパターンを形成したウエハ以外に、図９に示したような、プラグ下にｐｎ接合を含むような製品と同等の構造を持つウエハを用いることもできる。この場合には、実際にウエハ上に形成された欠陥をいくつか検出し、電位コントラスト校正用の画像を取得した後、欠陥の電気特性を測定することにより、導通不良部の電気特性を取得することができる。
プラグ下に拡散層やウェル等のｐｎ接合を持つウエハを電位コントラスト校正用ウエハとして用いる場合、導通不良部の電気特性は、例えば、以下のように求めることができる。一例として、正常部の抵抗−電圧特性を入力する場合について示す。
図１２（ａ）には、校正用ウエハ正常部の抵抗−電圧特性の例を示す。この特性には、プラグ下の拡散層１９、ウェル１８、半導体基板１の電気特性の情報が全て含まれており、拡散層１９がＰ−ｔｙｐｅである場合の一例を示している。他の例として、プラグ下の拡散層１９が（ｂ）Ｎ−ｔｙｐｅである場合、（ｃ）プラグがゲート電極上に形成された場合において、プラグ表面に実際にプローブ等を接触させて抵抗−電圧特性を測定した結果の一例を図１２に示す。
また、図１２には、欠陥部のプラグ表面と半導体基板間の抵抗−電圧特性の一例２５を示す。この特性には、導通不良部の抵抗だけでなく、プラグ下の拡散層１９、ウェル１８、半導体基板１の電気特性の情報が全て含まれている。従って、導通不良部のみの抵抗−電圧特性は、抵抗−電圧特性２５から、正常部の抵抗−電圧特性を差し引くことで得られる。
例えば、導通不良部がＰ-ｔｙｐｅの拡散層１９上のプラグである場合は、抵抗−電圧特性２５から図１２（ａ）の抵抗−電圧特性を差し引くことにより導通不良部のみの抵抗−電圧特性を得ることができる。従って、電位コントラスト校正用ウエハとして、図９に示したような、プラグ下にｐｎ接合を含むような製品と同等の構造を持つウエハを用いて、導通不良部の電気特性を推定し、等価回路算出部６３で等価回路を生成することもできる。
次に、標準ウエハの二次電子画像を取得する際に操作画面および入出力部５３の検査条件入力画面７１から入力された入射電子線照射条件等の検査条件を演算部５６の検査情報入力部６６に入力する（Ｓ１２２）。
検査条件は、変換部８２で演算部５６への入力値に変換される。例えば、電子線照射エネルギー７２と標準ウエハの情報として入力されたプラグ材料の情報から、電子放出効率σに変換される。本演算部５６で二次電子信号量を算出する際には、演算部５６への入力値として、例えば、入力電荷Ｑは次の様に変換できる。
検査のビーム電流値Ｉ０、回路パターンへの照射時間ｓ、戻り二次電子６を考慮した二次電子放出効率σｅｆｆから求められる。回路パターンへの照射時間sは、電子線の走査速度７５、走査回数(画像取得回数)７８、及びプラグ径等の回路パターンのレイアウトによって決定できる。また、戻り二次電子を考慮した電子放出効率σｅｆｆはパターン上面に形成される電界(等電位面)５によって決定されるので、上面電極電圧７４、プラグ径等の回路パターンのレイアウト、パターンの帯電電圧で決定される。
これらの入力した検査条件とウエハ情報、標準ウエハの電気特性に基づいて、二次電子信号量算出部６４で標準ウエハの正常部および欠陥部からの二次電子信号量を計算する（Ｓ１２３）。算出した二次電子信号量は同一画像内でのコントラストに変換される。例えば、図４に示したプラグパターンからの二次電子信号量は、例えば、（（正常プラグ７ａ、７ｃからの信号）−（欠陥プラグ７ｂからの信号））／（（正常プラグ７ａ、７ｃからの信号）−（絶縁膜９領域からの信号））（％）で定義された電位コントラストに変換される。
計算による電位コントラストを算出したら、実際に電子線を照射することにより検査装置２６で取得した標準ウエハの画像の電位コントラストを演算部５６の電位コントラスト入力部６５に入力する（Ｓ１２４）。
まず、検査結果を記憶した記憶部５５から、検出した欠陥部位の欠陥位置および実測された欠陥部の二次電子画像を画像処理部５４に転送する。画像処理部５４では、転送された二次電子画像から正常部からの信号、欠陥部からの信号、基準部からの信号を抽出し、電位コントラストに変換する。例えば、図５に示した二次電子画像における電位コントラストは、（（正常プラグ領域１１ａ、１１ｃからの信号）−（欠陥プラグ領域１１ｂからの信号））／（（正常プラグ領域１１ａ、１１ｃからの信号）−（絶縁膜領域１０からの信号））（％）で定義することができる。
そして、二次電子信号算出部６４で計算された標準ウエハの電位コントラストと、実測に基づき画像処理部５４で変換された標準ウエハの電位コントラストと比較し、計算値と実測値の相違が無くなるよう入力値補正部６７で演算パラメータを最適化する（Ｓ１２５）。
例えば、二次電子信号量算出部６４に入力する二次電子放出効率σ、戻り二次電子を考慮した二次電子放出効率σｅｆｆ、上面電極電圧７４を調整することで、計算値と実測値が一致するように最適化することができる。最適化された演算パラメータは記憶部５５に転送し、記憶しておくことができる。電位コントラストと欠陥部の電気特性とを対応させることにより、第１の検量線を作成することができる。
上記の標準ウエハ情報入力から演算パラメータ最適化までの工程（Ｓ１２０−Ｓ１２５）は、被検査ウエハの検査前に予め行なっておくことができる。例えば、検査装置２６のメンテナンス後に一度行って、上記工程で使用した入力データ、等価回路、及び最適化した入力パラメータを記憶部５５に記憶させておけば、被検査ウエハ検査時に随時読み出して検査を開始することができる。
標準ウエハによる入力パラメータ最適化が終了したら、被検査ウエハの検査を開始する。被検査ウエハの検査は図１４で上述したフローで検査する。次に、本実施例における特徴の1つである被検査ウエハの欠陥部位の電気特性算出方法を図１の被検査ウエハパターン情報入力の工程（Ｓ１２６）以降の工程で説明する。このフローチャートは、図１４に示した検査工程において、電気特性の算出（Ｓ１１４）で行なわれる処理である。一例として、図９に示す断面構造のプラグの抵抗値を算出する方法を説明する。
まず、被検査ウエハのパターン情報を演算部５６にある被検査ウエハ情報入力部６１に入力する（Ｓ１２６）。被検査ウエハの情報として、プラグ径、プラグ材料、プラグのパターン密度、プラグ周囲を構成する絶縁膜材料、検査領域等を入力する。入力したレイアウトデータは、操作画面および入出力部５３の検査レシピ作成画面に反映され、検査レシピ作成時の補助ツールとしても使用できる。
次に、被検査ウエハ上に標準ウエハに形成した欠陥と同等の欠陥が形成されている場合を想定して、被検査ウエハ上での欠陥部の電気特性を推定する（Ｓ１２７）。一例として、図９に示すプラグパターンの場合、標準ウエハと被検査ウエハのプラグ径が同じ場合、標準ウエハ欠陥部位のみの電気特性を変換することなく、被検査ウエハの欠陥部位のみの電気特性として等価回路算出部６３に入力する。
次に、被検査ウエハの情報として、正常部の電気特性を被検査ウエハ電気特性入力部６２に入力する（Ｓ１２８）。一例として、正常部の抵抗-電圧特性を入力する場合について示す。図１２(a)には被検査ウエハ正常部の抵抗-電圧特性の一例を示す。この特性には、プラグ下の拡散層１９、ウェル１８、半導体基板１の電気特性の情報が全て含まれている。
図１８には、被検査ウエハ正常部２１ａ、２１ｃの抵抗-電圧特性入力画面８５の一例を示す。この画面は、操作画面および入出力部５３に表示することができる。電子線照射によって標準ウエハが帯電し得る電圧範囲に対して、電圧と抵抗値を入力する。例えば、０〜１００Ｖの範囲の抵抗―電圧特性を入力する。本実施例はウエハを正に帯電して検査する場合について示しており、ウエハを負に帯電して検査する場合には、負極性の電圧に対する電気特性を入力する。
入力する電気特性として、電流-電圧特性、抵抗-電圧特性、容量-電圧特性等も入力できる。図１２(a)に示した抵抗-電圧特性の代表値を抵抗電圧特性入力画面８５上から入力しても良いし、ファイル選択８６により電気特性のデータファイルを指定してデータファイルを読み込むこともできる。
他の例として、プラグ下の拡散層１９が（ｂ）Ｎ−ｔｙｐｅである場合、（ｃ）プラグがゲート電極上に形成された場合において、プラグ表面に実際にプローブ等を接触させて抵抗−電圧特性を測定した結果を図１２に示す。このような電気特性を持つプラグにおいても、図１２に示した抵抗-電圧特性の代表値を抵抗電圧特性入力画面８５上から入力しても良いし、ファイル選択８６により電気特性のデータファイルを指定してデータファイルを読み込むこともできる。上述のように入力した被検査ウエハの電気特性に基づいて、等価回路算出部６３で等価回路を生成する。
等価回路算出部６３では、入力された被検査ウエハの電気特性と標準ウエハ欠陥部位のみの電気特性から得られた被検査ウエハ欠陥部位のみの電気特性から、被検査ウエハの欠陥プラグの等価回路を生成することができる。被検査ウエハの欠陥プラグの等価回路を生成する際には、被検査ウエハの正常部の等価回路上において、欠陥部位が発生していると予想される部分に、標準ウエハ欠陥部位のみの電気特性から推定した被検査ウエハ欠陥部位のみの電気特性を挿入することによって生成できる。図９に示したプラグパターンの場合では、正常なプラグの等価回路のプラグ部分に直列に被検査ウエハ欠陥部位のみの電気特性(等価回路)を挿入することによって生成できる。
他の一例として、標準ウエハと被検査ウエハのプラグ径が異なる場合、標準ウエハのプラグの面積をＳ０、被検査ウエハのプラグの面積をＳ１とすると、被検査ウエハの電気特性は、標準ウエハでの電流値をＳ１／Ｓ０倍したものを被検査ウエハ欠陥部の電気特性として等価回路算出部６３に入力できる。
例えば、図１６に示した標準ウエハの欠陥部位の膜厚を１、２、３、５、８、１０ｎｍと変えた抵抗−電圧特性を変換すると、被検査ウエハの欠陥部の電気特性として、欠陥部位の膜厚を１、２、３、５、８、１０ｎｍと変えた場合の電気特性を推定できる。このとき、標準ウエハのプラグの面積をＳ０、被検査ウエハのプラグの面積をＳ１は、図１３に示した演算部の構成において、標準ウエハ情報入力部５９と被検査ウエハ情報入力部６１から入力されたウエハ情報である。
このように、標準ウエハと被検査ウエハのパターン構造が全く同一でない場合でも、パターンの設計データに基づいて欠陥部位の電気特性を補正することができる。補正できるパラメータとして、例えば、プラグ径、ホール径、プラグの抵抗値、プラグの容量、配線寸法、配線幅、配線の厚さ、配線抵抗値、配線の長さ、ｐｎ接合の耐圧、ｐｎ接合の逆バイアス特性、ゲート酸化膜等の薄い絶縁膜の膜厚、薄い絶縁膜の抵抗値、薄い絶縁膜のリーク電流、薄い誘電膜の膜厚、薄い誘電膜の抵抗値、薄い誘電膜のリーク電流、薄い誘電膜の容量等が挙げられる。
また、プラグ材料、配線材料、層間絶縁膜等の材料が標準ウエハと被検査ウエハで異なる場合にも、標準ウエハと被検査ウエハの正常部の信号強度を比較して、信号強度を補正することによって、計算によって二次電子信号強度を補正することもできる。上述のように推定した被検査ウエハ欠陥部位のみの電気特性に基づいて、等価回路算出部６３で欠陥プラグの等価回路を生成する。
次に、実際に被検査ウエハに電子線を照射して二次電子画像を取得する際に検査条件入力画面７１から入力された電子線照射条件等の検査条件を演算部５６の検査情報入力部６６に入力する（Ｓ１２９）。検査条件は変換部８２で演算部５６への入力値に変換される。例えば、電子線照射エネルギー７２と標準ウエハの情報として入力されたプラグ材料の情報から、電子放出効率σに変換される。
本演算部５６の二次電子信号算出部６４で二次電子信号量を算出する際には、演算部５６への入力値として、例えば、入力電荷Ｑは次の様に変換できる。検査の電流値Ｉ０、回路パターンへの照射時間ｓ、戻り二次電子を考慮した二次電子放出効率σｅｆｆから求められる。回路パターンへの照射時間ｓは、電子線の走査速度、走査回数、プラグ径等の回路パターンのレイアウトによって決定できる。
また、戻り二次電子を考慮した二次電子放出効率σｅｆｆはパターン上面に形成される電界によって決定されるので、上面電極電圧７４、プラグ径等の回路パターンのレイアウト、パターンの帯電電圧で決定される。
これらの入力した検査条件とウエハ情報、標準ウエハの電気特性に基づいて、二次電子信号量算出部６４で標準ウエハの正常部および欠陥部からの二次電子信号量を計算する。算出した二次電子信号量は、二次電子信号量算出部６４で電位コントラストに変換される（Ｓ１３０）。
そして、欠陥部位となっているプラグ２１ｂの電気特性を変化させたときの電位コントラスト変化の対応関係を作成する。例えば、欠陥部位の膜厚ｄを１、２、３、５、８、１０ｎｍと変えた場合の電流−電圧特性に対応した電位コントラストを算出し、抵抗値と電位コントラストとの対応関係(第２の検量線)を示すコントラストテーブルを作成し、記憶部５５に記憶しておく（Ｓ１３１）。
図１９(第２の検量線の一例)には、欠陥部位となっているプラグの欠陥部位のみの抵抗値を１Ｅ４（Ω）から１Ｅ１６（Ω）まで変化させたときの電位コントラスト変化８７の一例を示す。この関係を用いることにより、検査装置２６の欠陥部位検出部５７から送られた実測の欠陥部電位コントラストＩｄから、欠陥部位のみの抵抗値Ｒｄを算出できる。
他の一例として、欠陥部位の膜厚ｄと電位コントラストとを対応(第２の検量線)させたコントラストテーブルを作成することもできる。図２０(第２の検量線の一例)には、欠陥部位の膜厚ｄを０ｎｍから１０ｎｍまで変化させたときの電位コントラスト変化８８の一例を示す。この関係を用いることにより、検査装置２６の欠陥部位検出部５７から送られた実測の欠陥部電位コントラストＩｄから、欠陥部位の膜厚ｄ０を算出できる。
上記のように、電位コントラストと電気特性の対応関係(第２の検量線)を作成したら、検査装置２６で取得した被検査ウエハ欠陥部の電位コントラストＩｄを演算部５６の電位コントラスト入力部６５に入力する（Ｓ１３２）。
まず、検査結果を記憶した記憶部５５から、検出した欠陥部位の欠陥位置および実測された欠陥部の二次電子画像を画像処理部５４に転送する。画像処理部５４では、転送された二次電子画像から正常部からの信号、欠陥部からの信号、基準部からの信号を抽出し、電位コントラストに変換する。このように画像から評価した電位コントラストＩｄを電位コントラスト入力部６５に入力する。そして、上述のように算出した被検査ウエハ欠陥部の電位コントラストと上記電気特性の対応関係(第２の検量線（図１９）)を用いて、電気特性推定部６９で欠陥部位の電気特性を算出する（Ｓ１３３）。
ここで、検査装置２６の欠陥部位検出部５７で検出された被検査ウエハ欠陥部位の欠陥情報は、検査装置２６で被検査ウエハの二次電子画像を取得している時にリアルタイムで演算部５６に転送され、処理部で電気特性への換算を行なっても良いが、欠陥部位および正常部位の二次電子画像情報を一度、画像・検査データ記憶部５５に保存しておき、オフラインで画像処理及び電気特性への変換を行なっても良い。
このようにして求められた欠陥部位の電気特性は、実測された欠陥部電位コントラスト、欠陥座標、帯電電圧等の情報と共に出力され（Ｓ１３４）、画像・検査データ記憶部５５に記憶される。このようにして、すべての欠陥について、実測された欠陥部電位コントラストから電気特性の推測が可能となる。
推測された欠陥部位の抵抗値は他の欠陥情報と共に画像・検査データ記憶部５５に記憶される。この結果、ウエハに作りこまれたウェルや拡散層、および周囲のパターン等のレイアウトの影響を考慮して、欠陥部位の電位コントラストから欠陥部位の抵抗値を始めとする欠陥の特性を正確に算出可能となる。
以上述べたような検査工程を経て算出された欠陥部位の抵抗値は、例えば検査装置２６の操作画面および入出力部５３にウエハ面内分布として表示できる。求めた抵抗値のウエハ面内分布を表示した検査結果表示画面８９の一例を図２１に示す。欠陥部位のウエハ面内分布９０は、抵抗値９１の程度によって分類して表示される。あるいは、設定したある範囲の抵抗値を持つ欠陥のみのウエハ面内分布を表示することができ、所望の特性を持つ欠陥部位のみの情報を得ることが可能となる。図２１では、欠陥部位の電気特性として、抵抗値９１の場合について示したが、欠陥部位の残膜厚の分布として表示することもできる。 算出された欠陥部位の抵抗値を表示する他の一例として、例えば検査装置２６の操作画面および入出力部５３に電気特性のばらつきの分布として表示できる。プラグ抵抗値の分布をヒストグラム表示した検査結果表示画面８９の一例を図２２に示す。プラグの抵抗値はヒストグラム表示され、例えば、正常プラグの分布９２、欠陥プラグの分布９３、欠陥プラグの分布９４として表示される。正常プラグと欠陥プラグは設定したしきい値１によって分離され、欠陥プラグの分布９３と欠陥プラグの分布９４はしきい値２によって分離できる。しきい値によって分離される欠陥分布は必要に応じて、２つ以上の分布以上に分離することができ、しきい値と分布の個数は画面表示および入出力部５３より入力することができる。さらに、正常部の分散、欠陥部の分散等、電気特性のばらつき情報９５を表示することができる。
以上より、本実施例によれば、工程途中の半導体ウエハを検査する技術として、ウエハに作りこまれたウェルや拡散層および周囲のパターン等の電気特性の影響を考慮して、欠陥部の正確な抵抗値等の欠陥特性を算出することができる。この結果、様々な種類の製品ウエハに対して、一度オフラインで電気特性と欠陥部位の電位コントラストの対応関係を把握することなく、計算によって電位コントラストと電気特性との対応関係を明確にし、欠陥部の電気特性を検査することができるようになった。
本実施例で述べた導通不良欠陥として、例えば、コンタクトホールを加工する際のドライエッチング起因の非開口不良、導通不良、ホール加工前の絶縁膜生成プロセス起因の非開口不良、導通不良、プラグ底部分に形成したシリサイド化合物形成不良による導通不良、コンタクト部の洗浄プロセス起因の導通不良、その他各種半導体製造プロセスにおける異物起因の導通不良、または各プロセス間のロット待機時間に生じた自然酸化等の材料変質によって生じた導通不良等に適用できる。
本実施例では導通不良について述べたが、同様の手段および方法を用いれは、リーク電流およびショート欠陥の電気特性を検査し、表示することもできる。リーク電流の校正用ウエハとしては、例えば、図４に示した導通不良の校正用ウエハを用いることができる。
非導通となっているプラグ７ｂの場合、プラグ７ｂと半導体基板１の間には絶縁膜８が存在する。従って、絶縁膜８の抵抗値によってプラグ７ｂへ供給される電流が変化し、それに伴ってプラグ７ｂの帯電が変化して、電位コントラストが変化する。図４に示した校正用ウエハを使用した場合の電流-電圧特性は図７に示した。図４において、例えば、欠陥部位の膜厚ｄを数種類変えたウエハを作成することにより、プラグからＳｉ基板へのリーク電流を変えた欠陥を作り込んだ標準ウエハを用意することができる。
リーク電流の校正用ウエハの他の一例としては、例えば、図２５に示した構造の校正用ウエハを用いることができる。基準信号となる導通プラグ９６と非導通プラグ９７を作成し、非導通プラグの下には電極９８と薄膜絶縁膜９９を形成してある。薄膜絶縁膜厚ｄを変化させることにより非導通プラグ９７とＳｉ基板間のリーク電流を調整できる。本ウエハはトランジスタ形成プロセスとして、ゲート絶縁膜上にゲート電極を形成し、ゲート電極上にプラグを形成するプロセスがあるが、このトランジスタ作成プロセスを基に校正用ウエハを作成できる。
図１９には、導通不良の欠陥部位となっているプラグの抵抗値を１Ｅ４（Ω）から１Ｅ１６（Ω）まで変化させたときの電位コントラスト変化８７の一例を示したが、リーク電流の場合にも同様にしてリーク不良の欠陥部位となっているプラグのリーク電流と電位コントラスト変化の相関を求めることができる。この関係を用いることにより、検査装置２６の欠陥部位検出部５７から送られた実測の欠陥部電位コントラストＩｄから、欠陥部位のリーク電流を算出できる。（Ｓ１３３）。
以上述べたような検査工程を経て算出された欠陥部位のリーク電流は、例えば検査装置２６の操作画面および入出力部５３にウエハ面内分布として表示できる。図２１には抵抗値のウエハ面内分布を表示した検査結果表示画面８９の一例を示したが、リーク電流の場合も同様に、リーク電流値のウエハ面内分布として表示できる。欠陥部位のウエハ面内分布は、リーク電流の程度によって分類して表示される。あるいは、設定したある範囲のリーク電流値を持つ欠陥のみのウエハ面内分布を表示することができ、所望の特性を持つ欠陥部位のみの情報を得ることが可能となる。あるいは、リーク電流のばらつきを検査することができる。
図２４は、リーク電流の不良箇所の一例を説明するための断面図である。図２４は半導体基板１上に標準的欠陥部を形成したプラグパターン７を示す断面図である。図２４に示すように、半導体基板１上には素子分離領域１７が形成されており、素子分離領域１７によって区分けされた活性領域には半導体領域であるウェル１８が形成されている。ウェル１８内には、半導体領域である拡散層１９が形成されており、ウェル１８上には絶縁膜２０が形成されている。絶縁膜２０には、絶縁膜２０を貫通するプラグ１００ａ〜１００ｃが形成されている。プラグ１００ａ〜１００ｃの下には拡散層１９ａ〜１９ｃが形成されている。また、活性領域上にゲート絶縁膜１０２またはトンネル絶縁膜が形成され、ゲート絶縁膜１０２上には、ゲート電極１０１ａ、１０１ｃが形成されている。
例えば、プラグ１００ａ〜１００ｃの下の拡散層１９ａ〜ｃは拡散層形成プロセス、あるいはホール加工プロセス、プラグ下のシリサイド化プロセス、マスクあわせずれ、接合部への微量不純物混入、応力による接合部への結晶欠陥生成によって接合に逆バイアスを印加した場合の耐圧が低下し、接合部がリークした場合に適用できる。
他の一例として、マスク合わせずれ、または、ホール加工プロセス異常により、ゲート電極１０１ａとプラグ１００ａがリーク、あるいはショートした場合に適用できる。他の一例として、ゲート酸化膜が基板の洗浄不良、不純物混入、応力によるＳｉ基板の結晶欠陥生成、ゲート酸化膜不均一、シリサイド化プロセス異常、ドライエッチ加工不良によって、リーク、あるいはショートした場合にも適用できる。他の一例として、配線等が多層構造となっている場合に、マスク合わせずれ等によって、接続されてはならない配線へリーク、あるいはショートした場合にも適用できる。
また、本検査により、欠陥部位を発生したパターンの電気特性の値から、デバイス特性として、致命的な欠陥のみを抽出することができるようになる。この結果、製造プロセスへのフィードバックを効率的に行なうことが可能となる。例えば、ドライエッチングプロセスデータと照合され、ドライエッチングプロセスにフィードバックされる。例えば、ドライエッチング起因の非導通がプラグに生じている場合、エッチング時間の調整、エッチングガス流量の調整、エッチャーのクリーニング等にフィードバックされる。
また、上述した効果によって、ウエハ上に発生した欠陥の有無、抵抗値の分布および不良発生原因を効率的にかつ高精度に把握できるので、製造工程にいち早く異常対策処理を講ずることができる。その結果、半導体装置の不良率を低減し生産性を高めることができる。
さらに、上記検査を適用することにより、異常発生をいち早く検知して、従来よりも早期に対策を講ずることが可能となったので、多量の不良発生を未然に防止し、半導体装置等の信頼性を高めることができる。また、欠陥を発生し易いパターンの特徴を把握できるので、デバイス設計時にレイアウトパターンを変更することによって不良を発生しにくいデバイス設計やプロセス設計が可能となる。この結果、新製品等の開発効率が向上し、かつ、製造コストを削減できる。
前記実施の形態では、一例として、プラグの導通不良の抵抗値を算出する手法について述べたが、他の例として、配線パターンの導通不良の抵抗値、コンタクトホール等の開口ホールの非開口の抵抗値を算出することもできる。また、接合リークのリーク電流、ゲート電極のリーク電流、フラッシュメモリやＤＲＡＭ等のメモリのリーク電流、トランジスタのソース-ドレイン間リーク電流、素子間のリーク電流等、欠陥の電気特性を前記実施の形態と同様に算出することができる。
前記実施の形態では電位コントラストを検出する際、電子を使用する例を示しているが、これに限らず、電子以外の荷電粒子を使用することもできる。
Ｖｃ：帯電電圧、Ｒｄ：欠陥の抵抗値、σ：電子線放出効率、σｅｆｆ：実効的の放出効率、Ｎ1：引き戻される電子数、Ｎ2：放出電子数、ｄ：欠陥部の絶縁膜厚、Ｑ：プラグに注入される電荷量、Ｒｐ：プラグの抵抗、Ｒｊ：接合の抵抗、Ｒｗ：ウェルの抵抗、Ｒｓｕｂ：基板抵抗、Ｃｐ：プラグの容量、Ｃｊ：接合の容量、Ｃｗ：ウェルの容量、Ｃｓｕｂ：基板容量、Ｓ０：標準ウエハのプラグの面積、Ｓ１：被検査ウエハのプラグの面積、Ｉｄ：実測の欠陥部電位コントラスト、ｄ0：欠陥部位の膜厚、
１：半導体基板、２：プラグ、３：一次電子、４：二次電子、５：等電位面、６：引き戻された二次電子、７ａ〜７ｃ：プラグ、８：欠陥部位の絶縁膜、９：絶縁膜、１０：暗部、１１ａ、１１ｃ：明部、１１ｂ：暗部、１２：正常なプラグのＩ−Ｖ特性、１３：欠陥プラグのＩ−Ｖ特性、１４：正常なプラグの抵抗値、１５０：欠陥プラグの抵抗値、１６：帯電電圧、１７：素子分離領域、１８：ウェル、１９：拡散層、２０：絶縁膜、２１ａ〜２１ｃ：プラグ、２２：Ｐ−ｔｙｐｅでのＲ−Ｖ特性、２３：Ｎ−ｔｙｐｅでのＲ−Ｖ特性、２４：ゲート電極上に形成された場合のＲ−Ｖ特性、２６：検査装置、２７：電子光学系、２８：ステージ機構系、２９：ウエハ搬送系、３０：真空排気系、３１：光学顕微鏡、３２：制御系、３３：操作部、３４：電子銃、３５：コンデンサレンズ、３６：対物レンズ、３７：検出器、３８：電極、３９：偏向器、４０：ウエハ高さ検出器、４１：ＸＹステージ、４２：ウエハ、４３：ホルダ、４４：電源、４５：載置部、４６：ウエハローダ、４７：信号検出系制御部、４８：ブランキング制御部、４９：ビーム偏向補正制御部、５０：電子光学系制御部、５１：ウエハ高さセンサ検出系、５２：ステージ制御部、５３：操作画面および入出力部、５４：画像処理部、５５：データ記憶部、５６：演算部、５７：欠陥部位検出部、５８：外部サーバ、５９：標準ウエハ情報入力部、６０：標準ウエハ電気特性入力部、６１：被検査ウエハ情報入力部、６２：被検査ウエハ正常部電気特性入力部、６３：等価回路算出部、６４：二次電子信号量算出部、６５：電位コントラスト入力部、６６：検査情報入力部、６７：等価回路入力値補正部、６８：対応関係算出部、６９：電気特性推定部、７０：電気特性出力部、７１：検査条件入力画面、７２：照射エネルギー、７３：ビーム電流、７４：上面電極電圧、７５：電子線走査速度、７６：検出クロック、７７：画像サイズ、７８：加算回数、８０：処理、８１：入力データ、８２：変換部、８３：Ｒ−Ｖ特性入力画面、８４：ファイル選択、８５：Ｒ−Ｖ特性入力画面、８６：ファイル選択、８７：電位コントラスト変化、８８：電位コントラスト変化、８９：検査結果表示画面、９０：ウエハ面内分布、９１：抵抗値、９２：正常プラグの分布、９３：欠陥プラグの分布、９４：欠陥プラグの分布、９５：電気特性のばらつき情報、９６：導通プラグ、９７：非導通プラグ、９８：電極、９９：薄膜絶縁膜、１００ａ〜１００ｃ：プラグ、１０１ａ：ゲート電極、１０１ｃ：ゲート電極、１０２：ゲート絶縁膜。

Claims (11)

  1. 所定のパターンが形成された被検査試料の所定領域に荷電粒子を照射する荷電粒子照射部と、前記被検査試料表面からの荷電粒子を検出する検出部と、検出した荷電粒子の信号から前記所定領域のパターンの電位コントラストを取得する画像処理部と、前記パターンの第１欠陥部位を検出する検出部と、前記第１欠陥部位における前記電位コントラストから前記第１欠陥部位の電気特性を推定する演算部と、推定された前記電気特性を表示する表示部とを備え、
    前記演算部は、
    前記被検査試料の正常部において、予め所定の範囲で電圧を変化させて測定したときの電気特性を入力する正常部電気特性入力部と、
    構成が既知の第２欠陥部を有する参照試料の前記第２欠陥部において、前記所定の範囲で電圧を変化させて測定したときの電気特性を入力する電気特性入力部と、
    前記第２欠陥部での電位コントラストと前記電気特性入力部に入力された電気特性と、前記正常部電気特性入力部に入力された電気特性とを用いて、前記被検査試料の正常部に前記第２欠陥部を付加したときの電位コントラストと電気特性とを対応付ける対応関係を作成する二次電子信号算出部と、
    前記画像処理部で取得された前記被検査試料の前記第１欠陥部位の前記電位コントラストを入力する電位コントラスト入力部と、
    前記対応関係を用いて、前記電位コントラスト入力部に入力された前記被検査試料の前記第１欠陥部位の前記電位コントラストから、前記被検査試料の前記第１欠陥部位の電気特性を求める算出部と、を有することを特徴とする半導体検査装置。
  2. 所定のパターンが形成された被検査試料の所定領域に荷電粒子を照射する荷電粒子照射部と、前記被検査試料表面からの荷電粒子を検出する検出部と、検出した荷電粒子の信号から前記所定領域のパターンの電位コントラストを取得する画像処理部と、前記パターンの第１欠陥部位を検出する検出部と、前記第１欠陥部位における前記電位コントラストから前記第１欠陥部位の絶縁膜の膜厚または寸法を推定する演算部と、推定された前記絶縁膜の膜厚または寸法を表示する表示部とを備え、
    前記演算部は、
    前記被検査試料の正常部において、予め所定の範囲で電圧を変化させて測定したときの電気特性を入力する正常部電気特性入力部と、
    絶縁膜の膜厚又は寸法が既知の第２欠陥部を有する参照試料の前記第２欠陥部において、前記所定の範囲で電圧を変化させて測定したときの電気特性を入力する電気特性入力部と、
    前記第２欠陥部での電位コントラストと前記電気特性入力部に入力された電気特性と、前記正常部電気特性入力部に入力された電気特性とを用いて、前記被検査試料の正常部に第２欠陥部を付加したときの電位コントラストと膜厚又は寸法とを対応付ける対応関係を作成する二次電子信号算出部と、
    前記画像処理部で取得された前記被検査試料の前記第１欠陥部位の前記電位コントラストを入力する電位コントラスト入力部と、
    前記対応関係を用いて、前記電位コントラスト入力部に入力された前記被検査試料の前記第１欠陥部位の前記電位コントラストから前記被検査試料の前記第１欠陥部位の絶縁膜の膜厚又は寸法を求める算出部と、を有することを特徴とする半導体検査装置。
  3. 請求項１又は２に記載の半導体検査装置において、
    前記二次電子信号算出部は、前記対応関係を作成するときに、前記参照試料の欠陥部の構造と前記被検査試料における欠陥部位の構造が異なる場合には、前記被検査試料における欠陥部位の構造に合うように前記参照試料の第２欠陥部の電気特性を補正し、前記被検査試料における第１欠陥部位として前記補正された前記参照試料の第２欠陥部の電気特性を用いることを特徴とする半導体検査装置。
  4. 請求項１又は２に記載の半導体検査装置において、
    前記電圧の所定の範囲は、−５０Ｖ〜１００Ｖであることを特徴とする半導体検査装置。
  5. 請求項１又は２に記載の半導体検査装置において、
    前記第２欠陥部での電位コントラストと前記電気特性入力部に入力された電気特性とを対応づける対応関係を記憶しておく記憶部を更に備えていることを特徴とする半導体検査装置。
  6. 請求項１又は２に記載の半導体検査装置において、
    前記表示部は、推定された前記第１欠陥部位の電気特性や膜厚或いは寸法のばらつきを表示することを特徴とする半導体検査装置。
  7. 請求項１又は２に記載の半導体検査装置において、
    前記表示部は、推定された前記第１欠陥部位の電気特性によって前記第１欠陥部位を分類して表示することを特徴とする半導体検査装置。
  8. 所定のパターンが形成された被検査試料の所定領域に荷電粒子を照射する工程と、前記被検査試料表面からの荷電粒子を検出する工程と、検出した荷電粒子の信号から前記所定領域のパターンの第１電位コントラストを取得する工程と、前記パターンの第１欠陥部位を検出する工程と、前記第１欠陥部位における前記第１電位コントラストから前記第１欠陥部位の電気特性を推定する工程と、推定された前記電気特性を表示する工程とを備え、
    前記第１欠陥部位における前記第１電位コントラストから前記第１欠陥部位の電気特性を推定する工程は、
    前記被検査試料の正常部において、所定の範囲で電圧を変化させて第１の電気特性を測定する工程と、
    構成が既知の第２欠陥部を有する参照試料の前記第２欠陥部において、前記所定の範囲で電圧を変化させて第２の電気特性を測定する工程と、
    前記第２の電気特性と前記第１の電気特性とを用いて、前記被検査試料の正常部に前記第２欠陥部を付加したときの第２電位コントラストと電気特性とを対応付ける対応関係を作成する工程と、
    前記対応関係を用いて、前記被検査試料の前記第１欠陥部位の前記第１電位コントラストから、前記被検査試料の前記第１欠陥部位の電気特性を求める工程と、を有することを特徴とする半導体検査方法。
  9. 請求項８記載の半導体検査方法において、
    前記電圧の所定の範囲は、−５０Ｖ〜１００Ｖであることを特徴とする半導体検査方法。
  10. 請求項８又は９に記載の半導体検査方法において、
    前記第２電位コントラストは、前記被検査試料の正常部の等価回路に前記参照試料の第２欠陥部の等価回路を直列に挿入して形成される電気特性に基づいて算出されることを特徴とする半導体検査方法。
  11. 請求項８又は９に記載の半導体検査方法において、
    前記第２電位コントラストは、前記参照試料の第２欠陥部の構造と前記被検査試料における第１欠陥部位の構造が異なる場合には、前記被検査試料における第１欠陥部位の構造に合うように補正された前記参照試料の第２欠陥部の第２電気特性を、前記被検査試料の正常部の等価回路に直列に挿入して形成される等価回路に基づいて算出されることを特徴とする半導体検査方法。
JP2009159181A 2009-07-03 2009-07-03 半導体検査装置および半導体検査方法 Pending JP2011014798A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009159181A JP2011014798A (ja) 2009-07-03 2009-07-03 半導体検査装置および半導体検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009159181A JP2011014798A (ja) 2009-07-03 2009-07-03 半導体検査装置および半導体検査方法

Publications (1)

Publication Number Publication Date
JP2011014798A true JP2011014798A (ja) 2011-01-20

Family

ID=43593391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009159181A Pending JP2011014798A (ja) 2009-07-03 2009-07-03 半導体検査装置および半導体検査方法

Country Status (1)

Country Link
JP (1) JP2011014798A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027212A (ja) * 2019-08-07 2021-02-22 株式会社日立ハイテク 電気特性を導出するシステム及び非一時的コンピューター可読媒体
JP2021039826A (ja) * 2019-08-30 2021-03-11 株式会社日立ハイテク 荷電粒子線装置
WO2022070308A1 (ja) * 2020-09-30 2022-04-07 株式会社日立ハイテク 検査方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027212A (ja) * 2019-08-07 2021-02-22 株式会社日立ハイテク 電気特性を導出するシステム及び非一時的コンピューター可読媒体
JP7285728B2 (ja) 2019-08-07 2023-06-02 株式会社日立ハイテク 電気特性を導出するシステム及び非一時的コンピューター可読媒体
US11694325B2 (en) * 2019-08-07 2023-07-04 Hitachi High-Tech Corporation System for deriving electrical characteristics and non-transitory computer-readable medium
US20230274417A1 (en) * 2019-08-07 2023-08-31 Hitachi High-Tech Corporation System for Deriving Electrical Characteristics and Non-Transitory Computer-Readable Medium
JP2021039826A (ja) * 2019-08-30 2021-03-11 株式会社日立ハイテク 荷電粒子線装置
WO2022070308A1 (ja) * 2020-09-30 2022-04-07 株式会社日立ハイテク 検査方法
KR20230047443A (ko) * 2020-09-30 2023-04-07 주식회사 히타치하이테크 검사 방법
JP7499864B2 (ja) 2020-09-30 2024-06-14 株式会社日立ハイテク 検査方法
KR102686145B1 (ko) 2020-09-30 2024-07-19 주식회사 히타치하이테크 검사 방법

Similar Documents

Publication Publication Date Title
US6853204B2 (en) Wafer inspection method of charging wafer with a charged particle beam then measuring electric properties thereof, and inspection device based thereon
US6931620B2 (en) Inspection method and inspection system using charged particle beam
JP3973372B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
JP4034500B2 (ja) 半導体装置の検査方法及び検査装置、及びそれを用いた半導体装置の製造方法
JP3698075B2 (ja) 半導体基板の検査方法およびその装置
US7973281B2 (en) Semiconductor substrate, substrate inspection method, semiconductor device manufacturing method, and inspection apparatus
US7394070B2 (en) Method and apparatus for inspecting patterns
JP4891036B2 (ja) 半導体装置の製造方法および半導体検査装置
JP3776902B2 (ja) 基板検査装置、基板検査方法、プログラムおよび半導体装置の製造方法
JP4728361B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
JP3859480B2 (ja) 検査方法
JP2007040780A (ja) 半導体検査方法及び半導体検査装置
JP2011014798A (ja) 半導体検査装置および半導体検査方法
JP5016799B2 (ja) 荷電粒子ビームを用いた検査装置
JP4728207B2 (ja) 検査装置
JP4147233B2 (ja) 電子線装置
JP4320308B2 (ja) 欠陥検査方法
US20030057988A1 (en) Semiconductor device inspecting method using conducting AFM
CN102353697B (zh) 在线测评缺陷的方法
JP4130901B2 (ja) 半導体検査用標準ウエハ、半導体の検査方法および半導体検査装置
US20090218490A1 (en) Apparatus and method of semiconductor defect inspection
US7170056B2 (en) Methodology and apparatus for leakage detection
WO2008053524A1 (fr) Appareil d'inspection de semi-conducteur et procédé d'inspection de semi-conducteur
JP2002270655A (ja) 半導体装置の製造方法
JP3869840B2 (ja) 検査装置