JP4883591B2 - マスクパターン設計方法および半導体装置の製造方法 - Google Patents

Description

本発明は、マスクパターンの設計技術に関し、特に、光リソグラフィの露光波長よりも小さいパターンを形成するためのマスクパターン設計技術およびそれを用いた半導体装置の製造技術に関するものである。

半導体デバイスは、回路パターンが描かれた原版であるフォトマスクに露光光を照射し、縮小光学系を介して前記回路パターンを半導体ウエハ（以下、単にウエハと称する）の表面に転写する光リソグラフィ工程を繰り返すことによって、大量生産されている。
近年、半導体デバイスの微細化が進み、露光光の波長よりも小さい寸法を有する回路パターンの形成が必要となってきた。しかしながら、このような微細パターンの転写においては、光近接効果（Optical Proximity Effect；以下、ＯＰＥと称する）によって光の回折の影響が顕著に現れるため、フォトマスクに形成された回路パターン（マスクパターン）の輪郭がそのままウエハ上に再現されず、回路パターンの角部が丸くなったり、長さが短くなったりするなど、転写精度が大幅に劣化するようになる。

そこで、上記のような転写精度の劣化を抑制するために、マスクパターンを設計する段階で、回路パターンの形状を逆補正する処理が行われている。この補正処理は、光近接効果補正（Optical Proximity Correction；以下、ＯＰＣと称する）と呼ばれている。

従来のＯＰＣ処理は、マスクパターンの一図形ごとに、その形状や周囲のマスクパターンからのＯＰＥの影響を考慮し、ルールベース方式や光シミュレータを用いたモデルベース方式によって行われている。例えば、特許文献１には、パターン線幅および隣接パターンとのスペースに応じて図形演算処理を施すことによって、パターン補正を行うルールベースＯＰＣが記載されている。また、特許文献２には、線分ベクトル化処理および線分ソート処理を行ってパターン線幅および隣接パターンとのスペースを算出し、ハッシュ関数を用いた補正テーブルを参照してパターン補正を行うルールベースＯＰＣが記載されている。さらに、特許文献３には、転写実験によってプロセス効果を取り込んだモデルベースＯＰＣが記載されている。

ＯＰＣの別の手法として、回路パターンが形成されるフォトマスクの一部に、ウエハ上には転写されない微小なアシストパターンを配置し、ＯＰＥにより生じる光強度の高次回折ピークを打ち消す方式も提案されている。例えば特許文献４には、位相変化パターン、バー状またはドット状の掘り込みパターンからなるアシストパターンを利用して高次回折ピークを打ち消す方法がされている。また、特許文献５には、透過率係数が調整可能なグレーバーを用いたアシストパターンによって高次回折ピークを打ち消す方法が記載されている。

前記光シミュレータを用いたモデルベース方式のＯＰＣは、所望の転写パターンが得られるまでマスクパターンを変形させて行くのであるが、その追い込み方によってさまざまな方法が提案されている。例えば、光学像が部分的に膨らんでいればその分を細らせ、細っていればその分を太らせ、その状態で光学像を再計算して次第に追い込んでいく方法、いわゆる逐次改善法などがある。また、遺伝的アルゴリズム(Genetic Algorithm)を用いて追い込んで行く方法も提案されている。遺伝的アルゴリズムを用いた方法では、回路パターンを複数の線分に分割し、それら線分の変位を変位コードとして割り当てる。変位コードを染色体と見なして遺伝の進化を計算し、所望の光学像に追い込む方法である。

上記遺伝的アルゴリズムは、集団遺伝学をモデルとした探索手法であり、対象とする問題に依存せずに、高い最適化性能を示せるなどの優れた性能が知られている。遺伝的アルゴリズムの参考文献としては、例えば非特許文献１がある。また、遺伝的アルゴリズムを用いたＯＰＣの最適化法については特許文献６に記載がある。

遺伝的アルゴリズムでは、探索問題の解候補を染色体と呼ばれるビット列で表現し、複数の染色体からなる集団に対して文字列操作を行い、生存競争を行わせる。各染色体は、探索問題そのものである目的関数により評価され、その結果は、スカラー値である適応度として計算される。高い適応度を持つ染色体には、多くの子孫を残す機会が与えられる。さらに、集団内での染色体同士で交叉を行い、突然変異を施すことによって、新しい染色体を生成する。このような処理を繰り返すことにより、より高い適応度を持つ染色体が生成され、適応度の最も高い染色体が最終的な解となる。

上記のような遺伝的アルゴリズムを活用したマスクパターン設計方法では、フォトマスクに形成される全ての回路図形に対してＯＰＣを行なうので、回路の微細化に伴う図形数の増大に起因して、処理時間が膨大になり、例えば９０ｎｍノードデバイスのＯＰＣ処理に数十時間を要する場合もある。

また、露光にとって極限の解像度で回路パターンを形成することによる露光コントラストの低下のため、より微細なデバイスではＯＰＣ処理がさらに複雑、かつ図形数の多いものとなり、例えば６５ｎｍノードデバイスでは、マスクパターン発生に要する時間は数日にも及ぶ。その一方、半導体装置の製品サイクルは短くなっていることから、マスクパターン設計において、ＯＰＣ処理時間の短縮は、極めて重要な課題となっている。

特許文献７は、ＯＰＣ処理時間の短縮を図るために、マスクレイアウト全体ではなく、部分ごとに図形を変更する方式を提案している。その手順は、まず、設計レイアウトデータ中に含まれる補正対象セルの各々について、その対象セルの周囲に他の図形が存在するか否かに応じて、特定の形式で表現された環境プロファイルを決定する。そして、セル置換テーブルを参照して、決定された環境プロファイルに対応して置き換えられるべき補正パターンの名前である置換セル名を読み出し、補正後、レイアウトデータを生成する。最後に、読み出した置換セル名に対応する補正パターンをセルライブラリから取り出し、補正完了済みのマスクデータを生成する。

また、特許文献８や、特許文献９には、実際のリソグラフィ工程で短絡不良や開放不良が発生する可能性が高い危険箇所を半導体チップ全体の光学シミュレーションにより求め、危険箇所の周辺に測定ポイントを配置したり、危険箇所の周辺だけをより詳細にシミュレーションしたりすることによって、ＯＰＣ図形の調整を行う技術が開示されている。

また、例えば米国ＡＰＲＩＯ社製「ＨＡＬＯ−ＯＰＣ」（ソフトウェア製品）のように、レイアウト後のマスク設計データにおいて、ＥＣＯ(engineering change order)などの部分的な変更があった場合には、変更の影響を受ける部分だけを再度ＯＰＣ処理することにより、マスクレイアウト全体をＯＰＣ処理する場合に比べて処理時間を短縮できるようにしたＥＤＡ(Electronic Design Automation)ツールも市販されている。

また、非特許文献２には、事前に想定した周囲の状況に応じて、セル内部のＯＰＣ図形を予め決定しておく技術が開示されている。

また、非特許文献３には、予めセル毎にＯＰＣ処理をしておく、セルワイズＯＰＣ(Cell-Wise OPC)方式が開示されている。
特開２００２−３０３９６４号公報 特開２００１−２８１８３６号公報 特開２００４−０６１７２０号公報 特開２００４−１０９３４６号公報 特開２００６−０７９１１７号公報 特許第３５１２９５４号 特開２００２−３２８４５７号公報 特開２００６−０５８４１３号公報 特開２００５−１５６６０６号公報 David E. Goldberg, Genetic Algorithms in Search, Optimization, and Machine Learning(ADDISON-WESLEY PUBLISHING COMPANY, INC. 1989) Puneet Gupta,Fook-Luen Heng and Mark Lavin, Merits of Cellwise Model-Based OPC Design and Process Integration for Microelectronic Manufacturing II(edited by Lars W.Liebmann, Proceedings.of SPIE Vol.5379, 2004) Xin Wang, et al. Exploiting hierarchical structure to enhance cell-based RET with localized OPC reconfiguration , Design and Process Integration for Microelectronic Manufacturing III(edited by Lars W.Liebmann, Proceedings of SPIE Vol.5756, 2005)

上記した従来技術のうち、特許文献７は、マスクレイアウト全体ではなく、部分ごとに図形を変更することによって、ＯＰＣ処理時間の短縮を図っている。しかし、この方式は、補正対象となるセルライブラリに関し、想定し得るすべての環境プロファイルについて、置き換えられるべき最適な補正パターンを決定し、各補正パターンに置換セル名を与え、上記環境プロファイルと置換セル名とを関連付けて、あらかじめセル置換テーブルに格納しておかねばならないので、事前準備に要するコストが大きく、多くの記憶領域が必要となるなどの問題がある。

また、特許文献８や特許文献９は、チップ全体の光学シミュレーションによって求めた危険箇所の周辺に測定ポイントを配置したり、危険箇所の周辺だけをより詳細にシミュレーションしたりすることによって、ＯＰＣ処理時間の短縮を図っている。しかし、これらの従来技術は、危険箇所の検出に多大な計算時間を要するため、ＯＰＣ処理時間を有効に短縮することができないという問題がある。

また、特許文献４や特許文献５は、アシストパターンをマスクレイアウトの疎なスペースに配置することによってＯＰＥの抑制を図っている。しかし、これらの従来技術は、レイアウトからパターンの疎密を検出し、その後アシストパターンの形成するため、チップ全体に対して処理を施す場合、効率の良いＯＰＥ補正を実現することが困難であるという問題がある。

また、前述したＨＡＬＯ−ＯＰＣのようなＥＤＡツールは、ＯＰＣ処理済みのマスクレイアウトデータに対して修正が加えられた際、その周囲の領域だけにＯＰＣ処理を施す方式を採用しているが、セルライブラリ単位で処理しないため、設計との整合性に劣るという問題点がある。しかも、パターン転写時にホットスポットと呼ばれる忠実性の劣化が生じ易いことから、短絡や断線が生じる可能性が高い箇所のＯＰＣ処理が終わった後、検証ツールで精密に求める処理に大きな計算コストを要するという問題もある。

このように、従来のＯＰＣ技術は、回路パターンの微細化に伴う図形数の増加によって処理時間が増大することから、半導体デバイスの製造ＴＡＴ(Turn Around Time)が増大し、ひいては製造コストが増大するという問題を解決することが困難である。

本発明の目的は、ＯＰＣ処理時間の短縮を実現することのできるマスクパターン設計方法を提供することにある。
本発明の他の目的は、実用的な時間でマスクパターン発生を可能にし、半導体装置の製作期間を短縮することのできる技術を提供することにある。
本発明のさらに他の目的は、半導体装置の製造コストを削減することのできるマスクパターン設計方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明のマスクパターン設計方法は、ＯＰＣ処理されたセルライブラリを用いてマスクパターンを設計する際、セルに形成されたパターンによって発生するＯＰＥを抑制するＯＰＥキャンセラーをセルの一部に生成する。ＯＰＥキャンセラーは、セルのパターンと共にフォトマスク上に形成されるが、ウエハ上には転写されない微小パターンの集合体からなる。微小パターンの配置、数、形状および光透過率などは、セル単位でのＯＰＣ処理と同時またはこのＯＰＣ処理後に、遺伝的アルゴリズムなどの確率的探索手法、山登り法などの局所最適化手法、あるいはランダムサーチ法などを用いて適宜調整する。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

セルの一部にＯＰＥキャンセラーを設けることにより、複数のセルを並べて配置した時に隣接する他のセルへのＯＰＥを抑制することが可能となる。また、微小パターンの光透過率を調整することにより、セル内部のＯＰＥを抑制することも可能となる。すなわち、ＯＰＥキャンセラーを設けることにより、セル内外への光強度の回折ピークを抑えることができるので、ＯＰＥに起因するセルのパターン変動を抑えることができる。これにより、セル配置後のＯＰＣ補正量を少なくすることができるので、ＯＰＣ処理時間を短縮することができる。また、これにより、半導体装置の製造ＴＡＴを短縮することができるので、半導体装置の製造コストを削減することができる。

ＯＰＣ処理済のパターンが生成されたセルの平面図である。 図１に示すセルのＯＰＥキャンセラー生成領域を示す平面図である。 図２に示すＯＰＥキャンセラー生成領域内に設けられた位置グリッドを示す平面図である。 図３に示す位置グリッド内に生成された微小パターンを示す平面図である。 ＯＰＣ処理済のセルにＯＰＥキャンセラーが生成された状態を示す平面図である。 ＯＰＥキャンセラーが生成された複数のセルを並べて配置した状態を示す部分平面図である。 （ａ）〜（ｃ）は、位置グリッドの配置例を示す部分平面図である。 ＯＰＥキャンセラーの生成方法の別例を示す位置グリッドの平面図である。 （ａ）〜（ｅ）は、ＯＰＥキャンセラーの生成方法の別例を示す微小パターンの平面図である。 ＯＰＥキャンセラーの生成手順の一例を示すフロー図である。 遺伝的アルゴリズムの概略を説明するためのフロー図である。 遺伝的アルゴリズムで用いる染色体を示す図である。 ＯＰＥキャンセラーの検証実験に用いたテストパターンの平面図である。 ＯＰＥキャンセラーの検証実験に用いたテストパターンの位置グリッドを示す平面図である。 ＯＰＥキャンセラーの検証実験で得られたＯＰＥ抑制効果を示すグラフである。

符号の説明

ＣＰ 微小パターン
ＧＲ 位置グリッド
ＬＰ 配線パターン
ＬＰＣ ＯＰＥキャンセラーの生成領域
ＳＰ スペース

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施例１）
本実施の形態は、半導体装置の製造工程で使用されるフォトマスクのパターン設計方法に適用したものである。

図１は、ＯＰＣ処理済の配線パターンＬＰが生成されたセルＣｅｌｌ１の平面図である。図２は、図１に示すセルＣｅｌｌ１の配線パターンＬＰによって生じるＯＰＥを抑制するＯＰＥキャンセラーの生成領域ＬＰＣをハッチングで示したものである。図２に示すように、ＯＰＥキャンセラーの生成領域ＬＰＣは、セルＣｅｌｌ１の外周端（複数のセルを並べて配置した時に隣接する他のセルとの境界になる箇所）と配線パターンＬＰとの間である。

図３は、上記ＯＰＥキャンセラーの生成領域内に設けられたＭ行×Ｎ列の位置グリッドＧＲを示している。ＭおよびＮの数は、セルＣｅｌｌ１に生成される配線パターンＬＰの形状や大きさ、セルＣｅｌｌ１自体の大きさなどによって決定される。ＯＰＥキャンセラーは、Ｍ行×Ｎ列の位置グリッドＧＲに従い、微小パターンを様々にレイアウトすることによって生成される。すなわち、ＯＰＥキャンセラーは、位置グリッドＧＲに従ってレイアウトされた微小パターンの集合体からなる。位置グリッドＧＲの形状は、図に示すような正方形に限定されるものではなく、長方形、その他任意の形状を採用することができる。

図４は、一個の位置グリッドＧＲ内に生成された１個の微小パターンＣＰを示している。ここでは、微小パターンＣＰの寸法は、位置グリッドＧＲの寸法と同じく、横×縦＝Ｘｎｍ×Ｙｎｍである。微小パターンＣＰは、その寸法が半導体装置の製造工程で使用される露光光の波長よりも小さいので、フォトマスク上には形成されるが、ウエハ上に転写されることはない。

図５は、上記微小パターンＣＰの集合体からなるＯＰＥキャンセラーが生成されたセルＣｅｌｌ１の平面図である。また、図６は、ＯＰＥキャンセラーが生成された複数のセルＣｅｌｌ１〜Ｃｅｌｌ４を並べて配置した状態を示す部分平面図である。各セルに生成された配線パターンＬＰの端部とセル同士の境界との間の領域に、所定の数の微小パターンＣＰからなるＯＰＥキャンセラーが生成される。

上記ＯＰＥキャンセラーと配線パターンＬＰとが生成されたセルライブラリからフォトマスクを製造する場合には、フォトマスク上に形成される微小パターンと、配線パターンとを同じ材料（例えばＣｒ膜のような遮光材料）で構成することにより、フォトマスクの製造工程を簡略化することができる。

また、露光光の透過率が配線パターン材料と異なる材料を使って、フォトマスク上に微小パターンを形成してもよい。この場合は、微小パターンの光透過率を０％〜１００％の範囲で変え、微小パターンを透過した露光光の位相を０°〜３６０°の範囲でずらすことによって、フォトマスクを透過した露光光の干渉の程度を調整することができるので、配線パターンの転写精度をさらに向上させることができる。

図７（ａ）〜（ｃ）に示すように、位置グリッドＧＲを行列状に配置する場合は、隣接位置グリッド間にスペースＳＰを設けてもよい。前記図３に示した位置グリッドＧＲのように、隣接位置グリッド間にスペースＳＰを設けない場合は、微小パターンＣＰ同士が繋がって大きなパターンとなり、それがウエハ上に転写されてしまうことがあるが、隣接位置グリッド間にスペースＳＰを設けることにより、このような不具合を回避することができる。

図８および図９は、ＯＰＥキャンセラーの他の生成方法を示している。図８に示すように、この生成方法では、行列状に配置した位置グリッドＧＲのそれぞれを複数（例えば２×２個）のブロックに分割し、あらかじめ図９（ａ）〜（ｆ）に示すような形状の異なる複数種類の微小パターン、例えば、図９（ａ）の４個の領域のパターンＣＰ１、図９（ｂ）の３個の領域のパターンＣＰ２、図９（ｃ）の２個の領域のパターンＣＰ３、図９（ｄ）の２個の領域のパターンＣＰ４、図９（ｅ）の１個の領域のパターンＣＰ５、図９（ｆ）の０個の領域のパターンＣＰ６、を定義しておく。そして、微小パターンの種類、各微小パターンのＸミラーパターンおよびＹミラーパターンをパラメータとして最適化処理を行い、位置グリッドＧＲのそれぞれに最適な微小パターンを割り当てる。この方法を用いた場合は、１個の位置グリッドＧＲ内に１個の微小パターンを割り当てる場合に比べて、複雑な形状のＯＰＥキャンセラーを短時間で生成することができる。

図１０は、上記ＯＰＥキャンセラーの生成手順の一例を示すフロー図である。まず、ＯＰＣ処理済のセル情報を読み込み（ステップＳ１）、ＯＰＥキャンセラーの生成領域を指定する（ステップＳ２）。次に、位置グリッドの形状、微小パターンの生成確率、形状、位相および光透過率などのパラメータをステップＳ２で指定した生成領域に応じて自動的にコード化し（ステップＳ３）、最適化手法によりＯＰＥキャンセラーを生成する（ステップＳ４）。生成したＯＰＥキャンセラーと配線パターンを含むセルに対して光学シミュレーションを行いＯＰＥキャンセラーの特性を評価する（ステップＳ５）。上記評価の結果が予め定めた終了条件を満たしているか判断し（ステップＳ６）、満たしていないとき（ＮＯ）はステップＳ４へ戻り、満たしているとき（ＹＥＳ）は最適なＯＰＥキャンセラーとして、上記ＯＰＥキャンセラーのパラメータおよび判断結果をライブラリへ書き出し（ステップＳ７）、ＯＰＥキャンセラー生成処理を終了する。
最適化手法としては、確率的探索手法である遺伝的アルゴリズム、局所最適化である山登り法、乱数により最適化を行うランダムサーチなどの手法を用いることができる。

上記した最適化手法の一つである遺伝的アルゴリズムの概略を図１１に示す。まず、「初期化」（ステップＳ１１）では、「染色体表現の定義」と「評価関数の決定」と「初期染色体集団の発生」を行う。「染色体表現の定義」では、世代交代の際に親の染色体から子孫の染色体に、どのような内容のデータをどのような形式で伝えるかを定義する。図１２に染色体を例示する。ここでは、対象とする最適化問題の解空間の点を表現するＤ次元の変数ベクトルＸ＝（ｘ１，ｘ２，．．．，ｘＤ）の各要素ｘｉ（ｉ＝１，２，．．．，Ｄ）を、Ｍ個の記号Ａｉ（ｉ＝１，２，．．．，Ｍ）の列で表わすことにし、これをＤ×Ｍ個の遺伝子からなる染色体とみなす。なお、図１２はｉを５とした例を示す。遺伝子の値Ａｉとしては、ある整数の組、ある範囲の実数値、記号列などを解くべき問題の性質に応じて用いる。図１２は、５次元、すなわち５変数（すなわちＤ＝５）の最適化問題の解候補の一つについて、各変数を２種類の記号｛０，１｝を４個（すなわちＭ＝４）使用して表現したときの例である。このようにして記号化された遺伝子列が染色体である。

「評価関数の決定」では次に、各染色体が環境にどの程度適応しているかを表わす適応度の計算方法を定義する。その際、解くべき最適化問題の解として優れている変数ベクトルに対応する染色体の適応度が高くなるように設計する。「初期染色体集団の発生」では通常、「染色体表現の定義」で決められた規則に則って、Ｎ個の染色体がランダムに発生される。これは、解くべき最適化問題の特性は不明で、どのような染色体が優れているのかはまったく不明なためである。しかし、問題に関する何らかの先見的知識がある場合は、解空間において適応度が高いと予測される領域を中心にして染色体集団を発生させることにより、探索速度や精度を向上できる場合もある。

「染色体の評価」（ステップＳ１２）では、集団中の各染色体の適応度を、前記「評価関数の決定」で定義した方法に基づいて計算する。

「次世代集団の生成」（ステップＳ１３）では、各染色体の適応度をもとに、染色体集団に遺伝的操作を施して、次世代の染色体集団を生成する。遺伝的操作の代表的な手続きとして、選択、交叉、突然変異などがあり、これらを総称して遺伝的操作と呼ぶ。「選択」では、現世代の染色体集団から適応度の高い染色体を抽出して、次世代集団に残し、逆に、適応度の低い染色体を取り除く処理を行う。「交叉」では、選択によって抽出された染色体群の中から、所定の確率で染色体対をランダムに選択し、それらの遺伝子の一部を組み変えることで、新しい染色体を作る操作である。「突然変異」では、選択によって抽出された染色体群の中から、所定の確率で染色体をランダムに選択し、所定の確率で遺伝子を一定の確率で変化させる。ここで、突然変異が発生する確率を突然変異率と呼ぶ。

「探索終了基準判定」（ステップＳ１４）では、生成された次世代の染色体集団が、探索を終了するための基準を満たしているか否かを調べる。基準が満たされた場合（ＹＥＳ）は、探索を終了し、その時点での染色体集団中で最も適応度の高い染色体を、求める最適化問題の解として出力し終了する。終了条件が満たされない場合（ＮＯ）は、「染色体の評価」の処理に戻って探索を続ける。探索処理の終了基準は解くべき最適化問題の性質に依存するが、代表的なものとして次のようなものがある。
（ａ）染色体集団中の最大の適応度が、ある閾値より大きくなった。
（ｂ）染色体集団全体の平均の適応度が、ある閾値より大きくなった。
（ｃ）染色体集団の適応度の増加率が、ある閾値以下の世代が一定の期間以上続いた。
（ｄ）世代交代の回数が、あらかじめ定めた回数に到達した。

次に、セルの一部に上記のようなＯＰＥキャンセラーを生成した場合の効果を検証するために、以下のような実験を行った。

図１３は、検証実験に用いたテストパターンを示している。このテストパターンは、ＯＰＣ処理済の配線パターンＬＰが生成された２個のセルＣｅｌｌＡ、ＣｅｌｌＢを縦方向に並べ、下方のセルＣｅｌｌＡのハッチングで示した領域（ＯＰＥキャンセラー生成領域ＬＰＣ１）に微小パターンからなるＯＰＥキャンセラーを生成したものである。検証実験では、上方のセルＣｅｌｌＢのハッチング部分の配線パターンＬＰのパターン変動誤差をＯＰＥキャンセラーの生成前と生成後にて計測した。図１４に示すように、下方のセルＣｅｌｌＡの位置グリッドＧＲは、２個のセルＣｅｌｌＡ、ＣｅｌｌＢの境界線から距離Ｌ（ｎｍ）だけ離れた領域に生成した。位置グリッドＧＲの配置は、前記図３に示したように、隣接グリッド間にスペースを設けないものと、前記図７（ａ）に示したように、列方向の隣接グリッド間にスペースを設けたものとを用意した。

そして、位置グリッドのサイズ、微小パターンの形状、セルの境界線から位置グリッドまでの距離（Ｌ）、微小パターン生成確率、微小パターン間の距離、微小パターンによる位相シフトをそれぞれ変えた場合について、上方のセルＣｅｌｌＡのハッチングで示した領域の光学シミュレーション結果を計測した。実験結果を表１に示す。ここで、微小パターン生成確率とは、位置グリッドに微小パターンが配置されている確率を示すものであり、微小パターンが配置されている（確率＝１）か、または配置されていない（確率＝０）かをランダムサーチ法を用いて決定した。

表１中の「微小パターン形状」は上記「ＣＰ」を意味し、表１中の「セル枠からの距離」は「図１４のＬ」を意味する。

実験１〜８のハッチングで示す条件は、その実験において検証した実験条件を表している。すなわち、これらの実験１〜８では、ハッチング部分の実験条件を様々に設定し、ランダムサーチ法を用いた最適化手法により最適なＯＰＥキャンセラーを生成した。その結果、実験６に示す条件の時、最大誤差削減率が約５５％となり、セルＣｅｌｌＡのハッチングで示した領域のＯＰＥを最も効果的に抑制することができた。

図１５は、実験６のＯＰＥ抑制効果を、図１３ｃｅｌｌＢハッチング部中の左から２本目の配線パターンＬＰのおける、ＯＰＥキャンセラーを生成しない場合と比較したグラフである。
図１５の縦軸はセル単体時を基準としたときのＯＰＥ抑制効果をパターン変動誤差（％）で示し、横軸は図１３中のｃｅｌｌＢのセル枠下端部（ｃｅｌｌＡとの境界）の辺からｃｅｌｌＢ中心部に向かって離れた距離Ｌ（μｍ）を示す。
図１５中、ＯＰＥキャンセラーを生成した場合（細線：Ａ）は、ＯＰＥキャンセラーを生成しない場合（太線：Ｂ）に比べて、図１５の距離Ｌがセル枠から０．５４μｍ以内（図１３のｃｅｌｌＢハッチング部中の配線パターンＬＰ）の特性において、ＯＰＥによるパターンの変動誤差が減少していることが判る。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、配線パターンが生成されたセルの一部にＯＰＥキャンセラーを生成したが、ＭＯＳトランジスタのゲート電極パターン、素子分離パターン、導電層間を接続するコンタクトホールパターンなど、各種の集積回路パターンが生成されたセルに本発明を適用できることは勿論である。

本発明は、ＯＰＣ処理されたセルライブラリパターンを用いるマスクパターンの設計方法に利用することができる。

Claims (7)

1. （ａ）パターンが形成されたフォトマスクを露光して前記パターンを転写する際に生じる形状変化を補正する近接効果補正処理をセルライブラリごとに施す工程と、
   （ｂ）前記近接効果補正処理が施された複数の前記セルライブラリのそれぞれの一部に、前記セルライブラリ内のパターンによって発生する光近接効果を抑制する微小パターンを生成する工程と、
   （ｃ）前記微小パターンが生成された複数の前記セルライブラリを配置してマスクパターンを設計する工程と、
   （ｄ）前記（ｃ）工程の後、複数の前記セルライブラリのそれぞれに施された前記近接効果補正の補正量を調整する工程と、
   を含むマスクパターン設計方法において、
   前記セルライブラリの外周端と前記セルライブラリ内のパターンとの間に複数の位置グリッドを行列状に配置し、前記微小パターンを前記位置グリッド内に生成することを特徴とするマスクパターン設計方法。
2. 前記微小パターンの寸法は、露光光の波長より小さいことを特徴とする請求項１記載のマスクパターン設計方法。
3. 行列状に配置した前記複数の位置グリッド間にスペースを設けることを特徴とする請求項１記載のマスクパターン設計方法。
4. 前記微小パターンを前記位置グリッド内に生成する際は、前記位置グリッドの形状、前記微小パターンの形状、生成確率、位相および光透過率を含むパラメータをコード化し、最適化手法を用いて前記位置グリッド内に前記微小パターンを割り当てることを特徴とする請求項１記載のマスクパターン設計方法。
5. 集積回路パターンが形成されたフォトマスクを露光して前記集積回路パターンを半導体ウエハに転写する工程を含む半導体装置の製造方法であって、
   前記フォトマスクを製造する工程は、
   （ａ）パターンが形成されたフォトマスクを露光して前記パターンを転写する際に生じる形状変化を補正する近接効果補正処理をセルライブラリごとに施す工程と、
   （ｂ）前記近接効果補正処理が施された複数の前記セルライブラリのそれぞれの一部に、前記セルライブラリ内のパターンによって発生する光近接効果を抑制する微小パターンを生成する工程と、
   （ｃ）前記微小パターンが生成された複数の前記セルライブラリを配置してマスクパターンを設計する工程と、
   （ｄ）前記（ｃ）工程の後、複数の前記セルライブラリのそれぞれに施された前記近接効果補正の補正量を調整する工程と、
   を含むマスクパターン設計工程を有し、
   前記セルライブラリの外周端と前記セルライブラリ内のパターンとの間に複数の位置グリッドを行列状に配置し、前記微小パターンを前記位置グリッド内に生成することを特徴とする半導体装置の製造方法。
6. 前記フォトマスク上に形成される前記集積回路パターンと前記微小パターンとを、露光光の透過率が異なる材料で構成することを特徴とする請求項５記載の半導体装置の製造方法。
7. 前記微小パターンの寸法は、露光光の波長より小さいことを特徴とする請求項５記載の半導体装置の製造方法。

Images