TWI536093B - 產生方法，儲存媒體及資訊處理裝置 - Google Patents

產生方法，儲存媒體及資訊處理裝置 Download PDF

Info

Publication number
TWI536093B
TWI536093B TW103102266A TW103102266A TWI536093B TW I536093 B TWI536093 B TW I536093B TW 103102266 A TW103102266 A TW 103102266A TW 103102266 A TW103102266 A TW 103102266A TW I536093 B TWI536093 B TW I536093B
Authority
TW
Taiwan
Prior art keywords
pattern
target pattern
substrate
target
elements
Prior art date
Application number
TW103102266A
Other languages
English (en)
Other versions
TW201433879A (zh
Inventor
荒井禎
Original Assignee
佳能股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 佳能股份有限公司 filed Critical 佳能股份有限公司
Publication of TW201433879A publication Critical patent/TW201433879A/zh
Application granted granted Critical
Publication of TWI536093B publication Critical patent/TWI536093B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

產生方法，儲存媒體及資訊處理裝置
本發明係關於產生用於曝光裝置中的多個掩模的圖案的資料的產生方法、儲存媒體和資訊處理裝置。
曝光裝置被用於光刻處理中，該光刻處理是半導體裝置製造處理。在光刻處理中，半導體裝置的電路圖案被轉印到基板(例如，矽基板、玻璃基板或晶圓)。曝光裝置包括用來自光源的光照射掩模(標線片)的照射光學系統和將在掩模上形成的圖案(電路圖案)投影到基板的投影光學系統。
為了應對半導體裝置近來的微細化設計規則，曝光裝置執行透過使用多個掩模將基板多次曝光並在基板上的一個層上重疊和形成多個掩模的圖案的多重曝光。曝光裝置不能獲得足夠的曝光餘裕的解析度極限一般由hp=k1×λ/NA表達，其中，hp是相鄰的圖案之間的最短距離的一半，即，半間距，k1是處理因數，λ是曝光光的波長(曝光波長)，NA是投影光學系統的數值孔徑。多重 曝光是這樣一種技術，即，將具有比與曝光裝置的解析度極限對應的半間距小的半間距的圖案分成多個圖案(即，多個掩模)並曝光掩模，由此分解(resolve)比一次曝光中的解析度極限小的圖案。
作為與多重曝光相關的技術，例如，美國2011/0078638提出將掩模圖案(要被轉印到基板的圖案(目標圖案))分成多個圖案的方法。美國2011/0078638公開了透過使用衝突圖形和數學規劃來分割圖案的方法。衝突圖形由節點和邊緣形成。當分割圖案時，構成圖案的各圖案要素由節點代表，並且，透過邊緣連接具有超過解析度極限的距離的圖案要素。在美國2011/0078638中，透過使用數學規劃分割圖案，使得邊緣在其兩端具有不同的掩模號。美國2011/0078638還公開了透過將一個圖案要素分成多個圖案要素來從設計上減少(解決)分割矛盾(衝突圖形的節點或邊緣的數量)的方法。
美國2007/0031738提出了從設計上減少分割矛盾的另一種方法。美國2007/0031738公開了透過將分開預先確定的距離或更大的距離的多個圖案要素形成組來從設計上減少分割矛盾的方法。
另一方面，對於低k1光刻，變得難以將二維佈局的預先確定的圖案(沿垂直方向和水平方向展開的圖案)忠實地轉印到基板。近來，在“Michael C.Smayling et.al.,“Low k1 Logic Design using Gridded Design Rules”Proc.of SPIE Vol.6925(2008)”中提出稱為一維佈局技 術的電路圖案形成方法。在該技術中，形成單間距L/S(線和空間)圖案。然後，以相同的圖像尺寸在多個位置在等網格上形成諸如孔圖案和切割圖案的圖案要素。透過圖案要素切割單間距L/S圖案，由此形成電路圖案。一維佈局技術不僅與二維佈局技術相比可減少曝光面積，而且還在技術上有利於曝光本身。
但是，在美國2011/0078638和美國2007/0031738公開的技術中，以二維佈局的圖案為前提分割圖案或者減少設計上的分割矛盾。由此，透過將圖案要素分割成多個圖案要素從設計上減少分割矛盾的方法不能被應用於不分割一個圖案要素的一維佈局。
美國2007/0031738提出了將分開預先確定的距離(臨界間距)或更大距離的非臨界圖案要素形成組的方法。但是，在美國2007/0031738中沒有公開將臨界圖案要素形成組的方法，並且，設計上的許多分割矛盾仍然沒有解決。
本發明提供有利於產生用於多重曝光中的多個掩模的圖案的資料的技術。
根據本發明的第一態樣，提供一種產生在用於曝光基板的曝光裝置中使用的多個掩模的圖案的資料的產生方法，該產生方法包括由電腦執行的以下步驟：從要在基板上形成的圖案要素為交點的網格上的多個點規定容許在構 成要在基板上形成的目標圖案的目標圖案要素的點以外轉印圖案的容許點的第一步驟；對包含到相鄰的目標圖案要素的距離比曝光裝置的解析度極限短的目標圖案要素的圖案要素組，將間隙被容許點填充的網格上的相鄰的目標圖案要素形成組的第二步驟；和產生多個掩模的圖案的資料使得與在第二步驟中形成組的目標圖案要素對應的掩模圖案要素被佈置於相同的掩模中的第三步驟。
從參照附圖對示例性實施例的以下描述，本發明的其他態樣將變得清晰。
圖1是用於解釋根據本發明的第一實施例的產生方法的流程圖。
圖2是示出在基板上形成的目標圖案的例子的示圖。
圖3是示出衝突圖形的例子的示圖。
圖4是用於解釋根據現有技術的目標圖案要素的分割的示圖。
圖5是示出限定構成在基板上形成的圖案的最小單位的陣列的網格上的容許點的示圖。
圖6是示出衝突圖形的例子的示圖。
圖7是用於解釋目標圖案要素的分割(分佈)的示圖。
圖8是示出根據第一實施例的光刻模擬的結果的示圖。
圖9是用於解釋根據本發明的第二實施例的產生方法的流程圖。
圖10是用於解釋偽圖案(dummy pattern)要素的插入的示圖。
圖11是用於解釋將目標圖案要素與偽圖案要素形成組的示圖。
圖12是用於解釋目標圖案要素與偽圖案要素的分割(分佈)的示圖。
圖13是用於解釋透過插入偽圖案要素導致的曝光餘裕增加的示圖。
圖14是用於解釋根據本發明的第三實施例的產生方法的流程圖。
圖15是用於解釋目標圖案要素的擴展的示圖。
以下將參照附圖描述本發明的較佳實施例。注意，相同的附圖標記在所有的附圖中表示相同的部件，並且，將不給出其重複的描述。
<第一實施例>
圖1是用於解釋根據本發明的第一實施例的產生方法的流程圖。透過諸如電腦的資訊處理裝置(的處理單元)執行該產生方法，以產生用於多重曝光中的多個掩模的圖案的資料，該多重曝光透過用於曝光基板的曝光裝置被執 行。在多重曝光中，在基板上的一個層中重疊和形成多個掩模的圖案。
在步驟S101中，獲取從經受多重曝光的基板製造的裝置的目標佈局，即，要在基板上的一個層中形成的目標圖案。例如，假定邏輯裝置的M1處理，以諸如gds或oasis的格式獲取目標佈局。目標圖案和目標佈局是要透過根據本實施例的產生方法分割成用於各掩模的圖案的圖案。
在步驟S102中，基於在步驟S101中獲取的目標佈局規定裝置上的非活性區域。裝置電路包含不管圖案要素是否分解都對裝置特性沒有影響的區域。這種區域被規定為非活性區域，並被儲存為例如gds格式的層資訊。例如，在電路的互連層中，活性區域中的互連透過接觸孔與上層或下層連接。由此，不透過接觸孔與上層或下層連接的區域是非活性區域。
換句話說，在步驟S102中，在設定於基板上的網格上的多個點之中的、構成目標圖案的目標圖案要素以外的點處，規定容許轉印圖案的容許點。設定於基板上的網格透過佈置於在基板上形成的目標圖案要素上的格子交點定義格子。格子間距可等於在基板上形成的圖案要素的最小間距，或者為最小間距的整數分數(integer fraction)。
在步驟S103中，構成目標圖案的目標圖案要素基於在步驟S102中規定的非活性區域形成組。這裏要形成組的目標圖案要素形成目標圖案要素組，該目標圖案要素組 包含構成目標圖案的要素之中的、到相鄰的目標圖案要素的距離比曝光裝置的解析度極限短的目標圖案要素。
在步驟S104中，設定代表不得佈置於相同的掩模中的掩模圖案要素的約束條件。例如，設定不得在相同的掩模中佈置與到相鄰的目標圖案要素的距離為k1=0.35的目標圖案要素對應的掩模圖案要素的約束條件。注意，當投影光學系統的數值孔徑(NA)為1.35且曝光波長為193.368nm時，k1=0.35與100nm對應。
在步驟S105中，產生多個掩模的圖案的資料。此時，透過使用與在步驟S103中形成組的目標圖案要素和沒有形成組的那些對應的掩模圖案要素為分割節點，滿足在步驟S104中設定的約束條件。換句話說，在步驟S105中，產生多個掩模的圖案的資料，使得在相同的掩模中佈置與在步驟S103中形成組的目標圖案要素對應的掩模圖案要素。
以下將詳細描述步驟S101~S105的處理。圖2是示出要在基板上形成的目標圖案的例子的示圖。如圖2所示，目標圖案包含目標圖案要素201、202、203和204作為分割在基板上形成並用於一維佈局中的線圖案的分割圖案。設定於基板上的網格具有23nm的X方向間距和14.5nm的Y方向間距。例如，假定存在於臨界間距(例如，當k1為0.35、投影光學系統的數值孔徑(NA)為1.35、且曝光波長為193.368nm時，為100nm)內的目標圖案要素由於解析度極限而不能被佈置於相同的掩模內。
在這種情況下，衝突圖形由圖3所示的節點和邊緣代表。附圖標記301、302、303和304分別表示與目標圖案要素201、202、203和204對應的衝突圖形的節點，附圖標記311、312、313、314、315和316分別表示衝突圖形的邊緣。節點301~304存在於臨界間距內，並因此被邊緣311~316連接。
參照圖3，邊緣311~316中的每一個的兩端處的節點需要具有相互不同的掩模號(即，需要配置於不同的掩模中)。由此，在現有技術中，與圖2所示的目標圖案要素201~204對應的掩模圖案要素需要佈置於相互不同的掩模中，並且，如圖4所示，掩模的數量(分割數)為4。參照圖4，附圖標記401表示要透過第一掩模轉印的目標圖案要素(目標圖案要素201)，附圖標記402表示要透過第二掩模轉印的目標圖案要素(目標圖案要素202)。類似地，附圖標記403表示要透過第三掩模轉印的目標圖案要素(目標圖案要素203)，附圖標記404表示要透過第四掩模轉印的目標圖案要素(目標圖案要素204)。
但是，如上所述，如圖5所示，裝置電路包含不管圖案要素是否分解都對裝置特性沒有影響的區域，即，允許掩模圖案要素被轉印的容許點(網格的點)501。雖然它們不是與目標圖案要素對應的掩模圖案要素，但容許點501在例如gds資料中被標記為允許掩模圖案要素被轉印使得它們的位置可總是被掌握的網格上的點。例如，代表各容許點501的資料被添加到代表裝置電路的單位元件的 標準胞層，由此容易地形成晶片級的標記層。以這種方式，在步驟S102中，規定裝置上的非活性區域，並且產生用於規定非活性區域的資料。注意，在網格上，禁止圖案轉印的活性區域(禁止點)可被設定於容許點以外的點和目標圖案要素的點處。
在步驟S103中，透過非活性區域分開的網格上的相鄰的目標圖案要素，即，透過容許點填充間隙的相鄰的目標圖案要素，被成組為一個圖案要素。參照圖5，例如，目標圖案要素201、202和203由於它們之間的間隙被容許點501填充而被成組為一個目標圖案要素。目標圖案要素202和204之間的間隙不被容許點填充。由此，目標圖案要素201~204被分割為形成組的目標圖案要素201、202和203和不形成組的目標圖案要素204。由此，衝突圖形由圖6所示的節點和邊緣代表。參照圖6，代表目標圖案要素的節點集成為與形成組的目標圖案要素201、202和203對應的一個節點601和與不形成組的目標圖案要素204對應的節點602。另外，只有邊緣611代表約束條件。注意，在目標圖案要素之間不存在禁止點的目標圖案要素組可被定義為一個組(即，可被成組為一個圖案要素)。更具體而言，目標圖案要素201、202和203由於在它們之間不存在禁止點而被放在一個組中。目標圖案要素202和204由於在它們之間存在禁止點而被放在不同的組中。
在步驟S105中，與形成組的目標圖案要素和不形成 組的目標圖案要素對應的掩模圖案要素被定義為節點。與目標圖案要素對應的掩模圖案要素被分割(分佈)為多個掩模，使得滿足約束條件，由此產生多個掩模的圖案的資料。
當將目標圖案要素分割成多個掩模時，例如，整數規劃是可用的。目的是使掩模數量最小化的整數規劃程式的例子由下式表示。
(1)變數的解釋
j：掩模號1jm...(1)
m：最大掩模號...(2)
yj：代表是否使用掩模號j的二進位變數，當使用掩模號j時為1，當不使用時為0...(3)
i：圖案要素的序號...(4)
xij：代表是否對圖案要素號i使用掩模號j的二進位變數，當使用掩模號j時為1，當不使用時為0...(5)
(2)運算式的解釋
給出包含限定掩模數(分割數)的函數的成本函數(目標函數)如下。透過使用整數規劃產生掩模圖案的資料，使得成本函數的值滿足基準值。
式(6)表示在多重曝光中使用的掩模號的數量(掩模的分割數)需要被最小化。
式(7)的值等於掩模號的數量。由此，例如，當掩模號的數量從2增加到3時，式(7)的值也從2增加到3。這裏指示的掩模號的數量與透過分割(分佈)目標圖案要素獲得並用於多重曝光中的掩模的數量對應。因此，從掩模成本的觀點看，使得掩模號的數量盡可能地少是重要的。
約束條件由下式給出：
邊界條件由下式給出：y 1=1...(12)
式(8)是表示需要以昇冪使用掩模號的約束條件。該約束條件防止當y1=0時y2=1，即，防止當不使用第一掩模號時使用第二掩模號。
式(9)表示，只需要對第i個圖案要素Xi設定一個掩模號。式(9)是防止對第i個圖案要素同時設定第一掩模號和第二掩模號的約束條件。
式(10)是表示不要使用的掩模號不被設定為圖案要 素的掩模號的約束條件。式(10)是防止當不使用第j個掩模號(yi=0)時對第i個圖案要素使用第j個掩模號(xij=1)的約束條件。
式(11)是表示第i個圖案要素和第i'個圖案要素不得具有相同的掩模號的約束條件。由此，不是對所有的圖案要素而是對存在於約束區域內的圖案要素設定該約束條件。在本實施例中，這與確定與目標圖案要素201、202和203對應的一個節點601和與目標圖案要素204對應的節點602對應。例如，該約束條件防止在相同的掩模內佈置存在於臨界間距(例如，當k1為0.35、投影光學系統的數值孔徑(NA)為1.35、且曝光波長為193.368nm時，為100nm)內的圖案要素。
作為邊界條件，如式(12)所示，設定需要使用第一掩模號的條件。
上述的各式被輸入到整數規劃執行軟體並被計算，由此產生用於多重曝光中的多個掩模的圖案的資料。
本實施例使用不能在相同的掩模中佈置存在於臨界間距內的目標圖案要素的約束條件。由此，如圖7所示，目標圖案要素201~204被分成兩個組，即，包含目標圖案要素201~203的組701和包含目標圖案要素204的組702。
圖8是示出與被佈置於相同的掩模中的目標圖案要素201~203對應的掩模圖案要素的光刻模擬結果的示圖。參照圖8，光學圖像804甚至在目標圖案要素201~203之間分解。但是，由於這些位置與裝置上的非活性區域對應， 因此不存在問題。
如上所述，根據本實施例的產生方法，能夠在減少掩模的數量的同時產生用於多重曝光中的掩模的圖案的資料。透過本實施例的產生方法產生的掩模的圖案的資料被輸入到掩模繪製裝置。掩模繪製裝置基於輸入資料製造用於多重曝光中的多個掩模。由掩模繪製裝置製造的各掩模被置於曝光裝置的掩模台架上並被照射光學系統照射，以在基板上形成掩模圖案的圖像。在透過使用由掩模繪製裝置製造的掩模中的一個曝光基板之後，透過使用另一掩模將基板上的相同的層曝光(即，執行多重曝光)，由此在基板上的一個層中形成圖案。
<第二實施例>
圖9是用於解釋根據本發明的第二實施例的產生方法的流程圖。本產生方法由諸如電腦的資訊處理裝置(的處理單元)執行，以產生用於多重曝光中的多個掩模的圖案的資料，該多重曝光由用於曝光基板的曝光裝置執行。注意，步驟S901和S902與圖1所示的步驟S101和S102相同，這裏將省略其詳細的描述。
在步驟S903中，基於在步驟S902中規定的非活性區域插入偽圖案要素。例如，偽圖案要素可被插入間隙被容許點填充的網格上的相鄰的目標圖案要素之間。此時，偽圖案要素被插入間隙被容許點填充的網格上的相鄰的目標圖案要素之間，使得目標圖案要素被連接。注意，偽圖案 要素可以為要被轉印到基板的圖案要素或不被轉印到基板的圖案要素。
在步驟S904中，構成目標圖案的目標圖案要素(包含在步驟S903中插入的偽圖案要素)被形成組。換句話說，間隙被容許點填充的相鄰的目標圖案要素和偽圖案要素被形成組。
在步驟S905中，與圖1的步驟S104同樣，設定代表不得被佈置於相同的掩模中的掩模圖案要素的約束條件。
在步驟S906中，與圖1的步驟S105同樣，產生多個掩模的圖案的資料。此時，透過使用與在步驟S904中形成組的目標圖案要素對應的掩模圖案要素和沒有形成組的那些對應的掩模圖案要素作為分割節點，滿足在步驟S905中設定的約束條件。換句話說，在步驟S906中，產生多個掩模的圖案的資料，使得在相同的掩模中佈置與在步驟S904中形成組的目標圖案要素和偽圖案要素對應的掩模圖案要素。
以下將詳細描述步驟S901~S906的處理。與第一實施例同樣，要在基板上形成的目標圖案被假定為圖2所示的目標圖案。由此，如圖5所示，網格上的容許點501被規定為裝置上的非活性區域。
在步驟S903中，偽圖案要素被插入間隙被容許點501填充的網格上的相鄰的目標圖案要素之間。例如，如圖10所示，偽圖案要素1001和1002分別被插入目標圖案要素201與目標圖案要素202之間以及目標圖案要素 202與目標圖案要素203之間。在本實施例中，偽圖案要素1001和1002被插入，使得分離的目標圖案要素201~203被連接。
在步驟S904中，例如，由於目標圖案要素201、偽圖案要素1001、目標圖案要素202、偽圖案要素1002和目標圖案要素203相鄰(被連接)，因此，它們成組為一個圖案要素。由此，如圖11所示，目標圖案要素201~204和偽圖案要素1001和1002被分割成兩個組，即，組1101和1102。組1101包含目標圖案要素201、偽圖案要素1001、目標圖案要素202、偽圖案要素1002和目標圖案要素203。組1102包含目標圖案要素204。
在步驟S905和S906中，與第一實施例同樣，約束條件被設定，目標圖案要素和偽圖案要素被分割(分佈)成多個掩模，使得滿足約束條件，並且，產生多個掩模的圖案的資料。此時，與第一實施例同樣，從如圖11所示的那樣形成組的目標圖案要素和偽圖案要素獲得的衝突圖形由圖6所示的節點和邊緣代表。節點601與目標圖案要素201、偽圖案要素1001、目標圖案要素202、偽圖案要素1002和目標圖案要素203對應，節點602與目標圖案要素204對應。
如圖12所示，掩模的數量(分割數)為2。參照圖12，附圖標記1201表示要透過第一掩模轉印的圖案要素(目標圖案要素201、偽圖案要素1001、目標圖案要素202、偽圖案要素1002和目標圖案要素203)；附圖標記 1202表示要透過第二掩模轉印的圖案要素(目標圖案要素204)。
如上所述，根據本實施例的產生方法，能夠在減少掩模的數量的同時產生用於多重曝光中的掩模的圖案的資料。另外，當插入偽圖案要素時，曝光餘裕增加。
圖13是用於解釋透過插入偽圖案要素導致的曝光餘裕增加的示圖。透過作為曝光條件將投影光學系統的NA設為1.35並將曝光波長設為193.368nm並且作為照射條件設定外σ為0.95、環形比為0.75且孔徑角為30°的交叉極(切向極化)，進行模擬。參照圖13，當僅執行目標圖案要素的成組時(第一實施例)，在評價點1301處，NILS(歸一化圖像對數斜率)為約0.4，DOF(焦點深度)為0nm。另一方面，當偽圖案要素被插入且目標圖案要素被形成組時(第二實施例)，在評價點1302處，NILS為約0.7，DOF為約65nm。可以看出，曝光餘裕增加。
<第三實施例>
圖14是用於解釋根據本發明的第三實施例的產生方法的流程圖。本產生方法由諸如電腦的資訊處理裝置(的處理單元)執行，以產生用於多重曝光中的多個掩模的圖案的資料，該多重曝光由用於曝光基板的曝光裝置執行。注意，步驟S1401、S1402、S1405和S1406與圖1所示的步驟S101、S102、S104和S105相同，這裏將省略其詳細 的描述。
在步驟S1403中，目標圖案要素基於在步驟S1402中規定的非活性區域擴展。例如，間隙被容許點填充的網格上的相鄰的目標圖案要素向容許點擴展。在本實施例中，如圖15所示，對目標圖案要素201、202和203設定擴展部分1501以擴展它們。
在步驟S1404中，構成目標圖案的目標圖案要素，即在步驟S1403中擴展的目標圖案要素和沒有在步驟S1403中擴展的那些，被形成組。
在第二實施例中，偽圖案要素被插入間隙被容許點填充的網格上的相鄰的目標圖案要素之間，並且，包含偽圖案要素的目標圖案要素形成組。但是，即使當在不插入偽圖案要素的情況下擴展目標圖案要素時，與本實施例同樣，也可在減少掩模的數量(分割數)的同時增加曝光餘裕。如上所述，當目標圖案要素擴展到裝置上的非活性區域且其間具有非活性區域的目標圖案要素成組為一個圖案要素時，可以獲得與插入偽圖案要素的情況相同的效果。特別是當擴展目標圖案要素直到它們的擴展部分重疊時，可在佈局上獲得與插入偽圖案要素的情況完全相同的效果。
在本實施例中，網格設定於基板上。但是，可在掩模圖案上定義網格。
也可透過讀出並執行記錄在儲存設備上的程式以執行上述實施例的功能的系統或裝置的電腦(或諸如CPU或 MPU的設備)以及透過由系統或裝置的電腦透過例如讀出並執行記錄在儲存設備上的程式以執行上述實施例的功能執行其各個步驟的方法，實現本發明的各態樣。出於這種目的，例如透過網路或從用作儲存設備的各種類型的記錄媒體(例如，電腦可讀媒體)向電腦提供程式。
雖然已參照示例性實施例說明了本發明，但應理解，本發明不限於公開的示例性實施例。所附申請專利範圍的範圍應被賦予最寬的解釋以包含所有的修改以及等同的結構和功能。

Claims (8)

  1. 一種產生在用於曝光基板的曝光裝置中使用的多個掩模的圖案的資料的產生方法，包括由電腦執行的以下步驟：第一步驟，從要在該基板上形成的圖案要素為交點的網格上的多個點，規定容許在構成要在該基板上形成的目標圖案的目標圖案要素的點以外在該基板上轉印圖案的容許點；第二步驟，對於包含到相鄰的目標圖案要素的距離比該曝光裝置的解析度極限短的目標圖案要素的圖案要素組，將間隙被該容許點填充的該網格上的該等相鄰的目標圖案要素形成組；和第三步驟，產生該多個掩模的圖案的資料，使得與在該第二步驟中形成組的該等目標圖案要素對應的掩模圖案要素被佈置於相同的掩模中，其中，該目標圖案是用於切割在該基板上形成的一個方向上延伸之線圖案的圖案，其中，該線圖案是由在該第二步驟中分組的該等目標圖案要素的點以及介於在該第二步驟中分組的該等目標圖案要素之間的該容許點轉印的圖案所切割，並且，其中，當該線圖案是由在該容許點轉印的圖案所切割，對於將被從該基板製造的裝置沒有影響。
  2. 根據申請專利範圍第1項的方法，其中，在該第二步驟中，偽圖案(dummy pattern)要素被插入 該間隙被容許點填充的該網格上的該等相鄰的目標圖案要素之間，並且，該偽圖案要素和該間隙被該容許點填充的該等相鄰的目標圖案要素形成組，並且，在該第三步驟中，產生該多個掩模的圖案的資料，使得與在該第二步驟中形成組的該偽圖案要素和該等目標圖案要素對應的該等掩模圖案要素被佈置於相同的掩模中。
  3. 根據申請專利範圍第2項的方法，其中，該偽圖案要素被插入以連接該間隙被該容許點填充的該網格上的該等相鄰的目標圖案要素。
  4. 根據申請專利範圍第2項的方法，其中，該偽圖案要素是將被轉印到該基板的圖案要素。
  5. 根據申請專利範圍第1項的方法，其中，在該第二步驟中，該間隙被該容許點填充的該網格上的該等相鄰的目標圖案要素向該容許點擴展，並且，該擴展的目標圖案要素形成組，並且，在該第三步驟中，產生該多個掩模的圖案的資料，使得與在該第二步驟中形成組的該等擴展的目標圖案要素對應的該等掩模圖案要素被佈置於相同的掩模中。
  6. 根據申請專利範圍第1項的方法，其中，在該第三步驟中，定義成本函數，該成本函數包含定義該多個掩模的數量的函數，並且，產生該多個掩模的圖案的資料，使得該成本函數的值透過使用整數規劃滿足基準值。
  7. 一種儲存使電腦執行產生在用於曝光基板的曝光裝置中使用的多個掩模的圖案的資料之產生方法的程式的 非暫態儲存媒體，該程式使該電腦執行以下的步驟：第一步驟，從要在該基板上形成的圖案要素為交點的網格上的多個點，規定容許在構成要在該基板上形成的目標圖案的目標圖案要素的點以外在該基板上轉印圖案的容許點；第二步驟，對於包含到相鄰的目標圖案要素的距離比該曝光裝置的解析度極限短的目標圖案要素的圖案要素組，將間隙被該容許點填充的該網格上的該等相鄰的目標圖案要素形成組；和第三步驟，產生該多個掩模的圖案的資料，使得與在該第二步驟中形成組的該等目標圖案要素對應的掩模圖案要素被佈置於相同的掩模中，其中，該目標圖案是用於切割在該基板上形成的一個方向上延伸之線圖案的圖案，其中，該線圖案是由在該第二步驟中分組的該等目標圖案要素的點以及介於在該第二步驟中分組的該等目標圖案要素之間的該容許點轉印的圖案所切割，並且，其中，當該線圖案是由在該容許點轉印的圖案所切割，對於將被從該基板製造的裝置沒有影響。
  8. 一種用於產生在用於曝光基板的曝光裝置中使用的多個掩模的圖案的資料的資訊處理裝置，包括：被配置為產生多個掩模的圖案的資料的處理單元，該處理單元執行以下的步驟：第一步驟，從要在該基板上形成的圖案要素為交點的 網格上的多個點，規定容許在構成要在該基板上形成的目標圖案的目標圖案要素的點以外在該基板上轉印圖案的容許點；第二步驟，對於包含到相鄰的目標圖案要素的距離比該曝光裝置的解析度極限短的目標圖案要素的圖案要素組，將間隙被該容許點填充的該網格上的該等相鄰的目標圖案要素形成組；和第三步驟，產生該多個掩模的圖案的資料，使得與在該第二步驟中形成組的該等目標圖案要素對應的掩模圖案要素被佈置於相同的掩模中，其中，該目標圖案是用於切割在該基板上形成的一個方向上延伸之線圖案的圖案，其中，該線圖案是由在該第二步驟中分組的該等目標圖案要素的點以及介於在該第二步驟中分組的該等目標圖案要素之間的該容許點轉印的圖案所切割，並且，其中，當該線圖案是由在該容許點轉印的圖案所切割，對於將被從該基板製造的裝置沒有影響。
TW103102266A 2013-02-22 2014-01-22 產生方法，儲存媒體及資訊處理裝置 TWI536093B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013033870A JP6141044B2 (ja) 2013-02-22 2013-02-22 生成方法、プログラム及び情報処理装置

Publications (2)

Publication Number Publication Date
TW201433879A TW201433879A (zh) 2014-09-01
TWI536093B true TWI536093B (zh) 2016-06-01

Family

ID=51368335

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103102266A TWI536093B (zh) 2013-02-22 2014-01-22 產生方法，儲存媒體及資訊處理裝置

Country Status (5)

Country Link
US (1) US8943446B2 (zh)
JP (1) JP6141044B2 (zh)
KR (2) KR20140105379A (zh)
CN (1) CN104007607B (zh)
TW (1) TWI536093B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6712527B2 (ja) 2016-09-30 2020-06-24 株式会社ブイ・テクノロジー プロキシミティ露光方法
US10318698B2 (en) * 2016-12-14 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for assigning color pattern
CN114638189A (zh) * 2022-03-16 2022-06-17 东方晶源微电子科技（北京）有限公司 一种解决掩模版着色边界冲突的方法、装置和计算机设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018753B2 (en) * 2003-05-05 2006-03-28 Lsi Logic Corporation Variable mask field exposure
JP4585197B2 (ja) * 2003-12-22 2010-11-24 ルネサスエレクトロニクス株式会社 レイアウト設計方法およびフォトマスク
JP4229829B2 (ja) * 2003-12-26 2009-02-25 Ｎｅｃエレクトロニクス株式会社 ホールパターン設計方法、およびフォトマスク
US7310797B2 (en) 2005-05-13 2007-12-18 Cadence Design Systems, Inc. Method and system for printing lithographic images with multiple exposures
US7745067B2 (en) * 2005-07-28 2010-06-29 Texas Instruments Incorporated Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements
JP2007258366A (ja) * 2006-03-22 2007-10-04 Toshiba Corp パターン処理方法
US8073808B2 (en) * 2007-04-19 2011-12-06 D-Wave Systems Inc. Systems, methods, and apparatus for automatic image recognition
JP4779003B2 (ja) * 2007-11-13 2011-09-21 エーエスエムエル ネザーランズ ビー．ブイ． フルチップ設計のパターン分解を行うための方法
JP5100625B2 (ja) * 2008-12-11 2012-12-19 株式会社東芝 パターンレイアウト設計方法
US8402396B2 (en) 2009-09-29 2013-03-19 The Regents Of The University Of California Layout decomposition for double patterning lithography
US8448120B2 (en) * 2011-05-09 2013-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. RC extraction for single patterning spacer technique

Also Published As

Publication number Publication date
CN104007607A (zh) 2014-08-27
CN104007607B (zh) 2018-01-26
KR101682336B1 (ko) 2016-12-05
US8943446B2 (en) 2015-01-27
US20140245241A1 (en) 2014-08-28
KR20160096573A (ko) 2016-08-16
KR20140105379A (ko) 2014-09-01
TW201433879A (zh) 2014-09-01
JP6141044B2 (ja) 2017-06-07
JP2014164054A (ja) 2014-09-08

Similar Documents

Publication Publication Date Title
KR102281559B1 (ko) 셀 영역을 갖는 반도체 디바이스, 및 이를 위한 레이아웃 다이어그램 생성 방법 및 시스템
US20080189672A1 (en) Method and System For a Pattern Layout Split
TWI587164B (zh) 積體電路元件之多重圖案化方法
KR102058224B1 (ko) 집적 회로 레이아웃 방법, 구조물, 및 시스템
JP6108693B2 (ja) パターン作成方法
JP5355112B2 (ja) パターンレイアウト作成方法
JP5024141B2 (ja) パターンデータの作成方法、そのパターンデータを作成するプログラム、及び、そのプログラムを含む媒体
US10274829B2 (en) Multiple patterning decomposition and manufacturing methods for IC
KR101682336B1 (ko) 생성 방법, 기억 매체 및 정보 처리 장치
KR20170048281A (ko) 패턴 생성 방법, 프로그램, 정보 처리 장치, 및 마스크 제조 방법
US20230205093A1 (en) Method of manufacturing photo masks
CN110968981A (zh) 集成电路布局图生成方法和系统
JP5665915B2 (ja) マスクデータ作成方法
JPWO2008090816A1 (ja) マスクパターン設計方法および半導体装置の製造方法
CN114638189A (zh) 一种解决掩模版着色边界冲突的方法、装置和计算机设备
KR102066248B1 (ko) 반도체 제조를 위한 하이브리드 더블 패터닝 방법
KR101911993B1 (ko) 패턴을 생성하기 위한 방법, 저장 매체 및 정보 처리 장치
JP2005250308A (ja) 露光用マスク群および露光用マスク群の製造方法
Shim et al. Physical Design and Mask Synthesis for Directed Self-Assembly Lithography
KR20130136922A (ko) 마스크 데이터 생성 방법
JP2004170902A (ja) 集積回路デザインにおける光学的周期構造の自動認識
Pal A new approach in design for manufacturing for nanoscale VLSI circuits
Chiang et al. Systematic Yield-Lithography

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees