CN104007607B - 产生方法和信息处理装置 - Google Patents
产生方法和信息处理装置 Download PDFInfo
- Publication number
- CN104007607B CN104007607B CN201410053642.8A CN201410053642A CN104007607B CN 104007607 B CN104007607 B CN 104007607B CN 201410053642 A CN201410053642 A CN 201410053642A CN 104007607 B CN104007607 B CN 104007607B
- Authority
- CN
- China
- Prior art keywords
- pattern
- key element
- target pattern
- target
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明涉及一种产生方法和信息处理装置。本发明提供一种产生在用于曝光基板的曝光装置中使用的多个掩模的图案的数据的产生方法,产生方法包括以下步骤:根据以要在基板上形成的图案要素为交点的网格上的多个点规定容许在构成要在基板上形成的目标图案的目标图案要素的点以外转印图案的容许点的步骤;和对包含到相邻的目标图案要素的距离比曝光装置的分辨率极限短的目标图案要素的图案要素组将间隙被容许点填充的网格上的相邻的目标图案要素形成组的步骤。
Description
技术领域
本发明涉及产生用于曝光装置中的多个掩模的图案的数据的产生方法和信息处理装置。
背景技术
曝光装置被用于光刻处理中,该光刻处理是半导体器件制造处理。在光刻处理中,半导体器件的电路图案被转印到基板(例如,硅基板、玻璃基板或晶片)。曝光装置包括用来自光源的光照射掩模(标线片)的照射光学系统和将在掩模上形成的图案(电路图案)投影到基板的投影光学系统。
为了应对半导体器件近来的微细化设计规则,曝光装置执行通过使用多个掩模将基板多次曝光并在基板上的一个层上重叠和形成多个掩模的图案的多重曝光。曝光装置不能获得足够的曝光余裕的分辨率极限一般由hp=k1×λ/NA表达,这里,hp是相邻的图案之间的最短距离的一半,即,半间距,k1是处理因子,λ是曝光光的波长(曝光波长),NA是投影光学系统的数值孔径。多重曝光是这样一种技术,即,将具有比与曝光装置的分辨率极限对应的半间距小的半间距的图案分成多个图案(即,多个掩模)并曝光掩模,由此分解(resolve)比一次曝光中的分辨率极限小的图案。
作为与多重曝光相关的技术,例如,美国2011/0078638提出将掩模图案(要被转印到基板的图案(目标图案))分成多个图案的方法。美国2011/0078638公开了通过使用冲突图形和数学规划来分割图案的方法。冲突图形由节点和边缘形成。当分割图案时,构成图案的各图案要素由节点代表,并且,通过边缘连接具有超过分辨率极限的距离的图案要素。在美国2011/0078638中,通过使用数学规划分割图案,使得边缘在其两端具有不同的掩模号。美国2011/0078638还公开了通过将一个图案要素分成多个图案要素来从设计上减少(解决)分割矛盾(冲突图形的节点或边缘的数量)的方法。
美国2007/0031738提出了从设计上减少分割矛盾的另一种方法。美国2007/0031738公开了通过将分开预先确定的距离或更大的距离的多个图案要素形成组来从设计上减少分割矛盾的方法。
另一方面,对于低k1光刻,变得难以将二维布局的预先确定的图案(沿垂直方向和水平方向展开的图案)忠实地转印到基板。近来,在“Michael C.Smayling et.al.,“Lowk1Logic Design using GriddedDesign Rules”Proc.of SPIE Vol.6925(2008)”中提出称为一维布局技术的电路图案形成方法。在该技术中,形成单间距L/S(线和空间)图案。然后,以相同的图案尺寸在多个位置在等网格上形成诸如孔图案和切割图案的图案要素。通过图案要素切割单间距L/S图案,由此形成电路图案。一维布局技术不仅与二维布局技术相比可减少曝光面积,而且还在技术上有利于曝光本身。
但是,在美国2011/0078638和美国2007/0031738公开的技术中,以二维布局的图案为前提分割图案或者减少设计上的分割矛盾。由此,通过将图案要素分割成多个图案从设计上减少分割矛盾的方法不能被应用于不分割一个图案要素的一维布局。
美国2007/0031738提出了将分开预先确定的距离(临界间距)或更大距离的非临界图案要素形成组的方法。但是,在美国2007/0031738中没有公开将临界图案要素形成组的方法,并且,设计上的许多分割矛盾仍然没有解决。
发明内容
本发明提供有利于产生用于多重曝光中的多个掩模的图案的数据的技术。
根据本发明的第一方面,提供一种产生在用于曝光基板的曝光装置中使用的多个掩模的图案的数据的产生方法,该产生方法包括由计算机执行的以下步骤:根据以要在基板上形成的图案要素为交点的网格上的多个点规定容许在构成要在基板上形成的目标图案的目标图案要素的点以外转印图案的容许点的第一步骤;对包含到相邻的目标图案要素的距离比曝光装置的分辨率极限短的目标图案要素的图案要素组将间隙被容许点填充的网格上的相邻的目标图案要素形成组的第二步骤;和产生多个掩模的图案的数据使得与在第二步骤中形成组的目标图案要素对应的掩模图案要素被布置于相同的掩模中的第三步骤。
根据本发明的第二方面,提供一种用于产生在用于曝光基板的曝光装置中使用的多个掩模的图案的数据的信息处理装置,该信息处理装置包括被配置为产生多个掩模的图案的数据的处理单元,该处理单元执行以下的步骤:根据以要在基板上形成的图案要素为交点的网格上的多个点规定容许在构成要在基板上形成的目标图案的目标图案要素的点以外转印图案的容许点的第一步骤;对包含到相邻的目标图案要素的距离比曝光装置的分辨率极限短的目标图案要素的图案要素组将间隙被容许点填充的网格上的相邻的目标图案要素形成组的第二步骤;和产生多个掩模的图案的数据使得与在第二步骤中形成组的目标图案要素对应的掩模图案要素被布置于相同的掩模中的第三步骤。
根据本发明的第三方面,提供一种产生在用于曝光基板的曝光装置中使用的多个掩模的图案的数据的产生方法,该产生方法包括由计算机执行的以下步骤:根据以要在基板上形成的图案要素为交点的网格上的多个点规定禁止在构成要在基板上形成的目标图案的目标图案要素的点以外转印图案的禁止点的第一步骤;对包含到相邻的目标图案要素的距离比曝光装置的分辨率极限短的目标图案要素的图案要素组将间隙不包含禁止点的网格上的相邻的目标图案要素形成组的第二步骤;和产生多个掩模的图案的数据使得与在第二步骤中形成组的目标图案要素对应的掩模图案要素被布置于相同的掩模中的第三步骤。
根据本发明的第四方面,提供一种用于产生在用于曝光基板的曝光装置中使用的多个掩模的图案的数据的信息处理装置,该信息处理装置包括被配置为产生多个掩模的图案的数据的处理单元,该处理单元执行以下的步骤:根据以要在基板上形成的图案要素为交点的网格上的多个点规定禁止在构成要在基板上形成的目标图案的目标图案要素的点以外转印图案的禁止点的第一步骤;对包含到相邻的目标图案要素的距离比曝光装置的分辨率极限短的目标图案要素的图案要素组将间隙不包含禁止点的网格上的相邻的目标图案要素形成组的第二步骤;和产生多个掩模的图案的数据使得与在第二步骤中形成组的目标图案要素对应的掩模图案要素被布置于相同的掩模中的第三步骤。
从参照附图对示例性实施例的以下描述,本发明的其它特征将变得清晰。
附图说明
图1是用于解释根据本发明的第一实施例的产生方法的流程图。
图2是示出在基板上形成的目标图案的例子的示图。
图3是示出冲突图形的例子的示图。
图4是用于解释根据现有技术的目标图案要素的分割的示图。
图5是示出限定构成在基板上形成的图案的最小单位的阵列的网格上的容许点的示图。
图6是示出冲突图形的例子的示图。
图7是用于解释目标图案要素的分割(分布)的示图。
图8是示出根据第一实施例的光刻模拟的结果的示图。
图9是用于解释根据本发明的第二实施例的产生方法的流程图。
图10是用于解释伪图案要素的插入的示图。
图11是用于解释将目标图案要素与伪图案要素形成组的示图。
图12是用于解释目标图案要素与伪图案要素的分割(分布)的示图。
图13是用于解释通过插入伪图案要素导致的曝光余裕增加的示图。
图14是用于解释根据本发明的第三实施例的产生方法的流程图。
图15是用于解释目标图案要素的扩展的示图。
具体实施方式
以下将参照附图描述本发明的优选实施例。注意,相同的附图标记在所有的附图中表示相同的部件,并且,将不给出其重复的描述。
<第一实施例>
图1是用于解释根据本发明的第一实施例的产生方法的流程图。通过诸如计算机的信息处理装置(的处理单元)执行该产生方法,以产生用于多重曝光中的多个掩模的图案的数据,该多重曝光通过用于曝光基板的曝光装置被执行。在多重曝光中,在基板上的一个层中重叠和形成多个掩模的图案。
在步骤S101中,获取从经受多重曝光的基板制造的器件的目标布局,即,要在基板上的一个层中形成的目标图案。例如,假定逻辑器件的M1处理,以诸如gds或oasis的格式获取目标布局。目标图案和目标布局是要通过根据本实施例的产生方法分割成用于各掩模的图案的图案。
在步骤S102中,基于在步骤S101中获取的目标布局规定器件上的非活性区域。器件电路包含不管图案要素是否分解都对器件特性没有影响的区域。这种区域被规定为非活性区域,并被存储为例如gds格式的层信息。例如,在电路的互连层中,活性区域中的互连通过接触孔与上层或下层连接。由此,不通过接触孔与上层或下层连接的区域是非活性区域。
换句话说,在步骤S102中,在设定于基板上的网格上的多个点之中的、构成目标图案的目标图案要素以外的点处,规定容许转印图案的容许点。设定于基板上的网格通过布置于在基板上形成的目标图案要素上的格子交点定义格子。格子间距可等于在基板上形成的图案要素的最小间距,或者为最小间距的整数分数(integer fraction)。
在步骤S103中,构成目标图案的目标图案要素基于在步骤S102中规定的非活性区域形成组。这里要形成组的目标图案要素形成目标图案要素组,该目标图案要素组包含构成目标图案的要素之中的、到相邻的目标图案要素的距离比曝光装置的分辨率极限短的目标图案要素。
在步骤S104中,设定代表不得布置于相同的掩模中的掩模图案要素的约束条件。例如,设定不得在相同的掩模中布置与到相邻的目标图案要素的距离为k1=0.35的目标图案要素对应的掩模图案要素的约束条件。注意,当投影光学系统的数值孔径(NA)为1.35且曝光波长为193.368nm时,k1=0.35与100nm对应。
在步骤S105中,产生多个掩模的图案的数据。此时,通过使用与在步骤S103中形成组的目标图案要素和没有形成组的那些对应的掩模图案要素为分割节点,满足在步骤S104中设定的约束条件。换句话说,在步骤S105中,产生多个掩模的图案的数据,使得在相同的掩模中布置与在步骤S103中形成组的目标图案要素对应的掩模图案要素。
以下将详细描述步骤S101~S105的处理。图2是示出要在基板上形成的目标图案的例子的示图。如图2所示,目标图案包含目标图案要素201、202、203和204作为分割在基板上形成并用于一维布局中的线图案的分割图案。设定于基板上的网格具有23nm的X方向间距和14.5nm的Y方向间距。例如,假定在临界间距(例如,当k1为0.35、投影光学系统的数值孔径(NA)为1.35、且曝光波长为193.368nm时,为100nm)内存在的目标图案要素由于分辨率极限而不能被布置于相同的掩模内。
在这种情况下,冲突图形由图3所示的节点和边缘代表。附图标记301、302、303和304分别表示与目标图案要素201、202、203和204对应的冲突图形的节点,附图标记311、312、313、314、315和316分别表示冲突图形的边缘。节点301~304存在于临界间距内,并因此被边缘311~316连接。
参照图3,边缘311~316中的每一个的两端处的节点需要具有相互不同的掩模号(即,需要配置于不同的掩模中)。由此,在现有技术中,与图2所示的目标图案要素201~204对应的掩模图案要素需要布置于相互不同的掩模中,并且,如图4所示,掩模的数量(分割数)为4。参照图4,附图标记401表示要通过第一掩模转印的目标图案要素(目标图案要素201),附图标记402表示要通过第二模转印的目标图案要素(目标图案要素202)。类似地,附图标记403表示要通过第三掩模转印的目标图案要素(目标图案要素203),附图标记404表示要通过第四掩模转印的目标图案要素(目标图案要素204)。
但是,如上所述,如图5所示,器件电路包含不管图案要素是否分解都对器件特性没有影响的区域,即,允许掩模图案要素被转印的容许点(网格的点)501。虽然它们不是与目标图案要素对应的掩模图案要素,但容许点501在例如gds数据中被标记为允许掩模图案要素被转印使得它们的位置可总是被掌握的网格上的点。例如,代表各容许点501的数据被添加到代表器件电路的单位元件的标准胞层,由此容易地形成芯片级的标记层。以这种方式,在步骤S102中,规定器件上的非活性区域,并且产生用于规定非活性区域的数据。注意,在网格上,禁止图案转印的活性区域(禁止点)可被设定于容许点以外的点和目标图案要素的点处。
在步骤S103中,通过非活性区域分开的网格上的相邻的目标图案要素,即,通过容许点填充间隙的相邻的目标图案要素,被成组为一个图案要素。参照图5,例如,目标图案要素201、202和203由于它们之间的间隙被容许点501填充而被成组为一个目标图案要素。目标图案要素202和204之间的间隙不被容许点填充。由此,目标图案要素201~204被分割为形成组的目标图案要素201、202和203和不形成组的目标图案要素204。由此,冲突图形由图6所示的节点和边缘代表。参照图6,代表目标图案要素的节点集成为与形成组的目标图案要素201、202和203对应的一个节点601和与不形成组的目标图案要素204对应的节点602。另外,只有边缘611代表约束条件。注意,在目标图案要素之间不存在禁止点的目标图案要素组可被定义为一个组(即,可被成组为一个图案要素)。更具体而言,目标图案要素201、202和203由于在它们之间不存在禁止点而被放在一个组中。目标图案要素202和204由于在它们之间存在禁止点而被放在不同的组中。
在步骤S105中,与形成组的目标图案要素和不形成组的目标图案要素对应的掩模图案要素被定义为节点。与目标图案要素对应的掩模图案要素被分割(分布)为多个掩模,使得满足约束条件,由此产生多个掩模的图案的数据。
当将目标图案要素分割成多个掩模时,例如,整数规划是可用的。目的是使掩模数量最小化的整数规划程序的例子由下式表示。
(1)变量的解释
j:掩模号1≤j≤m…(1)
m:最大掩模号…(2)
yj:代表是否使用掩模号j的二进制变量,当使用掩模号j时为1,当不使用时为0…(3)
i:图案要素的序号…(4)
xij:代表是否对图案要素号i使用掩模号j的二进制变量,当使用掩模号j时为1,当不使用时为0…(5)
(2)表达式的解释
给出包含限定掩模数(分割数)的函数的成本函数(目标函数)如下。通过使用整数规划产生掩模图案的数据,使得成本函数的值满足基准值。
式(6)表示在多重曝光中使用的掩模号的数量(掩模的分割数)需要被最小化。
式(7)的值等于掩模号的数量。由此,例如,当掩模号的数量从2增加到3时,式(7)的值也从2增加到3。这里指示的掩模号的数量与通过分割(分布)目标图案要素获得并用于多重曝光中的掩模的数量对应。因此,从掩模成本的观点看,使得掩模号的数量尽可能地少是重要的。
约束条件由下式给出:
y1≥y2≥......≥ym...(8)
边界条件由下式给出:
y1=1...(12)
式(8)是表示需要以升序使用掩模号的约束条件。该约束条件防止当y1=0时y2=1,即,防止当不使用第一掩模号时使用第二图案号。
式(9)表示,只需要对第i个图案要素Xi设定一个掩模号。式(9)是防止对第i个图案要素设定第一掩模号和第二掩模号的约束条件。
式(10)是表示不要使用的掩模号不被设定为图案要素的掩模号的约束条件。式(10)是防止当不使用第j个掩模号(yi=0)时对第i个图案要素使用第j个掩模号(xij=1)的约束条件。
式(11)是表示第i个图案要素和第i′个图案要素不得具有相同的掩模号的约束条件。由此,不是对所有的图案要素而是对存在于约束区域内的图案要素设定该约束条件。在本实施例中,这与确定与目标图案要素201、202和203对应的一个节点601和与目标图案要素204对应的节点602对应。例如,该约束条件防止在相同的掩模内布置存在于临界间距(例如,当k1为0.35、投影光学系统的数值孔径(NA)为1.35、且曝光波长为193.368nm时,为100nm)内的图案要素。
作为边界条件,如式(12)所示,设定需要使用第一掩模号的条件。
上述的各式被输入到整数规划执行软件并被计算,由此产生用于多重曝光中的多个掩模的图案的数据。
本实施例使用不能在相同的掩模中布置存在于临界间距内的目标图案要素的约束条件。由此,如图7所示,目标图案要素201~204被分成两个组,即,包含目标图案要素201~203的组701和包含目标图案要素204的组702。
图8是示出与被布置于相同的掩模中的目标图案要素201~203对应的掩模图案要素的光刻模拟结果的示图。参照图8,光学图像804甚至在目标图案要素201~203之间分解。但是,由于这些位置与器件上的非活性区域对应,因此不存在问题。
如上所述,根据本实施例的产生方法,能够在减少掩模的数量的同时产生用于多重曝光中的掩模的图案的数据。通过本实施例的产生方法产生的掩模的图案的数据被输入到掩模绘制装置。掩模绘制装置基于输入数据制造用于多重曝光中的多个掩模。由掩模绘制装置制造的各掩模被置于曝光装置的掩模台架上并被照射光学系统照射,以在基板上形成掩模图案的图像。在通过使用由掩模绘制装置制造的掩模中的一个曝光基板之后,通过使用另一掩模将基板上的相同的层曝光(即,执行多重曝光),由此在基板上的一个层中形成图案。
<第二实施例>
图9是用于解释根据本发明的第二实施例的产生方法的流程图。本产生方法由诸如计算机的信息处理装置(的处理单元)执行,以产生用于多重曝光中的多个掩模的图案的数据,该多重曝光由用于曝光基板的曝光装置执行。注意,步骤S901和S902与图1所示的步骤S101和S102相同,这里将省略其详细的描述。
在步骤S903中,基于在步骤S902中规定的非活性区域插入伪图案要素。例如,伪图案要素可被插入间隙被容许点填充的网格上的相邻的目标图案要素之间。此时,伪图案要素被插入间隙被容许点填充的网格上的相邻的目标图案要素之间,使得目标图案要素被连接。注意,伪图案要素可以为要被转印到基板的图案要素或不被转印到基板的图案要素。
在步骤S904中,构成目标图案的目标图案要素(包含在步骤S903中插入的伪图案要素)被形成组。换句话说,间隙被容许点填充的相邻的目标图案要素和伪图案要素被形成组。
在步骤S905中,与图1的步骤S104同样,设定代表不得被布置于相同的掩模中的掩模图案要素的约束条件。
在步骤S906中,与图1的步骤S105同样,产生多个掩模的图案的数据。此时,通过使用与在步骤S904中形成组的目标图案要素对应的掩模图案要素和没有形成组的那些对应的掩模图案要素作为分割节点,满足在步骤S905中设定的约束条件。换句话说,在步骤S906中,产生多个掩模的图案的数据,使得在相同的掩模中布置与在步骤S904中形成组的目标图案要素和伪图案要素对应的掩模图案要素。
以下将详细描述步骤S901~S906的处理。与第一实施例同样,要在基板上形成的目标图案被假定为图2所示的目标图案。由此,如图5所示,网格上的容许点501被规定为器件上的非活性区域。
在步骤S903中,伪图案要素被插入间隙被容许点501填充的网格上的相邻的目标图案要素之间。例如,如图10所示,伪图案要素1001和1002分别被插入目标图案要素201与目标图案要素202之间以及目标图案要素202与目标图案要素203之间。在本实施例中,伪图案要素1001和1002被插入,使得分离的目标图案要素201~203被连接。
在步骤S904中,例如,由于目标图案要素201、伪图案要素1001、目标图案要素202、伪图案要素1002和目标图案要素203相邻(被连接),因此,它们成组为一个图案要素。由此,如图11所示,目标图案要素201~204和伪图案要素1001和1002被分割成两个组,即,组1101和1102。组1101包含目标图案要素201、伪图案要素1001、目标图案要素202、伪图案要素1002和目标图案要素203。组1102包含目标图案要素204。
在步骤S905和S906中,与第一实施例同样,约束条件被设定,目标图案要素和伪图案要素被分割(分布)成多个掩模,使得满足约束条件,并且,产生多个掩模的图案的数据。此时,与第一实施例同样,从如图11所示的那样形成组的目标图案要素和伪图案要素获得的冲突图形由图6所示的节点和边缘代表。节点601与目标图案要素201、伪图案要素1001、目标图案要素202、伪图案要素1002和目标图案要素203对应,节点602与目标图案要素204对应。
如图12所示,掩模的数量(分割数)为2。参照图2,附图标记1201表示要通过第一掩模转印的图案要素(目标图案要素201、伪图案要素1001、目标图案要素202、伪图案要素1002和目标图案要素203);附图标记1202表示要通过第二掩模转印的图案要素(目标图案要素204)。
如上所述,根据本实施例的产生方法,能够在减少掩模的数量的同时产生用于多重曝光中的掩模的图案的数据。另外,当插入伪图案要素时,曝光余裕增加。
图13是用于解释通过插入伪图案要素导致的曝光余裕增加的示图。通过作为曝光条件将投影光学系统的NA设为1.35并将曝光波长设为193.368nm并且作为照射条件设定外σ为0.95、环形比为0.75且孔径角为30°的交叉极(切向极化),进行模拟。参照图13,当仅执行目标图案要素的成组时(第一实施例),在评价点1301处,NILS(归一化图像对数斜率)为约0.4,DOF(焦点深度)为0nm。另一方面,当伪图案要素被插入且目标图案要素被形成组时(第二实施例),在评价点1302处,NILS为约0.7,DOF为约65nm。可以看出,曝光余裕增加。
<第三实施例>
图14是用于解释根据本发明的第三实施例的产生方法的流程图。本产生方法由诸如计算机的信息处理装置(的处理单元)执行,以产生用于多重曝光中的多个掩模的图案的数据,该多重曝光由用于曝光基板的曝光装置执行。注意,步骤S1401、S1402、S1405和S1406与图1所示的步骤S101、S102、S104和S105相同,这里将省略其详细的描述。
在步骤S1403中,目标图案要素基于在步骤S1402中规定的非活性区域扩展。例如,间隙被容许点填充的网格上的相邻的目标图案要素向容许点扩展。在本实施例中,如图15所示,对目标图案要素201、202和203设定扩展部分1501以扩展它们。
在步骤S1404中,构成目标图案的目标图案要素即在步骤S1403中扩展的目标图案要素和没有在步骤S1403中扩展的那些被形成组。
在第二实施例中,伪图案要素被插入间隙被容许点填充的网格上的相邻的目标图案要素之间,并且,包含伪图案要素的目标图案要素形成组。但是,即使当在不插入伪图案要素的情况下扩展目标图案要素时,与本实施例同样,也可在减少掩模的数量(分割数)的同时增加曝光余裕。如上所述,当目标图案要素扩展到器件上的非活性区域且其间具有非活性区域的目标图案要素成组为一个图案要素时,可以获得与插入伪图案要素的情况相同的效果。特别是当扩展目标图案要素直到它们的扩展部分重叠时,可在布局上获得与插入伪图案要素的情况完全相同的效果。
在本实施例中,网格设定于基板上。但是,可在掩模图案上定义网格。
也可通过读出并执行记录在存储设备上的程序以执行上述实施例的功能的系统或装置的计算机(或诸如CPU或MPU的设备)以及通过由系统或装置的计算机通过例如读出并执行记录在存储设备上的程序以执行上述实施例的功能执行其各个步骤的方法,实现本发明的各方面。出于这种目的,例如通过网络或从用作存储设备的各种类型的记录介质(例如,计算机可读介质)向计算机提供程序。
虽然已参照示例性实施例说明了本发明,但应理解,本发明不限于公开的示例性实施例。所附权利要求的范围应被赋予最宽的解释以包含所有的修改以及等同的结构和功能。
Claims (7)
1.一种产生在用于曝光基板的曝光装置中使用的多个掩模的图案的数据的产生方法,包括由计算机执行的以下步骤:
第一步骤,根据以要在基板上形成的图案要素为交点的网格上的多个点,规定容许在构成要在基板上形成的目标图案的目标图案要素的点以外在基板上转印图案的容许点;
第二步骤,对于包含到相邻的目标图案要素的距离比曝光装置的分辨率极限短的目标图案要素的图案要素组,将间隙被容许点填充的网格上的相邻的目标图案要素形成组;和
第三步骤,产生多个掩模的图案的数据,使得与在第二步骤中形成组的目标图案要素对应的掩模图案要素被布置于相同的掩模中,
其中,目标图案是用于切割在基板上形成的一维布局的线图案的图案,
其中,通过在第二步骤中形成组的目标图案要素的点处转印的图案切割线图案,
其中,通过在第二步骤中形成组的目标图案要素之间的容许点处转印的图案切割线图案,并且
其中,当通过容许点处转印的所述图案切割线图案时,对要从基板制造的器件没有影响。
2.根据权利要求1的方法,其中,
在第二步骤中,伪图案要素被插入间隙被容许点填充的网格上的相邻的目标图案要素之间,并且,伪图案要素和间隙被容许点填充的相邻的目标图案要素形成组,并且,
在第三步骤中,产生多个掩模的图案的数据,使得与在第二步骤中形成组的伪图案要素和目标图案要素对应的掩模图案要素被布置于相同的掩模中。
3.根据权利要求2的方法,其中,伪图案要素被插入以连接间隙被容许点填充的网格上的相邻的目标图案要素。
4.根据权利要求2的方法,其中,伪图案要素是将被转印到基板的图案要素。
5.根据权利要求1的方法,其中,
在第二步骤中,间隙被容许点填充的网格上的相邻的目标图案要素向容许点扩展,并且,扩展的目标图案要素形成组,并且,
在第三步骤中,产生多个掩模的图案的数据,使得与在第二步骤中形成组的扩展的目标图案要素对应的掩模图案要素被布置于相同的掩模中。
6.根据权利要求1的方法,其中,在第三步骤中,定义成本函数,所述成本函数包含定义多个掩模的数量的函数,并且,产生多个掩模的图案的数据,使得成本函数的值通过使用整数规划满足基准值。
7.一种用于产生在用于曝光基板的曝光装置中使用的多个掩模的图案的数据的信息处理装置,包括:
被配置为产生多个掩模的图案的数据的处理单元,该处理单元执行以下的步骤:
第一步骤,根据以要在基板上形成的图案要素为交点的网格上的多个点,规定容许在构成要在基板上形成的目标图案的目标图案要素的点以外在基板上转印图案的容许点;
第二步骤,对于包含到相邻的目标图案要素的距离比曝光装置的分辨率极限短的目标图案要素的图案要素组,将间隙被容许点填充的网格上的相邻的目标图案要素形成组;和
第三步骤,产生多个掩模的图案的数据,使得与在第二步骤中形成组的目标图案要素对应的掩模图案要素被布置于相同的掩模中,
其中,目标图案是用于切割在基板上形成的一维布局的线图案的图案,
其中,通过在第二步骤中形成组的目标图案要素的点处转印的图案切割线图案,
其中,通过在第二步骤中形成组的目标图案要素之间的容许点处转印的图案切割线图案,并且
其中,当通过容许点处转印的所述图案切割线图案时,对要从基板制造的器件没有影响。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013033870A JP6141044B2 (ja) | 2013-02-22 | 2013-02-22 | 生成方法、プログラム及び情報処理装置 |
JP2013-033870 | 2013-02-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104007607A CN104007607A (zh) | 2014-08-27 |
CN104007607B true CN104007607B (zh) | 2018-01-26 |
Family
ID=51368335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410053642.8A Expired - Fee Related CN104007607B (zh) | 2013-02-22 | 2014-02-18 | 产生方法和信息处理装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8943446B2 (zh) |
JP (1) | JP6141044B2 (zh) |
KR (2) | KR20140105379A (zh) |
CN (1) | CN104007607B (zh) |
TW (1) | TWI536093B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6712527B2 (ja) | 2016-09-30 | 2020-06-24 | 株式会社ブイ・テクノロジー | プロキシミティ露光方法 |
US10318698B2 (en) * | 2016-12-14 | 2019-06-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for assigning color pattern |
CN114638189A (zh) * | 2022-03-16 | 2022-06-17 | 东方晶源微电子科技(北京)有限公司 | 一种解决掩模版着色边界冲突的方法、装置和计算机设备 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7018753B2 (en) * | 2003-05-05 | 2006-03-28 | Lsi Logic Corporation | Variable mask field exposure |
JP4585197B2 (ja) * | 2003-12-22 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | レイアウト設計方法およびフォトマスク |
JP4229829B2 (ja) * | 2003-12-26 | 2009-02-25 | Necエレクトロニクス株式会社 | ホールパターン設計方法、およびフォトマスク |
US7310797B2 (en) | 2005-05-13 | 2007-12-18 | Cadence Design Systems, Inc. | Method and system for printing lithographic images with multiple exposures |
US7745067B2 (en) * | 2005-07-28 | 2010-06-29 | Texas Instruments Incorporated | Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements |
JP2007258366A (ja) * | 2006-03-22 | 2007-10-04 | Toshiba Corp | パターン処理方法 |
US8073808B2 (en) * | 2007-04-19 | 2011-12-06 | D-Wave Systems Inc. | Systems, methods, and apparatus for automatic image recognition |
JP4779003B2 (ja) * | 2007-11-13 | 2011-09-21 | エーエスエムエル ネザーランズ ビー.ブイ. | フルチップ設計のパターン分解を行うための方法 |
JP5100625B2 (ja) * | 2008-12-11 | 2012-12-19 | 株式会社東芝 | パターンレイアウト設計方法 |
US8402396B2 (en) | 2009-09-29 | 2013-03-19 | The Regents Of The University Of California | Layout decomposition for double patterning lithography |
US8448120B2 (en) * | 2011-05-09 | 2013-05-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | RC extraction for single patterning spacer technique |
-
2013
- 2013-02-22 JP JP2013033870A patent/JP6141044B2/ja not_active Expired - Fee Related
-
2014
- 2014-01-22 TW TW103102266A patent/TWI536093B/zh not_active IP Right Cessation
- 2014-02-06 US US14/174,083 patent/US8943446B2/en not_active Expired - Fee Related
- 2014-02-14 KR KR1020140017053A patent/KR20140105379A/ko not_active IP Right Cessation
- 2014-02-18 CN CN201410053642.8A patent/CN104007607B/zh not_active Expired - Fee Related
-
2016
- 2016-08-01 KR KR1020160097715A patent/KR101682336B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
CN104007607A (zh) | 2014-08-27 |
KR101682336B1 (ko) | 2016-12-05 |
TWI536093B (zh) | 2016-06-01 |
US8943446B2 (en) | 2015-01-27 |
US20140245241A1 (en) | 2014-08-28 |
KR20160096573A (ko) | 2016-08-16 |
KR20140105379A (ko) | 2014-09-01 |
TW201433879A (zh) | 2014-09-01 |
JP6141044B2 (ja) | 2017-06-07 |
JP2014164054A (ja) | 2014-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101470344B (zh) | 用于对全芯片图案实施图案分解的方法 | |
US8327301B2 (en) | Routing method for double patterning design | |
US8402396B2 (en) | Layout decomposition for double patterning lithography | |
CN101539720B (zh) | 光掩模、半导体器件制造系统和半导体器件制造方法 | |
CN108155186A (zh) | 具有单元结构的半导体器件及其布局方法 | |
JP6108693B2 (ja) | パターン作成方法 | |
CN109585371A (zh) | 集成电路布局方法、结构和系统 | |
JP5024141B2 (ja) | パターンデータの作成方法、そのパターンデータを作成するプログラム、及び、そのプログラムを含む媒体 | |
KR20110117404A (ko) | 균일한 광 근접 효과 보정을 이용하는 반도체 소자의 제조 방법 | |
JP4229829B2 (ja) | ホールパターン設計方法、およびフォトマスク | |
CN104007607B (zh) | 产生方法和信息处理装置 | |
TW202001638A (zh) | 產生佈局圖之方法 | |
US20180164695A1 (en) | Multiple patterning decomposition and manufacturing methods for ic | |
JP2008235462A (ja) | 半導体集積回路の製造方法及び設計装置 | |
KR100690543B1 (ko) | 패턴 데이터 작성 방법, 패턴 데이터 작성 프로그램을 기록한 컴퓨터 판독 가능한 기록매체, 컴퓨터 및 반도체 장치의 제조 방법 | |
JP5665915B2 (ja) | マスクデータ作成方法 | |
JP2012244082A (ja) | 露光データの生成方法 | |
Nakajima et al. | Self-aligned quadruple patterning-aware routing | |
US20150040082A1 (en) | Layout decomposition method | |
Ait-Ferhat et al. | Combining lithography and Directed Self Assembly for the manufacturing of vias: Connections to graph coloring problems, Integer Programming formulations, and numerical experiments | |
JP6415154B2 (ja) | パターンの作成方法、プログラムおよび情報処理装置 | |
US6785871B2 (en) | Automatic recognition of an optically periodic structure in an integrated circuit design | |
Nakajima et al. | Self-aligned quadruple patterning-compliant placement | |
JP2005250308A (ja) | 露光用マスク群および露光用マスク群の製造方法 | |
JP2003188089A (ja) | 露光条件算出方法、露光条件算出プログラム、記録媒体、レチクルの製造方法、構造体の製造方法、装置及び露光条件算出サービス提供方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180126 Termination date: 20210218 |
|
CF01 | Termination of patent right due to non-payment of annual fee |