JP2008235462A - 半導体集積回路の製造方法及び設計装置 - Google Patents

半導体集積回路の製造方法及び設計装置 Download PDF

Info

Publication number
JP2008235462A
JP2008235462A JP2007071065A JP2007071065A JP2008235462A JP 2008235462 A JP2008235462 A JP 2008235462A JP 2007071065 A JP2007071065 A JP 2007071065A JP 2007071065 A JP2007071065 A JP 2007071065A JP 2008235462 A JP2008235462 A JP 2008235462A
Authority
JP
Japan
Prior art keywords
mask
wiring pattern
semiconductor integrated
integrated circuit
design rule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007071065A
Other languages
English (en)
Inventor
Toshio Kawamura
敏雄 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007071065A priority Critical patent/JP2008235462A/ja
Publication of JP2008235462A publication Critical patent/JP2008235462A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】配線を形成するためのマスクの共通化を図り、配線層に係るマスクコストを低減できるようにする。
【解決手段】第1の設計ルールに従って作成された主配線パターンを有する共通マスクと、緩和された第2の設計ルールに従って作成されたパターンを有するカスタマイズマスクとを用いた露光処理により、1つの配線層の配線パターンを形成するようにして、共通して使用する共通マスクにより形成される配線パターンの構成を、品種に応じてカスタマイズマスクにより変更し、第1の設計ルールでその都度マスクを作成することなく、品種毎に第2の設計ルールでカスタマイズマスクを作成するだけで所望の配線パターンを形成できるようにする。
【選択図】図1

Description

本発明は、半導体集積回路の製造方法及び設計装置に関し、特にマスタースライス方式の半導体集積回路に用いて好適なものである。
半導体集積回路の微細化が進むなかで、半導体集積回路の製造に要するマスクのコストが高騰している。半導体集積回路の微細化がさらに進むと、それに伴って開発費や開発期間の増大等によりマスクのコストがさらに高騰していくため、コストの削減が望まれている。
ゲートアレイやストラクチャードASIC(Application Specific Integrated Circuit)などのマスタースライス方式の半導体集積回路においては、マスクコストの低減を図るために、バルクを形成するためのマスクは共通化が進められている。しかし、配線を形成するためのマスクは製造する品種毎に作成されている。
すなわち、マスタースライス方式の半導体集積回路の製造では、バルクまでについては共通のマスクを用いるようにし、配線層については品種毎にカスタマイズされたマスクを用いている。その結果、バルク形成までのコスト低減は実現されるが、配線層についてのコスト低減は図られてなく、微細化に伴って半導体集積回路全体としての開発コストは増大する。
また、複数の配線層を有する半導体集積回路において、共通化可能な配線を下層配線層で形成し、その上位の配線層をカスタマイズするようにして、品種毎に必要となる専用マスクの枚数を削減させる配線方法が提案されている(例えば、特許文献1参照。)。また、ユーザに共通の第1の回路パターンをもつマスクと、ユーザ毎に変更される第2の回路パターンを持つマスク又は電子線描画データとを用いるようにして、第2の回路パターン部分のみをユーザ毎に製作することで開発時間を短縮させる方法が提案されている(例えば、特許文献2参照。)。
特開2002−299457号公報 特開平3−95915号公報
本発明は、配線を形成するためのマスクの共通化を図り、配線層に係るマスクコストを低減できるようにすることを目的とする。
本発明の半導体集積回路の製造方法は、共通マスクとカスタマイズマスクとを用いた露光処理により1つの配線層の配線パターンを形成する。共通マスクは、第1の設計ルールに従って作成された主配線パターンを有する。カスタマイズマスクは、緩和された第2の設計ルールに従って作成されたパターンを有する。
また、本発明の半導体集積回路の製造方法は、所定の設計ルールよりも緩和された設計ルールに従ってそれぞれ作成された第1の主配線パターンを有する第1のマスク及び第2の主配線パターンを有する第2のマスクとを用いた露光処理により1つの配線層の配線パターンを形成する。その際、隣接する第1の主配線パターンと第2の主配線パターンとを一定の間隔で形成する。
また、本発明の半導体集積回路の設計装置は、第1の設計ルールに従って作成された共通マスクにより形成される主配線パターンの構成を変更して半導体集積回路の設計データに応じた配線パターンとする変更情報を出力する変更情報出力手段と、出力された変更情報に応じて、緩和された第2の設計ルールで設計してカスタマイズマスクデータを出力するマスクデータ生成手段とを備える。
本発明によれば、微細化された第1の設計ルールで作成された共通マスクを共通で使用し、緩和された第2の設計ルールで作成されたカスタマイズマスクにより配線パターンの構成を品種に応じて変更する。これにより、第1の設計ルールでその都度マスクを作成する必要はなく、品種毎に第2の設計ルールでカスタマイズマスクを作成するだけで所望の配線パターンを形成することができ、半導体集積回路の配線を形成するためのマスクコストを大幅に低減することができる。
以下、本発明の実施形態を図面に基づいて説明する。
本実施形態が適用される半導体集積回路は、例えばマスタースライス方式の半導体集積回路であり、バルクまでについては従来と同様に作成されるものとし、以下では配線層における配線パターンの形成方法について説明する。なお、配線層の数は任意である。
本発明の一実施形態における半導体集積回路の配線パターンの形成方法の一例を、図1、図2及び図3を参照して説明する。図1、図2及び図3は、共通マスクにより形成される主配線パターンから、カスタマイズマスクにより配線パターンを削除して品種に応じた配線パターンを形成する場合について示している。
図1(A)に示すマスク(フォトマスク)11は、半導体集積回路の品種にかかわらず共通して使用される共通マスクである。共通マスク11は、マスクパターンとして縦方向に伸びるように作成された主配線パターン12を有する。主配線パターン12は、微細化された第1の設計ルールで作成されている。第1の設計ルールとしては、共通マスク11作成時において最も微細化されたテクノロジ(テクノロジ精度で最新のもの)を適用することが望ましい。
図1(B)に示すマスク(フォトマスク)13は、半導体集積回路の品種に応じて品種毎に作成され使用されるカスタマイズマスクである。カスタマイズマスク13は、共通マスク11により形成される配線パターンの構成を変更するためのマスクパターン14を有する。図1(B)に示す例においては、共通マスク11により形成される配線パターンを削除する部分以外にマスクが形成されている。マスクパターン14は、共通マスク11により形成される配線パターンを削除するためのものであり、微細化されている第1の設計ルールと同等の高い精度は要求されず、第1の設計ルールより緩和された第2の設計ルール(例えば、旧世代のルール、テクノロジ)で作成されている。
図1(C)は、図1(A)に示した共通マスク11と図1(B)に示したカスタマイズマスク13を重ね合わせた状態を模式的に示している。図1(A)に示した共通マスク11及び図1(B)に示したカスタマイズマスク13を用いて露光処理等を行うことにより、図1(D)に示すように、ある1つの配線層において半導体集積回路の品種に応じた配線パターン15が第1の設計ルールを満足するように形成される。
図2(A)〜図2(D)は、主配線パターンが横方向に伸びるように形成された場合を示している。図2(A)に示すマスク(フォトマスク)21は、半導体集積回路の品種にかかわらず共通して使用される共通マスクであり、マスクパターンとして横方向に伸びるように作成された主配線パターン22を有する。主配線パターン22は、第1の設計ルールで作成されている。
図2(B)に示すマスク(フォトマスク)23は、半導体集積回路の品種に応じて品種毎に作成され使用されるカスタマイズマスクであり、共通マスク21により形成される配線パターンの構成を変更するためのマスクパターン24を有する。図2(B)に示す例においては、共通マスク21により形成される配線パターンを削除する部分以外にマスクが形成されている。マスクパターン24は、共通マスク21により形成される配線パターンを削除するため、第1の設計ルールと同等の高い精度は要求されず、緩和された第2の設計ルールで作成されている。
図2(C)は、図2(A)に示した共通マスク21と図2(B)に示したカスタマイズマスク23を重ね合わせた状態を模式的に示している。図2(A)に示した共通マスク21及び図2(B)に示したカスタマイズマスク23を用いて露光処理等を行うことにより、図2(D)に示すように半導体集積回路の品種に応じた配線パターン25が第1の設計ルールを満足するように形成される。
図3は、上述のようにして図1(D)及び図2(D)に示すように形成された配線パターンを重ね合わせた状態、いわゆる直交配線が実現される様子を示している。
ここで、共通マスク11、21により形成される主配線パターンをカスタマイズマスク13、23により削除するには、露光処理として、ポジ型フォトレジストを用いた場合には、共通マスク、カスタマイズマスクをそれぞれ用いた2回の露光を行い、ネガ型フォトレジストを用いた場合には、マスクパターンをそれぞれ反転した共通マスクとカスタマイズマスクを重ね合わせて露光すれば良い。
以下に、ポジ型フォトレジストを用いての露光処理等により、共通マスクにより形成される主配線パターンをカスタマイズマスクにより削除する場合について説明する。
図4(A)〜図4(D)は、共通マスクにより形成される主配線パターンをカスタマイズマスクにより削除する際の処理方法を工程順に示す概略断面図である。図4(A)〜図4(D)には、2回のエッチング処理を行うことにより配線パターンを形成する場合を示している。
まず、図4(A)に示すように、下層配線層又はバルク層(詳細には、それらの上層の層間絶縁膜)上に配線材料膜(例えば、金属膜であるアルミニウム膜)31を形成(成膜)する。さらに、配線材料膜31上にポジ型フォトレジストを用いたレジスト膜32を形成し、共通マスク33を介して露光し現像する。これにより、形成されたレジストパターンをマスクとして、主配線パターンに対応する部位を除く配線材料膜31をエッチングにより除去した後、レジスト膜を除去することにより、図4(B)に示すように配線パターン34A、34B、34Cが形成される。
続いて、図4(C)に示すように、配線パターン34A、34B、34Cを覆うように配線パターン34A、34B、34C上にポジ型フォトレジストを用いたレジスト膜35を形成し、配線パターンを削除する部分がマスクされていないカスタマイズマスク36を介して露光し現像する。これにより、配線パターン34A、34C上にはマスクとしてのレジストパターンが形成されるが、配線パターン34B上にはマスクとしてのレジストパターンが形成されない。そして、形成されたレジストパターンをマスクとしてエッチングを行い、レジスト膜35を除去することにより、図4(D)に示すように配線パターン34A、34Cが形成される。
図5(A)〜図5(E)は、共通マスクにより形成される主配線パターンをカスタマイズマスクにより削除する際の他の処理方法を工程順に示す概略断面図である。図5(A)〜図5(E)には、多重露光により配線パターンを形成する場合を示している。
まず、図5(A)に示すように、下層配線層又はバルク層(詳細には、それらの上層の層間絶縁膜)上に配線材料膜(例えば、金属膜であるアルミニウム膜)41を形成(成膜)する。さらに、配線材料膜41上にポジ型フォトレジストを用いたレジスト膜42を形成し、共通マスク43を介して露光する。これにより、図5(B)に示すように、領域44A、44B、44C、44Dにおけるレジスト膜42には光が照射され、領域45A、45B、45Cにおけるレジスト膜42には光は照射されない。
続いて、配線パターンを削除する部分がマスクされていないカスタマイズマスク46を介して露光する。これにより、共通マスク43を用いた露光処理では光が照射されていない領域45Bについても光が照射される。したがって、図5(D)に示すように、領域44A、44D、47におけるレジスト膜42には光が照射され、領域45A、45Cにおけるレジスト膜42には光は照射されていない状態となる。
その後、現像を行い、形成されたレジストパターンをマスクとして、配線パターンに対応する部位を除く配線材料膜41をエッチングにより除去した後、レジスト膜を除去することにより、図5(E)に示すように配線パターン48A、48Bが形成される。
次に、本発明の一実施形態における半導体集積回路の配線パターンの形成方法の他の例を、図6及び図7を参照して説明する。図6及び図7は、共通マスクにより形成される主配線パターンに対して、カスタマイズマスクにより配線パターンを追加して品種に応じた配線パターンを形成する場合について示している。
図6(A)に示すマスク(フォトマスク)61は、半導体集積回路の品種にかかわらず共通して使用される共通マスクである。共通マスク61は、マスクパターンとして複数の配線パターン片が一定の間隔で配置された主配線パターン62を有する。主配線パターン62は、微細化された第1の設計ルールに従って作成されている。第1の設計ルールとしては、共通マスク61作成時において最も微細化されたテクノロジ(テクノロジ精度で最新のもの)を適用することが望ましい。
図6(B)に示すマスク(フォトマスク)63は、半導体集積回路の品種に応じて品種毎に作成され使用されるカスタマイズマスクである。カスタマイズマスク63は、共通マスク61により形成される配線パターンの構成を変更するためのマスクパターン64を有する。図6(B)に示す例においては、共通マスク61により形成される配線パターンをつなぐ部分にマスクが形成されている。マスクパターン64は、共通マスク61により形成される配線パターンを接続して所望の配線パターンとするためのものであり、第1の設計ルールと同等の高い精度は要求されないため、第1の設計ルールより緩和された第2の設計ルールで作成されている。
図6(A)に示した共通マスク61及び図6(B)に示したカスタマイズマスク63を用いて露光処理等を行うことにより、図6(C)に示すように、主配線パターン62を構成する配線パターン片が適宜接続され、ある1つの配線層において半導体集積回路の品種に応じた配線パターン65が第1の設計ルールを満足するように形成される。
図7(A)〜図7(C)は、主配線パターンを構成する配線パターン片を千鳥格子状に配置した場合を示している。図7(A)に示すマスク(フォトマスク)71は、半導体集積回路の品種にかかわらず共通して使用される共通マスクであり、マスクパターンとして複数の配線パターン片が一定の間隔かつ千鳥格子状に配置された主配線パターン72を有する。主配線パターン72は、第1の設計ルールに従って作成されている。
図7(B)に示すマスク(フォトマスク)73は、半導体集積回路の品種に応じて品種毎に作成され使用されるカスタマイズマスクであり、共通マスク71により形成される配線パターンの構成を変更するためのマスクパターン74を有する。図7(B)に示す例においては、共通マスク71により形成される配線パターンをつなぐ部分にマスクが形成されている。マスクパターン74は、第1の設計ルールと同等の高い精度は要求されないため、第1の設計ルールより緩和された第2の設計ルールで作成されている。
図7(A)に示した共通マスク71及び図7(B)に示したカスタマイズマスク73を用いて露光処理等を行うことにより、図7(C)に示すように、主配線パターン72を構成する配線パターン片が適宜接続され、ある1つの配線層において半導体集積回路の品種に応じた配線パターン75が第1の設計ルールを満足するように形成される。
ここで、共通マスク61、71により形成される主配線パターンに、それを接続する(つなぐ)ためのパターンをカスタマイズマスク63、73により追加するには、露光処理として、ポジ型フォトレジストを用いた場合には、共通マスクとカスタマイズマスクを重ね合わせて露光を行い、ネガ型フォトレジストを用いた場合には、マスクパターンをそれぞれ反転した共通マスク、カスタマイズマスクをそれぞれ用いて2回の露光を行えば良い。
なお、図6及び図7に示したように、共通マスクにより形成される主配線パターンに、カスタマイズマスクにより配線パターンを追加して品種に応じた配線パターンを形成する場合には、使用されない主配線パターンについては残しても良く、ダミーパターンとして層間絶縁膜の平坦性を向上させることができる。
以上のように、本実施形態によれば、半導体集積回路の品種にかかわらず、共通して使用するための主配線パターンを有する共通マスクを微細化された第1の設計ルールで作成し、配線パターンの構成を品種に応じて変更するためのパターンを有するカスタマイズマスクを第1の設計ルールより緩和された第2の設計ルールで作成する。これにより、共通マスクは、最初に1度作成すれば半導体集積回路の各品種で共通に使用できる。したがって、品種毎に第1の設計ルールでマスクを作成する必要はなく、精度が低い第2の設計ルールでカスタマイズマスクを作成するだけで良いので、配線形成に係るマスクコストを大幅に低減することができる。
なお、上述した説明では、共通マスクにより形成される主配線パターンに対して、カスタマイズマスクにより配線パターンを削除する場合と追加する場合とをそれぞれ分けて説明したが、共通マスクにより形成される主配線パターンに対する配線パターンの削除及び追加の両方を行うようにしても良い。
次に、本発明の一実施形態における半導体集積回路の配線パターンの形成方法のその他の例を、図8を参照して説明する。上述した説明では、共通マスクは、微細化された第1の設計ルールに従って作成するようにしているが、以下に説明する例では、共通マスクを第1の設計ルールのn倍のルール間隔で作成したn枚のマスクにより構成し、これらを重ね合わせるように用いることで、第1の設計ルールに従った主配線パターンを構成する。なお、以下では一例として、共通マスクを第1の設計ルールの2倍のルール間隔で作成した2枚のマスクにより構成する場合について説明する。
図8(A)に示すマスク(フォトマスク)81は、第1のマスクであり、マスクパターンとして第1の主配線パターン82を有する。第1の主配線パターン82は、微細化された第1の設計ルールに規定される間隔の2倍の間隔で作成されている。
図8(B)に示すマスク(フォトマスク)83は、第2のマスクであり、マスクパターンとして第2の主配線パターン84を有する。主配線パターン84は、第2の主配線パターン82と同様に、第1の設計ルールに規定される間隔の2倍の間隔で作成されている。
ここで、主配線パターン82、84は、異なる位置に形成される配線パターンであり、図8(A)に示した第1のマスク81及び図8(B)に示した第2のマスク83を用いて露光処理等を行うことにより、図8(C)に示すように、第1の設計ルールを満足し、かつ一定の間隔で交互に第1の主配線パターンと第2の主配線パターンとが形成される。なお、図8においては、主配線パターンが縦方向に伸びる場合を示しているが、主配線パターンが横方向に伸びる場合であっても同様に構成することが可能である。
図8に示すようにして、第1の設計ルールよりも緩和された設計ルールで作成したマスクを用いて、第1の設計ルールを満足する配線パターンを形成するようにした場合には、さらにマスクコストを低減することができる。
図9は、本実施形態における半導体集積回路の設計装置の構成例を示す図である。本実施形態における半導体集積回路の設計装置は、変更情報出力部91及びマスクデータ生成部92を有し、上述したカスタマイズマスクを作成するためのカスタマイズマスクデータを生成し出力する。
変更情報出力部91は、設計対象の半導体集積回路の設計データD1、及び上述したように第1の設計ルールで作成された主配線パターンを有する共通マスクの共通マスクデータD2が入力される。変更情報出力部91は、設計データD1と共通マスクデータD2に基づいて、主配線パターンの構成を変更して半導体集積回路の配線層毎に品種に応じた配線パターン、すなわち設計データD1に応じた配線パターンにするための変更情報を取得しマスクデータ生成部92に出力する。具体的には、変更情報出力部91は、設計データD1と共通マスクデータD2とを比較し、品種に応じた配線パターンにするために主配線パターンに対して削除あるいは追加すべきパターンの情報を取得して変更情報として出力する。
マスクデータ生成部92は、変更情報出力部91からの変更情報に基づいて、変更情報に応じたパターンを第2の設計ルールで設計する。さらに、マスクデータ生成部92は、設計したカスタマイズマスクを作成するためのカスタマイズマスクデータD3を出力する。
なお、上述した本実施形態における半導体集積回路の設計装置は、コンピュータのCPUあるいはMPU、RAM、ROMなどで構成できるものであり、RAMやROMに記憶されたプログラムが動作することによって実現でき、前記プログラムは本発明の実施形態に含まれる。また、コンピュータが前記機能を果たすように動作させるプログラムを、例えばCD−ROMのような記録媒体に記録し、コンピュータに読み込ませることによって実現できるものであり、前記プログラムを記録した記録媒体は本発明の実施形態に含まれる。前記プログラムを記録する記録媒体としては、CD−ROM以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。
また、コンピュータがプログラムを実行し処理を行うことにより、上述の実施形態の機能が実現されるプログラムプロダクトは、本発明の実施形態に含まれる。前記プログラムプロダクトとしては、上述の実施形態の機能を実現するプログラム自体、前記プログラムが読み込まれたコンピュータ、ネットワークを介して通信可能に接続されたコンピュータに前記プログラムを提供可能な送信装置、及び当該送信装置を備えるネットワークシステム等がある。
また、コンピュータが供給されたプログラムを実行することにより上述の実施形態の機能が実現されるだけでなく、そのプログラムがコンピュータにおいて稼働しているOS(オペレーティングシステム)あるいは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合や、供給されたプログラムの処理の全てあるいは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合も、かかるプログラムは本発明の実施形態に含まれる。
また、本発明をネットワーク環境で利用するべく、全部あるいは一部のプログラムが他のコンピュータで実行されるようになっていても良い。
また、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
(付記1)第1の設計ルールに従って作成された主配線パターンを有する共通マスクと、前記第1の設計ルールよりも緩和された第2の設計ルールに従って作成されたパターンを有するカスタマイズマスクとを用いた露光処理により、1つの配線層の配線パターンを形成することを特徴とする半導体集積回路の製造方法。
(付記2)前記カスタマイズマスクにより、前記共通マスクにより形成される前記主配線パターンを削除することを特徴とする付記1記載の半導体集積回路の製造方法。
(付記3)前記カスタマイズマスクにより、前記共通マスクにより形成される前記主配線パターンに配線パターンを追加することを特徴とする付記1又は2記載の半導体集積回路の製造方法。
(付記4)所定の設計ルールよりも緩和された設計ルールに従って作成された第1の主配線パターンを有する第1のマスクと、前記緩和された設計ルールに従って作成された第2の主配線パターンを有する第2のマスクとを用いた露光処理により、隣接する前記第1の主配線パターンと前記第2の主配線パターンとを一定の間隔で形成して1つの配線層の配線パターンを形成することを特徴とする半導体集積回路の製造方法。
(付記5)前記第1の主配線パターンと前記第2の主配線パターンとが一定の間隔で交互に形成されることを特徴とする付記4記載の半導体集積回路の製造方法。
(付記6)半導体集積回路の設計データと、第1の設計ルールに従って作成された主配線パターンを有する共通マスクの共通マスクデータとに基づいて、配線層単位で前記主配線パターンの構成を変更して前記設計データに応じた配線パターンとする変更情報を出力する変更情報出力手段と、
前記変更情報出力手段から出力された変更情報に応じて、前記第1の設計ルールよりも緩和された第2の設計ルールで設計してカスタマイズマスクデータを出力するマスクデータ生成手段とを備えることを特徴とする半導体集積回路の設計装置。
(付記7)前記変更情報出力手段は、前記半導体集積回路の設計データと前記共通マスクデータとを比較し、前記主配線パターンに対して削除及び/又は追加するパターン情報を前記変更情報として出力することを特徴とする付記6記載の半導体集積回路の設計装置。
(付記8)半導体集積回路の設計データと、第1の設計ルールに従って作成された主配線パターンを有する共通マスクの共通マスクデータとに基づいて、配線層単位で前記主配線パターンの構成を変更して前記設計データに応じた配線パターンとする変更情報を出力する工程と、
前記変更情報に応じて、前記第1の設計ルールよりも緩和された第2の設計ルールで設計してカスタマイズマスクデータを出力する工程とを有することを特徴とする半導体集積回路の設計方法。
本発明の実施形態における配線パターンの形成方法の一例を示す図である。 本実施形態における配線パターンの形成方法の一例を示す図である。 本実施形態における配線パターンの形成方法の一例を示す図である。 共通マスクにより形成される主配線パターンをカスタマイズマスクにより削除する際の処理方法を工程順に示す概略断面図である。 共通マスクにより形成される主配線パターンをカスタマイズマスクにより削除する際の他の処理方法を工程順に示す概略断面図である。 本実施形態における配線パターンの形成方法の他の例を示す図である。 本実施形態における配線パターンの形成方法の他の例を示す図である。 本実施形態における配線パターンの形成方法のその他の例を示す図である。 本実施形態における半導体集積回路の設計装置の構成例を示す図である。
符号の説明
11、21、61、71 共通マスク
12、22、62、72 主配線パターン
13、23、63、73 カスタマイズマスク
14、24、64、74 マスクパターン
15、25、65、75 配線パターン
91 変更情報出力部
92 マスクデータ生成部
D1 設計データ
D2 共通マスクデータ
D3 カスタマイズマスクデータ

Claims (5)

  1. 第1の設計ルールに従って作成された主配線パターンを有する共通マスクと、前記第1の設計ルールよりも緩和された第2の設計ルールに従って作成されたパターンを有するカスタマイズマスクとを用いた露光処理により、1つの配線層の配線パターンを形成することを特徴とする半導体集積回路の製造方法。
  2. 前記カスタマイズマスクにより、前記共通マスクにより形成される前記主配線パターンを削除することを特徴とする請求項1記載の半導体集積回路の製造方法。
  3. 前記カスタマイズマスクにより、前記共通マスクにより形成される前記主配線パターンに配線パターンを追加することを特徴とする請求項1又は2記載の半導体集積回路の製造方法。
  4. 所定の設計ルールよりも緩和された設計ルールに従って作成された第1の主配線パターンを有する第1のマスクと、前記緩和された設計ルールに従って作成された第2の主配線パターンを有する第2のマスクとを用いた露光処理により、隣接する前記第1の主配線パターンと前記第2の主配線パターンとを一定の間隔で形成して1つの配線層の配線パターンを形成することを特徴とする半導体集積回路の製造方法。
  5. 半導体集積回路の設計データと、第1の設計ルールに従って作成された主配線パターンを有する共通マスクの共通マスクデータとに基づいて、配線層単位で前記主配線パターンの構成を変更して前記設計データに応じた配線パターンとする変更情報を出力する変更情報出力手段と、
    前記変更情報出力手段から出力された変更情報に応じて、前記第1の設計ルールよりも緩和された第2の設計ルールで設計してカスタマイズマスクデータを出力するマスクデータ生成手段とを備えることを特徴とする半導体集積回路の設計装置。
JP2007071065A 2007-03-19 2007-03-19 半導体集積回路の製造方法及び設計装置 Pending JP2008235462A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007071065A JP2008235462A (ja) 2007-03-19 2007-03-19 半導体集積回路の製造方法及び設計装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007071065A JP2008235462A (ja) 2007-03-19 2007-03-19 半導体集積回路の製造方法及び設計装置

Publications (1)

Publication Number Publication Date
JP2008235462A true JP2008235462A (ja) 2008-10-02

Family

ID=39907935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007071065A Pending JP2008235462A (ja) 2007-03-19 2007-03-19 半導体集積回路の製造方法及び設計装置

Country Status (1)

Country Link
JP (1) JP2008235462A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012027058A (ja) * 2010-07-20 2012-02-09 Fujitsu Semiconductor Ltd パターンデータ生成プログラム及びパターンデータ生成装置
WO2012036205A1 (ja) * 2010-09-14 2012-03-22 株式会社ニコン パターン形成方法及びデバイス製造方法
US8551888B2 (en) 2010-11-23 2013-10-08 Samsung Electronics Co., Ltd. Method of forming patterns for semiconductor device
US9293343B2 (en) 2014-07-02 2016-03-22 Samsung Electronics Co., Ltd. Method of forming patterns of semiconductor device
US9311439B2 (en) 2014-01-09 2016-04-12 Samsung Electronics Co., Ltd. Methods of patterning wafers using self-aligned double patterning processes
CN106463350A (zh) * 2014-06-13 2017-02-22 英特尔公司 通过选择性削减规则网格的垂直沟道晶体管制造工艺

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012027058A (ja) * 2010-07-20 2012-02-09 Fujitsu Semiconductor Ltd パターンデータ生成プログラム及びパターンデータ生成装置
WO2012036205A1 (ja) * 2010-09-14 2012-03-22 株式会社ニコン パターン形成方法及びデバイス製造方法
JP2012064939A (ja) * 2010-09-14 2012-03-29 Nikon Corp パターン形成方法及びデバイス製造方法
US8795953B2 (en) 2010-09-14 2014-08-05 Nikon Corporation Pattern forming method and method for producing device
TWI555054B (zh) * 2010-09-14 2016-10-21 尼康股份有限公司 圖案形成方法及元件製造方法
US8551888B2 (en) 2010-11-23 2013-10-08 Samsung Electronics Co., Ltd. Method of forming patterns for semiconductor device
US9311439B2 (en) 2014-01-09 2016-04-12 Samsung Electronics Co., Ltd. Methods of patterning wafers using self-aligned double patterning processes
CN106463350A (zh) * 2014-06-13 2017-02-22 英特尔公司 通过选择性削减规则网格的垂直沟道晶体管制造工艺
JP2017520908A (ja) * 2014-06-13 2017-07-27 インテル・コーポレーション 規則的なグリッドの選択的削減による縦型チャネルトランジスタ製造処理
US10361090B2 (en) 2014-06-13 2019-07-23 Intel Corporation Vertical channel transistors fabrication process by selective subtraction of a regular grid
US9293343B2 (en) 2014-07-02 2016-03-22 Samsung Electronics Co., Ltd. Method of forming patterns of semiconductor device

Similar Documents

Publication Publication Date Title
US7934177B2 (en) Method and system for a pattern layout split
US8151225B2 (en) Pattern layout designing method, semiconductor device manufacturing method, and computer program product
US8423923B2 (en) Optical proximity correction method
JP2008235462A (ja) 半導体集積回路の製造方法及び設計装置
JP2007242823A (ja) 荷電粒子線描画データの作成方法
CN104051271A (zh) 在FinFET中扩展伪单元插入的工艺
JP6366412B2 (ja) パターン形成方法
US20130062771A1 (en) Design method of wiring layout, semiconductor device, program for supporting design of wiring layout, and method for manufacturing semiconductor device
JP2005084101A (ja) マスクパターンの作製方法、半導体装置の製造方法、マスクパターンの作製システム、セルライブラリ、フォトマスクの製造方法
JP2014081472A (ja) 光近接効果補正方法、処理装置、プログラム、マスクの製造方法、及び半導体装置の製造方法
US20120220136A1 (en) Pattern data generating apparatus, pattern data generating method, and pattern forming method
CN104007607B (zh) 产生方法和信息处理装置
CN111490042A (zh) 半导体器件、制造半导体器件的方法及其系统
JP4431574B2 (ja) 電子ビーム露光データ補正方法
US8875063B2 (en) Mask layout formation
JP2006080224A (ja) パターンデータの補正方法、フォトマスクの製造方法、半導体装置の製造方法及びプログラム
US20180180989A1 (en) Modifying design layer of integrated circuit (ic)
JP2007123342A (ja) 半導体装置の製造方法。
JP2012244082A (ja) 露光データの生成方法
JP2001022049A (ja) マスク製作方法及びマスクパターンデータ作成装置並びに記録媒体
JP4843654B2 (ja) 描画パターンの生成方法、フォトマスクの製造方法及び半導体装置の製造方法
US9268893B2 (en) Photolithography mask synthesis for spacer patterning
JP2007258366A (ja) パターン処理方法
KR100770815B1 (ko) 평가 패턴의 작성 방법 및 컴퓨터 프로그램을 기록한 컴퓨터 판독가능 기록 매체
JPH10256255A (ja) 半導体集積回路装置のパターン発生方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731