TWI555054B - 圖案形成方法及元件製造方法 - Google Patents

圖案形成方法及元件製造方法 Download PDF

Info

Publication number
TWI555054B
TWI555054B TW100132985A TW100132985A TWI555054B TW I555054 B TWI555054 B TW I555054B TW 100132985 A TW100132985 A TW 100132985A TW 100132985 A TW100132985 A TW 100132985A TW I555054 B TWI555054 B TW I555054B
Authority
TW
Taiwan
Prior art keywords
pattern
line
film
space
wafer
Prior art date
Application number
TW100132985A
Other languages
English (en)
Other versions
TW201214516A (en
Inventor
馬立稔和
大和壯一
藤原朋春
Original Assignee
尼康股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 尼康股份有限公司 filed Critical 尼康股份有限公司
Publication of TW201214516A publication Critical patent/TW201214516A/zh
Application granted granted Critical
Publication of TWI555054B publication Critical patent/TWI555054B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

圖案形成方法及元件製造方法
本發明係關於於基板形成圖案之圖案形成方法、及使用該圖案形成方法之元件製造方法。
在用以製造半導體元件等電子元件或微形元件等之微影製程中所使用、使用例如遠紫外區至真空紫外區之紫外光之曝光裝置，為了提高解析度，係進行了曝光波長之短波長化、照明條件之最佳化、以及液浸法之適用等。最近，為了形成較曝光裝置之解析極限更微細之間距之週期性電路圖案，而提出了間距分割法(Pitch-Splitting Process)及間隔物雙圖案化法(Spacer Double Patterning Process,Spacer transfer Process或Sidewall transfer Process)(參照例如非專利文獻1)。
前者之間距分割法大分為雙重曝光法(Double Exposure Process)與雙重圖案化法(Double Patterning Process)。雙重曝光法中，係在將具有最終形成之元件圖案之兩倍間距之第1及第2光罩圖案之像以彼此錯開之狀態轉印於非線性光阻後，進行蝕刻等(參照例如非專利文獻2)。又，雙重圖案法中，係於該第1光罩圖案之像之曝光與該第2光罩圖案之像之曝光之間執行蝕刻等程序。
後者之間隔物雙圖案化法(間隔物程序法)中，藉由例如元件圖案之兩倍間距之光罩圖案之像之曝光及顯影，形成間距之1/4之複數個線圖案，於各線圖案之兩側之空間部(側壁部)推積間隔物後，例如藉由除去各線圖案而得到間距為1/2之圖案(參照例如非專利文獻3)。
[非專利文獻1]Andrew J. Hazelton et al.,“Double-patterning requirements for optical lithography and prospects for optical extension without double patterning,”J. Micro/Nanolith. MEMS MOEMS,(美國)Vol.8(1),011003,Jan-Mar(2009)
[非專利文獻2]　H.Ohki et al.“Experimental study on non-linear multiple exposure method,”Proc. SPIE(美國)3051,p.85-93(1997)
[非專利文獻3]W. Jung et al.,“Patterning with amorphous carbon spacer for expanding the resolution limit of current lithography tool,”Proc.SPIE(美國)6520,65201C(2007)
根據習知之間距分割法或間隔物雙圖案化法所構成之圖案形成方法，能形成較曝光裝置之解析極限更微細之間距之週期性電路圖案。然而，習知之圖案形成方法，難以高精度地形成包含較曝光裝置之解析極限更微細之非週期性部分之電路圖案。
本發明有鑑於上述情事，其目的在於能形成較曝光裝置之解析極限更微細之圖案。
根據本發明之第1態樣，提供一種圖案形成方法，其特徵在於：於基板上形成具有第1線圖案之第1圖案；以覆蓋前述第1圖案之方式形成第1薄膜；於前述第1薄膜上形成第2圖案，該第2圖案具有延伸於與前述第1線圖案交叉之方向之第2線圖案；以覆蓋前述第2圖案之方式形成感光層；以與前述第2圖案之至少一部分重疊之方式於前述感光層形成具有第1開口部之第3圖案；透過形成於前述感光層之前述第3圖案之前述第1開口部除去前述第1薄膜之一部分，並於前述第1薄膜形成第2開口部；透過前述第1薄膜之前述第2開口部除去前述第1圖案之一部分；除去前述第1薄膜及前述第2圖案。
根據本發明之第2態樣，提供一種圖案形成方法，其特徵在於：於基板上形成具有於既定方向交互排列之複數個第1線圖案與第1空間之第1線與空間圖案；於該第1線與空間圖案上，形成具有於與前述既定方向交叉之方向交互排列之複數個第2線圖案與第2空間之第2線與空間圖案；將第1線與空間圖案之複數個第1線與第2線與空間圖案之複數個第2空間重疊之複數個重複區域所存在之第1線之一部分區域，以區劃該第1線圖案之一部分區域之一對第2線作為光罩加以蝕刻除去；藉由除去第2線與空間圖案，形成第1線與空間圖案之第1線一部分已除去之非週期之線與空間圖案。
根據本發明之第3態樣，提供一種元件製造方法，其包含：使用本發明之第1或第2態樣之圖案形成方法於基板上形成已除去既定圖案之一部分之圖案之步驟。
根據本發明之第4態樣，提供一種元件製造方法，其使用本發明之第1或第2態樣之圖案形成方法。
根據本發明，能形成較曝光裝置之解析極限更微細之圖案。
[第1實施形態]
參照圖1～圖16說明本發明之第1實施形態。首先，說明本實施形態中為了形成半導體元件等電子元件或微型元件等之電路圖案而使用之圖案形成系統之一例。
圖1(A)係顯示本實施形態之圖案形成系統之主要部位，圖1(B)係顯示圖1(A)中之曝光裝置(本實施形態中，作為曝光裝置之一例係顯示掃描步進機)100之概略構成。圖1(A)中，該圖案形成系統包含曝光裝置100、對晶圓等基板進行光阻(感光材料)之塗布及顯影之塗布顯影機200、薄膜形成裝置300、對晶圓進行乾燥及濕潤之蝕刻之蝕刻裝置400、在此等裝置間進行晶圓之搬送之搬送系統500、以及主電腦(未圖示)等。
圖1(B)中，曝光裝置100具備照明系統10、保持被透過照明系統10之曝光用照明光(曝光用光)IL照明之標線片R之標線片載台RST、包含使從標線片R射出之照明光IL投射於晶圓W(基板)表面之投影光學系統PL之投影單元PU、以及保持晶圓W之晶圓載台WST。曝光裝置100液具備統籌控制裝置整體之動作之電腦所構成之主控制裝置(未圖示)等。以下，圖1(B)中，將沿與投影光學系統PL之光軸AX平行之方向之軸設為Z軸、將沿與Z軸正交之平面(大致水平面)內標線片R與晶圓W被相對掃描之方向之軸稱為Y軸、將沿與Z軸及Y軸正交之方向之軸設為X軸，並將繞X軸、Y軸、以及Z軸之旋轉(傾斜)方向分別設為θx、θy、以及θz方向。
照明系統10如例如美國發明專利申請公開第2003/025890號說明書等所揭示，包含產生照明光IL之光源與以照明光IL照明標線片R之照明光學系統。作為照明光IL，例如使用ArF準分子雷射光(波長193nm)。此外，作為照明光IL，亦能使用KrF準分子雷射光(波長248nm)、YAG雷射或固態雷射(半導體雷射等)之諧波或水銀燈之亮線(i線等)等。
照明光學系統具有偏光控制光學系統、光量分布形成光學系統(例如繞射光學元件或空間光調變器等)、包含光學積分器(例如複眼透鏡或棒狀積分器(內面反射型積分器)等)等之照度均一化光學系統、以及標線片遮簾(可變視野光闌)等(均未圖示)。照明系統10，係將以標線片遮簾規定之標線片R之圖案面(下面)之於X方向細長之狹縫狀照明區域IAR以2極照明、4極照明、環帶照明、同調因子(σ值)較小之照明或通常照明等之照明條件，藉由既定偏光狀態之照明光IL以大致均一之照度分布進行照明。
又，藉由真空吸附等保持標線片R之標線片載台RST，係於標線片底座(未圖示)之與XY平面平行之上面，以能以一定速度移動於Y方向且能調整X方向、Y方向之位置、以及θz方向之旋轉角之方式被載置。標線片載台RST之位置資訊係藉由包含複數軸之雷射干涉儀之標線片干涉儀18透過移動鏡14(或載台之經鏡面加工之側面)以例如0.5～0.1nm程度之分析能力隨時檢測。藉由根據標線片干涉儀18之測量值控制包含線性馬達等之標線片載台驅動系統(未圖示)，而控制標線片載台RST之位置及速度。
又，配置於標線片載台RST下方之投影單元PU包含鏡筒24與具有以既定位置關係保持於該鏡筒24內之複數個光學元件之投影光學系統PL。投影光學系統PL例如為兩側遠心且具有既定投影倍率β(例如1/4倍、1/5倍等之縮小倍率)。藉由通過標線片R之照明光IL，透過投影光學系統PL使標線片R之照明區域IAR內之電路圖案之像形成於晶圓W之一個照射區域內之曝光區域IA(與照明區域IAR共軛之區域)。作為本實施形態之基板之晶圓W，例如包含於由矽(或亦可係SOI(silicon on insulator)等)構成之直徑為200mm或300mm程度之圓板狀基材表面形成有圖案形成用薄膜(氧化膜、金屬膜、聚矽膜等)者。再者，於曝光對象之晶圓W表面，以既定厚度(例如數10nm～200nm程度)塗布光阻(感光材料)。
又，曝光裝置100由於係進行適用液浸法之曝光(曝光方法)，因此具備將液體Lq供應至投影光學系統PL所具備之複數個光學元件中最靠像面側(晶圓W側)之光學元件即前端透鏡26與晶圓之間之局部液浸裝置30。藉由局部液浸裝置30，僅於晶圓W之上面一部分區域形成液浸區域。此局部液浸裝置30具備配置成包圍鏡筒24之下端部周圍、亦即包圍前端透鏡26之周圍之嘴單元32。嘴單元32之液體Lq之供應口透過供應流路及供應管34A連接於液體供應裝置(未圖示)。嘴單元32之液體Lq之回收口透過回收流路及回收管34B連接於液體回收裝置(未圖示)。局部液浸裝置30之詳細構成，揭示於美國發明專利申請公開第2007/242247號說明書等，援用此文獻作為本文記載之一部分。
又，晶圓載台WST係於底盤12之與XY平面平行之上面12a以可移動於Y方向之方式被載置。晶圓載台WST具備載台本體20、搭載於載台本體20上面之晶圓台WTB、設於載台本體20內且驅動相對載台本體20之晶圓台WTB(晶圓W)之Z方向位置(Z位置)及θx方向、θy方向之傾斜角之Z調平機構。於晶圓台WTB設有藉由真空吸附等將晶圓W保持於大致與XY平面平行之吸附面上之晶圓保持具(未圖示)。於晶圓台WTB上面之晶圓保持具(晶圓W)之周圍，設有與晶圓W表面(晶圓面)為大致同一面且具有已對液體Lq進行撥液化處理之表面之平板狀板體(撥液板)28。
又，例如設有與美國發明專利第5,448,332號說明書等所揭示者相同之構成即測量晶圓面之複數個測量點之Z位置之斜入射方式之自動聚焦感測器(未圖示)。在曝光中，係根據此自動聚焦感測器之測量值驅動晶圓載台WST之Z調平機構以使晶圓面對焦於投影光學系統PL之像面。
又，於晶圓台WTB之Y方向及X方向之端面分別藉由鏡面加工而形成有反射面。藉由從構成晶圓干涉儀16之複數軸雷射干涉儀對該反射面(亦可係移動鏡)分別投射干涉儀光束，而以例如0.5～0.1nm程度之分析能力測量晶圓載台WST之位置資訊(至少包含X方向、Y方向之位置、以及θz方向之旋轉角)。根據此測量值控制包含線性馬達等之晶圓載台驅動系統(未圖示)，來控制晶圓載台WST之位置及速度。此外，晶圓載台WST之位置資訊亦可由具有繞射格子狀之標尺與檢測讀頭之編碼器方式之檢測裝置測量。
又，曝光裝置100具備測量晶圓W之既定對準標記之位置之晶圓對準系統AL、以及為了測量標線片R之對準標記之藉投影光學系統PL產生之像之位置而內藏於晶圓載台WST之空間像測量系統(未圖示)。使用此等空間像測量系統(標線片對準系統)及晶圓對準系統AL進行標線片R與晶圓W之各照射區域之對準。
在晶圓W之曝光時，藉由將晶圓載台WST步進移動於X方向、Y方向，晶圓W之曝光對象之照射區域移動至曝光區域IA之前方側。進而，從局部液浸裝置30對投影光學系統PL與晶圓W之間供應液體Lq。接著，一邊將標線片R之圖案一部分之藉投影光學系統PL產生之像投影至晶圓W之一個照射區域，一邊透過標線片載台RST及晶圓載台WST使標線片R及晶圓W同步移動於Y方向，藉此於該照射區域掃描曝光標線片R之圖案之像。藉由反覆該步進移動與掃描曝光，而以步進掃描方式及液浸方式於晶圓W之各照射區域分別曝光標線片R之圖案之像。
其次，本實施形態中作為製造對象之電路圖案，例如圖2之部分放大圖所示，係作為半導體元件之SRAM(Static RAM)之閘單元用之電路圖案70。此外，以下將線與間隔圖案稱為L&S圖案。電路圖案70係在晶圓之基材36表面，將線寬d之線圖案72及寬度d之空間部73於週期方向(以下為X方向)以間距(週期)2d排列之第1之L&S圖案71中除去複數個線圖案72之一部分所形成者。例如，圖2中，電路圖案70係第1之L&S圖案71中從相隔一個之線圖案在正交於X方向之Y方向除去寬度d之部分而形成有複數個分離部74A～74F(非週期性之部分)者。此外，本實施形態中圖2之X軸及Y軸之方向，係與在將形成圖2之電路圖案70之晶圓W載置於圖1(B)之曝光裝置100之晶圓載台WST之情形下曝光裝置100中之X軸及Y軸方向平行。
本實施形態中，線寬d較液浸型曝光裝置100之解析極限(在週期性圖案之情形為半間距)更微細。因此，第1之L&S圖案71之線寬d較曝光裝置100之解析極限更微細。再者，電路圖案70亦係包含較曝光裝置100之解析極限更微細之寬度d之非週期性部分之圖案。例如，線寬d為曝光裝置100之解析極限之大致1/2，換言之，曝光裝置100之解析極限為大致2d。曝光裝置100之解析極限為例如40～50nm程度，依此，線寬d為20～25nm程度。以下，曝光裝置100之解析極限為大致40nm(半間距)，線寬d為大致20nm。
又，圖2中，如虛線所示，假定以與第1之L&S圖案71正交之方式將線寬d之線圖案77及寬度d之空間部79於Y方向以間距2d排列之第2之L&S圖案78。此情形下，第1之L&S圖案71中之分離部74A～74F係與第2之L&S圖案78之任一空間部79交叉之部分。例如，第1區域76A內之線圖案72之分離部74A,74B之間隔、以及第2區域76B內之線圖案72之分離部74C,74D之間隔分別為第2之L&S圖案78之兩條線圖案77及一個空間部79之寬度(=3d)。又，第3區域76C內之線圖案72之分離部74E,74F之間隔為第2之L&S圖案78之一個空間部79之寬度(=d)。此情形下，第2之L&S圖案78之Y方向位置係根據例如形成第1之L&S圖案71時所使用之對準標記(未圖示)來設定。此外，分離部74A～74F之位置及個數，在與任一空間部79交叉之條件下為任意。
以下，參照圖3之流程圖說明用以使用本實施形態之圖案形成系統形成電路圖案70之圖案形成方法一例。本實施形態中，作為第1階段，使用間隔物雙圖案化法(Spacer Double Patterning Process,Spacer transfer Process或Sidewall transfer Process)於晶圓表面之各照射區域形成線寬d(間距2d)之第1之L&S圖案71。接著，作為第2階段，係在該各照射區域，使用間隔物雙圖案化法於第1之L&S圖案71上以與第1之L&S圖案71正交之方式形成線寬d(間距2d)之第2之L&S圖案78。接著，作為第3階段，係在該各照射區域，透過第2之L&S圖案78之複數個空間部79於第1之L&S圖案71之複數個線圖案72設置寬度d之分離部74A～74F(缺口部)。該第1階段對應於圖3之步驟102,104，該第2階段對應於步驟106～110，該第3階段對應於步驟112～124。
首先，在圖3之步驟102，使用薄膜形成裝置300，如圖4(B)所示，於晶圓W之例如由矽構成之基材36之平坦表面形成由二氧化矽(SiO2)之薄膜構成之元件層38。此外，於元件層38底面(基材36之表面)亦可形成氧化膜或氮化膜等。在次一步驟104，於元件層38以間隔物雙圖案化法於X方向形成間距2d之第1之L&S圖案71。步驟104之動作分成步驟130～140。
亦即，在步驟130，如圖4(B)所示使用薄膜形成裝置300於晶圓W之元件層38表面形成第1中間層40，在塗布顯影機200，於該中間層40表面形成例如正型之光阻層42。在次一步驟132，將晶圓W載置於圖1(B)之液浸型曝光裝置100之晶圓載台WST。曝光裝置100之標線片R(第1光罩板)之圖案，係如圖4(A)之放大圖所示，將線寬為2d/β(β為投影倍率)之遮光膜所構成之線圖案Ra於X方向以間距4d/β所排列之L&S圖案。接著，以曝光裝置100使標線片R之圖案之像44X(於X方向使間距4d之L&S圖案之像)曝光於晶圓W之各照射區域。由於像44X之線寬(半間距)為2d(大致為解析極限)，因此像44X能藉由曝光裝置100高精度地成像。此時，先將曝光量設定成在一間距量之像44X中曝光量為感光等級以下之部分(未曝光部分)之X方向寬度成為d。
在次一步驟134，以塗布顯影機200使晶圓W之光阻層42顯影，以蝕刻裝置400進行晶圓W之中間層40之蝕刻，而如圖4(C)所示，形成將線寬d之光阻圖案42A及中間層40之線圖案40A於X方向以間距4d排列之L&S圖案。其後剝離光阻圖案42A。在次一步驟136，薄膜形成裝置300如圖4(D)所示，以覆蓋晶圓W之中間層40之線圖案40A之方式堆積間隔物層46。接著，移行至步驟138，在蝕刻裝置400如圖4(E)所示，對晶圓之間隔物層46於與表面垂直之方向進行異向性蝕刻。藉此，於線寬d之中間層40之線圖案40A之X方向兩側面殘留間隔物層46之寬度d之間隔物部46A,46B。其後，例如藉由在蝕刻裝置400，除去晶圓W之中間層40之線圖案40A，而如圖4(F)所示於元件層38表面形成於X方向以間隔2d排列有線寬d之間隔物部46A,46B之L&S圖案。在次一步驟140，係在蝕刻裝置400，將由間隔物部46A,46B構成之L&S圖案作為光罩進行元件層38之蝕刻，並除去間隔物部46A,46B。此結果，如圖4(F)及圖4(G)(放大俯視圖)所示，於晶圓W之基材36表面之元件層38，形成於X方向以間隔2d排列有線寬d之線圖案38A(第1線)之第1之L&S圖案71(於鄰接之線圖案38A之間區劃空間圖案38S(第1空間))。線圖案38A對應於圖2之線圖案72。此外，亦與L&S圖案71一起形成對準標記(未圖示)。
其次，在次一步驟106，如圖5(B)所示，以薄膜形成裝置300以覆蓋晶圓之第1之L&S圖案71之方式，形成一般而言形成於光阻下面之反射防止膜即BARC(Bottom Anti-Reflection Coating,底抗反射層)所構成之第1保護層48，使此表面平坦化。在次一步驟108，於第1保護層48表面形成以與元件層38相同厚度且相同材料(此處為二氧化矽)所構成之加工用圖案層52。此外，加工用圖案層52之厚度亦可與元件層38之厚度相異。在次一步驟110，與步驟104同樣地以間隔物雙圖案化法於加工用圖案層52於Y方向形成間距2d之第2之L&S圖案78。步驟110之動作亦分為對應於步驟130～140之步驟。
亦即，在對應步驟130之步驟，如圖5(B)所示，於晶圓W之加工用圖案層52表面形成第2中間層50，於該中間層50表面形成例如正型之光阻層54。在對應步驟132之步驟，將晶圓W載置於曝光裝置100之晶圓載台WST。於曝光裝置100之標線片載台RST取代標線片R而裝載有第2標線片R1(第2光罩板)。標線片R1之圖案，係如圖5(A)之放大圖所示，將線寬為2d/β(β為投影倍率)之遮光膜所構成之線圖案R1a於Y方向以間距4d/β所排列之L&S圖案。接著，測量形成於標線片R1之對準標記(未圖示)，並根據其測量結果調整標線片R之位置。其後，曝光裝置100使標線片R1之圖案之像44Y(於Y方向使間距4d之L&S圖案之像)曝光於晶圓W之各照射區域。由於像44Y之線寬(半間距)亦為2d(大致為解析極限)，因此像44Y亦能藉由曝光裝置100高精度地成像。此時，先將曝光量設定成在一間距量之像44Y中曝光量為感光等級以下之部分(未曝光部分)之Y方向寬度成為d。
在對應次一步驟134之步驟，使晶圓W之光阻層54顯影，進行晶圓W之中間層50之蝕刻，而如圖5(C)所示，形成將線寬d之光阻圖案54A及中間層50之線圖案50A於Y方向以間距4d排列之L&S圖案。其後剝離光阻圖案54A。在對應次一步驟136之步驟，如圖5(D)所示，以覆蓋晶圓W之線圖案50A之方式堆積間隔物層56。接著，在對應次一步驟138之步驟，如圖5(E)所示，對晶圓之間隔物層56於與表面垂直之方向進行異向性蝕刻。藉此，於線寬d之線圖案50A之Y方向兩側面殘留間隔物層56之寬度d之間隔物部56A,56B。其後，藉由除去晶圓W之線圖案50A，而如圖5(F)所示於加工用圖案層52表面形成於Y方向以間隔2d排列有線寬d之間隔物部56A,56B之L&S圖案。在對應次一步驟140之步驟，將由間隔物部56A,56B構成之L&S圖案作為光罩進行加工用圖案層52之蝕刻，其次除去間隔物部56A,56B，藉此如圖5(F)及圖5(G)(放大俯視圖)所示，於晶圓W之第1保護層48表面之加工用圖案層52，形成於Y方向以間隔2d排列有線寬d之線圖案52A之第2之L&S圖案78(於鄰接之線圖案52A之間區劃空間圖案52S(第2空間：對應空間部79))。線圖案52A對應於圖2之線圖案77。
以下，參照圖6(A)～圖12(C)說明圖2之形成電路圖案70中之包含分離部74A,74B之第1區域76A內之圖案之過程。圖6(A)～圖12(C)分別為顯示晶圓W表面之各照射區域內之對應第1區域76A之部分之放大俯視圖，圖6(B)～圖12(B)係分別沿圖6(A)～圖12(A)之BB’線之剖面圖，圖6(C)～圖12(C)係分別沿圖6(A)～圖12(A)之CC’線之剖面圖，此外，圖6(A)～圖9(A)中，後述之第2保護層58及光阻層60表示為透明構件。
首先，在圖3之步驟112，如圖6(B)所示，使用薄膜形成裝置300以覆蓋晶圓W之第2之L&S圖案78之方式形成由BARC(Bottom Anti-Reflection Coating,底抗反射層)所構成之第2保護層58，且使此表面平坦化。進而，使用塗布顯影機200於第2保護層58表面形成例如正型之光阻層60。在次一步驟114，將晶圓W載置於圖1(B)之曝光裝置100之晶圓載台WST。於曝光裝置100之標線片載台RST取代標線片R而裝載有第3標線片R3(第3光罩板)。於標線片R3與圖2之分離部74A～74F對應地分別形成有用以形成包含分離部74A～74F之大小之像之開口圖案。於標線片R3之與第1區域76A對應之部分，例如圖6(D)之放大圖所示，於遮光膜中X方向及Y方向之寬度為2d/β(β為投影倍率)且Y方向間隔為2d/β之兩個開口圖案R3a,R3b。此外，本實施形態中，作為兩個開口圖案R3a,R3b之形狀雖顯示正方形之形狀，但並不限定於此。例如，作為兩個開口圖案，亦可使用已施以OPC(Optical proximity correction,光學鄰近效應修正)處理之圖案。
接著，測量形成於標線片R3之對準標記(未圖示)，並根據其測量結果調整標線片R3之位置。其後，曝光裝置100如圖6(A)所示使標線片R3之開口圖案R3a,R3b之像62A,62B曝光於晶圓W之各照射區域之與第1區域76A對應之部分。此外，為了說明方便，投影光學系統PL之像為正立像。像62A,62B之理想形狀A1,B1係在X方向、Y方向之寬度為2d之正方形，曝光裝置100之解析極限雖為2d，但由於開口圖案R3a,R3b為孤立圖案，因此圖6(A)中，顯示了像62A,62B某程度變形之狀態。又，例如若晶圓W表面自投影光學系統之像面偏移(開口圖案R3a,R3b之像相對晶圓W表面為離焦)，則開口圖案R3a,R3b之像(橫越光阻之感光等級之輪廓部)，會如像A2,B2般進一步變形。然而，開口圖案R3a,R3b之像容許在覆蓋X方向及Y方向之寬度為d之分離部74A,74B之範圍內之位置偏移及變形。此外，自圖6(A)可知，分離部74A,74B係第2之L&S圖案78之空間圖案52S與第1之L&S圖案71之線圖案38A重複之區域。其後，在塗布顯影機200進行晶圓W之光阻層60之顯影。藉此，如圖7(A)～(C)所示，於晶圓W之光阻層60之與像62A,62B對應之部分形成第1開口部60A,60B。
在次一步驟116，以蝕刻裝置400藉由例如乾蝕刻，通過開口部60A,60B於晶圓W之第2保護層58及第1保護層48形成開口。藉此，如圖8(A)～(C)所示，形成第2保護層58之第3開口部58A,58B(與開口部60A,60B相同形狀)及第1保護層48之第2開口部48A,48B。開口部48A,48B，具有被在Y方向相鄰之線圖案52A限制且X方向被像62A,62B限制之區域，於此區域內存在線圖案38A之一部分(被除去之部分)。亦即，可知第1保護層48之第2開口部48A,48B，係以第2之L&S圖案78之一對線圖案(第2線)52A之端部為邊界、亦即以第2之L&S圖案78之一對線圖案(第2線)52A為光罩藉由蝕刻而被形成。其後，剝離光阻層60(光阻)。在次一步驟118，以蝕刻裝置400，進行通過晶圓W之開口部58A,58B及開口部48A,48B而形成第2之L&S圖案78(線圖案52A)及第1之L&S圖案71(線圖案38A)之二氧化矽薄膜之蝕刻。藉此，如圖9(A)～(C)所示，於開口部58A,58B內之線圖案52A形成缺口部52Aa,52Ab，於開口部48A,48B內之線圖案38A之與分離部74A,74B對應之部分形成缺口部38Aa,38Ab。如上述，可知缺口部38Aa,38Ab係以區劃第1保護層48之第2開口部48A,48B之第1保護層48之部分(側壁)及存在於其上之一對第2之L&S圖案78之線圖案(第2線)52A為光罩而被形成。
接著，在次一步驟120，如圖10(A)～(C)所示，以蝕刻裝置400藉由例如乾蝕刻除去晶圓W之第2保護層58(上層之BARC)，在次一步驟122，如圖11(A)～(C)所示，以蝕刻裝置400藉由例如回蝕法除去第2之L&S圖案78之(線圖案52A)之殘存部，在次一步驟124，以例如灰化裝置(未圖示)藉由乾灰化除去第1保護層48(下層之BARC)之殘存部。此結果，如圖12(A)～(C)所示，於線圖案38A製得一電路圖案，該電路圖案形成有在與分離部74A,74B對應之部分於Y方向為寬度d之缺口部38Aa,38Ab。藉由將線圖案38A視為線圖案72，該電路圖案與圖2之第1區域76A內之電路圖案相同。
又，與形成電路圖案70之第1區域76A內之電路圖案時並行地，亦形成第2區域76B內之電路圖案、及具有第3區域76C內之於Y方向以最小間隔d鄰接之分離部74E,74F之電路圖案。前者之第2區域76B內之電路圖案由於與第1區域76A內之電路圖案相同，因此其形成過程之說明省略。又，為了形成第3區域76C內之電路圖案，於裝載於曝光裝置100之第3標線片R3之與第3區域76C對應之部分，例如圖13(D)所示形成有X方向之寬度2d/β且Y方向之寬度4d/β之細長(長孔狀之)開口圖案R3c。此外，本實施形態中，開口圖案R3c之形狀雖顯示長方形之形狀，但並不限定於此。例如，作為開口圖案，亦可使用已施以OPC(Optical proximity correction)處理之圖案。
以下，參照圖13(A)～圖16(C)說明形成第3區域76C內之圖案之過程。圖13(A)～圖16(C)內，對與圖6(A)～圖12(C)對應之部分賦予同一符號，省略其詳細說明。
圖13(A)～圖16(C)分別為顯示晶圓W之各照射區域內之對應第3區域76C之部分之放大俯視圖，圖13(B)～圖16(B)係分別沿圖13(A)～圖16(A)之BB’線之剖面圖，圖13(C)～圖16(C)係分別沿圖13(A)～圖16(A)之CC’線之剖面圖。此外，圖13(A)～圖16(A)中，第2保護層58及光阻層60表示為透明構件。首先，在圖3之步驟114，以曝光裝置100於晶圓W之各照射區域之與第3區域76C對應之部分，如圖13(A)所示曝光標線片R3之細長開口圖案R3c之像62C。像62C之理想形狀C1係在X方向之寬度為2d、Y方向之寬度為4d之長方形，曝光裝置100之解析極限雖為2d，但由於開口圖案R3c為孤立圖案，因此圖13(A)中，顯示了像62C某程度變形之狀態。不過，開口圖案R3c之像容許在覆蓋X方向及Y方向之寬度為d之分離部74E,74E之範圍內之位置偏移及變形。其後，進行晶圓W之光阻層60之顯影，而如圖14(A)～(C)所示，形成光阻層60之第1細長開口部60C(與像62C對應之部分)。在步驟116，藉由例如乾蝕刻通過此開口部60C而於第2保護層58形成第3開口部58C，於第1保護層48形成第2開口48C1,48C2。第3開口部58C於其中央部存在一個線圖案52A之一部分，且一對線圖案之一部分以隔著該一個線圖案52A之方式存在。第2開口部48C1,48C2，具有被在Y方向相鄰之線圖案52A限制且X方向被開口圖案R3c之像限制之區域。如上述，於第2保護層58形成第3開口部58C，於第1保護層48形成第2開口48C1,48C2後，將光阻層60剝離。
其後，在步驟118，進行通過晶圓W之開口部58C及開口部48C1,48C2而形成第2之L&S圖案78(線圖案52A)及第1之L&S圖案71(線圖案38A)之二氧化矽薄膜之蝕刻。藉此，如圖15(A)～(C)所示，於開口部58C內之三條線圖案52A形成缺口部52Ac1,52Ac2,52Ac3，於開口部48C2,48C1內之線圖案38A之與分離部74E,74F對應之部分形成缺口部38Ae,38Af。
其次，在步驟120，藉由例如乾蝕刻除去晶圓W之第2保護層58，在步驟122，藉由例如回蝕法除去第2之L&S圖案78(線圖案52A)之殘存部，在步驟124，藉由例如乾灰化除去第1保護層48之殘存部。此結果，如圖16(A)～(C)所示，於線圖案38A製得一電路圖案，該電路圖案形成有在與間隔d之分離部74E,74F對應之部分於Y方向為寬度d之缺口部38Ae,38Af。藉由將線圖案38A視為線圖案72，該電路圖案與圖2之第3區域76C內之電路圖案相同。
因此，能藉由標線片R3之解析極限內之一個開口圖案之像之曝光，沿線圖案38A(72)將以間隔d分離之兩個分離部74E,74F容易且高精度地形成。進而，該分離部74E,74之Y方向間隔d及分離部74E,74F之Y方向寬度d，可藉由控制在步驟110形成之第2之L&S圖案78之間距2d及空間部79之寬度d而容易地調整。
根據本實施形態，在第1階段及第2階段使用間隔物雙圖案化法形成微細之第1及第2之L&S圖案71,78後，在第3階段於與分離部74A～74F對應之部分(非週期性部分)以曝光裝置100曝光對應之開口圖案R3a～R3c之像。接著，藉由該像形成之開口部內，透過第2之L&S圖案52A(78)之複數個空間部79於第1之L&S圖案71之複數個線圖案38A(72)設置寬度d之缺口部(分離部74A～74F)。因此，能使用曝光裝置100高精度地形成包含較曝光裝置100之解析極限更微細之非週期性部分之電路圖案70。
本實施形態之效果等如以下所述。
(1)使用包含本實施形態之曝光裝置100之圖案形成系統之圖案形成方法，具有：於晶圓W上形成具有排列於X方向之複數個第1線圖案38A(72)之第1之L&S圖案71之步驟104；以覆蓋第1之L&S圖案71之方式形成第1保護層48之步驟106；於第1保護層48上形成第2之L&S圖案78之步驟110，該第2之L&S圖案78係將延伸於與第1線圖案38A正交之方向之複數個第2線圖案52A(77)排列於Y方向之形狀；以覆蓋第2之L&S圖案78之方式形成第2保護層58，以覆蓋第2保護層58之方式形成光阻層60之步驟112。進而，該圖案形成方法具有：以與第2之L&S圖案78之一部分重疊之方式於光阻層60形成具有第1開口部60A,60B,60C之圖案之步驟114；透過形成於光阻層60之開口部60A～60C而除去第2保護層58及第1保護層48之一部分，並於第1保護層48形成第2開口部48A,48B,48C1,48C2之步驟116；透過第1保護層48之開口部48A～48C除去第1之L&S圖案71之一部分(分離部74A,74B,74E,74F)之步驟118；以及除去第2保護層58、第2之L&S圖案78、以及第1保護層48之步驟120,122,124。
根據本實施形態，由於第1及第2之L&S圖案71,78為週期性圖案，因此L&S圖案71,78能藉由使用曝光裝置100之間隔物雙圖案化法形成為較曝光裝置100之解析極限更微細之圖案。此時，第2之L&S圖案78之與分離部74A,74B,74E,74F對應之部分(既定之)之間隔物部79被定位成與第1之L&S圖案71中作為除去對象之部分重疊，而使用曝光裝置100將作為光阻層60之開口部60A～60之像曝光為覆蓋作為該除去對象之部分。此結果，由於在作為該分離部74A等之部分之空間部79與開口部60A～60重疊之部分形成第1保護層48之開口部48A～48C2，因此能透過該開口部48A～48C2高精度地僅除去第1之L&S圖案71中作為該除去對象之部分。
因此，能使用曝光裝置100高精度地形成包含較曝光裝置100之解析極限更微細之非週期性部分(分離部74A,74B)之電路圖案70。
(2)又，適用間隔物雙圖案化法形成第1之L&S圖案71及第2之L&S圖案78之程序具有：分別形成複數個線圖案38A之間距之兩倍間距(4d)之複數個線圖案40A及複數個線圖案52A之間距之兩倍間距(4d)之複數個線圖案50A之步驟132,134、以及使用複數個線圖案40A及50A形成此等間距之1/2之間距(2d)之第1之L&S圖案71及第2之L&S圖案78之步驟136,138,140。因此，能高精度地形成至曝光裝置100之解析極限之1/2之線寬(半間距)之L&S圖案71,78。
(3)又，光阻層60之第1開口部60A,60B分別係覆蓋第2之L&S圖案78之一個空間部79之至少一部分(空間部79之寬度以上且空間部79之長度一部分)之大小(參照圖7(A))。藉此，能在與該空間部79重疊之部分高精度地形成第1之L&S圖案71之線圖案38A。此外，在一條線圖案38A上，光阻層60之開口部(進而缺口部)亦可係僅一個。
(4)又，設於光阻層60之第1開口部60C係覆蓋第2之L&S圖案78之彼此鄰接之兩個空間部79之至少一部分(橫跨相鄰之兩個空間部且空間部79之長度一部分)之大小之細長形狀(長孔)(參照圖14(A))，第1保護層48之第2開口部48C2,48C1形成於與該彼此鄰接之兩個空間部79對應之位置。藉此，能透過光阻層60之一個開口部60C沿線圖案38A以最小之間隔d於兩處容易地形成缺口部38Ae,38Af。
(5)又，於第1保護層48與光阻層60之間以覆蓋第2之L&S圖案78之方式形成由反射防止膜(BARC)構成之第2保護層58(步驟112)，於第1保護層48形成開口部48A～48C2時於第2保護層58形成第3開口部58A～58C(步驟116)，於除去第1之L&S圖案71之一部分時，透過第3開口部58A～58C、第2之L&S圖案78之空間部79、以及第1保護層48之第2開口部48A～48C2進行第1之L&S圖案71之蝕刻(步驟118)。由於第2之L&S圖案78之空間部79係由第2之L&S圖案78之線圖案52A劃成，因此第1之L&S圖案71之一部分，能將第2之L&S圖案78之線圖案52A之一部分形成為光罩。
又，本實施形態中，第1保護層48亦由反射防止膜(BARC)形成。如此，藉由將由BARC構成之第2保護層58及第1保護層48作為硬光罩使用，而能較使用專用之硬光罩之情形更廉價地形成電路圖案。又，由於反射防止膜(BARC)為有機材料，因此在L&S圖案71,78為二氧化矽或金屬等之無機材料時，由於對蝕刻之耐性為相異，因此特別適合作為硬光罩。
[第2實施形態]
其次，參照圖17～圖24(C)說明本發明之第2實施形態。本實施形態中亦同樣地，使用圖1(A)之圖案形成系統及圖1(B)之曝光裝置100。又，在本實施形態形成之圖案，係將圖2之電路圖案70之凸部(分離部74A～74F以外之線圖案72之部分)作為凹部之電路圖案。
以下，參照圖17之流程圖說明使用本實施形態之圖案形成系統之圖案形成方法一例。本實施形態中亦同樣地，作為第1階段，使用間隔物雙圖案化法於晶圓(設為晶圓W1)表面之各照射區域形成線寬d(間距2d)之第1之L&S圖案71。接著，作為第2階段，係在該各照射區域，使用間隔物雙圖案化法於第1之L&S圖案71上以與第1之L&S圖案71正交之方式形成線寬d(間距2d)之第2之L&S圖案78。接著，作為第3階段，係在該各照射區域，透過第2之L&S圖案78之複數個空間部79於第1之L&S圖案71之複數個線圖案72設置寬度d之分離部74A～74F後，除去各線圖案72。該第1階段對應於圖17之步驟102A,104A,150,152，該第2階段對應於步驟108A,110A，該第3階段對應於步驟154～166。
首先，在圖17之步驟102A，如圖18(B)所示，於晶圓W1之例如由矽構成之基材36之平坦表面形成由二氧化矽(SiO2)之薄膜構成之元件層(未圖示)。在次一步驟104A，與圖3之步驟104同樣地，於該元件層38以間隔物雙圖案化法形成於X方向以間隔2d排列有複數個線寬d之線圖案38A之第1之L&S圖案71。在次一步驟150，以填埋第1之L&S圖案71之空間部之方式形成(充填)由低介電率之有機材料(所謂Low-k有機材)構成之薄膜即有機層64，且使第1之L&S圖案71及有機層64之表面平坦化。作為低介電率之有機材料，能使用比介電率為例如大致4以下(更佳者為大致3以下)之材料即多孔有機矽膜(SiOCH)或多孔性之有機玻璃材料即有機SOG(spin-on glass)材料等。藉由為低介電率而能提升絕緣性。又，由於第1之L&S圖案71之材料為無機物，因此第1之L&S圖案71與包圍此之有機層64對蝕刻之耐性相異。
在次一步驟152，以覆蓋第1之L&S圖案71(及有機層64)之方式形成例如由氮化膜等無機材料構成之硬光罩層66。在次一步驟108A，於硬光罩層66表面形成與元件層相同厚度且相同材料(此處為二氧化矽)所構成之加工用圖案層(未圖示)。此外，加工用圖案層之厚度亦可與元件層之厚度相異。在次一步驟110A，與圖3之步驟110同樣地如圖18(A)所示以間隔物雙圖案化法於該加工用圖案層於Y方向以間距2d排列有複數個線寬d之線圖案52A之第2之L&S圖案78。以下，參照圖18(A)～圖24(C)說明圖2之形成電路圖案70中之包含分離部74A,74B之第1區域76A內之圖案所對應之圖案之過程。對圖18(A)～圖24(C)內與圖6(A)～圖12(C)對應之部分賦予同一符號，省略其詳細說明。圖18(A)～圖24(C)分別為顯示晶圓W1表面之各照射區域內之對應第1區域76A之部分之放大俯視圖，圖18(B)～圖24(B)係分別沿圖18(A)～圖24(A)之BB’線之剖面圖，圖18(C)～圖24(C)係分別沿圖18(A)～圖24(A)之CC’線之剖面圖，此外，圖18(A)～圖24(A)中，後述之光阻層60表示為透明構件。
首先，在圖17之步驟154，如圖18(B)所示，以覆蓋晶圓W1之第2之L&S圖案78之方式形成(塗布)例如正型之光阻層60。在次一步驟114A，與圖3之步驟114同樣地，曝光裝置100於晶圓W1之各照射區域之與第1區域76A對應之部分，如圖18(A)所示曝光圖18(D)之標線片R3之寬度2d/β之開口圖案R3a,R3b之像62A,62B。其後，進行晶圓W1之光阻層60之顯影，藉此於與像62A,62B對應之部分形成第1開口部60A,60B(參照圖18(B)及(C))。
在次一步驟156，藉由通過開口部60A,60B進行晶圓W1之硬光罩層66之蝕刻，而如圖19(A)～(C)所示，在開口部60A,60B與第2之L&S圖案78重疊之部分(橫跨線圖案38A之部分)形成硬光罩層66之第2開口部66A,66B。在次一步驟158，藉由例如乾蝕刻通過開口部66A,66B除去有機層64之一部分。藉此，如圖20(A)～(C)所示，在隔著第2之L&S圖案78之一個空間部之第1及第2空間部中，於該第1空間部內以夾著線圖案38A之方式形成有機層64之一對開口部64A1,64A2，於該第2空間部內以夾著線圖案38A之方式形成有機層64之另一對開口部64B1,64B2。
在次一步驟118A，與圖3之步驟118同樣地，進行第2之L&S圖案78(此處為二氧化矽膜)之蝕刻，通過硬光罩層66之開口部66A,66B而進行第1之L&S圖案71(此處為二氧化矽膜)之蝕刻。此時，如圖21(C)中以虛線所示，使第2之L&S圖案78之線圖案52A不殘存。藉此，如圖21(A)～(C)所示，在開口部66A,66B內之與分離部74A,74B對應之位置，於第1之L&S圖案71之線圖案38A形成缺口部38Aa,38Ab。又，圖20(A)之各一對開口部64A1,64A2及64B1,64B2為一個開口部64A及64B。
在次一步驟160，藉由以例如回蝕法除去硬光罩層66，而如圖22(A)～(C)所示，呈現出包含設有缺口部38Aa,38Ab之線圖案38A之第1之L&S圖案71。在次一步驟162，如圖23(A)～(C)所示，於第1之L&S圖案71之缺口部38Aa,38Ab再充填由與有機層64相同之低介電率之有機材料構成之充填部64P,64Q，且使表面平坦化。在次一步驟164藉由例如濕蝕刻，從晶圓W1僅除去第1之L&S圖案71(二氧化矽膜)，而如圖24(A)～(C)所示，在圖2之第1區域76A內形成將與凸之線圖案72對應之部分視為凹之線圖案38B(或72B)之電路圖案。於中央之線圖案38B，在與分離部74A,74B對應之Y方向間隔為3d之位置形成有寬度d之平坦部38Ba,38Bb(較曝光裝置100之解析極限更微細之非週期性部分)。進而，亦可視需要而在步驟166中，於凹之線圖案38B(凹部)充填例如銅等導電性材料。藉此，於凹之線圖案38B能形成充填有導電性材料之埋入型電路圖案。
又，圖2之電路圖案70之與第1區域76A內之圖案對應之電路圖案，和與第2區域76B及第3區域76C內之圖案對應之電路圖案亦同樣地形成。
根據本實施形態，除了第1實施形態之效果等以外尚能得到以下之效果等。
(1)本實施形態之圖案形成方法，具有：於晶圓W1上形成具有排列於X方向之複數個第1線圖案38A之第1之L&S圖案71之步驟104A；以覆蓋第1之L&S圖案71之方式形成硬光罩層66之步驟152；於硬光罩層66上形成第2之L&S圖案78之步驟110A，該第2之L&S圖案78係將延伸於與線圖案38A正交之方向之複數個第2線圖案52A排列於Y方向之形狀；以覆蓋第2之L&S圖案78之方式形成光阻層60之步驟154。進而，該圖案形成方法具有：以與第2之L&S圖案78之一部分重疊之方式於光阻層60形成具有第1開口部60A,60B,60C之圖案之步驟114A；透過開口部60A,60B而除去硬光罩層66之一部分，並於硬光罩層66形成第2開口部66A,66B之步驟156；透過開口部66A,66B除去第1之L&S圖案71之一部分(分離部74A,74B)之步驟118A；以及除去硬光罩層66之步驟160。
根據本實施形態，第1及第2之L&S圖案71,78能形成為較曝光裝置100之解析極限更微細之圖案。又，使用曝光裝置100，將作為光阻層60之開口部60A,60B之像以覆蓋與第2之L&S圖案78之空間部重疊之部分且為第1之L&S圖案71之線圖案38A之除去對象之部分(分離部74A,74B)之方式曝光。此結果，由於在該分離部74A等與開口部60A,60B重疊之部分形成硬光罩層66之開口部66A,66B，因此能透過該開口部66A,66B高精度地僅除去第1之L&S圖案71中作為該除去對象之部分。
因此，能使用曝光裝置100高精度地形成包含較曝光裝置100之解析極限更微細之非週期性部分(分離部74A,74B)之電路圖案70。
(2)又，該圖案形成方法具有：在於晶圓W1形成第1之L&S圖案71時於第1之L&S圖案71之空間部充填有機層64之步驟150、在除去硬光罩層66及第2之L&S圖案78後於第1之L&S圖案71內之已除去之部分(缺口部38Aa,38Ab)充填與有機層64相同材料之薄膜(充填部64P,64Q)之步驟162、以及除去第1之L&S圖案71之步驟164。
藉此，能形成分離部74A,74B為平坦部且第1之L&S圖案71之部分為凹部之電路圖案。又，即使係槽圖案亦可同樣地形成。
(3)又，由於有機層64係由介電率小之有機材料構成之絕緣膜，硬光罩層66係無機膜，因此有機層64與硬光罩層66之蝕刻耐性相異。因此，於有機層64形成開口部64A,64B後，能容易地僅除去硬光罩層66。
[第3實施形態]
其次，參照圖25～圖29(C)說明本發明之第3實施形態。本實施形態中亦同樣地，使用圖1(A)之圖案形成系統及圖1(B)之曝光裝置100。又，在本實施形態形成之圖案，係將圖2之電路圖案70中之第1區域76A內之電路圖案。以下，針對本實施形態之圖案形成方法一例，係一邊與第1實施形態之動作(圖3之流程圖)比較一邊進行說明。
首先，與圖3之步驟102,104對應地，如圖25(B)所示，於晶圓(設為W2)之基材36之平坦表面以間隔物雙圖案化法形成於X方向以間隔2d排列有複數個線寬d之線圖案38A(二氧化矽之薄膜)之第1之L&S圖案71。在次一步驟106，以覆蓋晶圓W2之第1之L&S圖案71之方式，形成反射防止膜(BARC)所構成之第1保護層48(以下，本實施形態中僅稱為保護層48)，與次一步驟108對應地，於保護層48表面形成加工用圖案層52(參照圖5(B))。此外，在與次一步驟110對應之程序，於圖5(E)之間隔物部56A及56B之間亦充填與間隔物層56相同之材料，除去線圖案50A後進行加工用圖案層52之蝕刻。藉此，如圖25(A)所示，於保護層48表面，形成於Y方向以間距4d排列有Y方向之寬度d之空間部79A與Y方向之寬度3d之線圖案52B之第2之L&S圖案78。此外，為了形成第2之L&S圖案78，亦可在與步驟134對應之程序，將線寬3d之線圖案形成為圖5(C)之線圖案50A。
以下，參照圖25(A)～圖29(C)說明圖2之形成電路圖案70中之包含分離部74A,74B之第1區域76A內之圖案所對應之圖案之過程。對圖25(A)～圖29(C)內與圖6(A)～圖12(C)對應之部分賦予同一符號，省略其詳細說明。圖29(A)～圖29(C)分別為顯示晶圓W2表面之各照射區域內之對應第1區域76A之部分之放大俯視圖，圖25(B)～圖29(B)係分別沿圖25(A)～圖29(A)之BB’線之剖面圖，圖25(C)～圖29(C)係分別沿圖25(A)～圖29(A)之CC’線之剖面圖，此外，圖25(A)～圖27(A)中，後述之光阻層60表示為透明構件。
首先，在與圖3之步驟112對應之程序，如圖25(B),(C)所示，以覆蓋晶圓W2之第2之L&S圖案78A之方式形成(塗布)例如正型之光阻層60。與次一步驟114對應地，以曝光裝置100於晶圓W2之各照射區域之與第1區域76A對應之部分，如圖25(A)所示以圖25(D)之標線片R4之X方向寬度2d/β曝光Y方向之寬度6d/β之長方形開口圖案R4a(長孔)之像62D。像62D之理想之像A3，雖係以X方向寬度2d覆蓋Y方向寬度6d之分離部74A,74B之長方形之像，但實際上因像差等而有某程度之變形亦可。其後，藉由進行晶圓W2之光阻層60之顯影，而如圖26(A)所示，於與像62D對應之部分形成第1開口部60D。此外，本實施形態中，作為標線片R4之開口圖案R4a之形狀雖顯示長方形之形狀，但並不限定於此。例如，作為其開口圖案，亦可使用已施以OPC(Optical proximity correction)處理之圖案。
在與次一步驟116對應之程序，藉由例如乾蝕刻通過開口部60D於晶圓W2之保護層48形成開口。藉此，如圖26(A)～(C)所示，在開口部60D與第2之L&S圖案78A之空間部79A重疊之部分(橫跨線圖案38A之分離部74A,74B之部分)形成保護層48之第2開口部48D,48E。與次一步驟118對應地，進行第2之L&S圖案78A(此處為二氧化矽膜)之蝕刻，通過保護層48之開口部48D,48E進行第1之L&S圖案71之線圖案38A(此處為二氧化矽膜)之蝕刻。藉此，如圖27(A)～(C)所示，在開口部48D,48E內之與分離部74A,74B對應之位置，於線圖案38A形成缺口部38Aa,38Ab。又，於第2之L&S圖案78A之線圖案52B亦形成缺口部52Ba,52Bb,52Bc。
其次與步驟120對應地，藉由例如灰化除去殘存之光阻層60，與步驟122對應地，藉由以例如回蝕法除去第2之L&S圖案78A，而如圖28(A)～(C)所示，呈現出表面被保護層48覆蓋且形成有缺口部38Aa,38Ab之第1之L&S圖案71。與次一步驟124對應地，藉由以例如乾灰化除去保護層48，而如圖29(A)～(C)所示，形成包含設有缺口部38Aa,38Ab之線圖案38A之第1之L&S圖案71。
根據本實施形態，除了上述各實施形態之效果以外尚可得到以下效果。根據本實施形態，第2之L&S圖案78A係空間部79A之寬度(d)較第2線圖案52B之寬度(3d)狹小之圖案，光阻層60之第1開口部60D係覆蓋第2之L&S圖案78A中彼此鄰接之兩個空間部79A之至少一部分之大小之長孔，因此，僅形成一個長孔(開口部60D)，即能於線圖案38A之兩處形成缺口部38Aa,38Ab(分離部74A,74B)。因此，能容易地形成包含較曝光裝置100之解析極限更微細之非週期性部分之圖案。
又，在以覆蓋保護層48之方式形成第2之L&S圖案78時，係於保護層48上形成具有L&S圖案之第4圖案(複數個線圖案50A)，使該第4圖案之線圖案50A(或空間部56A,56B)之寬度較該第4圖案之間距(4d)之1/2粗、例如為3d。因此，能容易地形成第2之L&S圖案78。
此外，可在上述各實施形態中進行如下之變形。
(1)上述各實施形態中，第1之L&S圖案71(第1線圖案38A,71)與第2之L&S圖案78,78A(第2線圖案52A,77,52B)係彼此正交。然而，第1之L&S圖案71與第2之L&S圖案78,78A亦可以較90°小之角度交叉。又，亦可取代第1之L&S圖案71而形成包含至少一個線圖案38A之圖案，亦可取代第2之L&S圖案78,78A而形成包含至少一個線圖案52A,52B之圖案。
(2)上述各實施形態中，第1之L&S圖案71及第2之L&S圖案78係以間隔物雙圖案化法形成。然而，在形成第1之L&S圖案71及第2之L&S圖案78之至少一方時，亦可適用間距分割法(Pitch-Splitting Process)。作為該間距分割法，亦可適用雙重曝光法(Double Exposure Process)或雙重圖案化法(Double Patterning Process)之任一者。
又，上述各實施形態中，例如係以間隔物雙圖案化法從原本之L&S圖案形成間距為1/2之L&S圖案。然而，亦可從原本之圖案形成具有相對此間距為1/(2K)(K為1以上之整數)之間距之L&S圖案(此為L&S圖案71,78)。藉此，能形成更微細之電路圖案。
(3)上述各實施形態中，雖被形成之電路圖案中之線圖案38A,71由二氧化矽構成，但線圖案38A,71之材料亦可係例如導電性材料(例如銅)等其他任何材料。
(4)上述各實施形態中，雖除去週期性圖案(第1之L&S圖案71)之一部分，但在除去非週期性圖案之一部分時亦能適用上述實施形態之圖案形成方法。又，在對週期性圖案或非週期性圖案附加非週期性圖案時，亦能適用上述圖案形成方法。
其次，在使用上述各實施形態之圖案形成方法製造SRAM等半導體元件(電子元件)之情形，半導體元件係如圖30所示，經由下述步驟等所製造，即：進行半導體元件之功能、性能設計的步驟221、根據此設計步驟製作光罩(標線片)之步驟222、製造半導體元件用之基板(或晶圓之基材)之步驟223、基板處理步驟224、元件組裝步驟(包含切割步驟、接合步驟、封裝步驟等加工程序)225、以及檢查步驟226等。又，該基板處理步驟224，包含以曝光裝置將標線片之圖案曝光於基板之程序、使曝光後之基板顯影之程序、以及進行顯影後之基板之加熱(CURE)及蝕刻之程序等。
換言之，此元件製造方法，包含基板處理步驟224，此基板處理步驟224包含使用上述各實施形態中任一圖案形成方法於基板(晶圓W,W1,W2)上形成已除去既定圖案(線圖案38A,72)一部分之圖案之程序。又，作為一例，形成於基板上之圖案，係已除去週期性圖案(第1之L&S圖案71)一部分之圖案。
根據此元件製造方法，能使用曝光裝置高精度地製造包含電路圖案(包含較曝光裝置之解析極限更微細之非週期性部分)之半導體元件。
此外，上述實施形態中，製造對象之元件可為SRAM以外之DRAM、CPU、DSP等任意半導體元件。再者，製造半導體元件以外之攝影元件、MEMS(Microelectromechanical Systems)等電子元件(微型元件)時亦能適用上述實施形態之圖案形成方法。
又，上述實施形態中，作為曝光裝置，亦可使用非液浸型之乾燥型曝光裝置。又，除了以紫外光為曝光用光之曝光裝置以外，亦可使用波長為數nm～數十nm程度之EUV光(Extreme Ultraviolet Light)之EUV曝光裝置作為曝光用光之曝光裝置等。
此外，本發明不限定於上述實施形態，能在不脫離本發明之要旨之範圍內取得各種構成。
36．．．基材
38．．．元件層
38A．．．第1線圖案
48．．．第1保護層
52．．．加工用圖案層
52A．．．第2線圖案
58．．．第2保護層
60．．．光阻層
70．．．電路圖案
71．．．第1之L&S圖案
72．．．線圖案
74A～74F．．．分離部
78．．．第2之L&S圖案
100．．．曝光裝置
R,R1,R3．．．標線片
W,W1,W2．．．晶圓(基板)
圖1(A)係顯示實施形態所使用之圖案形成系統之主要部位之方塊圖，圖1(B)係顯示圖1(A)中之曝光裝置100之概略構成之圖。
圖2係實施形態中所製造之電子元件之某層之電路圖案之一部分之放大圖。
圖3係顯示第1實施形態之圖案形成方法之流程圖。
圖4(A)係顯示第1標線片之圖案一部分之放大俯視圖，圖4(B)係顯示於元件層形成有第1中間層及光阻層之第1實施形態之晶圓W之放大剖面圖，圖4(C)係顯示第1中間層之蝕刻後之晶圓之放大剖面圖，圖4(D)係顯示堆積有第1間隔物層之晶圓W之放大剖面圖，圖4(E)係顯示第1間隔物層之蝕刻後之晶圓W之放大剖面圖，圖4(F)係顯示第1中間層之圖案除去後之晶圓W之放大剖面圖，圖4(G)係顯示形成於元件層之第1之L&S圖案(線與間隔圖案)71之放大俯視圖。
圖5(A)係顯示第2標線片之圖案一部分之放大俯視圖，圖5(B)係顯示形成有加工用圖案層等之晶圓W之放大剖面圖，圖5(C)係顯示加工用圖案層上之第2中間層之蝕刻後之晶圓W之放大剖面圖，圖5(D)係顯示堆積有第2間隔物層之晶圓W之放大剖面圖，圖5(E)係顯示第2間隔物層之蝕刻後之晶圓W之放大剖面圖，圖5(F)係顯示第2中間層之圖案除去後之晶圓W之放大剖面圖，圖5(G)係顯示形成於加工用圖案層之第2之L&S圖案78之放大俯視圖。
圖6(A)係顯示曝光有第3標線片之圖案之像之晶圓W之一部分之放大俯視圖，圖6(B)係沿圖6(A)之BB’線之剖面圖，圖6(C)係沿圖6(A)之CC’線之剖面圖，圖6(D)係顯示第3標線片之圖案一部分之放大俯視圖。
圖7(A)係顯示顯影後之晶圓W之一部分之放大俯視圖，圖7(B)係沿圖7(A)之BB’線之剖面圖，圖7(C)係沿圖7(A)之CC’線之剖面圖。
圖8(A)係顯示於保護層形成有開口之晶圓W之一部分之放大俯視圖，圖8(B)係沿圖8(A)之BB’線之剖面圖，圖8(C)係沿圖8(A)之CC’線之剖面圖。
圖9(A)係顯示L&S圖案71,78之一部分除去後之晶圓W之一部分之放大俯視圖，圖9(B)係沿圖9(A)之BB’線之剖面圖，圖9(C)係沿圖9(A)之CC’線之剖面圖。
圖10(A)係顯示第2保護層除去後之晶圓W之一部分之放大俯視圖，圖10(B)係沿圖10(A)之BB’線之剖面圖，圖10(C)係沿圖10(A)之CC’線之剖面圖。
圖11(A)係顯示第2之L&S圖案78除去後之晶圓W之一部分之放大俯視圖，圖11(B)係沿圖11(A)之BB’線之剖面圖，圖11(C)係沿圖11(A)之CC’線之剖面圖。
圖12(A)係顯示第1保護層除去後之晶圓W之一部分之放大俯視圖，圖12(B)係沿圖12(A)之BB’線之剖面圖，圖12(C)係沿圖12(A)之CC’線之剖面圖。
圖13(A)係顯示曝光有第3標線片之其他圖案之像之晶圓W之一部分之放大俯視圖，圖13(B)係沿圖13(A)之BB’線之剖面圖，圖13(C)係沿圖13(A)之CC’線之剖面圖，圖13(D)係顯示第3標線片之其他圖案之放大俯視圖。
圖14(A)係顯示延續圖13(A)之狀態、光阻及保護層一部分除去後之晶圓W之一部分之放大俯視圖，圖14(B)係沿圖14(A)之BB’線之剖面圖，圖14(C)係沿圖14(A)之CC’線之剖面圖。
圖15(A)係顯示延續圖14(A)之狀態、L&S圖案71,78一部分除去後之晶圓W之一部分之放大俯視圖，圖15(B)係沿圖15(A)之BB’線之剖面圖，圖15(C)係沿圖15(A)之CC’線之剖面圖。
圖16(A)係顯示延續圖15(A)之狀態、第2之L&S圖案78及保護層除去後之晶圓W之一部分之放大俯視圖，圖16(B)係沿圖16(A)之BB’線之剖面圖，圖16(C)係沿圖16(A)之CC’線之剖面圖。
圖17係顯示第2實施形態之圖案形成方法之流程圖。
圖18(A)係顯示曝光有第3標線片之圖案之像之第2實施形態之晶圓W2之一部分之放大俯視圖，圖18(B)係沿圖18(A)之BB’線之剖面圖，圖18(C)係沿圖18(A)之CC’線之剖面圖，圖18(D)係顯示第3標線片之圖案一部分之放大俯視圖。
圖19(A)係顯示於顯影後除去硬光罩層一部分後之晶圓W1之一部分之放大俯視圖，圖19(B)係沿圖19(A)之BB’線之剖面圖，圖19(C)係沿圖19(A)之CC’線之剖面圖。
圖20(A)係顯示除去光阻及有機層一部分後之晶圓W1之一部分之放大俯視圖，圖20(B)係沿圖20(A)之BB’線之剖面圖，圖20(C)係沿圖20(A)之CC’線之剖面圖。
圖21(A)係顯示除去第2之L&S圖案78並除去第1之L&S圖案71之一部分後之晶圓W1之一部分之放大俯視圖，圖21(B)係沿圖21(A)之BB’線之剖面圖，圖21(C)係沿圖21(A)之CC’線之剖面圖。
圖22(A)係顯示硬光罩層除去後之晶圓W1之一部分之放大俯視圖，圖22(B)係沿圖22(A)之BB’線之剖面圖，圖22(C)係沿圖22(A)之CC’線之剖面圖。
圖23(A)係顯示於缺口部再充填有機材料後之晶圓W1之一部分之放大俯視圖，圖23(B)係沿圖23(A)之BB’線之剖面圖，圖23(C)係沿圖23(A)之CC’線之剖面圖。
圖24(A)係顯示第1之L&S圖案71除去後之晶圓W之一部分之放大俯視圖，圖24(B)係沿圖24(A)之BB’線之剖面圖，圖24(C)係沿圖24(A)之CC’線之剖面圖。
圖25(A)係顯示曝光有第3標線片之圖案之像之第3實施形態之晶圓W2之一部分之放大俯視圖，圖25(B)係沿圖25(A)之BB’線之剖面圖，圖25(C)係沿圖25(A)之CC’線之剖面圖，圖25(D)係顯示第3標線片之圖案之放大俯視圖。
圖26(A)係顯示光阻層及第1保護層之一部分除去後之晶圓W2之一部分之放大俯視圖，圖26(B)係沿圖26(A)之BB’線之剖面圖，圖26(C)係沿圖26(A)之CC’線之剖面圖。
圖27(A)係顯示L&S圖案71,78A一部分除去後之晶圓W2之一部分之放大俯視圖，圖27(B)係沿圖27(A)之BB’線之剖面圖，圖27(C)係沿圖27(A)之CC’線之剖面圖。
圖28(A)係顯示光阻層及第2之L&S圖案78A除去後之晶圓W2之一部分之放大俯視圖，圖28(B)係沿圖28(A)之BB’線之剖面圖，圖28(C)係沿圖28(A)之CC’線之剖面圖。
圖29(A)係顯示第1保護層除去後之晶圓W2之一部分之放大俯視圖，圖29(B)係沿圖29(A)之BB’線之剖面圖，圖29(C)係沿圖29(A)之CC’線之剖面圖。
圖30係顯示電子元件之製程一例之流程圖。

Claims (20)

  1. 一種圖案形成方法，其特徵在於：於基板上形成具有第1線圖案之第1圖案；以覆蓋前述第1圖案之方式形成第1薄膜；於前述第1薄膜上形成第2圖案，該第2圖案具有延伸於與前述第1線圖案交叉之方向之第2線圖案；以覆蓋前述第2圖案之方式形成感光層；以與前述第2圖案之至少一部分重疊之方式於前述感光層形成具有第1開口部之第3圖案；透過形成於前述感光層之前述第3圖案之前述第1開口部除去前述第1薄膜之一部分，並於前述第1薄膜形成第2開口部；透過前述第1薄膜之前述第2開口部除去前述第1圖案之一部分；除去前述第1薄膜及前述第2圖案。
  2. 如申請專利範圍第1項之圖案形成方法，其中，前述第1圖案具有於第1方向排列有複數個前述第1線圖案之線與空間圖案；前述第2圖案具有於與前述第1方向交叉之第2方向排列有複數個前述第2線圖案之線與空間圖案。
  3. 如申請專利範圍第2項之圖案形成方法，其中，在形成前述第1圖案及前述第2圖案時，形成分別具有前述第1線圖案及前述第2線圖案之間距之兩倍間距之第4圖案； 使用前述第4圖案，形成具有前述第4圖案間距之1/2間距之線與空間圖案。
  4. 如申請專利範圍第2或3項之圖案形成方法，其中，前述感光層之前述第1開口部，係包含前述第2圖案之一個空間部之至少一部分之大小。
  5. 如申請專利範圍第2或3項之圖案形成方法，其中，形成於前述感光層之前述第1開口部具有長孔，該長孔係包含前述第2圖案中彼此鄰接之兩個空間部之至少一部分之大小；前述第2開口部形成於與前述彼此鄰接之兩個空間部對應之位置。
  6. 如申請專利範圍第2或3項之圖案形成方法，其中，於前述第1薄膜與前述感光層之間以覆蓋前述第2圖案之方式形成第2薄膜；於前述第1薄膜形成前述第2開口部時於前述第2薄膜形成第3開口部；在除去前述第1圖案之一部分時，透過前述第2薄膜之前述第3開口部、前述第2圖案之空間部、以及前述第1薄膜之前述第2開口部進行前述第1圖案之蝕刻。
  7. 如申請專利範圍第2或3項之圖案形成方法，其中，於前述基板上形成前述第1圖案時於前述第1圖案之空間部充填第4薄膜；在除去前述第1薄膜及前述第2圖案後，於前述第1圖案之已除去之部分充填與前述第4薄膜相同材料之薄膜； 除去前述第1圖案。
  8. 如申請專利範圍第7項之圖案形成方法，其中，於前述第1薄膜中之已除去前述第1圖案之凹部充填與前述第1薄膜相異之材料。
  9. 如申請專利範圍第7項之圖案形成方法，其中，前述第4薄膜係介電率小之絕緣膜。
  10. 如申請專利範圍第7項之圖案形成方法，其中，前述第1薄膜係無機膜，前述第4薄膜係有機膜。
  11. 如申請專利範圍第1或2項之圖案形成方法，其中，前述第2圖案具有空間部寬度較前述第2線圖案寬度狹窄之線與空間圖案；前述感光層之前述第1開口部具有長孔，該長孔係覆蓋前述第2圖案中彼此鄰接之兩個空間部之至少一部分之大小。
  12. 如申請專利範圍第11項之圖案形成方法，其中，在以覆蓋前述第1薄膜之方式形成前述第2圖案時，於前述第1薄膜上形成具有線與空間圖案之第4圖案，使前述第4圖案之線圖案或空間部之寬度較前述第4圖案之間距之1/2粗。
  13. 一種圖案形成方法，其特徵在於：於基板上形成具有於既定方向交互排列之複數個第1線圖案與第1空間之第1線與空間圖案；於該第1線與空間圖案上，形成具有於與前述既定方向交叉之方向交互排列之複數個第2線圖案與第2空間之 第2線與空間圖案；將第1線與空間圖案之複數個第1線與第2線與空間圖案之複數個第2空間重疊之複數個重複區域所存在之第1線之一部分區域，以區劃該第1線圖案之一部分區域之一對第2線作為光罩加以蝕刻除去；藉由除去第2線與空間圖案，形成第1線與空間圖案之第1線一部分已除去之非週期之線與空間圖案。
  14. 如申請專利範圍第13項之圖案形成方法，其中，在形成第1線與空間圖案後，形成覆蓋第1線與空間圖案之保護層，於該保護層上形成第2線與空間圖案，除去前述複數個重複區域之相當於第1線一部分區域之前述保護層之區域，並通過該保護層之已除去之區域藉由蝕刻除去該第1線之一部分區域。
  15. 如申請專利範圍第13或14項之圖案形成方法，其中，在形成第1線與空間圖案時，使用具有排列於前述既定方向之遮光線圖案之第1光罩板，在形成第2線與空間圖案時，使用具有排列於與前述既定方向交叉之方向之遮光線圖案之第2光罩板，在除去前述重複區域之一部分區域時，使用具有光能照射於包含前述重複區域之一部分區域之區域之光透射部之第3光罩板。
  16. 如申請專利範圍第13或14項之圖案形成方法，其中，藉由間隔物雙圖案化法，形成第1線與空間圖案及第2線與空間圖案。
  17. 如申請專利範圍第13或14項之圖案形成方法，其 中，藉由具有既定解析極限之曝光裝置形成前述圖案，前述已除去之第1線與空間圖案之線之一部分具有未滿前述解析極限之線寬。
  18. 如申請專利範圍第13或14項之圖案形成方法，其中，藉由局部液浸法使基板曝光而形成前述非週期之線與空間圖案。
  19. 一種元件製造方法，其包含：使用申請專利範圍第1至17項中任一項之圖案形成方法於基板上形成已除去既定圖案之一部分之圖案之步驟。
  20. 如申請專利範圍第19項之元件製造方法，其中，形成於前述基板上之圖案係已除去週期性圖案之一部分之圖案。
TW100132985A 2010-09-14 2011-09-14 圖案形成方法及元件製造方法 TWI555054B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US38263010P 2010-09-14 2010-09-14
US13/227,178 US8795953B2 (en) 2010-09-14 2011-09-07 Pattern forming method and method for producing device

Publications (2)

Publication Number Publication Date
TW201214516A TW201214516A (en) 2012-04-01
TWI555054B true TWI555054B (zh) 2016-10-21

Family

ID=45831661

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100132985A TWI555054B (zh) 2010-09-14 2011-09-14 圖案形成方法及元件製造方法

Country Status (5)

Country Link
US (1) US8795953B2 (zh)
JP (1) JP5804368B2 (zh)
KR (2) KR101877078B1 (zh)
TW (1) TWI555054B (zh)
WO (1) WO2012036205A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161987A (ja) * 2012-02-06 2013-08-19 Toshiba Corp パターン形成方法
KR101974796B1 (ko) * 2012-10-19 2019-05-02 가부시키가이샤 니콘 패턴 형성 방법 및 디바이스 제조 방법
US9263279B2 (en) * 2013-04-17 2016-02-16 Qualcomm Incorporated Combining cut mask lithography and conventional lithography to achieve sub-threshold pattern features
US9761436B2 (en) * 2014-06-30 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns using multiple lithography processes
JP6366412B2 (ja) * 2014-08-01 2018-08-01 キヤノン株式会社 パターン形成方法
WO2016134954A1 (en) * 2015-02-23 2016-09-01 Asml Netherlands B.V. Device manufacturing method and patterning devices for use in device manufacturing method
US9711369B2 (en) 2015-03-16 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming patterns with sharp jogs
US9911693B2 (en) * 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
US10559492B2 (en) * 2017-11-15 2020-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methods for semiconductor devices and structures resulting therefrom
US11901190B2 (en) * 2017-11-30 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning
US10675657B2 (en) 2018-07-10 2020-06-09 Visera Technologies Company Limited Optical elements and method for fabricating the same
US10658179B2 (en) * 2018-08-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure of middle layer removal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448332A (en) * 1992-12-25 1995-09-05 Nikon Corporation Exposure method and apparatus
US20030025890A1 (en) * 2000-02-25 2003-02-06 Nikon Corporation Exposure apparatus and exposure method capable of controlling illumination distribution
US20070242247A1 (en) * 2004-06-09 2007-10-18 Kenichi Shiraishi Exposure apparatus and device manufacturing method
JP2008235462A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 半導体集積回路の製造方法及び設計装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214280A (ja) * 1998-01-20 1999-08-06 Nec Corp パターン形成方法
JP2001203139A (ja) * 2000-01-19 2001-07-27 Hitachi Ltd 半導体装置の製造方法
KR100393969B1 (ko) * 2000-12-29 2003-08-06 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
US20050085085A1 (en) * 2003-10-17 2005-04-21 Yan Borodovsky Composite patterning with trenches
JP4167664B2 (ja) * 2004-02-23 2008-10-15 株式会社東芝 レチクルの補正方法、レチクルの作製方法、パターン形成方法及び半導体装置の製造方法
KR20080026832A (ko) * 2006-09-21 2008-03-26 삼성전자주식회사 반도체소자의 미세패턴 형성방법
JP2009194248A (ja) 2008-02-15 2009-08-27 Tokyo Electron Ltd パターン形成方法、半導体製造装置及び記憶媒体
WO2009150870A1 (ja) 2008-06-13 2009-12-17 東京エレクトロン株式会社 半導体装置の製造方法
JP2010050384A (ja) * 2008-08-25 2010-03-04 Elpida Memory Inc 半導体装置の製造方法
US20100187611A1 (en) * 2009-01-27 2010-07-29 Roberto Schiwon Contacts in Semiconductor Devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448332A (en) * 1992-12-25 1995-09-05 Nikon Corporation Exposure method and apparatus
US20030025890A1 (en) * 2000-02-25 2003-02-06 Nikon Corporation Exposure apparatus and exposure method capable of controlling illumination distribution
US20070242247A1 (en) * 2004-06-09 2007-10-18 Kenichi Shiraishi Exposure apparatus and device manufacturing method
JP2008235462A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 半導体集積回路の製造方法及び設計装置

Also Published As

Publication number Publication date
KR101877078B1 (ko) 2018-07-10
TW201214516A (en) 2012-04-01
KR20180075714A (ko) 2018-07-04
US20120225388A1 (en) 2012-09-06
JP2012064939A (ja) 2012-03-29
US8795953B2 (en) 2014-08-05
WO2012036205A1 (ja) 2012-03-22
KR102010717B1 (ko) 2019-08-13
JP5804368B2 (ja) 2015-11-04
KR20140002615A (ko) 2014-01-08

Similar Documents

Publication Publication Date Title
TWI555054B (zh) 圖案形成方法及元件製造方法
US10461039B2 (en) Mark, method for forming same, and exposure apparatus
US8023103B2 (en) Exposure apparatus, exposure method, and method for producing device
JP2007318119A (ja) 変位測定システム、リソグラフィ装置、変位測定方法およびデバイス製造方法
KR20070009481A (ko) 기판, 리소그래피 다중 노광 방법, 기계 판독가능한 매체
JPH11202472A (ja) レチクルおよびそれを用いた露光装置ならびに露光方法
JP2006156422A (ja) パターン形成方法、電子デバイス製造方法、及び電子デバイス
NL2004531A (nl) Apparatus and method for providing resist alignment marks in a double patterning lithographic process.
JP5068844B2 (ja) リソグラフィ方法及びリソグラフィ装置
KR20100137194A (ko) 극자외선 리소그래피를 위한 마스크 및 이를 이용한 노광방법
US10222700B2 (en) Method for forming pattern and method for producing device
TWI441239B (zh) 製造微影元件的方法、微影單元及電腦程式產品
JP2004165670A (ja) デバイスの製造方法およびそれによって製造されたデバイス
JP2007311508A (ja) 微細パターン形成方法及びデバイス製造方法
JP2009162851A (ja) マスク及びその製造方法、露光方法及び装置、並びにデバイス製造方法
JP2001085316A (ja) 露光装置、デバイス製造方法およびステージ装置
JP2004273674A (ja) Ｅｕｖ露光装置及び半導体デバイスの作製方法
JP2000091194A (ja) 露光方法及び反射型マスク
JP2006059860A (ja) 液浸露光装置とその方法、および、半導体デバイスの製造方法