JP2013161987A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2013161987A
JP2013161987A JP2012023468A JP2012023468A JP2013161987A JP 2013161987 A JP2013161987 A JP 2013161987A JP 2012023468 A JP2012023468 A JP 2012023468A JP 2012023468 A JP2012023468 A JP 2012023468A JP 2013161987 A JP2013161987 A JP 2013161987A
Authority
JP
Japan
Prior art keywords
pattern
oblique
linear
region
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2012023468A
Other languages
English (en)
Inventor
Ai Inoue
愛 井上
Sayaka Tamaki
紗矢加 玉置
Takashi Obara
隆 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012023468A priority Critical patent/JP2013161987A/ja
Priority to US13/597,813 priority patent/US20130203253A1/en
Publication of JP2013161987A publication Critical patent/JP2013161987A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】隣接する線状パターンの形状に影響を与えることなく、前記線状パターンに挟まれた線状パターンが精度良く分断されるよう各線状パターンを形成することができるパターン形成方法を提供すること。
【解決手段】実施形態のパターン形成方法では、第1の平行線状パターンに対して第1の斜交角度で配置される第1の斜交線状パターンを形成する。また、前記第1の平行線状パターンに対して第2の斜交角度で配置される第2の斜交線状パターンを形成し、前記第1の斜交線状パターンと第2の斜交線状パターンとの重なり領域にパターンを形成する。第2の平行線状パターンが前記重なり領域を介して分断されるよう、前記第2の平行線状パターンを前記第1の平行線状パターンおよび前記パターンを用いて形成する。そして、前記第1および第2の斜交角度の少なくとも一方は、直角以外の角度としておく。
【選択図】図11

Description

本発明の実施形態は、パターン形成方法に関する。
近年、LSIの微細化に伴い、微細な半導体回路パターンを基板上に形成する技術の開発が進められている。微細な半導体回路パターンを基板上に形成する技術の1つに側壁プロセスがある。
例えば、側壁プロセスを用いて複数本の線状ラインパターンを形成する場合、両隣が他の線状ラインパターンによって挟まれた1本の線状ラインパターンに対し、この1本の線状ラインパターンが途中で分断されるよう各ラインパターンを形成することは困難であった。また、側壁プロセスを用いて複数本の線状スペースパターンを形成する場合、両隣が他の線状スペースパターンによって挟まれた1本の線状スペースパターンに対し、この1本の線状スペースパターンが途中で分断されるよう各スペースパターンを形成することは困難であった。
これは、線状ラインパターンや線状スペースパターンを途中で分断するための柱状パターンを小さく形成すると、柱状パターンが倒壊しやすくなるからである。このため、隣接する線状パターンの形状に影響を与えることなく、前記線状パターンに挟まれた線状パターンが精度良く分断されるよう各線状パターンを形成する技術が望まれている。
特開2005−150333号公報 特開2010−153869号公報 特開2010−153872号公報 特開2009−260309号公報
本発明が解決しようとする課題は、隣接する線状パターンの形状に影響を与えることなく、前記線状パターンに挟まれた線状パターンが精度良く分断されるよう各線状パターンを形成することができるパターン形成方法を提供することである。
実施形態によれば、パターン形成方法が提供される。パターン形成方法では、平行方向に並ぶ複数の線状パターンを第1の平行線状パターンとして形成する。また、前記第1の平行線状パターンよりも上層側に前記第1の平行線状パターンに対して第1の斜交角度で配置される線状パターンを第1の斜交線状パターンとして形成する。さらに、前記第1の平行線状パターンと前記第1の斜交線状パターンとが重なる領域のうちの1つの領域である第1の重なり領域上を通り、且つ前記第1の平行線状パターンに対して第2の斜交角度で配置される線状パターンを第2の斜交線状パターンとして形成する。そして、前記第1の斜交線状パターンと第2の斜交線状パターンとが重なる第2の重なり領域に、前記第1および第2の斜交線状パターンを用いてパターンを形成する。そして、前記第1の平行線状パターンを用いて形成される平行方向に並ぶ複数の第2の平行線状パターンが前記第2の重なり領域を介して分断され、且つ前記第2の重なり領域以外ではそれぞれの前記第2の平行線状パターンが途中で分断されないよう、前記第2の平行線状パターンを、前記パターンを用いて形成する。そして、前記第1および第2の斜交角度の少なくとも一方は、直角以外の角度としておく。
図1−1は、第1の実施形態に係るパターン形成処理手順(前段処理)を説明するための基板の上面図である。 図1−2は、第1の実施形態に係るパターン形成処理手順(後段処理)を説明するための基板の上面図である。 図2−1は、第1の実施形態に係るパターン形成処理手順(前段処理)を説明するための基板のAA断面図である。 図2−2は、第1の実施形態に係るパターン形成処理手順(後段処理)を説明するための基板のAA断面図である。 図3−1は、第1の実施形態に係るパターン形成処理手順(前段処理)を説明するための基板のBB断面図である。 図3−2は、第1の実施形態に係るパターン形成処理手順(後段処理)を説明するための基板のBB断面図である。 図4は、斜交ラインパターンの斜交角度を説明するための図である。 図5は、斜交ライン幅と位置合わせ精度との関係を説明するための図である。 図6は、斜交角度と斜交ライン幅との関係を説明するための図である。 図7は、第1および第2の斜交ラインパターンの斜交角度を説明するための図である。 図8は、第2の斜交ラインパターンの斜交角度と第2の斜交ラインパターンの位置合わせ精度との関係を説明するための図である。 図9は、第2の実施形態に係るパターン形成処理手順を説明するための基板の上面図である。 図10は、第2の実施形態に係るパターン形成処理手順を説明するための基板のAA断面図である。 図11は、第3の実施形態に係るパターン形成処理手順を説明するための基板の上面図である。 図12は、第3の実施形態に係るパターン形成処理を説明するための基板のAA断面図である。 図13は、斜交ラインパターンの位置ずれを説明するための図である。 図14は、第4の実施形態に係るパターン形成処理手順を説明するための基板の上面図である。 図15は、第4の実施形態に係るパターン形成処理を説明するための基板のAA断面図である。 図16は、第4の実施形態に係るパターン形成処理手順を示すフローチャートである。 図17は、ピラーパターン寸法と位置合わせ精度との関係を説明するための図である。
以下に添付図面を参照して、実施形態に係るパターン形成方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1の実施形態)
図1−1〜図3−2は、第1の実施形態に係るパターン形成処理手順を説明するための図である。図1−1は、第1の実施形態に係るパターン形成処理手順(前段処理)を説明するための基板の上面図であり、図1−2は、第1の実施形態に係るパターン形成処理手順(後段処理)を説明するための基板の上面図である。図2−1は、第1の実施形態に係るパターン形成処理手順(前段処理)を説明するための基板のAA断面図であり、図2−2は、第1の実施形態に係るパターン形成処理手順(後段処理)を説明するための基板のAA断面図である。図3−1は、第1の実施形態に係るパターン形成処理手順(前段処理)を説明するための基板のBB断面図であり、図3−2は、第1の実施形態に係るパターン形成処理手順(後段処理)を説明するための基板のBB断面図である。図2−1および図2−2の(a)〜(q)と、図3−1および図3−2の(a)〜(q)は、それぞれ図1−1および図1−2の(a)〜(q)に対応している。
ウエハなどの基板13上には、被加工膜12を形成しておく。被加工膜12は、所望の加工パターンを形成する際に用いられる膜であり、被加工膜12へは、この後の処理によって所定のパターンが形成される。所望の加工パターンは、配線パターンなどのラインパターンであり、本実施形態では後述する配線パターン11である。
被加工膜12は、パターニングされることにより、配線パターン11を埋め込むためのパターンとなる。本実施形態の配線パターン11は、1本の線状パターンが途中で切断された形状のパターン(以下、分断線状パターンという)を含んで構成されている。配線パターン11は、両隣が他の線状パターンによって挟まれた1本の線状パターンに対し、この1本の線状パターンが途中で分断されるよう各線状パターンを形成したパターンである。換言すると、配線パターン11は、両隣が他の線状パターンによって挟まれた分断線状パターンを備えている。図1−1〜図3−2では、AA線上(AA断面)に分断線状パターンが形成される場合について説明する。
<図1−1の(a)、図2−1の(a)、図3−1の(a)>
基板13上に被加工膜12を形成した後、側壁プロセス(側壁加工によるダブルパターンニング法)で用いられる芯材パターン20aを被加工膜12上に形成する。芯材パターン20aは、複数の線状パターンが平行方向に並ぶ線状パターン群である。
<図1−1の(b)、図2−1の(b)、図3−1の(b)>
この後、芯材パターン20aをスリミング加工することによって、スリミングパターン20bを形成する。
<図1−1の(c)、図2−1の(c)、図3−1の(c)>
さらに、スリミングパターン20b上から側壁デポジット膜を堆積させる。この後、異方性エッチングによって側壁デポジット膜をエッチバックし、側壁デポジット膜から側壁パターン1を形成する。
<図1−1の(d)、図2−1の(d)、図3−1の(d)>
そして、スリミングパターン20bをウエットエッチングすることによってスリミングパターン20bを除去し、被加工膜12上に側壁パターン1のみを残す。このように、側壁プロセス(側壁ライン転写プロセス)では、芯材(スリミングパターン20b)の側壁に側壁パターン1が形成され、芯材が除去されることによって、側壁パターン1が基板上に残る。側壁パターン1は、平行方向に並ぶ複数の線状パターンによって構成されている。
<図1−1の(e)、図2−1の(e)、図3−1の(e)>
この後、側壁パターン1間をエッチング抑制材2で埋める。
<図1−1の(f)、図2−1の(f)、図3−1の(f)>
そして、側壁パターン1の上面およびエッチング抑制材2の上面を、第1のエッチング用膜5aで覆い、さらに、第1のエッチング用膜5aの上面を第2のエッチング用膜3aで覆う。第2のエッチング用膜3aは、分断線状パターンを形成する際に用いられる膜であり、この後の処理によってラインパターンがパターニングされる。第2のエッチング用膜3aを用いて形成されるラインパターンは、その長手方向が、側壁パターン1の長手方向に直交するよう形成される直交ラインパターンである。
<図1−1の(g)、図2−1の(g)、図3−1の(g)>
この後、第2のエッチング用膜3a上にラインパターン4aを形成する。ラインパターン4aは、側壁パターン1(配線パターン11)に直交するラインパターンである。ラインパターン4aは、ラインパターン4aの長手方向と側壁パターン1の長手方向とが直交するよう形成される。
<図1−1の(h)、図2−1の(h)、図3−1の(h)>
ラインパターン4aを形成した後、ラインパターン4aをスリミング加工することによって、ラインパターンとしてのスリミングパターン4bを形成する。図2−1の(h)に示すように、AA線上にスリミングパターン4bが形成され、図3−1の(h)に示すように、BB線上にはスリミングパターン4bが形成されない。スリミングパターン4bは、分断線状パターンを形成する領域を含むよう形成される。換言すると、基板13を上面側から見た場合に、スリミングパターン4bの形成された領域内に分断線状パターンが形成されることとなる。
<図1−1の(i)、図2−1の(i)、図3−1の(i)>
この後、スリミングパターン4bおよび第2のエッチング用膜3a上からエッチングを行う。これにより、第2のエッチング用膜3aのうちスリミングパターン4bと略同じ領域にあった第2のエッチング用膜3aが直交ラインパターン3bとして残され、その他の領域の第2のエッチング用膜3aは除去される。また、スリミングパターン4bも除去される。これにより、スリミングパターン4bと略同じ領域に直交ラインパターン3bが残され、第2のエッチング用膜3aと略同じ領域には第1のエッチング用膜5aが残される。
この結果、図2−1の(i)に示すように、AA線上に直交ラインパターン3bと第1のエッチング用膜5aが残され、図3−1の(i)に示すように、BB線上には第1のエッチング用膜5aが残される。第2のエッチング用膜3aを用いて形成された直交ラインパターン3bは、側壁パターン1(配線パターン11)に直交するラインパターンであり、直交ラインパターン3bの長手方向と側壁パターン1の長手方向とが直交するよう形成される。直交ラインパターン3bは、分断線状パターンを形成する領域を含むよう形成される。
<図1−1の(j)、図2−1の(j)、図3−1の(j)>
この後、第1のエッチング用膜5aおよび直交ラインパターン3b上にCT(carbon thin film)膜6aなどを成膜することにより、基板13の上面側を平坦化する。
<図1−2の(k)、図2−2の(k)、図3−2の(k)>
そして、CT膜6a上に、側壁パターン1および直交ラインパターン3bに対して斜め方向に交わるレジストパターン7を形成する。レジストパターン7は、側壁パターン1および直交ラインパターン3bに対して斜め方向に交わるラインパターン(後述する斜交ラインパターン)を形成するためのパターンである。レジストパターン7は、側壁パターン1と直交ラインパターン3bとが重なる領域のうちの1つの領域である第1の重なり領域上を通り、且つ側壁パターン1に対して所定の斜交角度(90°以外)で配置される線状パターンである。
<図1−2の(l)、図2−2の(l)、図3−2の(l)>
そして、レジストパターン7およびCT膜6a上からエッチングを行う。これにより、CT膜6aのうちレジストパターン7と略同じ領域にあったCT膜6aが斜交ラインパターン6bとして残される。そして、レジストパターン7以外の領域のCT膜6aは除去される。換言すると、レジストパターン7の下層側にあるCT膜6aが残され、他のCT膜6aは除去される。また、レジストパターン7は、全て除去される。また、CT膜6aの下部にあった直交ラインパターン3bは残される。
これにより、基板13上には、第1のエッチング用膜5aが全面に残される。また、第1のエッチング用膜5a上に直交ラインパターン3bが形成され、直交ラインパターン3bと同じ領域で且つレジストパターン7の形成されていた領域に、CT膜6aをパターニングした斜交ラインパターン(斜交線状パターン)6bが形成される。斜交ラインパターン6bは、分断線状パターンを形成する領域を含むよう形成される。
<図1−2の(m)、図2−2の(m)、図3−2の(m)>
この後、斜交ラインパターン6bおよび直交ラインパターン3b上からエッチングを行う。これにより、直交ラインパターン3bのうち、斜交ラインパターン6bに交わっていない領域の直交ラインパターン3bが除去され、斜交ラインパターン6bと交わっている領域の直交ラインパターン3bが分断領域パターン9として残される。また、斜交ラインパターン6bは残される。換言すると、斜交ラインパターン6b以外の領域にあった直交ラインパターン3bは除去される。
<図1−2の(n)、図2−2の(n)、図3−2の(n)>
さらに、斜交ラインパターン6bおよび第1のエッチング用膜5a上からエッチングを行う。これにより、斜交ラインパターン6bが除去されるとともに、斜交ラインパターン6bと直交ラインパターン3bとが重なっていた領域に形成されている斜交ラインパターン9が残される。これにより、第1のエッチング用膜5a上に分断領域パターン9が形成される。分断領域パターン9は、直交ラインパターン3bと斜交ラインパターン6bとが重なる第2の重なり領域に形成される平行四辺形パターンである。分断領域パターン9は、分断線状パターンが形成される領域のうち、1本の線状パターンを分断する領域に形成されるカットパターンである。換言すると、1本の線状パターンが、分断領域パターン9に対応する領域で分断されることにより、分断線状パターンが形成される。
<図1−2の(o)、図2−2の(o)、図3−2の(o)>
この後、分断領域パターン9および第1のエッチング用膜5a上からエッチングを行う。これにより、分断領域パターン9以外の領域と略同じ領域にあった第1のエッチング用膜5aが除去される。さらにエッチングを進めると、分断領域パターン9以外の領域にあるエッチング抑制材2が除去される。また、分断領域パターン9が除去され、エッチング抑制材2のうち分断領域パターン9と同じ領域のエッチング抑制材2が分断領域パターン5bとして残される。この結果、側壁パターン1間にエッチング抑制材2を用いた分断領域パターン5bが残される。
<図1−2の(p)、図2−2の(p)、図3−2の(p)>
そして、側壁パターン1および分断領域パターン5b上からエッチングを行う。これにより、被加工膜12のうち分断領域パターン5bにも側壁パターン1にも覆われていない領域がエッチングにより除去される。そして、側壁パターン1または分断領域パターン5bと同じ領域にある被加工膜12が残され、側壁パターン1および分断領域パターン5bがエッチングにより除去される。
換言すると、被加工膜12のうち、分断領域パターン5bの下層側と、側壁パターン1の下層側と、が残される。また、被加工膜12のうち分断領域パターン5bの下層側でもなく側壁パターン1の下層側でもない領域と、側壁パターン1と、分断領域パターン5bと、がエッチングで除去される。
<図1−2の(q)、図2−2の(q)、図3−2の(q)>
さらに、パターニングされた被加工膜12上から金属膜などを成膜し、その後、エッチバックする。そして、被加工膜12をエッチングで除去することにより、パターニングされた被加工膜12のスペースパターン内に配線パターン11を形成する。これにより、基板13上に配線パターン11が形成される。
配線パターン11は、両隣が他の線状パターンによって挟まれた線状パターン群である。換言すると、配線パターン11は、側壁パターン1を用いて形成される線状パターン群であり、平行方向に並ぶ複数の線状パターンで構成されている。配線パターン11のうち、線状パターン10aは、上面側から見た場合に、分断領域パターン5bと同じ領域である領域5b’(分断領域パターン9と同じ領域)によって途中で分断されている。このように、配線パターン11は、線状パターン10aが領域5b’を介して分断され、且つ領域5b’以外の領域では、線状パターン10a以外の配線パターン11が途中で分断されないよう形成される。
図4は、斜交ラインパターンの斜交角度を説明するための図である。図4は、基板13の上面図であり、図1−2の(l)に対応している。なお、図4では、説明の便宜上、直交ラインパターン3bの下層を側壁パターン1およびエッチング抑制材2で示している。
図4に示すように、斜交ラインパターン6bは、ライン幅(短手方向の長さ)がWのラインパターンであり、ライン幅がYの直交ラインパターン3bとの間で斜交角度(傾き角)θをなすよう形成される。側壁パターン1は、ライン幅がSであり、エッチング抑制材2は、ライン幅がLである。したがって、配線パターン11は、ライン(配線パターン11を埋め込む前はスペース)幅がLで、スペース(配線パターン11を埋め込む前はライン)幅がSのライン&スペースパターンとなる。
つぎに、斜交ラインパターン6bのライン幅(以下、斜交ライン幅という)と位置合わせ精度との関係について説明する。図5は、斜交ライン幅と位置合わせ精度との関係を説明するための図である。図5の横軸が斜交ラインパターン6bの斜交ライン幅であり、図5の縦軸が斜交ラインパターン6bと直交ラインパターン3bとの間の位置合わせ精度である。なお、図5では、Y=32nmであり、L=S=32nmである場合の斜交角度と位置合わせ精度との関係21〜23を示している。また、関係21〜23は、斜交ラインパターン6bおよび直交ラインパターン3bの寸法ばらつきが、所望値から±10%であるとして算出されている。
斜交角度と位置合わせ精度との関係21〜23は、それぞれ斜交角度θが90°(直角)、70°、60°の場合の関係を示している。斜交ラインパターン6bの斜交ライン幅の寸法精度許容範囲は、関係21〜23、位置合わせ精度の閾値(許容値)などを用いて算出される。
ここでは、位置合わせ精度の閾値が±10nmである場合の、寸法許容範囲について説明する。寸法許容範囲は、例えば、関係21〜23の最大値に対応する斜交ライン幅(W)と、閾値を満たす斜交ライン幅(W)の範囲(ライン幅許容範囲)と、を用いて算出される。具体的には、寸法許容範囲は、以下の式(1)を用いて算出される。
寸法許容範囲=((ライン幅許容範囲)/2)/(最大値に対応する斜交ライン幅)・・・(1)
斜交角度θが60°(関係23)の場合、位置合わせ精度(閾値)の±10nmを満たす斜交ライン幅は、約28nm〜32nmである。また、斜交角度θが70°(関係22)の場合、位置合わせ精度(閾値)の±10nmを満たす斜交ライン幅は、約38nm〜53nmである。同様に、斜交角度θが90°(関係21)の場合、位置合わせ精度(閾値)の±10nmを満たす斜交ライン幅は、約58nm〜69nmである。
したがって、斜交角度θ=90°の場合、斜交ライン幅(W)の寸法許容範囲は、±8%となる。一方、斜交角度θ=70°の場合、斜交ライン幅(W)の寸法許容範囲は、±13%となる。また、斜交角度θ=60°の場合、斜交ライン幅(W)の寸法許容範囲は、±19%となる。
このように、位置合わせ精度が最大値となる斜交ライン幅(W)は、斜交ラインパターン6bの斜交角度θに依存する。また、関係21〜23を用いて説明したように、斜交ラインパターン6bの斜交角度θを斜めにすることで寸法ばらつきの許容量(ライン幅許容範囲)を緩和できる。
ここで、1本の線状パターン10aを分断できる斜交ラインパターン6bのライン幅許容範囲について説明する。まず、図4に示した斜交ラインパターン6bに対して以下のように定義する。
・斜交ラインパターン6bのライン幅ばらつきをw(例えば、Wの10%)とする。
・露光装置のx方向の合わせ精度を±Z(この例では10nm)とする。
線状パターン10aとなるスペース領域(側壁パターン1と側壁パターン1との間)(エッチング抑制材2の位置)を金属膜で埋め込むことができ、且つ斜交ラインパターン6bの形成が原因で線状パターン10aに隣接する他の線状パターンの形状に影響を与えることなく線状パターン10aを分断するには、以下の式(2)および式(3)を満たす必要がある。
L+2S<(W+w)/sin(θ)+Y/tan(θ)+2Z・・・(2)
L>(W−w)/sin(θ)+Y/tan(θ)−2Z・・・(3)
なお、式(2)および式(3)では、θ=90°の場合、tan(θ)項を除外する。また、ここでは、斜交ライン幅(W)と位置合わせの誤差を、斜交ライン幅(W)とライン幅ばらつき(w)の「和」を用いて算出しているが、正規分布でばらつくものとして斜交ライン幅(W)と位置合わせの誤差を算出してもよい。これにより、斜交ライン幅(W)と位置合わせの誤差を二乗和換算できるので、さらにライン幅許容範囲を緩和することが可能となる。
例えば、L=S=32nm、Z=10nm、wがWの10%、Y=32nmとすると、θ=90°では58nm≦W≦69nmとなる必要があり、θ=60°では33nm≦W≦45nmでよい。
つぎに、斜交角度θと斜交ライン幅(W)との関係について説明する。図6は、斜交角度と斜交ライン幅との関係を説明するための図である。図6の(a)は、直交ラインパターン3bのライン幅(直交ライン幅)が32nmの場合の斜交角度θと斜交ライン幅との関係を示し、図6の(b)は、斜交角度θと設定可能な斜交ライン幅との関係を、直交ライン幅毎に示している。図6の(a)では、横軸が斜交角度θであり、縦軸が斜交ライン幅である。また、図6の(b)では、横軸が斜交角度θであり、縦軸が設定可能な斜交ライン幅(ΔW)である。
図6の(a)では、斜交ライン幅(W)の最大値25Aと最小値25Bを示している。同図に示すように、斜交ライン幅(W)の最大値25Aおよび最小値25Bは、斜交角度θに応じて変化する。
図6の(b)では、直交ライン幅(Y)が32nm、42nm、52nmの場合に設定可能な斜交ライン幅(斜交角度θと設定可能な斜交ライン幅との関係26〜28)を示している。設定可能な斜交ライン幅(ΔW)は、斜交ライン幅(W)の最大値から最小値を減算した値である。また、関係26〜28は、それぞれ直交ライン幅(Y)が32nm、42nm、52nmの斜交角度θと設定可能な斜交ライン幅(ΔW)との関係である。同図に示すように、設定可能な斜交ライン幅(ΔW)は、斜交角度θおよび直交ライン幅に応じて変化する。
例えば、L=S=32nm、Z=10nm、wがWの10%、Y=32nm、Z=10nmとすると、θ=約45°〜90°の場合に、位置合わせ精度良く所望位置に分断領域パターン5bを形成することが可能となる。また、θ=90°の直交の場合よりも、θ=60°の場合の方が、設定可能なライン幅ΔWが拡大し、寸法変動にロバストな設計が可能となる。
なお、直交ラインパターン3bを側壁パターン1に対して直角以外の角度で配置してもよい。換言すると、直交ラインパターン3bが、側壁パターン1の短手方向に対して斜め方向に交わるよう直交ラインパターン3bを配置してもよい。以下では、側壁パターン1の短手方向に対して斜め方向に交わるよう配置した直交ラインパターンを第1の斜交ラインパターン(第1の斜交線状パターン)とし、斜交ラインパターン6bを第2の斜交ラインパターン(第2の斜交線状パターン)として説明する。
図7は、第1および第2の斜交ラインパターンの斜交角度を説明するための図である。図7の(a)は、基板13の上面図であり、図1−2の(l)に対応している。なお、図4に示した寸法や角度と同じ寸法や角度については、その説明を省略する。また、図7の(a)では、説明の便宜上、第1のエッチング用膜5aの図示を省略している。
図7の(a)に示すように、第1の斜交ラインパターンである斜交ラインパターン3cは、直交ラインパターン3bを斜交角度θ1だけ面内で回転させたラインパターンである。したがって、斜交ラインパターン3cは、その長手方向が側壁パターン1の短手方向との間で斜交角度θ1をなすよう形成される。
また、斜交ラインパターン6bは、その長手方向が側壁パターン1の短手方向との間で斜交角度θ2をなすよう形成される。これにより、斜交ラインパターン6bは、斜交ラインパターン6bの長手方向と斜交ラインパターン3cの長手方向とが斜交角度θ(θ1+θ2)をなすよう形成される。
図7の(b)では、第1の斜交ラインパターンである斜交ラインパターン3cと第2の斜交ラインパターンである斜交ラインパターン6bの寸法や角度に関する関係を示している。図7の(b)に示した斜交ラインパターン3cに対して以下のように定義する。
・斜交ラインパターン3cのライン幅ばらつきをy(例えば、Yの10%)とする。
・露光装置の位置合わせ精度を±Z1(この例では10nm)とする。
・斜交ラインパターン6bのライン幅ばらつきをw(例えば、Wの10%)とする。
・露光装置の位置合わせ精度を±Z2(この例では10nm)とする。
斜交ラインパターン3cと斜交ラインパターン6bとが重なる平行四辺形の領域が、分断領域パターン9となる。分断領域パターン9の最も長い対角線Cのx成分が分断領域パターン9による線状パターン10aのカット長Cxになるので、Cの長さと側壁パターン1の短手方向がなす角度θcは、以下の式(4)および式(5)を用いて算出できる。なお、図7の(b)におけるA(平行四辺形の第1の辺)の長さは、A=W/sinθであり、図7の(b)におけるB(平行四辺形の第2の辺)の長さは、B=Y/sinθである。そして、式(4)では、A,B,Cに余弦定理を用いている。
C=[{W2+Y2−2W・Y・cos(180−θ1−θ2)}1/2]/sin(θ12)・・・(4)
θc={Arctan(Y/C)−θ1・・・(5)
なお、式(4)や式(5)では、省略したが、WやYは、各々のばらつきを含めた「W+w」や「Y+y」などを用いて計算する。
そして、以下の式(6)に、式(5)を用いて算出したθcを代入することにより、カット長Cxを算出できる。
Cx=C・cosθc・・・(6)
また、線状パターン10aとなるスペース領域(側壁パターン1と側壁パターン1との間)に金属膜で埋め込むことができ、且つ斜交ラインパターン6bの形成が原因で線状パターン10aに隣接する他の線状パターンの形状に影響を与えることなく線状パターン10aを分断するには、以下の式(7)および式(8)を満たす必要がある。
L+2S<C・cosθc+2Z1+2Z2・・・(7)
L>C・cosθc−2Z1−2Z2・・・(8)
ここで、斜交ラインパターン3cに斜交角度θ1を与えた場合の斜交角度θ1と斜交ラインパターン6bの位置合わせ精度について説明する。図8は、第2の斜交ラインパターンの斜交角度と第2の斜交ラインパターンの位置合わせ精度との関係を説明するための図である。図8の(a)は、斜交ラインパターン6bの斜交角度θ2と斜交ラインパターン6bの位置合わせ精度との関係を、斜交ラインパターン3cの斜交角度θ1毎に示す図である。
図8の(a)は、横軸が斜交ラインパターン6bの斜交角度θ2であり、縦軸が斜交ラインパターン6bの位置合わせ精度である。図8の(a)では、斜交ラインパターン3cの斜交角度θ1=0°,30°,45°の場合の、斜交角度θ2と斜交ラインパターン6bの位置合わせ精度との関係31A,32A,33Aを示している。
斜交角度θ2の許容範囲は、露光装置の合わせ精度の設定限界値によって決まる。例えば、露光装置の合わせ精度の設定限界値が10nmである場合、斜交角度θ1=0°であれば、斜交角度θ2を角度範囲31B内に設定すれば、所望の位置(範囲)に斜交ラインパターン6bを形成することができる。
同様に、斜交角度θ1=30°であれば、斜交角度θ2を角度範囲32B内に設定すれば、所望の位置に斜交ラインパターン6bを形成することができ、斜交角度θ1=45°であれば、斜交角度θ2を角度範囲33B内に設定すれば、所望の位置に斜交ラインパターン6bを形成することができる。
図8の(b)は、斜交ラインパターン6bの斜交角度θ2と斜交ラインパターン6bの許容位置合わせ精度範囲との関係を、斜交ラインパターン3cの斜交角度θ1毎に示す図である。なお、図8の(b)の関係は、図8の(a)と同様の条件を用いて導出されたものである。
図8の(b)は、横軸が斜交ラインパターン6bの斜交角度θ2であり、縦軸が斜交ラインパターン6bの位置合わせ精度誤差ΔCx(Cxの最大値−Cxの最小値)である。図8の(b)では、斜交ラインパターン3cの斜交角度θ1=0°,30°,45°の場合の、斜交角度θ2と位置合わせ精度誤差との関係31C,32C,33Cを示している。
斜交ラインパターン6bの位置合わせ精度誤差は、斜交ラインパターン3cの斜交角度θ1毎に異なる。図8の(b)に示すように、斜交角度θ1の値が大きくなるに従って、斜交角度θ2に設定可能な角度幅が広くなる。例えば、位置合わせ精度誤差(ΔCx)を1.4nm以下に抑えたい場合、斜交角度θ1=0°であれば、斜交ラインパターン6bの斜交角度θ2を約50°以上に設定する必要がある。一方、斜交角度θ1=30°であれば、斜交ラインパターン6bの斜交角度θ2を約25°以上に設定すればよい。また、斜交角度θ1=45°であれば、斜交ラインパターン6bの斜交角度θ2を約8°以上に設定すればよい。
したがって、例えば、L=S=32nm、W=32nm、wがWの10%、Y=32nm、yがYの10%、斜交角度θ1=45°とすると、θ2=約2°〜50°の場合に、位置合わせ精度良く所望位置に分断領域パターン9(分断領域パターン5b)を形成することが可能となる。
このように、本実施形態では、直交ラインパターン3bと斜交ラインパターン6bとを用いて、配線パターン11を形成するので、両隣が他の線状パターンによって挟まれた線状パターン10aに対し、この線状パターン10aが精度良く途中で分断されるよう配線パターン11を形成することができる。換言すると、隣接するスペースパターン同士(線状パターン10a間)を所定位置(分断領域パターン9と同じ領域)で接続することが可能となる。
なお、側壁プロセスは、前述した側壁ライン転写プロセスに限らず、側壁スペース転写プロセスであってもよい。側壁スペース転写プロセスは、側壁パターンを下層側に転写することによって側壁パターンと同じスペースパターンを形成するプロセスである。
途中で分断された線状パターンを形成する処理は、例えばウエハプロセスの所定レイヤに対して行われ、これらの処理を用いて半導体装置(半導体集積回路)が製造される。図1−1〜図3−2で説明した各パターンを形成する際には、露光処理、現像処理、エッチング処理、成膜処理などが繰り返される。例えば、側壁パターン1を形成する際には、レジストの塗布された基板13にマスクを用いて露光を行ない、その後ウエハを現像して基板13上にレジストパターン(芯材パターン20a)を形成する。そして、レジストパターンを芯材として側壁デポジット膜を堆積させ、レジストパターンを除去することによって、側壁パターン1を形成する。その後、露光処理、現像処理、エッチング処理、成膜処理などを用いて斜交ラインパターン6bおよび直交ラインパターン3bが形成される。そして、斜交ラインパターン6bおよび直交ラインパターン3b上からエッチングを行ない、線状パターン10aを形成する。半導体装置を製造する際には、上述した露光処理、現像処理、エッチング処理、成膜処理などがレイヤ毎に繰り返される。
なお、本実施の形態では、側壁プロセスを用いて形成される線状パターン10aを分断する場合について説明したが、側壁プロセス以外のプロセスを用いて形成される線状パターンを分断してもよい。例えば、インプリントリソグラフィやDSA(Directed Self Assembly)プロセスを用いて形成される線状パターンを分断するよう配線パターン11を形成してもよい。
また、本実施の形態では、線状パターンが複数からなる配線パターン群である場合について説明したが、線状パターンは複数からなるスペースパターン群であってもよい。例えば、図1−2の(p)で示した被加工膜12のパターンを形成することにより、被加工膜12のパターン間(図1−2の(p)において基板13が示されている領域)が線状スペースパターンとなる。この場合において、線状スペースパターンは、被加工膜12のパターンによって途中で分断されている。被加工膜12を配線層としておくことにより、配線層間の線状スペースパターンが途中で分断されるよう各線状スペースパターンを形成することが可能となる。換言すると、隣接する線状ラインパターン(配線層で形成された配線パターン)同士を所定位置(領域5b’)で接続することが可能となる。
また、分断領域パターン5bは、分断される線状パターンに隣接する線状パターンの形状に影響を与えることなく、任意の本数の線状パターンを分断することも可能である。
また、直交ラインパターン3b、斜交ラインパターン6b、斜交ラインパターン3cなどは複数本を同時に形成してもよい。これにより、複数個所に対して分断領域パターン5bを形成することが可能となる。
また、直交ラインパターン3bと斜交ラインパターン6bは、何れを先に形成してもよい。斜交ラインパターン6bを先に形成する場合は、図1−1の(g)〜(i)で説明した処理によって斜交ラインパターンを形成する。そして、図1−2の(k)と(l)で説明した処理によって直交ラインパターンを形成する。これにより、直交ラインパターン3bが図1−2の(l)で示した斜交ラインパターン6bの位置に形成され、斜交ラインパターン6bが図1−1の(i)で示した直交ラインパターン3bの位置に形成される。同様に、斜交ラインパターン3cと斜交ラインパターン6cは、何れを先に形成してもよい。
また、図1−1の(j)の処理を省略してもよい。具体的には、図1−1の(g)で説明した1度目のリソグラフィによって直交ラインパターン3bを形成し、現像処理を行わずに2度目のリソグラフィによって斜交ラインパターン6bを形成する。これにより、リソグラフィの段階で、クロスポイント領域によって分断領域パターン9の形状をレジストにより形成する。そして、前記レジストパターンを1度にエッチングすることにより、分断領域パターン9を形成する。なお、この場合においても、斜交ラインパターン6bを形成した後に直交ラインパターン3bを形成してもよい。
また、配線パターンを形成した後に、直交ラインパターン3bと斜交ラインパターン6bを用いて配線パターンを分断することにより線状パターン10aを形成してもよい。この場合、配線パターン間をエッチング抑制材2で埋め込むことにより基板13を平坦化し、その後、第1のエッチング用膜5a、第2のエッチング用膜3aを成膜する。また、直交ラインパターン3bと斜交ラインパターン6bを、それぞれライン状に延びるホールパターン(溝型パターン)としておく。そして、直交ラインパターン3bと斜交ラインパターン6bとが交わる位置に形成されている配線パターンを、直交ラインパターン3bおよび斜交ラインパターン6b上からエッチングすることにより、分断された線状パターン10aを形成する。
同様に、被加工膜12によってスペースパターンを形成した後に、直交ラインパターン3bと斜交ラインパターン6bを用いて配線パターンを接続することにより線状パターン10aを分断してもよい。
このように第1の実施形態によれば、側壁パターン1および直交ラインパターン3bに対して斜め方向に交わるレジストパターン7を形成し、レジストパターン7を用いて斜交ラインパターン6bを形成している。そして、斜交ラインパターン6bおよび直交ラインパターン3b上からエッチングを行うことによって分断領域パターン5bを形成し、分断領域パターン5bを用いて配線パターン11を形成している。したがって、隣接する線状パターンの形状に影響を与えることなく、前記線状パターンに挟まれた線状パターンが精度良く分断されるよう各線状パターンを形成することが可能となる。
(第2の実施形態)
つぎに、図9および図10を用いてこの発明の第2の実施形態について説明する。第2の実施形態では、分断領域パターンとなる領域に芯材パターン20aでラインパターンを形成しておき、このラインパターンを用いて分断領域パターンを形成する。
図9および図10は、第2の実施形態に係るパターン形成処理手順を説明するための図である。図9は、第2の実施形態に係るパターン形成処理手順を説明するための基板の上面図であり、図10は、第2の実施形態に係るパターン形成処理手順を説明するための基板のAA断面図である。本実施形態では、第1の実施形態と同様のパターン形成処理手順によって配線パターン11を形成する。
図10の(a)〜(g)は、それぞれ図9の(a)〜(g)に対応している。図9および図10では、AA線上(AA断面)に分断線状パターンが形成される場合について説明する。なお、図9の(a)〜(d)で説明する処理は、それぞれ図1−1の(a)〜(d)で説明する処理に対応している。同様に、図10の(a)〜(d)で説明する処理は、それぞれ図2−1の(a)〜(d)で説明する処理に対応している。また、図9の(e)、(f)、(g)で説明する処理は、それぞれ図1−1の(h)、図1−2の(k)、(q)で説明する処理に対応している。同様に、また、図10の(e)、(f)、(g)で説明する処理は、それぞれ図2−1の(h)、図2−2の(k)、(q)で説明する処理に対応している。
<図9の(a)、図10の(a)>
基板13上に被加工膜12を形成した後、側壁プロセスで用いられる芯材パターン20aを被加工膜12上に形成する。本実施形態では、分断された線状パターンを形成する箇所の両隣にある芯材パターン20a,20aをラインパターンで接続しておく。具体的には、芯材パターン20aの短手方向に延びるラインパターン20a’を芯材パターン20a,20a間に配置することにより、芯材パターン20a,20a間を接続しておく。換言すると、芯材パターン20a,20aと、短手方向に延びるラインパターン20a’と、でH型形状のパターンを形成しておく。このように、芯材パターン20aのうちの隣接する2本の線状パターン(芯材パターン20a)を短手方向で接続するラインパターン20a’を形成しておく。
ラインパターン20a’は、芯材パターン20aと同じ太さのパターンである。ラインパターン20a’の辺のうち芯材パターン20aの短手方向と平行な辺の長さは、芯材パターン20a,20a間のスペース幅と同じであり、芯材パターン20aの長手方向と平行な辺の長さは、所望の分断の幅に合わせて調整が可能である。なお、ラインパターン20a’の長手方向と平行な辺の長さは、例えば、芯材パターン20aの短手方向の幅と同じである。
<図9の(b)、図10の(b)>
ラインパターン20a’を形成した後、芯材パターン20aをスリミング加工することによって、スリミングパターン20bを形成する。
<図9の(c)、図10の(c)>
さらに、スリミングパターン20b上から側壁デポジット膜を堆積させる。この後、異方性エッチングによって側壁デポジット膜をエッチバックし、側壁デポジット膜から側壁パターン1を形成する。側壁パターン1は、スリミングパターン20bの側面に形成される。したがって、本実施形態では、ラインパターン20a’をスリミング加工したパターンの側壁にも側壁パターン1が形成される。
<図9の(d)、図10の(d)>
そして、スリミングパターン20bをウエットエッチングすることによってスリミングパターン20bを除去し、被加工膜12上に側壁パターン1のみを残す。ここでの側壁パターン1には、芯材パターン20aに対応するパターンと、ラインパターン20a’に対応するパターンと、を含んでいる。側壁パターン1のうちラインパターン20a’に対応するパターンは、側壁パターン1のうちの隣接する2本の線状パターンを短手方向で接続する接続パターンである。この接続パターンは、後述する分断領域パターン5cを形成する平行四辺形領域の一部領域と分断領域パターン5cよりも外側の領域とを含むよう形成しておく。
<図9の(e)、図10の(e)>
図1−1の(h)に対応する図9の(e)では、側壁パターン1、スリミングパターン4b以外の膜やパターンの図示を省略している。また、図2−1の(h)に対応する図10の(e)では、第1のエッチング用膜5a、第2のエッチング用膜3aの図示を省略している。
被加工膜12上に側壁パターン1のみを残した後、第1の実施形態で説明した図1−1の(e)〜(g)と同様の処理が行われる。これにより、第2のエッチング用膜3a上にラインパターン4a(ここでは、図示せず)が形成される。
ラインパターン4aは、側壁パターン1(配線パターン11)の長手方向に直交するラインパターンであり、ラインパターン20a’の内側領域上を通るよう形成される。ラインパターン4aを形成した後、ラインパターン4aをスリミング加工することによって、ラインパターンとしてのスリミングパターン4bを形成する。これにより、図9の(e)に示すように、AA線上にスリミングパターン4bが形成される。スリミングパターン4bは、分断線状パターンを形成する領域の一部を含むよう形成されており、第1の実施形態(図1−1の(i))で説明した直交ラインパターン3bと同様の役割を有している。なお、スリミング加工は、省略してもよい。
<図9の(f)、図10の(f)>
図1−2の(k)に対応する図9の(f)では、側壁パターン1、スリミングパターン4b、レジストパターン7以外の膜の図示を省略している。また、図2−2の(k)に対応する図10の(f)では、第1のエッチング用膜5a、直交ラインパターン3b、CT膜6aの図示を省略している。
スリミングパターン4bを形成した後、第1の実施形態で説明した図1−1の(i)、(j)と同様の処理が行われる。さらに、CT膜6a上に、側壁パターン1およびスリミングパターン4bに対して斜め方向に交わるレジストパターン7を形成する。ここでのレジストパターン7は、第1の実施形態(図1−2の(l))で説明した斜交ラインパターン6bと同様の役割を有している。
<図9の(g)、図10の(g)>
この後、第1の実施形態で説明した図1−2の(l)〜(p)と同様の処理が行われる。これにより、レジストパターン7およびスリミングパターン4bが重なる領域に分断領域パターン9が形成される。そして、分断領域パターン9上からエッチングを行うことにより、エッチング抑制材2のうち分断領域パターン9と同じ領域のエッチング抑制材2が、分断領域パターン5c(図示せず)として残され、その他のエッチング抑制材2は除去される。
そして、分断領域パターン5cおよび側壁パターン1上からエッチングを行う。これにより、分断領域パターン5cと側壁パターン1の何れにも覆われていない領域がエッチングにより除去される。具体的には、被加工膜12のうち上層に分断領域パターン5cの無い領域と、上層に側壁パターン1がない領域と、が除去される。ここでの側壁パターン1には、ラインパターン20a’を用いて形成された接続パターンも含んでいる。また、分断領域パターン5cと側壁パターン1がエッチングにより除去される。そして、分断領域パターン5cと同じ領域にある被加工膜12と、側壁パターン1と同じ領域にある被加工膜12と、が残される。
さらに、パターニングされた被加工膜12上から金属膜などを成膜し、その後、エッチバックする。そして、被加工膜12をエッチングで除去することにより、被加工膜12のスペースパターン内に配線パターン11を形成する。これにより、基板13上に配線パターン11が形成される。
配線パターン11は、両隣が他の線状パターンによって挟まれた線状パターン群である。配線パターン11のうち、線状パターン10bは、上面側から見た場合に、分断領域パターン5cと同じ領域5c’と、ラインパターン20a’を用いて形成された接続パターンの領域20a’’と、によって途中で分断されている。また、線状パターン10bに隣接する線状パターンは、領域5c’近傍において領域5c’側に凸部形状のパターンを有するよう形成されるが、線状パターン10bに隣接する線状パターン同士は、領域5c’によって分断されている。
本実施形態では、芯材パターン20a間にラインパターン20a’を形成しておくとともに、ラインパターン20a’に隣接する領域に分断領域パターン5cを形成している。そして、分断領域パターン5cとラインパターン20a’を用いて形成された側壁パターン1と、を用いて線状パターン10bを形成している。このため、分断された線状パターン10b間のスペース領域(分断長)は、ラインパターン20a’を用いて形成される側壁パターン1のパターン領域(位置)によって決定されることとなる。
このように第2の実施形態によれば、第1の実施形態と同様に、1本の線状パターン10aが精度良く途中で分断されるよう各線状パターンを形成することが可能となる。また、芯材パターン20a間のラインパターン20a’と分断領域パターン5cを用いて配線パターンを形成するので、直交ラインパターン3bに用いるラインパターン4a(スリミングパターン4b)の位置合わせを容易に行うことが可能となる。また、レジストパターン7の位置合わせを容易に行うことが可能となる。
(第3の実施形態)
つぎに、図11〜図13を用いてこの発明の第3の実施形態について説明する。第3の実施形態では、第1の実施形態の図7で説明した斜交ラインパターン6bおよび斜交ラインパターン3cと同様のパターンをレジストパターンで形成し、形成したレジストパターンを用いて分断領域パターンを形成する。換言すると、斜交ラインパターン6bと斜交ラインパターン3cとのクロスポイント領域に分断領域パターンを形成する。
図11および図12は、第3の実施形態に係るパターン形成処理手順を説明するための図である。図11は、第3の実施形態に係るパターン形成処理手順を説明するための基板の上面図であり、図12は、第3の実施形態に係るパターン形成処理を説明するための基板のAA断面図である。なお、第1または第2の実施形態と同様のパターン形成処理については、その説明を省略する。
図12は、図11の(b)に対応している。図11および図12では、AA線上(AA断面)に分断線状パターンが形成される場合について説明する。
<図11の(a)>
図11(a)では、第1のエッチング用膜5a、第2のエッチング用膜3aの図示を省略している。第1の実施形態で説明した図1−1の(a)〜(e)と同様の処理によって、被加工膜12上に側壁パターン1を形成するとともに側壁パターン1間をエッチング抑制材2で埋める。そして、図1−1の(f)、(g)と同様の処理によって、第1のエッチング用膜5a、第2のエッチング用膜3aが成膜される。そして、側壁パターン1およびエッチング抑制材2の上面側(第1および第2のエッチング用膜5a,3a上)に、1度目のリソグラフィにより第1の斜交ラインパターン4Rを形成し、現像処理を行わずに2度目のリソグラフィにより第2の斜交ラインパターン7Rを形成する。これにより、リソグラフィの段階でクロスポイント領域によって分断領域パターン9の形状をレジストにより形成する。
第1の斜交ラインパターン4Rは、斜交ラインパターン3cと同様の形状(斜交角度)を有し、上面側から見た場合に同様の配置位置となるよう配置される。また、第2の斜交ラインパターン7Rは、斜交ラインパターン6bと同様の形状(斜交角度)を有し、上面側から見た場合に同様の配置位置となるよう配置される。換言すると、第1の斜交ラインパターン4Rと第2の斜交ラインパターン7Rとのクロスポイント領域に分断領域パターンが形成されるよう、第1および第2の斜交ラインパターン4R,7Rが形成される。
なお、第1の斜交ラインパターン4Rの斜交角度および第2の斜交ラインパターン7Rの斜交角度は、0°〜90°の何れの角度であってもよい。この場合において、第1の斜交ラインパターン4Rと第2の斜交ラインパターン7Rとが、同じ方向に延びるパターンとならないよう第1および第2の斜交ラインパターン4R,7Rを配置しておく。
換言すると、図7の(b)に示した斜交角度θ(θ1+θ2)が0°にならないよう第1および第2の斜交ラインパターン4R,7Rを配置しておく。また、θ1=0°且つθ2=90°とならないよう第1および第2の斜交ラインパターン4R,7Rを配置しておく。別言すれば、第1の斜交ラインパターン4Rの斜交角度である第1の斜交角度と第2の斜交ラインパターン7Rの斜交角度である第2の斜交角度と、の少なくとも一方を直角以外の角度としておく。これにより、クロスポイント領域は、平行四辺形になる。図11の(a)では、第1の斜交ラインパターン4Rの斜交角度と第2の斜交ラインパターン7Rの斜交角度が同じであり、クロスポイント領域がひし形である場合を示している。
<図11の(b)、図12>
図1−2の(n)に対応する図11の(b)、図2−2の(n)に対応する図12では、第1のエッチング用膜5aの図示を省略している。第1および第2の斜交ラインパターン4R,7Rを形成しクロスポイント領域によって分断領域パターン9の形状をレジストにより形成した後、エッチングを行う。これにより、第1および第2の斜交ラインパターン4R,7Rのクロスポイント領域に、分断領域パターン9が形成される。分断領域パターン9は、上面側から見るとクロスポイント領域と略同じ形状であり、ひし形などの平行四辺形である。
この後、必要に応じて分断領域パターン9をスリミング加工する。本実施形態では、分断領域パターン9を平行四辺形としているので、平行四辺形の頂点部分(突起部)を容易にスリミング加工することが可能となる。したがって、分断領域パターン9の寸法調整を容易に行うことが可能となる。
<図11の(c)>
この後、分断領域パターン9および第1のエッチング用膜5a上からエッチングを行う。これにより、分断領域パターン9以外の領域にあるエッチング抑制材2が除去される。また、分断領域パターン9が除去され、エッチング抑制材2のうち分断領域パターン9と同じ領域のエッチング抑制材2が分断領域パターン5cとして残される。この結果、側壁パターン1間にエッチング抑制材2を用いた分断領域パターン5dが残される。
<図11の(d)>
さらに、側壁パターン1および分断領域パターン5d上からエッチングを行う。これにより、被加工膜12のうち側壁パターン1にも分断領域パターン5dにも覆われていない領域がエッチングにより除去される。換言すると、被加工膜12のうち、分断領域パターン5dの下層側と、側壁パターン1の下層側と、が残される。また、被加工膜12のうち、分断領域パターン5dの下層側でもなく側壁パターン1の下層側でもない領域と、側壁パターン1と、分断領域パターン5dと、がエッチングで除去される。
さらに、パターニングされた被加工膜12上から金属膜などを成膜し、その後、エッチバックする。そして、被加工膜12をエッチングで除去することにより、被加工膜12のスペースパターン内に配線パターン11を形成する。これにより、基板13上に配線パターン11が形成される。
配線パターン11は、両隣が他の線状パターンによって挟まれた線状パターン群である。配線パターン11のうち、線状パターン10cは、上面側から見た場合に、分断領域パターン5dと同じ領域(分断領域パターン9と同じ領域であるクロスポイント領域)によって途中で分断されている。
本実施形態では、分断領域パターン9の寸法調整を容易に行うことができるので、分断された線状パターン10cの間のスペース間距離を容易かつ正確に調整することが可能となる。なお、第1の斜交ラインパターンを、斜交ラインパターン6bと同様のパターンとし、第2の斜交ラインパターンを、斜交ラインパターン3cと同様のパターンとしてもよい。
なお、本実施の形態では、第1および第2の斜交ラインパターン4R,7R上からエッチングを行う場合について説明したが、第1の斜交ラインパターン4R上からのエッチングと第2の斜交ラインパターン上からのエッチングとの2回のエッチングを行ってもよい。この場合、第1の斜交ラインパターン4Rを形成した後に第1の斜交ラインパターン4R上からエッチングを行う。その後、新たなレジストを塗布して第2の斜交ラインパターン7Rを形成し、第2の斜交ラインパターン7R上からエッチングを行う。
ところで、第1の斜交ラインパターン4R、第2の斜交ラインパターン7R、第1の実施形態で説明した斜交ラインパターン6b(レジストパターン7),3c、第2の実施形態で説明したレジストパターン7などの斜交ラインパターンは、位置ずれした状態で形成される場合がある。
図13は、斜交ラインパターンの位置ずれを説明するための図である。図13の(a)は、第1の実施形態で説明したレジストパターン7が、配置位置61の正常位置から配置位置62に位置ずれして形成された場合の基板13の上面図を示している。なお、図13の(a)では、説明の便宜上、レジストパターン7の下層を直交ラインパターン3bとし、直交ラインパターン3bの下層を側壁パターン1として図示している。
図13の(b)では、位置ずれしたレジストパターン7を用いて形成された配線パターン11の形状を示している。図13の(a)に示すような位置ずれを起こしたレジストパターン7を用いて配線パターン11を形成すると、図13の(b)に示すように、分断された線状パターン10bに突起パターン63が発生する場合がある。この突起パターン63は、分断された線状パターン10bのうちの一方のパターンから延びる概略三角形のパターンである。突起パターン63は、分断された線状パターン10bのうちの一方のパターンから他方のパターン側へ延びている。
このような場合であっても、分断された線状パターン10bのうちの一方のパターンと他方のパターンとが繋がっていなければ、分断された線状パターン10bが形成されたことになる。
このように第3の実施形態によれば、斜交ラインパターンとして第1および第2の斜交ラインパターン4R,7Rを用いて分断領域パターン5dを形成するので、途中で分断された線状パターン10cを容易に精度良く形成することが可能となる。
(第4の実施形態)
つぎに、図14〜図17を用いてこの発明の第4の実施形態について説明する。第4の実施形態では、楕円形の上面(底面)パターンを有したピラーパターンを分断領域パターンとして形成する。
図14および図15は、第4の実施形態に係るパターン形成処理手順を説明するための図である。図14は、第4の実施形態に係るパターン形成処理手順を説明するための基板の上面図であり、図15は、第4の実施形態に係るパターン形成処理を説明するための基板のAA断面図である。また、図16は、第4の実施形態に係るパターン形成処理手順を示すフローチャートである。なお、図1−1〜図3−2、図9および図10、図11および図12で説明した第1〜第3の実施形態に係るパターン形成処理手順と同様の処理については、その説明を省略する。
図15の(a)および(b)は、図14の(a)および(b)に対応している。図14および図15では、AA線上(AA断面)に分断線状パターンが形成される場合について説明する。
<図14の(a)、図15の(a)>
第1の実施形態で説明した図1−1の(a)〜(e)、図2−1の(a)〜(e)と同様の処理によって、被加工膜12上に側壁パターン1を形成するとともに側壁パターン1間をエッチング抑制材2で埋める。そして、側壁パターン1およびエッチング抑制材2の上面にレジストパターンであるピラーパターン16を形成する(ステップS10)。
ピラーパターン16は、上面および底面が楕円形の柱状パターンである。ピラーパターン16は、その中心位置が側壁パターン1と側壁パターン1との間(1本のエッチング抑制材2)の中心位置と略同じになるよう形成される。具体的には、ピラーパターン16は、側壁パターン1間の領域(1本のエッチング抑制材2の領域)と、このエッチング抑制材2の領域に隣接する2本の側壁パターン1の領域と、を含むパターン間領域上に形成される。なお、ピラーパターン16は、前記2本の側壁パターン1に隣接するエッチング抑制材2の領域上にはみ出してもよい。ピラーパターン16が有する楕円形パターンは、長軸方向が側壁パターン1の短手方向と平行であり、短軸方向が側壁パターン1の長手方向と平行である。
ピラーパターン16を形成した後、第1の楕円形パターンであるピラーパターン16をスリミング加工することにより、第2の楕円形パターンであるピラーパターン15を形成する。このとき、ピラーパターン15が所望サイズで所望位置に形成されるよう、ピラーパターン16の形成位置(側壁パターン1間に対する位置ずれ量)とサイズに基づいて、ピラーパターン16のスリミング加工量を算出する(ステップS20)。なお、ピラーパターン16のサイズには寸法ずれがないものとしてスリミング加工量を算出してもよいし、ピラーパターン16のサイズを測定し、測定したサイズに基づいてスリミング加工量を算出してもよい。
ここでのスリミング加工量は、スリミング後のピラーパターン15が第1の側壁パターン1上でエッチング抑制材2とエッチング抑制材2とを接続し、且つピラーパターン15が第1の側壁パターン1の隣に配置されている側壁パターン1に接触しない位置に形成される値とする。
そして、算出したスリミング加工量分だけピラーパターン16をスリミング加工し(ステップS30)、これにより、所望のピラーパターン15を形成する。このように、ピラーパターン15は、APC(Advanced Process Control)を用いて、被加工膜12上に形成される。本実施形態では、ピラーパターンが分断領域パターンとなる(ステップS40)。
<図14の(b)、図15の(b)>
この後、第3の実施形態で説明した図11の(c)〜(d)と同様の処理によって、基板13上に配線パターン11を形成する。配線パターン11のうち、線状パターン10dは、上面側から見た場合に、ピラーパターン15と同じ領域によって途中で分断されている。
本実施形態では、分断領域パターンであるピラーパターン15の寸法調整を容易に行うことができるので、分断された線状パターン10dの間のスペース間距離を容易かつ正確に調整することが可能となる。
つぎに、ピラーパターン16の楕円形状の寸法と位置合わせ精度との関係について説明する。図17は、ピラーパターン寸法と位置合わせ精度との関係を説明するための図である。図17の(a)では、ピラーパターン16の上面図を示している。また、図17の(b)では、線状パターン10dが形成された配線パターン11の上面図を示している。また、図17の(c)では、ピラーパターン寸法と位置合わせ精度(許容値)との関係を示している。
ここでは、図17の(a)に示すように、ピラーパターン16(楕円形状)の短径がY1=42nmである場合の、ピラーパターン16の長径(X1)について説明する。ピラーパターン16の短径をY1=42nmとすることにより、図17の(b)に示すように、線状パターン10dがY2=42nm分だけ離されて分断される。換言すると、ピラーパターン16と略同じ領域のスペース領域を介して線状パターン10dが分断される。
ここで、側壁パターン1をラインパターンとし側壁パターン1間の領域をスペース領域とした場合のライン&スペースパターンを、32nmずつ、42nmずつ、52nmずつのライン&スペースパターンに対する位置合わせ精度について説明する。なお、例えば、32nmずつのライン&スペースパターンは、ラインパターンのパターン幅(短手方向)とスペースパターンのパターン幅(短手方向)が、ともに32nmのライン&スペースパターンである。
図17の(c)の横軸がピラーパターン16の有する楕円形状のX1寸法であり、縦軸がピラーパターン16(スリミング加工前のピラーパターン15)と側壁パターン1との間の位置合わせ精度である。関係36は、32nmずつのライン&スペースパターンで側壁パターン1を形成する場合のピラーパターン16のX1寸法と位置合わせ精度との関係を示している。同様に、関係37,38は、それぞれ42nmずつ、52nmずつのライン&スペースパターンで側壁パターン1を形成する場合のピラーパターン16の寸法と位置合わせ精度との関係を示している。
一方、関係35は、ピラーパターン16の有する楕円形状が真円(X1=Y1=42nm)である場合の位置合わせ精度を示している。ピラーパターン16の有する楕円形状が真円である場合、位置合わせ精度は10nmである。
また、32nmずつのライン&スペースパターンの場合、X1=約43〜76nmにしておけば、10nm以上の位置合わせ精度(許容範囲)でピラーパターン16を形成することが可能となる。
また、42nmずつのライン&スペースパターンの場合、X1=約51〜107nmにしておけば、10nm以上の位置合わせ精度でピラーパターン16を形成することが可能となる。
また、52nmずつのライン&スペースパターンの場合、X1=約63〜135nmにしておけば、10nm以上の位置合わせ精度でピラーパターン16を形成することが可能となる。
また、ピラーパターン16の有する楕円形状を真円以外とすると、位置合わせ精度は所定値でピーク値を有することとなる。換言すると、位置合わせ精度が最大となるX1寸法が存在する。このピーク値やピーク値となるX1寸法は、ライン&スペースパターンの寸法毎に異なる値を示す。
例えば、32nmずつのライン&スペースパターン(関係36)の場合、X1寸法=約55nmでピラーパターン16を形成すると、位置合わせ精度は、約21nmまで許容される。また、42nmずつのライン&スペースパターン(関係37)の場合、X1寸法=約70nmでピラーパターン16を形成すると、位置合わせ精度は約27.5nmまで許容される。また、52nmずつのライン&スペースパターン(関係38)の場合、X1寸法=約90nmでピラーパターン16を形成すると、位置合わせ精度は約34nmまで許容される。
このように、ピラーパターン16の形状を、側壁パターン1の長手方向よりも短手方向の方が長い楕円形状にすることで、ピラーパターン16(スリミング加工前のピラーパターン15)と側壁パターン1との間の位置合わせ精度が向上する。また、ピラーパターン16の形状を、楕円形状にすることで、ピラーパターン15,16の倒壊を防止することが可能となる。
なお、本実施の形態では、ピラーパターン15を分断領域パターンとして形成する場合について説明したが、ホールパターンを用いて線状パターン10dを形成してもよい。換言すると、柱状パターンは、ピラーパターン15であってもよいし、ホールパターンであってもよい。この場合、ピラーパターン15の位置がホールパターンとなるようホールパターンを形成し、これにより、線状パターン10dを分断する。
具体的には、配線パターン11を形成した後、配線パターン11間をエッチング抑制材2などで埋め込む。この後、配線パターン11上のピラーパターン16の位置にレジストでホールパターンを形成し、ホールパターンの穴径が小さくなるようスリミング加工(ホールパターンの外周に側壁膜などを形成する加工)を行う。このとき、ホールパターンのサイズや形成位置に基づいて、スリミング加工量を算出し、スリミング加工量を用いてスリミング加工を行う。そして、ホールパターン上からエッチングを行うことにより、配線パターン11(線状パターン10d)の一部を楕円形の領域で分断する。
また、本実施の形態では、線状パターンが配線パターンである場合について説明したが、線状パターンはスペースパターンであってもよい。この場合、楕円形の上面を有したホールパターンの中心位置がエッチング抑制材2とエッチング抑制材2との間(1本の側壁パターン1の中心位置と略同じ位置)となるよう形成される。
具体的には、配線パターン11を形成した後、配線パターン11間をエッチング抑制材2などで埋め込む。この後、配線パターン11上のピラーパターン16の位置にレジストでホールパターンを形成し、ホールパターンの穴径が小さくなるようスリミング加工を行う。このとき、ホールパターンのサイズや形成位置に基づいて、スリミング加工量を算出し、スリミング加工量を用いてスリミング加工を行う。そして、ホールパターン上からエッチングを行うことにより、エッチング抑制材2の一部を楕円形の領域で分断する。さらに、楕円形の領域上から配線パターンを埋め込むことにより、配線パターン11間を楕円形領域の配線パターンで接続する。これにより、1本のスペースパターンが楕円形領域の配線パターンで分断される。
また、本実施の形態では、ピラーパターン15の上面が楕円形である場合について説明したが、ピラーパターン15の上面は、正方形、長方形、平行四辺形、ひし形などの四角形でもよい。この場合、ピラーパターン15は、側壁パターン1の短手方向のサイズの方が、側壁パターン1の長手方向のサイズよりも長くなるよう形成される。
また、ピラーパターン15の上面は、5角形以上の多角形でもよい。この場合も、ピラーパターン15は、側壁パターン1の短手方向のサイズの方が、側壁パターン1の長手方向のサイズよりも長くなるよう形成される。
このように第4の実施形態によれば、楕円形領域上にピラーパターン16を形成し、ピラーパターン16のサイズや形成位置に基づいて、所定量だけピラーパターン16をスリミング加工するので、分断領域パターンとしてのピラーパターン15を所望サイズで所望位置に容易に形成することができる。そして、ピラーパターン15を用いて配線パターン11を形成するので、途中で分断された線状パターン10dを容易に精度良く形成することが可能となる。
このように第1〜第4の実施形態によれば、両隣が他の線状パターンによって挟まれた1〜複数本の線状パターンに対し、この1〜複数本の線状パターンが精度良く途中で分断されるよう各線状パターンを形成することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…側壁パターン、2…エッチング抑制材、3b…直交ラインパターン、3c,6b,4R,7R…斜交ラインパターン、5b,5d,9…分断領域パターン、10a〜10d…線状パターン、11…配線パターン、13…基板、15,16…ピラーパターン、20a…芯材パターン。

Claims (11)

  1. 平行方向に並ぶ複数の線状パターンを第1の平行線状パターンとして形成する第1の平行線状パターン形成ステップと、
    前記第1の平行線状パターンよりも上層側に前記第1の平行線状パターンに対して第1の斜交角度で配置される線状パターンを第1の斜交線状パターンとして形成する第1の斜交線状パターン形成ステップと、
    前記第1の平行線状パターンと前記第1の斜交線状パターンとが重なる領域のうちの1つの領域である第1の重なり領域上を通り、且つ前記第1の平行線状パターンに対して第2の斜交角度で配置される線状パターンを第2の斜交線状パターンとして形成する第2の斜交線状パターン形成ステップと、
    前記第1の斜交線状パターンと第2の斜交線状パターンとが重なる第2の重なり領域に、前記第1および第2の斜交線状パターンを用いてパターンを形成するパターン形成ステップと、
    前記第1の平行線状パターンを用いて形成される平行方向に並ぶ複数の第2の平行線状パターンが前記第2の重なり領域を介して分断され、且つ前記第2の重なり領域以外ではそれぞれの前記第2の平行線状パターンが途中で分断されないよう、前記第2の平行線状パターンを、前記パターンを用いて形成する第2の平行線状パターン形成ステップと、
    を含み、
    前記第1および第2の斜交角度の少なくとも一方は、直角以外の角度であり、
    前記第1の平行線状パターンは、側壁プロセスを用いて形成され、
    前記第1の平行線状パターンを形成する際には、前記第1の平行線状パターンのうちの隣接する2本の線状パターンを短手方向で接続する接続パターンを、前記パターンを形成する領域の一部と前記領域よりも外側の領域とを含むよう形成しておき、
    前記第2の平行線状パターンは、前記第2の重なり領域および前記接続パターンが形成される領域を介して分断されるよう形成され、
    前記第1および第2の平行線状パターンは、複数からなるラインパターン群である、
    ことを特徴とするパターン形成方法。
  2. 平行方向に並ぶ複数の線状パターンを第1の平行線状パターンとして形成する第1の平行線状パターン形成ステップと、
    前記第1の平行線状パターンよりも上層側に前記第1の平行線状パターンに対して第1の斜交角度で配置される線状パターンを第1の斜交線状パターンとして形成する第1の斜交線状パターン形成ステップと、
    前記第1の平行線状パターンと前記第1の斜交線状パターンとが重なる領域のうちの1つの領域である第1の重なり領域上を通り、且つ前記第1の平行線状パターンに対して第2の斜交角度で配置される線状パターンを第2の斜交線状パターンとして形成する第2の斜交線状パターン形成ステップと、
    前記第1の斜交線状パターンと第2の斜交線状パターンとが重なる第2の重なり領域に、前記第1および第2の斜交線状パターンを用いてパターンを形成するパターン形成ステップと、
    前記第1の平行線状パターンを用いて形成される平行方向に並ぶ複数の第2の平行線状パターンが前記第2の重なり領域を介して分断され、且つ前記第2の重なり領域以外ではそれぞれの前記第2の平行線状パターンが途中で分断されないよう、前記第2の平行線状パターンを、前記パターンを用いて形成する第2の平行線状パターン形成ステップと、
    を含み、
    前記第1および第2の斜交角度の少なくとも一方は、直角以外の角度であることを特徴とするパターン形成方法。
  3. 前記第1の平行線状パターンは、側壁プロセスを用いて形成されることを特徴とする請求項2に記載のパターン形成方法。
  4. 前記第1の平行線状パターンを形成する際には、前記第1の平行線状パターンのうちの隣接する2本の線状パターンを短手方向で接続する接続パターンを、前記パターンを形成する領域の一部と前記領域よりも外側の領域とを含むよう形成しておき、
    前記第2の平行線状パターンは、前記第2の重なり領域および前記接続パターンが形成される領域を介して分断されるよう形成されることを特徴とする請求項3に記載のパターン形成方法。
  5. 前記第1の斜交角度または前記第2の斜交角度は、直角であることを特徴とする請求項2または3に記載のパターン形成方法。
  6. 前記第1および第2の平行線状パターンは、複数からなるラインパターン群であることを特徴とする請求項1〜5のいずれか1つに記載のパターン形成方法。
  7. 前記第1および第2の平行線状パターンは、複数からなるスペースパターン群であることを特徴とする請求項1〜5のいずれか1つに記載のパターン形成方法。
  8. 平行方向に並ぶ複数からなる線状パターンを第1の平行線状パターンとして形成する平行線状パターン形成ステップと、
    隣接する2本の前記第1の平行線状パターンで挟まれたパターン間領域と当該パターン間領域に隣接する2本の前記第1の平行線状パターンとを含むパターン間領域上に、楕円形の上面を有した柱状パターンを第1の楕円形パターンとして形成する楕円形パターン形成ステップと、
    前記第1の平行線状パターンが前記第1の楕円形パターンの形成される楕円形領域を介して分断され、且つ前記楕円形領域以外ではそれぞれの前記第1の平行線状パターンが途中で分断されないよう、前記第1の平行線状パターンを加工する平行線状パターン加工ステップと、
    を含むことを特徴とするパターン形成方法。
  9. 前記楕円形パターン形成ステップは、
    前記第1の楕円形パターンよりも大きな第2の楕円形パターンを前記パターン間領域上に形成する第1の形成ステップと、
    前記第2の楕円形パターンに対するスリミング加工量を、前記第2の楕円形パターンの位置ずれ量に基づいて算出する算出ステップと、
    算出されたスリミング加工量で前記第2の楕円形パターンをスリミング加工することにより前記第1の楕円形パターンを形成する第2の形成ステップと、
    を有することを特徴とする請求項8に記載のパターン形成方法。
  10. 前記柱状パターンは、ピラーパターンであることを特徴とする請求項7または8に記載のパターン形成方法。
  11. 前記柱状パターンは、ホールパターンであることを特徴とする請求項7または8に記載のパターン形成方法。
JP2012023468A 2012-02-06 2012-02-06 パターン形成方法 Abandoned JP2013161987A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012023468A JP2013161987A (ja) 2012-02-06 2012-02-06 パターン形成方法
US13/597,813 US20130203253A1 (en) 2012-02-06 2012-08-29 Method of forming pattern and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012023468A JP2013161987A (ja) 2012-02-06 2012-02-06 パターン形成方法

Publications (1)

Publication Number Publication Date
JP2013161987A true JP2013161987A (ja) 2013-08-19

Family

ID=48903256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012023468A Abandoned JP2013161987A (ja) 2012-02-06 2012-02-06 パターン形成方法

Country Status (2)

Country Link
US (1) US20130203253A1 (ja)
JP (1) JP2013161987A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135417A (ja) * 2013-01-11 2014-07-24 Canon Inc パターンの形成方法、それを用いた物品の製造方法
CN108292591A (zh) * 2015-09-24 2018-07-17 东京毅力科创株式会社 形成用于亚分辨率衬底图案化的刻蚀掩模的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8828839B2 (en) * 2013-01-29 2014-09-09 GlobalFoundries, Inc. Methods for fabricating electrically-isolated finFET semiconductor devices
KR102170119B1 (ko) 2013-12-18 2020-10-27 에이에스엠엘 네델란즈 비.브이. 검사 방법 및 장치, 및 리소그래피 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3385325B2 (ja) * 1998-11-09 2003-03-10 日本電気株式会社 格子パターンの露光方法および露光装置
DE10259634B4 (de) * 2002-12-18 2008-02-21 Qimonda Ag Verfahren zur Herstellung von Kontakten auf einem Wafer
KR100605500B1 (ko) * 2005-03-03 2006-07-28 삼성전자주식회사 라인형 활성영역을 갖는 반도체소자들 및 그 제조방법들
KR100652406B1 (ko) * 2005-04-01 2006-12-01 삼성전자주식회사 마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법
US7795149B2 (en) * 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7817454B2 (en) * 2007-04-03 2010-10-19 Micron Technology, Inc. Variable resistance memory with lattice array using enclosing transistors
US7847320B2 (en) * 2007-11-14 2010-12-07 International Business Machines Corporation Dense chevron non-planar field effect transistors and method
KR101194872B1 (ko) * 2010-04-19 2012-10-25 에스케이하이닉스 주식회사 반도체 기억 장치
US8216939B2 (en) * 2010-08-20 2012-07-10 Micron Technology, Inc. Methods of forming openings
US8795953B2 (en) * 2010-09-14 2014-08-05 Nikon Corporation Pattern forming method and method for producing device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135417A (ja) * 2013-01-11 2014-07-24 Canon Inc パターンの形成方法、それを用いた物品の製造方法
CN108292591A (zh) * 2015-09-24 2018-07-17 东京毅力科创株式会社 形成用于亚分辨率衬底图案化的刻蚀掩模的方法
JP2018531506A (ja) * 2015-09-24 2018-10-25 東京エレクトロン株式会社 サブ解像度基板パターニングのためのエッチングマスクを形成する方法

Also Published As

Publication number Publication date
US20130203253A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
US7804596B2 (en) Overlay key, method of forming the overlay key and method of measuring overlay accuracy using the overlay key
KR100632328B1 (ko) 패턴 데이터의 작성 방법, 패턴 검증 방법, 포토 마스크의작성 방법, 및 반도체 장치의 제조 방법
CN107818983B (zh) 一种标记图形及其形成方法
US20090040536A1 (en) Mark for alignment and overlay, mask having the same, and method of using the same
KR20180100699A (ko) 메모리 핀 패턴을 형성하기 위한 방법 및 시스템
JP2012222279A (ja) 集積回路装置及びその製造方法
JP2013161987A (ja) パターン形成方法
US10707175B2 (en) Asymmetric overlay mark for overlay measurement
US20070194466A1 (en) Overlay measurement mark and pattern formation method for the same
US8507184B2 (en) Method of manufacturing semiconductor device
JP5833855B2 (ja) オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
JP2007049074A (ja) 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法
US6936521B2 (en) Alignment mark and alignment method using the same for photolithography to eliminating process bias error
CN109755107B (zh) 自对准双重图案方法
CN103186031A (zh) 修正布局图案的方法以及制作光掩膜的方法
US20100178773A1 (en) Method of forming semiconductor devices employing double patterning
CN110690197A (zh) 一种半导体对位结构及半导体基板
US10497566B1 (en) Layout design for fanout patterns in self-aligned double patterning process
TWI538015B (zh) 半導體元件的製作方法
TWI745351B (zh) 半導體佈局圖案分割方法
CN106610563B (zh) 掩膜版及双重图形化法的方法
KR20220154193A (ko) 패턴 시트, 반도체 중간 산물 및 홀 에칭 방법
US20090305505A1 (en) Method for manufacturing a semiconductor device
US9703189B2 (en) Method of calculating a shift vale of a cell contact
CN112582324B (zh) 一种标记及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140212

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20140725