KR100652406B1 - 마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법 - Google Patents

마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법 Download PDF

Info

Publication number
KR100652406B1
KR100652406B1 KR1020050027566A KR20050027566A KR100652406B1 KR 100652406 B1 KR100652406 B1 KR 100652406B1 KR 1020050027566 A KR1020050027566 A KR 1020050027566A KR 20050027566 A KR20050027566 A KR 20050027566A KR 100652406 B1 KR100652406 B1 KR 100652406B1
Authority
KR
South Korea
Prior art keywords
mask
forming
contact pad
gate line
interlayer insulating
Prior art date
Application number
KR1020050027566A
Other languages
English (en)
Other versions
KR20060105146A (ko
Inventor
서정우
안태혁
홍종서
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050027566A priority Critical patent/KR100652406B1/ko
Priority to US11/342,560 priority patent/US7682778B2/en
Publication of KR20060105146A publication Critical patent/KR20060105146A/ko
Application granted granted Critical
Publication of KR100652406B1 publication Critical patent/KR100652406B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체소자를 제조하기 위한 마스크 레이아웃(layout) 및 이를 이용한 콘택패드의 형성방법에 대해 개시한다. 그 레이아웃 및 방법은 마스크용 기판에 형성되며, 반도체기판에 제1 방향으로 연장된 하나의 직선 상에 배열된 복수개 활성영역이 노출되도록 하는 스트라이프 형태의 투명한 마스크창을 포함하고, 상기 제1 방향은 상기 반도체기판 상에 제2 방향으로 연장되는 게이트 라인과 예각을 이루면서 연장된다. 상기 마스크창이 형성된 마스크를 이용하여 콘택패드를 형성함으로써, 콘택패드를 형성하기 위한 공정마진(margin)을 증대시킬 수 있다.
스트라이프, 마스크창, 콘택패드, 공정마진

Description

마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법{Mask layout and method of forming contact pad using the same}
도 1a 및 도 2a는 종래의 콘택패드를 형성하는 방법을 나타낸 평면도들이고, 도 1b 및 도 2b는 도 1a의 a-a선을 따라 절단한 단면도들이다.
도 3은 본 발명에 의한 사진식각공정에 이용되는 축소투영노광장치의 일례를 개략적으로 나타낸 도면이다.
도 4는 본 발명의 제1 실시예에 의한 제1 마스크창이 형성된 마스크를 나타낸 평면도이다.
도 5a 내지 도 9a는 본 발명의 제1 실시예에 의한 콘택패드의 형성방법을 설명하기 위한 평면도들이고, 도 5b 내지 도 9b는 도 5a의 b-b선을 따라 절단한 단면도들이다.
도 8c는 도 8a의 8c-8c선을 따라 절단한 단면도이고, 도 8d는 도 8a의 8d 영역을 확대한 사시도이다.
도 10은 본 발명의 제2 실시예에 의한 제2 마스크창이 형성된 마스크를 나타낸 평면도이다.
도 11은 본 발명의 제2 실시예에 의한 콘택패드의 형성방법을 설명하기 위한 평면도이다.
*도면의 주요부분에 대한 부호의 설명*
100; 반도체기판 102; 소자분리막
104; 활성영역 106; 게이트라인
110; 스페이서 114; 층간절연막
116; 콘택홀 120; 리세스 영역
122, 124; 콘택패드 204; 제1 마스크창
304; 제2 마스크창
본 발명은 반도체소자를 제조하기 위한 마스크 및 반도체소자의 제조방법에 관한 것으로, 특히 반도체소자를 제조하기 위한 마스크 레이아웃(layout) 및 이를 이용한 콘택패드의 형성방법에 관한 것이다.
반도체소자가 고집적화됨에 따라, 도전라인들 사이의 간격이 점차로 줄어들고 있다. 한편, DRAM과 같이 커패시터를 포함하는 반도체 메모리소자를 제조하는 데 있어서, 커패시터의 유효면적을 증가시키기 위하여 비트라인을 형성한 후에 커패시터를 형성한다. 이때, 반도체기판의 도전영역 상에는 상부의 비트라인과 커패시터와 전기적으로 연결하기 위한 콘택패드가 형성된다.
도 1a 및 도 2a는 종래의 콘택패드를 형성하는 방법을 나타낸 평면도들이고, 도 1b 및 도 2b는 도 1a의 a-a선을 따라 절단한 단면도들이다.
도 1a 및 도 1b를 참조하면, 반도체기판(10)에 제1 방향(A방향)으로 연장된 직선 상에 배열된 복수개 활성영역(14)들이 소자분리막(12)에 의해 한정된다. 상기 직선은 반도체기판(10) 상에 제2 방향(B방향)으로 연장된 게이트라인(16)과 예각을 이루면서 연장된다. 게이트라인(16)은 예를 들어 게이트절연막(도시 안됨), 게이트전극(17)인 폴리실리콘, 게이트전극의 전기전도도를 향상하기 위한 폴리사이드(18) 및 보호막인 캡핑절연층(19)이 적층된 구조일 수 있다. 게이트라인(16) 양측벽에는 자기정합 방식으로 콘택패드를 형성하기 위한 절연막 스페이서(20)를 더 형성할 수 있다. 캡핑절연층(19) 상에는 콘택패드가 형성되는 깊이를 조절하기 위한 층간절연막(22)이 형성될 수 있다.
게이트라인(16) 사이의 활성영역(14) 상에는 비트라인이나 커패시터의 하부전극과 전기적으로 연결하는 콘택패드를 형성하기 위하여 콘택홀(24)이 형성된다. 콘택홀(24)의 형성은 활성영역(14)을 노출시키는 원형의 투명한 창(이하, 홀 패턴이라 함)을 가진 마스크에 의해 진행된다. 먼저, 게이트라인(16)이 형성된 반도체기판(10) 상에 게이트라인(16)을 덮는 층간절연막(22)을 형성한 다음, 층간절연막(22)의 노출된 면을 평탄화한다. 그후, 평탄화된 층간절연막(22)에 포토레지스트층(도시 안됨)을 덮고 상기 홀 패턴이 형성된 마스크를 이용하여, 콘택홀(24)을 정의하는 포토레지스트 패턴을 형성한다. 포토레지스트 패턴을 식각마스크로 층간절연막(22), 게이트라인(16) 및 스페이서(20)의 일부를 제거하여 활성영역(14)을 노출시키는 콘택홀(24)을 형성한다.
도 2a 및 도 2b를 참조하면, 포토레지스트 패턴을 제거한 다음, 콘택홀(24) 에 도전성물질, 예를 들어 텅스텐을 채운다. 이어서, 도전성물질이 층간절연막(22)에 의해 분리되도록 층간절연막(22)의 상부면을 노출시켜 콘택패드(26, 28)를 형성한다. 여기서, 콘택패드는 비트라인과 접속되는 비트라인 콘택패드(26)와 커패시터의 하부전극과 연결되는 하부전극 콘택패드(28)로 나눌 수 있다.
게이트라인(16)과 경사진 활성영역, 예컨대 다이아고날 형태의 활성영역(이하, 활성영역)을 가진 반도체소자의 게이트라인(16)의 간격은 점점 좁아지고 있다. 좁아진 게이트라인(16) 사이에 콘택홀(24)을 형성하려면 파장이 상대적으로 짧은 광원, 예컨대 ArF 광원을 이용하여 사진식각공정을 수행하여야 한다. 동일한 파장의 광원의 경우, 개구수가 상대적으로 높은, 예컨대 0.93 정도를 가진 설비를 이용하여야 한다. 그런데, 파장이 짧은 광원을 가지거나 개구수가 큰 설비의 가격은 종래의 설비에 비해 상대적으로 매우 비싸며, 이에 대응하는 레지스트의 단가도 높기 때문에 경제적이지 못하다.
게이트라인(16) 사이의 간격이 작아지면, 식각공정에서 콘택홀(24)이 주름지는 현상(striation)이 심해진다. 이를 방지하기 위해서, 예를 들어 폴리머 하드마스크, 실리콘질화막 등이 층간절연막(22) 상에 형성된 별도의 하드마스크를 이용하여 콘택홀을 형성하는 공정을 추가하기도 한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 종래의 광원 및 개구수에 의해 별도의 하드마스크를 추가하는 것이 없이 콘택패드를 제조할 수 있는 마스크 레이아웃을 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기 마스크 레이아웃을 이용하여, 종래의 광원 및 개구수에 의해 별도의 하드마스크를 추가하는 것이 없이 콘택패드를 제조하는 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 마스크 레이아웃은 마스크용 기판 및 상기 마스크용 기판에 형성되며, 반도체기판에 제1 방향으로 연장된 하나의 직선 상에 배열된 복수개 활성영역이 노출되도록 하는 스트라이프 형태의 투명한 제1 마스크창을 포함하고, 상기 제1 방향은 상기 반도체기판 상에 제2 방향으로 연장되는 게이트 라인과 예각을 이루면서 연장된다.
상기 마스크는 상기 제1 마스크창과 동일한 형태를 가지며 상기 제1 마스크창이 서로 겹치지 않을 정도의 간격을 유지하면서 상기 제1 방향으로 배열되는 적어도 하나 이상의 투명한 창으로 이루어질 수 있다.
상기 제1 마스크창은 상기 활성영역으로 이루어진 활성영역 어레이의 일단부에서 타단부에 걸쳐 형성될 수 있다.
상기 마스크용 기판은 상기 게이트라인에 대하여 상기 제1 마스크창과 대칭인 스트라이프 형태의 투명한 제2 마스크창을 포함할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 마스크 레이아웃을 콘택패드의 형성방법의 일례는 먼저 반도체기판에 제1 방향으로 연장된 하나의 직선 상에 배열된 복수개의 활성영역을 형성한다. 그후, 상기 반도체기판 상에 동일한 간격을 유지하면서 상기 제1 방향과 예각으로 이루는 제2 방향으로 연장되는 게 이트라인을 형성한다. 상기 제1 방향으로 배열된 상기 복수개의 활성영역을 노출시키는 스트라이프 형태의 투명한 제1 마스크창이 형성된 마스크를 이용하여 상기 게이트라인 사이의 상기 활성영역 상에 콘택패드를 형성한다.
상기 게이트라인은 폴리실리콘층, 실리사이드층 및 캡핑절연층이 순차적으로 적층된 구조일 수 있다. 상기 게이트라인은 측벽에 절연막으로 이루어진 스페이서를 더 구비할 수 있다.
상기 콘택패드를 형성하는 단계는 상기 제1 마스크창을 이용하여 상기 A방향으로 배열된 상기 복수개의 활성영역을 노출시키기 위한 포토레지스트 패턴을 형성하는 단계 및 상기 포토레지스트 패턴을 이용하여 상기 콘택패드를 형성하는 단계를 포함할 수 있다.
상기 포토레지스트 패턴을 형성하는 단계는 상기 반도체기판 상의 상기 게이트라인을 덮는 층간절연막을 형성하는 단계와, 상기 층간절연막의 상부면을 평탄화하는 단계와, 상기 평탄화된 층간절연막 상에 포토레지스트층을 형성하는 단계 및 상기 제1 마스크창이 형성된 마스크를 이용하여 상기 포토레지스트층의 일부를 제거하여 상기 게이트라인과 상기 층간절연막을 노출시키는 포토레지스트 패턴을 형성하는 단계를 포함할 수 있다.
상기 콘택패드를 형성하는 단계는 상기 포토레지스트 패턴과 상기 게이트라인을 식각마스크로 하여 상기 층간 절연막을 제거하여 상기 활성영역을 노출시키는 콘택홀을 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 콘택홀에 도전성물질을 채우는 단계 및 상기 도전성물질이 상기 층간절연막에 의해 분 리되도록 상기 층간절연막의 상부면을 노출시켜 콘택패드를 형성하는 단계를 포함할 수 있다.
상기 콘택홀을 형성하는 단계에 있어서, 상기 게이트라인의 최상층인 캡핑절연층의 일부가 제거된 리세스 영역이 형성될 수 있다.
상기 콘택패드를 형성하는 단계에 있어서, 상기 리세스영역의 바닥면보다 낮게 상기 콘택패드가 형성되도록 상기 도전성물질, 상기 게이트라인의 상부 및 상기 층간절연막의 상부를 제거할 수 있다.
상기 콘택패드는 상기 게이트라인의 측벽에 형성된 절연막 스페이서와 상기 층간절연막에 의해 서로 분리될 수 있다. 상기 콘택패드는 각이 진 형상을 가질 수 있다. 상기 콘택패드는 상기 노출된 활성영역을 완전히 덮을 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 마스크 레이아웃을 콘택패드의 형성방법의 다른 일례는 먼저 반도체기판에 제1 방향으로 연장된 하나의 직선 상에 배열된 복수개의 활성영역을 형성한다. 그후, 상기 반도체기판 상에 동일한 간격을 유지하면서 상기 제1 방향과 예각으로 이루는 제2 방향으로 연장되는 게이트라인을 형성한다. 상기 게이트라인에 대하여 상기 제1 방향에 대칭인 제3 방향으로 연장되는 스트라이프 형태의 투명한 제2 마스크창이 형성된 마스크를 이용하여 상기 게이트라인 사이의 상기 활성영역 상에 콘택패드를 형성한다.
상기 콘택패드는 상기 노출된 활성영역의 일부분을 덮을 수 있다. 상기 콘택패드는 상기 게이트라인의 측벽에 형성된 절연막 스페이서와 상기 층간절연막에 의해 서로 분리될 수 있다.
상기 콘택패드는 각이 진 형상을 가질 수 있다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명의 실시예들은 마스크 패턴의 형상에 따라 각각 나누어 설명되어진다.
도 3은 본 발명의 실시예들에 의한 사진식각공정에 이용되는 축소투영노광장치(50)의 일례를 개략적으로 나타낸 도면이다.
도 3을 참조하면, 축소투영노광장치(50)는 예를 들어, 축소율이 1/4, 광원은 KrF 엑시머 레이저(파장 λ = 0.248㎛), 코히어런시(coherency)σ는 0.3 이하, 바람직하게는 0.1 이하이며, 이에 따른 투영렌즈의 개구수(numerical aperture)는 0.68인 스캐너(scanner)일 수 있다.
광원(51)으로부터 방출된 빛은 파리눈렌즈(52), 콘덴서렌즈(53, 54) 및 미러(55)를 지나 패턴전사용 마스크(62, 이하 마스크라고 함)에 조사된다. 이때, 마스크(62)는 본 발명의 제1 실시예에 의한 마스크(200; 도 4 참조)와 제2 실시예에 의한 마스크(300; 도 10 참조)를 적용할 수 있다. 마스크(62) 아래에는 펠리클(70)이 설치되어, 마스크(62)에 부착된 이물질에 기인하는 패턴 전사의 불량을 방지한다. 마스크(62)에 그려진 패턴은 투영렌즈(56) 아래의 시료대(57) 상에 놓인 반도체기판(71)의 상부면에 도포된 포토레지스트에 전사된다. 마스크(62)는 마스크면의 중 심과 투영렌즈(56)의 광축이 상대적으로 정확하게 합치되도록 마스크스테이지(58) 상에 위치한다.
마스크스테이지(58)의 이동은 마스크 위치제어수단(59)에 의해 제어된다. 시료대(57)는 투영렌즈(56)의 광축방향으로 이동할 수 있도록 XY 스테이지(61) 상에 설치된다. XY 스테이지(61)는 반도체기판(71)의 상부면과 평행한 X 및 Y 방향으로 서로 교차하면서 이동할 수 있도록 설계되어 있다. Z 스테이지(60) 및 XY 스테이지(61)는 제어계(63)의 제어명령에 대응하여 각각 구동수단(65, 64)에 의해 구동된다. 따라서, 반도체기판(71)을 소정의 노광위치에 이동하는 것이 가능해진다. Z 스테이지(60)에 고정된 미러(66)의 위치를 감지하는 레이저 측정기(67)를 이용하여 정확하게 위치를 측정할 수 있다.
본 발명의 실시예들은 마스크에 형성된 마스크창의 형태에 따라 나누어 설명되어진다. 구체적으로, 제1 실시예에서의 제1 마스크창과 제2 실시예에서의 제2 마스크창은 서로 대칭된 구조를 갖는다.
제1 실시예
도 4는 본 발명의 제1 실시예에 의한 제1 마스크창(204)이 형성된 마스크(200)를 나타낸 평면도이다.
도 4를 참조하면, 제1 실시예에 의한 마스크(200)는 마스크용 기판(202)과 제1 마스크창(204)을 포함한다. 제1 마스크창(204)은 마스크용 기판(202)에 형성되며, 반도체기판(도 5b의 100)에 제1 방향(A 방향)으로 연장된 직선 상에 배열된 복수개 활성영역(도 5a의 104)이 노출되도록 하는 스트라이프 형태의 투명한 창이다, 상기 직선은 반도체기판 상에 제2방향(B 방향)으로 연장된 게이트 라인(도 6a의 106)과 예각을 이루면서 연장된다.
마스크(200)는 제1 마스크창(204)과 동일한 형태를 가지며 제1 마스크창(204)이 서로 겹치지 않을 정도의 간격을 유지하면서 A방향으로 배열되는 적어도 하나 이상의 투명한 창으로 이루어질 수 있다. 또한, 제1 마스크창(204)은 활성영역으로 이루어진 활성영역 어레이의 일단부에서 타단부에 걸쳐 형성되는 것이 바람직하다. 구체적으로, 하나의 메모리셀 영역의 일단부에서 타단부까지 제1 마스크창(204)이 연장되어 형성된다.
마스크용 기판(202)은 석영과 같은 투명한 물질로 이루어지며, 제1 마스크창(204)은 크롬 또는 불투명한 물질을 이용하여 형성한다. 마스크(200) 상에 제1 마스크창(204)은 빛을 투과시키지만, 제1 마스크창(204)을 제외한 부분을 빛을 차단하는 역할을 한다.
도 5a 내지 도 9a는 본 발명의 제1 실시예에 의한 콘택패드의 형성방법을 설명하기 위한 평면도들이고, 도 5b 내지 도 9b는 도 5a의 b-b선을 따라 절단한 단면도들이다. 도 8c는 도 8a의 8c-8c선을 따라 절단한 단면도이고, 도 8d는 도 8a의 8d 영역을 확대한 사시도이다.
도 5a 및 도 5b를 참조하면, 반도체기판(100)에 A방향으로 연장된 하나의 직선 상에 배열된 복수개의 활성영역(104)을 형성한다. 즉, A방향은 활성영역(104)의 길이방향이다. 이때, 활성영역(104)은 소자분리막(102)에 의해 한정된다. 본 발명의 제1 실시예에 있어서, 활성영역(104)은 길이방향인 A방향이 게이트라인(도 6a의 106)과 예각을 이루면서 연장되는 구조를 가진다. 특히, 게이트라인(106)에 대하여 약 45°의 기울기를 가지면서 연장되는 활성영역(104)인 다이아고날(diaginal) 구조가 바람직하다.
도 6a 및 도 6b를 참조하면, 반도체기판(100) 상에 동일한 간격을 유지하면서 A방향과 예각으로 이루는 B방향으로 연장되는 게이트라인(106)을 형성한다. 게이트라인(106)은 예를 들어 폴리실리콘층(107), 실리사이드층(108) 및 캡핑절연층(109)이 순차적으로 적층된 구조를 가질 수 있다. 하지만, 폴리실리콘층(107) 대신에 비정질 폴리실리콘, 폴리-SiGe 및 도전성 금속 함유 물질 중에 선택된 단일층 또는 복합층으로 형성할 수 있다. 도전성 금속 함유 물질은 텅스텐 또는 몰리브덴과 같은 금속, 티타늄질화막, 탄탈륨질화막 또는 텅스텐질화막과 같은 도전성 금속질화막 중에 선택된 적어도 하나의 층으로 이루어질 수 있다. 경우에 따라, 폴리사이드층(108)은 형성하지 않을 수 있다. 캡핑절연층(109)은 후속공정에서 증착되는 층간절연막(114)과 충분한 식각선택비를 가지는 물질, 예컨대 실리콘질화막으로 이루어질 수 있다.
게이트라인(106)은 측벽에 절연막으로 이루어진 스페이서(110)를 더 구비할 수 있다. 스페이서(110)는 후속공정에서 증착되는 층간절연막(114)과 충분한 식각선택비를 가지는 물질, 예컨대, 실리콘질화막으로 이루어질 수 있다.
도 7a 및 도 7b를 참조하면, 반도체기판(100) 상의 게이트라인(106)을 덮는 층간절연막(114)을 형성한다. 층간절연막(114)은 실리콘질화막과 적절한 식각선택비를 가진 실리콘산화막일 수 있다. 이어서, 층간절연막(114)의 상부면을 CMP등을 이용하여 동일한 레벨을 갖도록 평탄화한다.
도 8a 내지 도 8d를 참조하면, 평탄화된 층간절연막(114) 상에 포토레지스트층을 형성한다. 그후, 제1 마스크창(204)이 형성된 마스크(200)를 이용하여 포토레지스트층의 일부를 제거하여, 게이트라인(106)의 일부와 층간절연막(114)의 일부를 노출시키는 포토레지스트 패턴(118)을 형성한다. 포토레지스트 패턴(118)과 스페이서(110)를 식각마스크로 하여 층간절연막(114)을 제거하여 활성영역(104)을 노출시키는 콘택홀(116)을 형성한다. 층간절연막(114)은 이방성 건식식각 방식이나 HF 등을 이용한 습식식각 등 다양한 방식으로 제거할 수 있다.
콘택홀(116)을 형성하는 과정에 있어서, 게이트라인(106)의 최상층인 캡핑절연층(109) 및 스페이서(110)의 일부가 제거된 리세스 영역(120)이 형성된다. 왜냐하면, 층간절연막(114)이 식각되는 동안 캡핑절연층(109)과 스페이서(110)의 일부도 제거되기 때문이다. 리세스 영역(120)은 후속공정에서 매립되는 도전성물질층을 전기적으로 서로 연결시키는 문제를 발생시킨다.
도 9a 및 도 9b를 참조하면, 포토레지스트 패턴(118)을 제거한다. 그후, 콘택홀(116) 및 리세스 영역(120)에 도전성물질층(도시 안됨)을 채운다. 도전성물질층은 전기전도도가 높으면서 콘택홀(116)에 잘 충진되는 물질, 예를 들어 텅스텐을 사용할 수 있다.
리세스영역(120)의 바닥면보다 낮게 콘택패드(122, 124)가 형성되도록 도전성물질층, 게이트라인(106)의 상부 및 층간절연막(114)의 상부를 제거하여 평탄화한다. 리세스영역(120)의 바닥면보다 낮게 평탄화함으로써 도전성물질이 서로 전기 적으로 연결되는 것을 방지할 수 있다. 여기서, 콘택패드는 비트라인과 접속되는 비트라인 콘택패드(124)와 커패시터의 하부전극과 연결되는 하부전극 콘택패드(122)로 나눌 수 있다.
콘택패드(122, 124)는 게이트라인(106)의 측벽에 형성된 절연막 스페이서(110)와 층간절연막(114)에 의해 서로 분리된다. 또한, 콘택패드(122, 124)는 각이 진 형상을 가질 수 있다, 즉, 콘택패드(122, 124)는 제1 마스크창(204)과 게이트라인(106)에 의해 정의되므로 라인형태의 제1 마스크창(204)와 게이트라인(106)에 의해 각이 진 형상으로 형성될 수 있다. 콘택패드(122, 124)는 노출된 활성영역(104)을 완전히 덮을 수 있다.
본 발명의 제1 실시예에 의한 콘택패드의 형성방법에 따르면, 스트라이프 형태의 제1 마스크창(204)을 이용함으로써, 종래의 홀 패턴 형태의 마스크창에 비하여 콘택패드를 형성하기 위한 공정 마진(margin)이 증대된다. 공정마진이 증대되면 집적도가 커짐에 따라 요구되는 노광장치 광원의 파장을 좀 더 짧게 하거나 개구수를 높이지 않고 종래의 광원 및 개구수를 가진 노광장치를 사용할 수 있다. 또한, 콘택홀(116)을 형성하는 과정에서 발생하는 주름을 제거하기 위하여 별도의 하드마스크를 추가할 필요가 없다.
제2 실시예
도 10은 본 발명의 제2 실시예에 의한 제2 마스크창(304)이 형성된 마스크(300)를 나타낸 평면도이다.
도 10을 참조하면, 본 발명의 제2 실시예에 의한 마스크(300)는 마스크용 기 판(302)에 게이트라인(106)에 대하여 제1 실시예의 제1 마스크창(204)과 대칭인 스트라이프 형태의 투명한 제2 마스크창(304)을 포함한다. 즉, 제2 마스크창(304)은 게이트라인(106)에 대하여 상기 A방향에 대칭인 제3 방향(C방향)으로 연장된다.
도 11은 본 발명의 제2 실시예에 의한 콘택패드의 형성방법을 설명하기 위한 평면도이다. 본 발명의 제2 실시예에 의한 콘택홀(116)을 형성하는 과정은 도 5a 내지 도 8d를 참조하여 설명한 제1 실시예와 동일하므로 설명을 생략하기로 한다.
도 11을 참조하면, 콘택패드(152, 154)는 활성영역(104)의 일부분을 덮는다. 여기서, 콘택패드는 비트라인과 접속되는 비트라인 콘택패드(154)와 커패시터의 하부전극과 연결되는 하부전극 콘택패드(152)로 나눌 수 있다. 콘택패드(152, 154)는 게이트라인(106)의 측벽에 형성된 절연막 스페이서(110)와 층간절연막(114)에 의해 서로 분리된다. 콘택패드(152, 154)는 각이 진 형상을 가질 수 있다.
본 발명의 제2 실시예에 의한 콘택패드의 형성방법에 따르면, 스트라이프 형태의 제2 마스크창(304)을 이용함으로써, 종래의 홀 패턴 형태의 마스크창에 비하여 콘택패드를 형성하기 위한 공정 마진(margin)이 증대된다. 공정마진이 증대되면 집적도가 커짐에 따라 요구되는 노광장치 광원의 파장을 좀 더 짧게 하거나 개구수를 높이지 않고 종래의 광원 및 개구수를 가진 노광장치를 사용할 수 있다. 또한, 콘택홀(116)을 형성하는 과정에서 발생하는 주름을 제거하기 위하여 별도의 하드마스크를 추가할 필요가 없다.
그런데, 본 발명의 제2 실시예에 의한 콘택패드는 활성영역의 일부를 노출시키므로, 활성영역(104)과 접촉하는 면적이 제1 실시예의 콘택패드에 비해 작다. 즉 , 제2 실시예에 의한 콘택패드는 제1 실시예에 의한 콘택패드에 비해 전류이득과 같은 전기적인 특성이 다를 수 있다. 따라서, 적용하고자 하는 반도체소자의 전기적인 특성에 따라 본 발명의 실시예들에 의한 마스크창이 배열하는 방향을 적절하게 선택할 수 있다.
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
상술한 본 발명에 따른 마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법에 의하면, 활성영역을 노출시키는 마스크창이 형성된 마스크를 이용하여 콘택패드를 형성함으로써, 종래의 홀 패턴 형태의 마스크창에 비하여 콘택패드를 형성하기 위한 공정마진(margin)이 증대된다.
또한, 공정마진이 커짐에 따라 노광장치 광원의 파장을 좀 더 짧게 하거나 개구수를 높이지 않고 종래의 광원 및 개구수를 가진 노광장치를 사용할 수 있다.
나아가, 콘택홀을 형성하는 과정에서 발생하는 주름을 제거하기 위하여 별도의 하드마스크를 추가할 필요가 없다.
그리고, 적용하고자 하는 반도체소자의 전기적인 특성에 따라 스트라이프 형태의 마스크창이 배열하는 방향을 적절하게 선택할 수 있다.

Claims (20)

  1. 마스크용 기판; 및
    상기 마스크용 기판에 형성되며, 반도체기판에 제1 방향으로 연장된 하나의 직선 상에 배열된 복수개 활성영역이 노출되도록 하는 스트라이프 형태의 투명한 제1 마스크창을 포함하고,
    상기 제1 방향은 상기 반도체기판 상에 제2 방향으로 연장되는 게이트 라인과 예각을 이루면서 연장되는 것을 특징으로 하는 마스크 레이아웃.
  2. 제1항에 있어서, 상기 게이트라인은 상기 반도체기판 상에 동일한 간격만큼 이격되어 연장되는 것을 특징으로 하는 마스크 레이아웃.
  3. 제1항에 있어서, 상기 마스크는 상기 제1 마스크창과 동일한 형태를 가지며 상기 제1 마스크창이 서로 겹치지 않을 정도의 간격을 유지하면서 상기 제1 방향으로 배열되는 적어도 하나 이상의 투명한 창으로 이루어진 것을 특징으로 하는 마스크 레이아웃.
  4. 제1항에 있어서, 상기 제1 마스크창은 상기 활성영역으로 이루어진 활성영역 어레이의 일단부에서 타단부에 걸쳐 형성된 것을 특징으로 하는 마스크 레이아웃.
  5. 제1항에 있어서, 상기 마스크용 기판은 상기 게이트라인에 대하여 상기 제1 마스크창과 대칭인 스트라이프 형태의 투명한 제2 마스크창을 포함하는 것을 특징으로 하는 마스크 레이아웃.
  6. 반도체기판에 제1 방향으로 연장된 하나의 직선 상에 배열된 복수개의 활성영역을 형성하는 단계;
    상기 반도체기판 상에 동일한 간격을 유지하면서 상기 제1 방향과 예각으로 이루는 제2 방향으로 연장되는 게이트라인을 형성하는 단계; 및
    상기 제1 방향으로 배열된 상기 복수개의 활성영역을 노출시키는 스트라이프 형태의 투명한 제1 마스크창이 형성된 마스크를 이용하여 상기 게이트라인 사이의 상기 활성영역 상에 콘택패드를 형성하는 단계를 포함하는 콘택패드의 형성방법.
  7. 제6항에 있어서, 상기 게이트라인은 폴리실리콘층, 실리사이드층 및 캡핑절연층이 순차적으로 적층된 구조를 포함하는 것을 특징으로 하는 콘택패드의 형성방법.
  8. 제6항에 있어서, 상기 게이트라인은 측벽에 절연막으로 이루어진 스페이서를 더 구비하는 것을 특징으로 하는 콘택패드의 형성방법.
  9. 제6항에 있어서, 상기 콘택패드를 형성하는 단계는,
    상기 제1 마스크창을 이용하여 상기 제1 방향으로 배열된 상기 복수개의 활성영역을 노출시키기 위한 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 이용하여 상기 콘택패드를 형성하는 단계를 포함하는 것을 특징으로 하는 콘택패드의 형성방법.
  10. 제9항에 있어서, 상기 포토레지스트 패턴을 형성하는 단계는,
    상기 반도체기판 상의 상기 게이트라인을 덮는 층간절연막을 형성하는 단계;
    상기 층간절연막의 상부면을 평탄화하는 단계;
    상기 평탄화된 층간절연막 상에 포토레지스트층을 형성하는 단계; 및
    상기 제1 마스크창이 형성된 마스크를 이용하여 상기 포토레지스트층의 일부를 제거하여 상기 게이트라인과 상기 층간절연막을 노출시키는 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 콘택패드의 형성방법.
  11. 제10항에 있어서, 상기 콘택패드를 형성하는 단계는,
    상기 포토레지스트 패턴과 상기 게이트라인을 식각마스크로 하여 상기 층간 절연막을 제거하여 상기 활성영역을 노출시키는 콘택홀을 형성하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계;
    상기 콘택홀에 도전성물질을 채우는 단계; 및
    상기 도전성물질이 상기 층간절연막에 의해 분리되도록 상기 층간절연막의 상부면을 노출시켜 콘택패드를 형성하는 단계를 포함하는 것을 특징으로 하는 콘택 패드의 형성방법.
  12. 제11항에 있어서, 상기 콘택홀을 형성하는 단계에 있어서,
    상기 게이트라인의 최상층인 캡핑절연층의 일부가 제거된 리세스 영역이 형성되는 것을 특징으로 하는 콘택패드의 형성방법.
  13. 제12항에 있어서, 상기 콘택패드를 형성하는 단계에 있어서,
    상기 리세스영역의 바닥면보다 낮게 상기 콘택패드가 형성되도록 상기 도전성물질, 상기 게이트라인의 상부 및 상기 층간절연막의 상부를 제거하는 것을 특징으로 하는 콘택패드의 형성방법.
  14. 제13항에 있어서, 상기 콘택패드는 상기 게이트라인의 측벽에 형성된 절연막 스페이서와 상기 층간절연막에 의해 서로 분리된 것을 특징으로 하는 콘택패드의 형성방법.
  15. 제6항에 있어서, 상기 콘택패드는 각이 진 형상을 가진 것을 특징으로 하는 콘택패드의 형성방법.
  16. 제11항에 있어서, 상기 콘택패드는 상기 노출된 활성영역을 완전히 덮는 것을 특징으로 하는 콘택패드의 형성방법.
  17. 반도체기판에 제1 방향으로 연장된 하나의 직선 상에 배열된 복수개의 활성영역을 형성하는 단계;
    상기 반도체기판 상에 동일한 간격을 유지하면서 상기 제1 방향과 예각으로 이루는 제2 방향으로 연장되는 게이트라인을 형성하는 단계; 및
    상기 게이트라인에 대하여 상기 제1 방향에 대칭인 제3 방향으로 연장되는 스트라이프 형태의 투명한 제2 마스크창이 형성된 마스크를 이용하여 상기 게이트라인 사이의 상기 활성영역 상에 콘택패드를 형성하는 단계를 포함하는 콘택패드의 형성방법.
  18. 제17항에 있어서, 상기 콘택패드는 상기 노출된 활성영역의 일부분을 덮는 것을 특징으로 하는 콘택패드의 형성방법.
  19. 제17항에 있어서, 상기 콘택패드는 상기 게이트라인의 측벽에 형성된 절연막 스페이서와 상기 층간절연막에 의해 서로 분리된 것을 특징으로 하는 콘택패드의 형성방법.
  20. 제19항에 있어서, 상기 콘택패드는 각이 진 형상을 가진 것을 특징으로 하는 콘택패드의 형성방법.
KR1020050027566A 2005-04-01 2005-04-01 마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법 KR100652406B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050027566A KR100652406B1 (ko) 2005-04-01 2005-04-01 마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법
US11/342,560 US7682778B2 (en) 2005-04-01 2006-01-31 Methods of forming contact plugs in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050027566A KR100652406B1 (ko) 2005-04-01 2005-04-01 마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법

Publications (2)

Publication Number Publication Date
KR20060105146A KR20060105146A (ko) 2006-10-11
KR100652406B1 true KR100652406B1 (ko) 2006-12-01

Family

ID=37070915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050027566A KR100652406B1 (ko) 2005-04-01 2005-04-01 마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법

Country Status (2)

Country Link
US (1) US7682778B2 (ko)
KR (1) KR100652406B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9500899B2 (en) 2015-01-14 2016-11-22 Samsung Display Co., Ltd. Transistor substrate, related display device, and related manufacturing method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772900B1 (ko) * 2006-09-04 2007-11-05 삼성전자주식회사 광 마스크와 반도체 집적 회로 장치 및 그 제조 방법
KR100882797B1 (ko) 2006-10-20 2009-02-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7759242B2 (en) * 2007-08-22 2010-07-20 Qimonda Ag Method of fabricating an integrated circuit
JP2013161987A (ja) * 2012-02-06 2013-08-19 Toshiba Corp パターン形成方法
KR102199851B1 (ko) 2014-10-21 2021-01-08 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002031884A (ja) 2000-07-14 2002-01-31 Hitachi Ltd 半導体集積回路装置の製造方法
JP2005123243A (ja) 2003-10-14 2005-05-12 Renesas Technology Corp 半導体装置およびその製造方法
KR20050114031A (ko) * 2004-05-31 2005-12-05 삼성전자주식회사 트랜지스터의 리세스 채널을 위한 트렌치를 형성하는 방법및 이를 위한 레이아웃

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396078B1 (en) * 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
KR20000051298A (ko) 1999-01-20 2000-08-16 윤종용 반도체 소자의 패턴 형성방법
JP3902369B2 (ja) 1999-12-27 2007-04-04 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
KR100745907B1 (ko) 2001-06-30 2007-08-02 주식회사 하이닉스반도체 반도체 소자의 플러그 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002031884A (ja) 2000-07-14 2002-01-31 Hitachi Ltd 半導体集積回路装置の製造方法
JP2005123243A (ja) 2003-10-14 2005-05-12 Renesas Technology Corp 半導体装置およびその製造方法
KR20050114031A (ko) * 2004-05-31 2005-12-05 삼성전자주식회사 트랜지스터의 리세스 채널을 위한 트렌치를 형성하는 방법및 이를 위한 레이아웃

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9500899B2 (en) 2015-01-14 2016-11-22 Samsung Display Co., Ltd. Transistor substrate, related display device, and related manufacturing method

Also Published As

Publication number Publication date
US20060222966A1 (en) 2006-10-05
KR20060105146A (ko) 2006-10-11
US7682778B2 (en) 2010-03-23

Similar Documents

Publication Publication Date Title
US7662721B2 (en) Hard mask layer stack and a method of patterning
KR100554514B1 (ko) 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법.
KR101087835B1 (ko) 반도체 소자의 미세 패턴 형성방법
US8003538B2 (en) Method for producing a structure on the surface of a substrate
US7867912B2 (en) Methods of manufacturing semiconductor structures
US20070218627A1 (en) Device and a method and mask for forming a device
US7598180B2 (en) Semiconductor process for removing defects due to edge chips of a semiconductor wafer and semiconductor device fabricated thereby
KR100652406B1 (ko) 마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법
KR19990023494A (ko) 코너형 이미지 형성 방법 및 그것에 의해 형성된 포토마스크
KR100475074B1 (ko) 반도체 소자의 커패시터의 스토리지 전극 제조 방법
US8241988B2 (en) Photo key and method of fabricating semiconductor device using the photo key
KR100564578B1 (ko) 비직교형 반도체 메모리 소자의 자기 정렬 콘택 패드형성방법
KR100481183B1 (ko) 이중 캐핑막 패턴들을 갖는 반도체 장치 및 그 제조방법
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
US7550362B2 (en) Method for manufacturing semiconductor device
US20080061338A1 (en) Method for Processing a Structure of a Semiconductor Component, and Structure in a Semiconductor Component
KR20000006136A (ko) 반도체디바이스및그제조방법
US7018747B2 (en) Photomask having line end phase anchors
JP2010245374A (ja) 半導体装置及びその製造方法
KR100336952B1 (ko) 퓨즈 용단 성능을 향상시킨 반도체 기억 장치
KR100702308B1 (ko) 반도체소자의 제조방법
US20240152064A1 (en) Photolithography method and method of manufacturing a semiconductor device using the same
KR20240064380A (ko) 포토리소그래피 방법 및 이를 사용한 반도체 장치의 제조 방법
KR20240066875A (ko) 집적회로 소자
CN118019325A (en) Integrated circuit device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee