KR20000051298A - 반도체 소자의 패턴 형성방법 - Google Patents
반도체 소자의 패턴 형성방법 Download PDFInfo
- Publication number
- KR20000051298A KR20000051298A KR1019990001652A KR19990001652A KR20000051298A KR 20000051298 A KR20000051298 A KR 20000051298A KR 1019990001652 A KR1019990001652 A KR 1019990001652A KR 19990001652 A KR19990001652 A KR 19990001652A KR 20000051298 A KR20000051298 A KR 20000051298A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- mask
- patterns
- forming
- etching
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000007261 regionalization Effects 0.000 title 1
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000001039 wet etching Methods 0.000 claims abstract description 8
- 238000005498 polishing Methods 0.000 claims abstract description 5
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 abstract description 3
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 기판 상에 액티브 패턴들을 형성한 후 상기 액티브 패턴에 수직하게 게이트 패턴들을 형성한다. 상기 게이트 패턴을 덮도록 상기 반도체 기판의 전면에 층간 절연막을 형성한 후 상기 층간 절연막 상에 상기 게이트 패턴과 수직하게 마스크 패턴을 형성한다. 상기 마스크 패턴을 습식식각하여 상기 마스크 패턴들 사이의 스페이스를 증가시킨 후 상기 스페이스가 증가된 마스크 패턴들을 식각 마스크로 하여 상기 게이트 패턴 사이의 층간 절연막을 셀프얼라인방법으로 식각하여 상기 반도체 기판을 노출시키는 콘택홀을 형성한다. 상기 마스크 패턴을 제거한 후 상기 콘택홀에 매립되도록 도전막을 형성한다. 상기 도전막 및 층간 절연막을 화학기계적연마하여 상기 층간 절연막에 의하여 분리되는 도전 패드를 형성한다. 상기 마스크 패턴의 습식 식각은 HF 또는 NH4F용액을 이용하여 수행할 수 있고 상기 마스크 패턴은 막대형으로 형성할 수 있다. 본 발명은 좁고 길다란 막대형의 마스크 패턴을 식각마스크로 층간 절연막을 식각한 후 도전 패드를 형성하기 때문에 보정 패턴없이 도전 패드를 균일하게 형성할 수 있다.
Description
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 보다 상세하게는 반도체 소자의 도전 패드 형성 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라서 소자 패턴의 피치가 작아지게 되면서 노광시에 회절에 의한 광근접효과의 영향은 커지게 된다. 이러한 광근접효과를 보정하기 위해 마스크 패턴에 보정 패턴을 더 형성하여 사용한다. 그런데, 보정 패턴은 마스크 제작시 선폭의 균일성을 저하시키게 되어 실제의 소자묘화에 적용하기 어렵다는 단점이 있다.
일예로, DRAM 제작시에 소오스와 드레인을 구동하는 배선과 연결되는 도전 패드를 형성한다. 특히, 도전 패드는 콘택홀의 오버랩마진을 줄이고 콘택홀의 식각깊이를 줄이기 위하여 형성한다. 이때도 상술한 바와 같은 마스크 패턴외에 보정 패턴을 사용하는데, 이러한 보정 패턴을 포함한 마스크 패턴으로는 도전 패드의 크기를 균일하게 만드는 것이 어렵다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 보정 패턴을 사용하지 않고 균일하게 패턴을 형성할 수 있는 반도체 소자의 패턴 형성 방법을 제공하는 데 있다.
도 1 내지 도 5는 본 발명에 의한 반도체 소자의 패턴 형성 방법을 설명하기 위한 평면도들이고,
도 6 내지 도 11은 도 1 내지 도 5의 각 단계를 설명하기 위한 단면도들이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판 상에 액티브 패턴들을 형성하는 단계와, 상기 액티브 패턴에 수직하게 게이트 패턴들을 형성하는 단계와, 상기 게이트 패턴을 덮도록 상기 반도체 기판의 전면에 층간 절연막을 형성하는 단계와, 상기 층간 절연막 상에 상기 게이트 패턴과 수직하게 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 습식식각하여 상기 마스크 패턴들 사이의 스페이스를 증가시키는 단계와, 상기 스페이스가 증가된 마스크 패턴들을 식각 마스크로 하여 상기 게이트 패턴 사이의 층간 절연막을 셀프얼라인방법으로 식각하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 단계와, 상기 마스크 패턴을 제거하는 단계와, 상기 콘택홀에 매립되도록 도전막을 형성하는 단계와, 상기 도전막 및 층간 절연막을 화학기계적연마하여 상기 층간 절연막에 의하여 분리되는 도전 패드를 형성하는 단계를 포함한다.
상기 마스크 패턴의 습식식각은 HF 또는 NH4F용액을 이용하여 수행할 수 있고, 상기 마스크 패턴은 막대형으로 형성할 수 있다.
이상과 같이 본 발명은 좁고 길다란 막대형의 마스크 패턴을 식각마스크로 층간 절연막을 식각한 후 도전 패드를 형성하기 때문에 보정 패턴없이 도전 패드를 균일하게 형성할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1 내지 도 5는 본 발명에 의한 반도체 소자의 패턴 형성 방법을 설명하기 위한 평면도들이고, 도 6 내지 도 11은 도 1 내지 도 5의 각 단계를 설명하기 위한 단면도들이다.
도 1 및 도 6을 참조하면, 반도체 기판(도시 안됨) 상에 일방향으로 복수의 액티브 패턴들(11)을 형성한다. 도 1 및 도 6에서, 참조번호 13은 비액티브 패턴을 나타내며, 도 6은 도 1의 VI-VI에 따른 단면도이다.
도 2 및 도 7을 참조하면, 상기 액티브 패턴(11) 및 비액티브 패턴(13) 상에 상기 액티브 패턴(11)에 수직하게 복수의 게이트 패턴들(15)을 형성한다. 도 7은 도 2의 VII-VII에 따른 단면도이다.
도 3 및 도 8을 참조하면, 상기 게이트 패턴(15)을 덮도록 반도체 기판의 전면에 층간 절연막(17)을 형성한다. 이어서, 상기 층간 절연막(17) 상에 상기 게이트 패턴(15)과 수직하게 막대형의 마스크 패턴(19)을 형성한다. 즉, 본 발명의 마스크 패턴은 콘택형의 마스크 패턴이 아닌 아일랜드(island)형이다. 상기 막대형의 마스크 패턴(19) 사이의 스페이스는 노광 및 현상 장치의 임계치수인 S1을 유지하며, 상기 막대형의 마스크 패턴(19)의 폭 또한 일정값인 T1을 유지한다. 도 8은 도 3의 VIII-VIII에 따른 단면도이다.
도 4 및 도 9를 참조하면, 상기 막대형의 마스크 패턴(19)를 HF 또는 NH4F용액을 이용하여 습식식각한다. 이렇게 하면, 상기 막대형의 마스크 패턴(19) 사이의 스페이스는 상기 S1보다 큰 S2를 유지하며, 상기 막대형의 마스크 패턴(19)의 폭은 T1보다 작은 T2를 유지한다. 결과적으로, 상기 막대형의 마스크 패턴(19)는 좁고 길다란 구조를 가지므로, 상기 막대형의 마스크 패턴(19) 사이의 스페이스는 종횡방향으로 모두다 증가된다.
이어서, 스페이스가 증가된 마스크 패턴들(19)을 식각 마스크로 하여 상기 게이트 패턴(15) 사이의 층간 절연막(17)을 셀프얼라인방법으로 식각하여 상기 반도체 기판을 노출시키는 콘택홀(21)을 형성한다. 도 9는 도 4의 IX-IX에 따른 단면도이다.
도 10을 참조하면, 상기 마스크 패턴(19)을 제거한다. 이어서, 상기 콘택홀(21)에 매립되도록 도전막(23), 예컨대 폴리실리콘막을 형성한다.
도 5 및 도 11을 참조하면, 상기 도전막(23) 및 층간 절연막(17)을 화학기계적연마하여 상기 층간 절연막(17)에 의하여 분리되는 도전 패드(25)를 형성한다. 이렇게 마스크 패턴(19) 사이의 스페이스를 증가시킨 후 도전 패드(25)를 형성하기 때문에 보정 패턴 없이 도전 패드(25)를 균일하게 형성할 수 잇다.
본 실시예에서는 마스크 패턴(19)를 확장시킨 후 층간 절연막(17)을 식각하였다. 그러나, 다른 실시예에서는 다음과 같이 수행할 수도 있다. 예컨대 도 8과 같은 상태, 즉 마스크 패턴(19)을 확장시키지 않고 게이트 패턴(15) 사이의 층간 절연막(17)을 셀프 얼라인 방법으로 식각하여 상기 반도체 기판(13)을 노출하는 콘택홀(21)을 형성한다. 이어서, 마스크 패턴(19)을 제거한 후 다시 습식식각방법으로 층간 절연막(17)을 식각하여 층간 절연막(17) 사이의 스페이스를 증가시킬 수 도 있다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.
상술한 바와 같이 본 발명의 반도체 소자의 패턴 형성 방법은 마스크 패턴을 막대형으로 형성한 후 습식식각을 통하여 마스크 패턴을 좁고 가느다란 구조로 형성한다. 이에 따라, 상기 좁고 길다란 막대형의 마스크 패턴을 식각마스크로 층간 절연막을 식각한 후 도전 패드를 형성하기 때문에 보정 패턴없이 도전 패드를 균일하게 형성할 수 있다.
Claims (3)
- 반도체 기판 상에 액티브 패턴들을 형성하는 단계;상기 액티브 패턴에 수직하게 게이트 패턴들을 형성하는 단계;상기 게이트 패턴을 덮도록 상기 반도체 기판의 전면에 층간 절연막을 형성하는 단계;상기 층간 절연막 상에 상기 게이트 패턴과 수직하게 마스크 패턴을 형성하는 단계;상기 마스크 패턴을 습식식각하여 상기 마스크 패턴들 사이의 스페이스를 증가시키는 단계;상기 스페이스가 증가된 마스크 패턴들을 식각 마스크로 하여 상기 게이트 패턴 사이의 층간 절연막을 셀프얼라인방법으로 식각하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 단계;상기 마스크 패턴을 제거하는 단계;상기 콘택홀에 매립되도록 도전막을 형성하는 단계; 및상기 도전막 및 층간 절연막을 화학기계적연마하여 상기 층간 절연막에 의하여 분리되는 도전 패드를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제1항에 있어서, 상기 마스크 패턴의 습식식각은 HF 또는 NH4F용액을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제1항에 있어서, 상기 마스크 패턴은 막대형으로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001652A KR20000051298A (ko) | 1999-01-20 | 1999-01-20 | 반도체 소자의 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001652A KR20000051298A (ko) | 1999-01-20 | 1999-01-20 | 반도체 소자의 패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000051298A true KR20000051298A (ko) | 2000-08-16 |
Family
ID=19571872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990001652A KR20000051298A (ko) | 1999-01-20 | 1999-01-20 | 반도체 소자의 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000051298A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7682778B2 (en) | 2005-04-01 | 2010-03-23 | Samsung Electronics Co., Ltd. | Methods of forming contact plugs in semiconductor devices |
-
1999
- 1999-01-20 KR KR1019990001652A patent/KR20000051298A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7682778B2 (en) | 2005-04-01 | 2010-03-23 | Samsung Electronics Co., Ltd. | Methods of forming contact plugs in semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100471410B1 (ko) | 반도체소자의 비트라인 콘택 형성방법 | |
| KR20000051298A (ko) | 반도체 소자의 패턴 형성방법 | |
| KR100537278B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| KR20000008125A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100275334B1 (ko) | 반도체소자의제조방법 | |
| KR20010073304A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR19990043724A (ko) | 반도체소자의 제조방법 | |
| KR100737641B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR100252869B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100248143B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100218730B1 (ko) | 반도체 소자 제조방법 | |
| KR100578222B1 (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| KR20060066217A (ko) | 반도체 소자의 제조방법 | |
| KR20060024100A (ko) | 반도체 소자의 제조 방법 | |
| KR20020002682A (ko) | 반도체 소자의 제조방법 | |
| KR100905181B1 (ko) | 반도체 소자의 형성 방법 | |
| KR0139575B1 (ko) | 반도체 소자 제조방법 | |
| KR19980026069A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR100244261B1 (ko) | 반도체 소자의 플러그 제조방법 | |
| KR100224778B1 (ko) | 반도체 소자의 제조방법 | |
| KR20040060196A (ko) | 고집적 반도체 소자의 도전체 패턴 제조 방법 | |
| KR20010068951A (ko) | 메모리 콘택홀 형성방법 | |
| KR20010001448A (ko) | 반도체소자의 제조방법 | |
| KR20010068950A (ko) | 메모리 콘택홀 형성방법 | |
| KR20010064969A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |