KR100481183B1 - 이중 캐핑막 패턴들을 갖는 반도체 장치 및 그 제조방법 - Google Patents
이중 캐핑막 패턴들을 갖는 반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100481183B1 KR100481183B1 KR10-2003-0016611A KR20030016611A KR100481183B1 KR 100481183 B1 KR100481183 B1 KR 100481183B1 KR 20030016611 A KR20030016611 A KR 20030016611A KR 100481183 B1 KR100481183 B1 KR 100481183B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- word line
- capping layer
- layer
- peripheral circuit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 44
- 230000009977 dual effect Effects 0.000 title description 2
- 239000010410 layer Substances 0.000 claims abstract description 282
- 230000002093 peripheral effect Effects 0.000 claims abstract description 91
- 239000011229 interlayer Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 42
- 125000006850 spacer group Chemical group 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 6
- 238000002955 isolation Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
- H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (19)
- 셀 어레이 영역과 주변회로 영역을 갖는 반도체 기판;상기 셀 어레이 영역 내의 상기 반도체 기판 상에 배치되되, 그들의 각각은 차례로 적층된 워드라인과 워드라인 캐핑막 패턴으로 구성된 복수개의 워드라인 패턴들;상기 주변회로 영역 내의 상기 반도체 기판 상에 배치되고 차례로 적층된 게이트 전극과 게이트 캐핑막 패턴으로 구성되되, 상기 게이트 캐핑막 패턴은 상기 워드라인 캐핑막 패턴과 다른 식각률을 갖는 적어도 하나의 게이트 패턴;상기 워드라인 패턴들의 측벽들 및 상기 게이트 패턴의 측벽들 상에 형성된 게이트 스페이서들;상기 게이트 스페이서들을 갖는 반도체 기판의 전면 상에 차례로 적층되되, 상기 게이트 캐핑막 패턴과 동일한 식각률을 갖는 패드 층간절연막과 비트라인 층간절연막;상기 비트라인 층간절연막 및 상기 패드 층간절연막을 관통하여 상기 워드라인 패턴들 사이의 소정영역을 지나는 셀 콘택홀; 및상기 비트라인 층간절연막, 상기 패드 층간절연막 및 상기 게이트 캐핑막 패턴을 관통하여 상기 게이트 전극을 노출시키는 주변회로 콘택홀을 포함하는 반도체 장치.
- 제 1 항에 있어서,상기 워드라인 및 상기 게이트 전극은 도핑된 폴리실리콘 막인 것을 포함하는 반도체 장치.
- 제 1 항에 있어서,상기 워드라인 및 상기 게이트 전극은 폴리사이드 막인 것을 포함하는 반도체 장치.
- 제 1 항에 있어서,상기 워드라인 캐핑막 패턴은 질화막인 것을 포함하는 반도체 장치.
- 제 1 항에 있어서,상기 게이트 캐핑막은 산화막인 것을 포함하는 반도체 장치.
- 제 1 항에 있어서,상기 산화막은 FOX(Flowable Oxide) 또는 SOG(Spin On Glass) 인 것을 포함하는 반도체 장치.
- 제 1 항에 있어서,상기 게이트 스페이서는 질화막인 것을 포함하는 반도체 장치.
- 제 1 항에 있어서,상기 패드 층간절연막을 관통하고 상기 워드라인 패턴들 사이의 영역들에 배치된 랜딩패드들을 더 포함하는 것이 특징인 반도체 장치.
- 셀 어레이 영역과 주변회로 영역을 갖는 반도체 기판을 준비하고,상기 반도체 기판 상에 게이트 절연막과 게이트 도전막을 순차적으로 형성하고,상기 셀 어레이 영역내의 상기 게이트 도전막 상과 아울러서 상기 주변회로 영역 내의 상기 게이트 도전막 상에 각각 선택적으로 워드라인 캐핑막 및 게이트 캐핑막을 형성하고,상기 워드라인 캐핑막과 상기 게이트 캐핑막 및 상기 게이트 도전막을 패터닝하여 상기 셀 어레이 영역 및 상기 주변회로 영역에 각각 복수 개의 워드라인 패턴들과 적어도 하나의 게이트 패턴을 형성하되, 상기 워드라인 패턴들과 상기 게이트 패턴은 각각 워드라인들과 워드라인 캐핑막 패턴들 그리고 게이트 전극과 게이트 캐핑막 패턴을 갖고,상기 워드라인 패턴들의 측벽들 상과 상기 게이트 패턴의 측벽들 상에 게이트 스페이서들을 형성하고,상기 게이트 스페이서들을 갖는 반도체 기판의 전면 상에 패드 층간절연막 및 비트라인 층간절연막을 순차적으로 형성하고,상기 비트라인 층간절연막, 상기 패드 층간절연막 및 상기 게이트 캐핑막 패턴을 패터닝하여 상기 워드라인 패턴들 사이의 영역을 관통하는 셀 콘택홀 및 상기 게이트 전극을 노출시키는 주변회로 콘택홀을 형성하는 것을 포함하는 반도체 장치의 제조방법.
- 제 9 항에 있어서,상기 셀 어레이 영역내의 상기 게이트 도전막 상과 아울러서 상기 주변회로 영역 내의 상기 게이트 도전막 상에 각각 선택적으로 워드라인 캐핑막 및 게이트 캐핑막을 형성하는 것은,상기 게이트 도전막 상에 워드라인 캐핑막을 형성하고,상기 주변회로 영역내의 상기 워드라인 캐핑막을 선택적으로 식각하여 상기 주변회로 영역내의 상기 게이트 도전막을 노출시키고,상기 주변회로 영역내의 상기 게이트 도전막이 노출된 반도체 기판의 전면 상에 상기 식각된 워드라인 캐핑막과 다른 식각률을 갖는 게이트 캐핑막을 형성하고,상기 게이트 캐핑막을 평탄화시키어 상기 셀 어레이 영역내의 상기 식각된 워드라인 캐핑막을 노출시킴과 동시에 상기 주변회로 영역내에 선택적으로 상기 게이트 캐핑막을 잔존시키는 것을 포함하는 반도체 장치의 제조방법.
- 제 9 항에 있어서,상기 셀 어레이 영역내의 상기 게이트 도전막 상과 아울러서 상기 주변회로 영역 내의 상기 게이트 도전막 상에 각각 선택적으로 워드라인 캐핑막 및 게이트 캐핑막을 형성하는 것은,상기 게이트 도전막 상에 게이트 캐핑막을 형성하고,상기 셀 어레이 영역내의 상기 게이트 캐핑막을 선택적으로 식각하여 상기 셀 어레이 영역 내의 상기 게이트 도전막을 노출시키고,상기 셀 어레이 영역 내의 상기 게이트 도전막이 노출된 반도체 기판의 전면 상에 상기 식각된 게이트 캐핑막과 다른 식각률을 갖는 워드라인 캐핑막을 형성하고,상기 워드라인 캐핑막을 평탄화시키어 상기 주변회로 영역내의 상기 식각된 게이트 캐핑막을 노출시킴과 동시에 상기 셀 어레이 영역 내에 선택적으로 상기 워드라인 캐핑막을 잔존시키는 것을 포함하는 반도체 장치의 제조방법.
- 제 9 항에 있어서,상기 워드라인 패턴들과 상기 게이트 패턴을 형성하는 것은,상기 셀 어레이 영역 내의 상기 워드라인 캐핑막과 아울러서 동시에 상기 주변회로 영역 내의 상기 게이트 캐핑막을 패터닝하여 상기 워드라인 캐핑막 패턴들 및 상기 게이트 캐핑막 패턴을 형성하고,상기 워드라인 캐핑막 패턴들 및 상기 게이트 캐핑막 패턴을 각각 마스크로 해서 상기 게이트 도전막을 식각하여 형성하는 것을 포함하는 반도체 장치의 제조방법.
- 제 9 항에 있어서,상기 워드라인 패턴들과 상기 게이트 패턴을 형성하는 것은,상기 워드라인 캐핑막 및 상기 게이트 도전막을 패터닝하여 상기 셀 어레이 영역 내에 워드라인들 및 상기 워드라인들 상에 적층된 워드라인 캐핑막 패턴들로 이루어진 상기 워드라인 패턴들을 형성하고,상기 게이트 캐핑막 및 상기 게이트 도전막을 패터닝하여 상기 주변회로 영역내에 게이트 전극 및 상기 게이트 전극 상에 적층된 게이트 캐핑막 패턴으로 이루어진 상기 게이트 패턴을 형성하는 것을 포함하는 반도체 장치의 제조방법.
- 제 9 항에 있어서,상기 워드라인 패턴들과 상기 게이트 패턴을 형성하는 것은,상기 게이트 캐핑막 및 상기 게이트 도전막을 패터닝하여 상기 주변회로 영역내에 게이트 전극 및 상기 게이트 전극 상에 적층된 게이트 캐핑막 패턴으로 이루어진 상기 게이트 패턴을 형성하고,상기 워드라인 캐핑막 및 상기 게이트 도전막을 패터닝하여 상기 셀 어레이 영역 내에 워드라인들 및 상기 워드라인들 상에 적층된 워드라인 캐핑막 패턴들로 이루어진 상기 워드라인 패턴들을 형성하는 것을 포함하는 반도체 장치의 제조방법.
- 제 9 항에 있어서,상기 셀 콘택홀은 셀프 얼라인 방식으로 형성되는 것을 포함하는 반도체 장치의 제조방법.
- 제 10 항에 있어서,상기 워드라인 캐핑막의 선택적인 식각은 건식식각, 화학 기계적 연마, 또는 습식식각으로 수행되는 것을 포함하는 반도체 장치의 제조방법.
- 제 9 항에 있어서,상기 셀 어레이 영역내의 상기 게이트 도전막 상과 아울러서 상기 주변회로 영역 내의 상기 게이트 도전막 상에 각각 선택적으로 워드라인 캐핑막 및 게이트 캐핑막을 형성하는 것은,상기 게이트 도전막 상에 워드라인 캐핑막을 형성하고,상기 주변회로 영역내의 상기 워드라인 캐핑막을 선택적으로 식각하여 상기 주변회로 영역내의 상기 게이트 도전막을 노출시키고,상기 주변회로 영역내의 상기 게이트 도전막이 노출된 반도체 기판의 전면 상에 상기 식각된 워드라인 캐핑막과 다른 식각률을 갖는 게이트 캐핑막을 형성하고,상기 게이트 캐핑막을 갖는 반도체 기판 상에 포토레지스트를 형성하고,상기 포토레지스트 및 상기 게이트 캐핑막을 순차적으로 에치 백하여 상기 셀 어레이 영역 내의 상기 식각된 워드라인 캐핑막을 노출시키는 것을 포함하는 반도체 장치의 제조방법.
- 제 11 항에 있어서,상기 게이트 캐핑막의 선택적인 식각은 건식식각, 화학 기계적 연마, 또는 습식식각으로 수행되는 것을 포함하는 반도체 장치의 제조방법.
- 제 9 항에 있어서,상기 셀 어레이 영역내의 상기 게이트 도전막 상과 아울러서 상기 주변회로 영역 내의 상기 게이트 도전막 상에 각각 선택적으로 워드라인 캐핑막 및 게이트 캐핑막을 형성하는 것은,상기 게이트 도전막 상에 게이트 캐핑막을 형성하고,상기 셀 어레이 영역내의 상기 게이트 캐핑막을 선택적으로 식각하여 상기 셀 어레이 영역 내의 상기 게이트 도전막을 노출시키고,상기 셀 어레이 영역 내의 상기 게이트 도전막이 노출된 반도체 기판의 전면 상에 상기 식각된 게이트 캐핑막과 다른 식각률을 갖는 워드라인 캐핑막을 형성하고,상기 워드라인 캐핑막을 갖는 반도체 기판 상에 포토레지스트를 형성하고,상기 포토레지스트 및 상기 워드라인 캐핑막을 순차적으로 에치 백하여 상기 주변회로 영역 내의 상기 식각된 게이트 캐핑막을 노출시키는 것을 포함하는 반도체 장치의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0016611A KR100481183B1 (ko) | 2003-03-17 | 2003-03-17 | 이중 캐핑막 패턴들을 갖는 반도체 장치 및 그 제조방법 |
US10/803,064 US7081389B2 (en) | 2003-03-17 | 2004-03-16 | Semiconductor devices having dual capping layer patterns and methods of manufacturing the same |
US11/422,591 US7339223B2 (en) | 2003-03-17 | 2006-06-06 | Semiconductor devices having dual capping layer patterns and methods of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0016611A KR100481183B1 (ko) | 2003-03-17 | 2003-03-17 | 이중 캐핑막 패턴들을 갖는 반도체 장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040081984A KR20040081984A (ko) | 2004-09-23 |
KR100481183B1 true KR100481183B1 (ko) | 2005-04-07 |
Family
ID=32985802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0016611A KR100481183B1 (ko) | 2003-03-17 | 2003-03-17 | 이중 캐핑막 패턴들을 갖는 반도체 장치 및 그 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7081389B2 (ko) |
KR (1) | KR100481183B1 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040011016A (ko) * | 2002-07-26 | 2004-02-05 | 동부전자 주식회사 | 알에프 반도체소자 제조방법 |
KR100583964B1 (ko) * | 2004-12-27 | 2006-05-26 | 삼성전자주식회사 | 도드라진 셀 랜딩패드를 갖는 반도체소자 및 그 제조방법 |
US7462534B2 (en) * | 2005-08-02 | 2008-12-09 | Micron Technology, Inc. | Methods of forming memory circuitry |
KR100830591B1 (ko) * | 2007-06-07 | 2008-05-22 | 삼성전자주식회사 | 개구부들을 포함하는 반도체 소자의 형성 방법 |
KR101150586B1 (ko) * | 2010-10-05 | 2012-06-08 | 에스케이하이닉스 주식회사 | 반도체 소자의 형성 방법 |
KR101678427B1 (ko) * | 2010-11-11 | 2016-11-22 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
KR101737490B1 (ko) * | 2010-11-11 | 2017-05-18 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
US9036404B2 (en) * | 2012-03-30 | 2015-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for SRAM cell structure |
KR101902870B1 (ko) | 2012-04-10 | 2018-10-01 | 삼성전자주식회사 | Dc 구조체 갖는 반도체 소자 |
KR102585881B1 (ko) * | 2018-06-04 | 2023-10-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법. |
US10978460B2 (en) * | 2019-04-15 | 2021-04-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100292943B1 (ko) * | 1998-03-25 | 2001-09-17 | 윤종용 | 디램장치의제조방법 |
US6387759B1 (en) * | 1998-05-18 | 2002-05-14 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating a semiconductor device |
KR100319185B1 (ko) * | 1998-07-31 | 2002-01-04 | 윤종용 | 반도체 장치의 절연막 형성 방법 |
US6423627B1 (en) * | 1998-09-28 | 2002-07-23 | Texas Instruments Incorporated | Method for forming memory array and periphery contacts using a same mask |
KR100284905B1 (ko) * | 1998-10-16 | 2001-04-02 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
JP3241020B2 (ja) * | 1999-03-26 | 2001-12-25 | 日本電気株式会社 | 半導体装置の製造方法 |
US6127260A (en) * | 1999-07-16 | 2000-10-03 | Taiwan Semiconductor Manufacturing Company | Method of forming a tee shaped tungsten plug structure to avoid high aspect ratio contact holes in embedded DRAM devices |
KR100341663B1 (ko) * | 1999-09-27 | 2002-06-24 | 윤종용 | 사진공정이 감소된 반도체 장치의 비트라인 콘택홀을 형성하는 방법 |
US6482699B1 (en) * | 2000-10-10 | 2002-11-19 | Advanced Micro Devices, Inc. | Method for forming self-aligned contacts and local interconnects using decoupled local interconnect process |
KR100502410B1 (ko) * | 2002-07-08 | 2005-07-19 | 삼성전자주식회사 | 디램 셀들 |
-
2003
- 2003-03-17 KR KR10-2003-0016611A patent/KR100481183B1/ko active IP Right Grant
-
2004
- 2004-03-16 US US10/803,064 patent/US7081389B2/en not_active Expired - Lifetime
-
2006
- 2006-06-06 US US11/422,591 patent/US7339223B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7081389B2 (en) | 2006-07-25 |
US7339223B2 (en) | 2008-03-04 |
KR20040081984A (ko) | 2004-09-23 |
US20040183101A1 (en) | 2004-09-23 |
US20060231903A1 (en) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7339223B2 (en) | Semiconductor devices having dual capping layer patterns and methods of manufacturing the same | |
KR20110028971A (ko) | 사이즈가 구별되는 2종의 콘택 홀을 1회 포토 공정으로 형성하는 반도체 소자의 제조방법 | |
KR20040081677A (ko) | 디램 메모리 셀 및 그 제조방법 | |
KR100557994B1 (ko) | 매립 확장 콘택홀을 갖는 반도체 장치 및 그 제조방법 | |
JP2000031085A (ja) | 半導体装置の自己整列コンタクト形成方法 | |
KR100541049B1 (ko) | 디램 셀들을 갖는 반도체 장치 및 그 제조방법 | |
KR100391988B1 (ko) | 디램 셀 및 그 제조방법 | |
JP2003023108A (ja) | 増加されたアラインメントマージンを有する自己整列コンタクトパッドを具備した集積回路デバイス及びその製造方法 | |
KR100564578B1 (ko) | 비직교형 반도체 메모리 소자의 자기 정렬 콘택 패드형성방법 | |
KR100843714B1 (ko) | 콘택 구조체 형성 방법 및 이를 이용한 반도체소자의제조방법 | |
JP2002299472A (ja) | 半導体素子の製造方法 | |
KR20050008226A (ko) | 바 형태의 스토리지 노드 콘택 플러그들을 갖는 디램 셀들및 그 제조방법 | |
JP3967097B2 (ja) | フラッシュメモリ素子のセル製造方法 | |
KR100456358B1 (ko) | 커패시터-오버-비트 메모리 셀의 형성 방법 | |
JP4159624B2 (ja) | 微細コンタクトホールを有する半導体メモリ装置の製造方法 | |
US6235623B1 (en) | Methods of forming integrated circuit contact holes using blocking layer patterns | |
KR100721201B1 (ko) | 6f2 레이아웃을 갖는 반도체 소자의 랜딩플러그 형성방법 | |
KR100349695B1 (ko) | 게이트 전극과 이웃하는 전도막 패턴간의 단락을 방지할 수 있는 반도체 장치 제조 방법 | |
KR100673209B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR100317196B1 (ko) | 반도체장치의 플러그 형성방법 | |
KR20240066875A (ko) | 집적회로 소자 | |
KR100844936B1 (ko) | 반도체소자 및 그 제조 방법 | |
KR960006747B1 (ko) | 스택캐패시터 제조방법 | |
KR100450665B1 (ko) | 정렬여유도를 증가시키는 자기정렬콘택 패드를 갖는 반도체소자 | |
KR20010003286A (ko) | 반도체장치의 비트라인 콘택 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20200228 Year of fee payment: 16 |